JP6789721B2 - 基板処理方法及び基板処理装置 - Google Patents
基板処理方法及び基板処理装置 Download PDFInfo
- Publication number
- JP6789721B2 JP6789721B2 JP2016158745A JP2016158745A JP6789721B2 JP 6789721 B2 JP6789721 B2 JP 6789721B2 JP 2016158745 A JP2016158745 A JP 2016158745A JP 2016158745 A JP2016158745 A JP 2016158745A JP 6789721 B2 JP6789721 B2 JP 6789721B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate processing
- bias voltage
- substrate
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 65
- 238000003672 processing method Methods 0.000 title claims description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 64
- 239000010936 titanium Substances 0.000 claims description 64
- 229910052719 titanium Inorganic materials 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 18
- 150000001768 cations Chemical class 0.000 claims description 11
- 239000000460 chlorine Substances 0.000 claims description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 9
- 229910052801 chlorine Inorganic materials 0.000 claims description 8
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 148
- 239000007789 gas Substances 0.000 description 17
- 239000003112 inhibitor Substances 0.000 description 12
- 238000003486 chemical etching Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000007790 scraping Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
- H01J37/32146—Amplitude modulation, includes pulsing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Analytical Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Plasma Technology (AREA)
- ing And Chemical Polishing (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、有機膜上に形成されたメタル膜にエッチングを施す基板処理方法及び基板処理装置に関する。
液晶表示装置（ＬＣＤ：Liquid Crystal Display）等のフラットパネルディスプレイ（ＦＰＤ：Flat Panel Display）に使用されるガラス基板上に形成される半導体デバイスにおいて、メタル膜としての、下層側からチタン膜、アルミニウム−シリコン膜及びチタン膜をこの順で積層してなるチタン／アルミニウム−シリコン／チタン膜からＴＦＴ（Thin Film Transistor）のソース電極やドレイン電極を形成する際、塩素を含む反応ガスからチャンバ内において生成されたプラズマを用いたエッチングがチタン／アルミニウム−シリコン／チタン膜に施される。このとき、塩素やアルミニウムの化合物が生成され、該化合物が、続くチタン／アルミニウム−シリコン／チタン膜のエッチングを阻害することがあった。
そこで、チタン／アルミニウム−シリコン／チタン膜へプラズマを用いたエッチングを施した後に一旦、チャンバ内を真空引きしながら該チャンバ内へ酸素ガスを供給して酸素パージを行うことにより、上記化合物を酸素ガスと反応させて分解し、排気することが提案されている（例えば、特許文献１参照。）。
ところで、ＬＴＰＳ（Low Temperature Poly-silicon）を用いたＴＦＴでは、メタル膜としての、下層側からチタン膜、アルミニウム膜及びチタン膜をこの順で積層してなるチタン／アルミニウム／チタン膜が絶縁膜である有機膜上に形成され、チタン／アルミニウム／チタン膜にプラズマを用いたエッチングが施されることにより、ソース電極やドレイン電極が形成される。
しかしながら、チタン／アルミニウム／チタン膜からソース電極やドレイン電極を形成する際、エッチングの進行に伴って部分的に有機膜が露出することがある。露出した有機膜もプラズマに晒されてエッチングが施されるが、このとき、有機膜が削られて生成される有機成分が阻害物質として飛散し、チタン／アルミニウム／チタン膜を覆う。チタン／アルミニウム／チタン膜を覆う阻害物質は当該チタン／アルミニウム／チタン膜を部分的にプラズマから隠し、結果として、チタン／アルミニウム／チタン膜のエッチングレートが低下するという問題がある。
本発明の目的は、有機膜上に形成されたメタル膜のエッチングレートが低下するのを抑制することができる基板処理方法及び基板処理装置を提供することにある。
上記目的を達成するために、本発明の基板処理方法は、有機膜の上に形成されたメタル膜を有する基板にプラズマを用いたエッチングを施す基板処理方法であって、前記基板へ前記プラズマにおける陽イオンを引きこむためのバイアス電圧を、最初に連続印加し、前記有機膜が露出するよりも所定の時間ほど前から前記バイアス電圧をパルス印加し始め、前記有機膜が露出した後も前記バイアス電圧のパルス印加を継続して前記メタル膜をエッチングし、前記バイアス電圧のパルス印加におけるデューティー比は５０％〜７０％であることを特徴とする。
本発明によれば、基板へプラズマにおける陽イオンを引きこむためのバイアス電圧をパルス印加するので、主に物理的エッチングによって削れられる有機膜へ物理的エッチングが施される時間が実質的に短縮され、有機膜が削られて生成される有機成分からなる阻害物質が減少し、メタル膜が阻害物質によって覆われにくくなる。さらに、メタル膜は主に化学的エッチングによって削られるため、バイアス電圧が印加されない時間が発生しても、メタル膜の削れが継続される。その結果、メタル膜のエッチングレートが低下するのを抑制することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本実施の形態に係る基板処理装置の構成を概略的に示す断面図である。
図１において、基板処理装置１０は誘導結合型のプラズマ処理装置からなり、略矩形状のチャンバ１１と、該チャンバ１１内の下方に配置されて基板Ｓを頂部に載置する載置台としてのサセプタ１２と、チャンバ１１の天井部を構成する誘電体窓１３と、サセプタ１２と誘電体窓１３を介して対向するように配置される渦巻き状の導体からなる誘導結合アンテナ１４と、チャンバ１１内に処理ガスを供給するガス供給機構１５と、チャンバ１１内を排気する排気管１６とを備え、サセプタ１２及び誘電体窓１３の間には処理空間ＰＳが形成される。なお、本実施の形態では、基板ＳとしてＬＣＤ等のＦＰＤに使用されるガラス基板が用いられるが、基板Ｓとして、例えば、半導体チップが切り出される、シリコンからなるウエハを用いてもよい。
サセプタ１２にはバイアス用高周波電源１７が整合器１８を介して接続される。バイアス用高周波電源１７はバイアス電圧をサセプタ１２へ印加して当該サセプタ１２にバイアス電位を生じさせる。誘導結合アンテナ１４にはプラズマ生成用高周波電源１９が整合器２０を介して接続され、プラズマ生成用高周波電源１９はプラズマ生成用の高周波電力を誘導結合アンテナ１４へ供給する。プラズマ生成用の高周波電力を供給される誘導結合アンテナ１４は処理空間ＰＳに電界を生じさせる。
この基板処理装置１０では、基板Ｓへプラズマを用いたエッチングを施す際、処理空間ＰＳを減圧し、処理ガスを処理空間ＰＳへ導入するとともに誘導結合アンテナ１４へプラズマ生成用の高周波電力を印加して処理空間ＰＳに電界を生じさせる。処理空間ＰＳへ導入された処理ガスは電界によって励起されてプラズマを生成するが、該プラズマにおける陽イオンはサセプタ１２を介して基板Ｓに生じるバイアス電位によって基板Ｓへ引きこまれて基板Ｓに物理的エッチングを施す。また、プラズマにおけるラジカルは基板Ｓへ到達して基板Ｓに化学的エッチングを施す。基板処理装置１０では、誘導結合アンテナ１４が基板Ｓの全面を覆うように配置されるため、基板Ｓの全面を覆うようにプラズマが生成され、該プラズマによって基板Ｓの全面へ均一にエッチングが施される。なお、基板処理装置１０が基板Ｓへエッチングを施す際、基板処理装置１０の各構成要素の動作は装置コントローラ２１により、所定のプログラムに従って制御される。
図２は、図１の基板処理装置においてプラズマを用いたエッチングが施される基板に形成されるＴＦＴの構成を概略的に示す部分断面図である。
図２において、ＴＦＴ２２は、ＬＴＰＳからなるチャネル２３と、該チャネル２３との間にゲート絶縁膜２４を挟んで対向するゲート電極２５と、ゲート絶縁膜２４上に形成される、有機成分（主に炭素）からなる有機絶縁膜２６と、不純物がドープされたＬＴＰＳからなり、チャネル２３の両脇に形成されるｎ型ＬＴＰＳ膜２７と、該有機絶縁膜２６上に形成され、且つゲート絶縁膜２４及び有機絶縁膜２６を貫通して各ｎ型ＬＴＰＳ膜２７へ接触するドレイン電極２８及びソース電極２９とを有する。ＴＦＴ２２では、有機絶縁膜２６上に成膜されたチタン／アルミニウム／チタン膜からなるメタル膜３０を所望の形状に成形してドレイン電極２８やソース電極２９を形成する。
図３は、図２におけるドレイン電極及びソース電極を形成する際にメタル膜へ施されるエッチングの態様を説明するための工程図である。
まず、有機絶縁膜２６上にＣＶＤ（Chemical Vapor Deposition）やＰＶＤ（Physical Vapor Deposition）によってメタル膜３０が成膜される。メタル膜３０は３層構造の膜であり、下方から下層チタン膜３１、アルミニウム膜３２及び上層チタン膜３３が積層されて構成される。その後、メタル膜３０を所定のパターンのマスク膜（図示しない）で覆う。
次いで、ガス供給機構１５がチャンバ１１内へ塩素系ガス、例えば、塩素（Ｃｌ２）ガスや三塩化硼素（ＢＣｌ３）ガスや希ガス、例えば、アルゴン（Ａｒ）ガスを含む処理ガスを供給し、プラズマ生成用高周波電源１９がプラズマ生成用の高周波電力を誘導結合アンテナ１４へ供給する。このとき、処理空間ＰＳに生じた電界によって処理ガスが励起されてプラズマが生成される。また、バイアス用高周波電源１７がバイアス電圧をサセプタ１２へ供給すると、図３（Ａ）に示すように、プラズマにおける塩素やアルゴンの陽イオン３４（図中において「●」で示す。）が基板Ｓへ引きこまれ、陽イオン３４のスパッタによってメタル膜３０へ物理的エッチングが施される。さらに、プラズマにおける塩素のラジカル３５（図中において「○」で示す。）が処理空間ＰＳを漂って基板Ｓへ到達すると、メタル膜３０へ化学的エッチングが施される。これらの物理的エッチング及び化学的エッチングを通じてメタル膜３０において上層チタン膜３３、アルミニウム膜３２及び下層チタン膜３１が順に削られる。
ここで、メタル膜３０に物理的エッチング及び化学的エッチングを施す際、マスク膜のパターンに起因してメタル膜３０の各部のエッチングレートが異なる場合がある。この場合、図３（Ｂ）に示すように、メタル膜３０の各部の切削量に差が生じ、やがて有機絶縁膜２６が部分的に露出することがある。
その後、プラズマを用いたエッチングが継続されると、露出した有機絶縁膜２６にも陽イオン３４のスパッタによって物理的エッチングが施されるが、物理的エッチングによって有機絶縁膜２６が削られると、有機絶縁膜２６の有機成分が阻害物質３６（図中において「◎」で示す。）として飛散する。飛散した阻害物質３６はメタル膜３０、例えば、下層チタン膜３１の上に堆積して下層チタン膜３１を部分的に覆い（図３（Ｃ））、下層チタン膜３１を陽イオン３４やラジカル３５から隠す。その結果、下層チタン膜３１にラジカル３５が到達しにくくなり、化学的エッチングの進行が抑制されて下層チタン膜３１のエッチングレートが低下する。
本実施の形態では、これに対応して有機絶縁膜２６の削れ量を減少させて阻害物質３６の発生を抑制する。ここで、チタンやアルミニウム等のメタルは主に化学的エッチングによって削られる一方、有機膜は主に物理的エッチングによって削れられることが知られている。そこで、本実施の形態では、有機膜へ物理的エッチングが施される時間を実質的に短縮する。具体的には、サセプタ１２へバイアス電圧を連続印加することなく、露出した有機絶縁膜２６へ連続的に陽イオン３４が引きこまれるのを防止することにより、陽イオン３４のスパッタによる物理的エッチングが露出した有機絶縁膜２６へ連続的に施されるのを抑制する。
図４は、本実施の形態に係る基板処理方法におけるバイアス電圧の印加形態を示すシーケンス図であり、図５は、本実施の形態に係る基板処理方法におけるエッチングの態様を説明するための工程図である。
図４に示すように、基板処理装置１０では、メタル膜３０へプラズマを用いたエッチングを施す際、バイアス用高周波電源１７がサセプタ１２へバイアス電圧をパルス印加する。具体的には、バイアス電圧の印加（以下、「バイアスＯＮ」という。）及びバイアス電圧の不印加（以下、「バイアスＯＦＦ」という。）を周期的に繰り返すが、バイアス電圧のパルス印加におけるバイアスＯＮの時間比（以下、「デューティー比」という。）は５０％〜７０％に設定される。バイアス電圧のパルス印加において、特に、有機絶縁膜２６が部分的に露出した後、バイアスＯＦＦになると、露出した有機絶縁膜２６へは化学的エッチングのみが施され、物理的エッチングが施されなくなる。このとき、有機絶縁膜２６は殆ど削られないため、阻害物質３６は殆ど飛散しない（図５（Ａ））。一方、バイアスＯＮになると、露出した有機絶縁膜２６へは化学的エッチングだけでなく物理的エッチングが施され、結果として阻害物質３６が飛散する（図５（Ｂ））。しかしながら、上述したように、デューティー比が５０％〜７０％に設定されるため、バイアス電圧のパルス印加において飛散する阻害物質３６の全体量は、バイアス電圧の連続印加において飛散する阻害物質３６の全体量よりも少なくなり、具体的には、バイアス電圧の連続印加において飛散する阻害物質３６の全体量の５０％〜７０％に留まる。したがって、下層チタン膜３１を覆う阻害物質３６も少なくなり、下層チタン膜３１へラジカル３５が到達しにくくなることがない。また、上述したように、下層チタン膜３１は主に化学的エッチングによって削られるため、バイアスＯＦＦになり、下層チタン膜３１へ物理的エッチングが施されなくなっても下層チタン膜３１の削れが継続される。その結果、下層チタン膜３１のエッチングレートが低下するのを抑制することができる。さらに、バイアス電圧のパルス印加により、露出した有機絶縁膜２６の削れが抑制されるため、有機絶縁膜２６に対する下層チタン膜３１の選択比を高い値に維持することができる。
また、バイアスＯＦＦとなる時間が長くなると、処理空間ＰＳにおいてプラズマの維持が困難になることがあるが、デューティー比が５０％〜７０％に設定されてバイアスＯＦＦとなる時間がさほど長くならないため、処理空間ＰＳにおいてプラズマが消失するのを抑制することができる。
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
例えば、メタル膜３０はチタン／アルミニウム／チタン膜に限られず、主に化学的エッチングによって削られる金属によって構成されればよく、当該金属によって構成されれば、単層膜及び積層膜のいずれであってもよい。また、基板処理装置１０は、いわゆる誘導結合型のプラズマ処理装置によって構成されたが、本発明はバイアス電圧を印加可能なプラズマ処理装置であれば適用することができ、例えば、容量結合型のプラズマ処理装置（具体的には、平行平板型プラズマ処理装置）にも本発明を適用することができる。
さらに、本発明は、メタル膜と有機膜が混在する環境に適用されたが、主に物理的エッチングによって削られる膜と主に化学的エッチングによって削られる膜が混在し、且つ化学的エッチングによって削られる膜のエッチングレートを低下させたくない環境であれば、本発明を適用することができる。
上述した本実施の形態では、バイアス電圧をデューティー比が５０％〜７０％でパルス印加したが、バイアス電圧のパルス印加の形態はこれに限られない。例えば、図６に示すように、メタル膜３０へプラズマを用いたエッチングを施す際、まず、最初はバイアス電圧を連続印加し、或るタイミングにおいてバイアス電圧をパルス印加し始めてもよい。ここで、或るタイミングとしては、例えば、有機絶縁膜２６が部分的に露出するよりも所定の時間ほど前のタイミングであればよい。これにより、有機絶縁膜２６が部分的に露出する迄は、メタル膜３０を化学的エッチングだけでなく、物理的エッチングによっても削ることができる。その結果、有機絶縁膜２６が部分的に露出する迄、メタル膜３０のエッチングレートを高めることができ、スループットを向上することができる。また、有機絶縁膜２６が部分的に露出するよりも所定の時間ほど前からバイアス電圧をパルス印加し始めることにより、露出した有機絶縁膜２６へ連続的に物理的エッチングが施されるのを確実に防止することができ、もって、阻害物質３６の生成量が急激に増加するのを抑制することができる。なお、有機絶縁膜２６が部分的に露出するタイミングはチャンバ１１内の発光状態をモニタするＥＰＤ（End Point Detector）を用いて観測してもよい。但し、有機絶縁膜２６が露出してもチャンバ１１内の発光状態は大きく変動せず、寧ろ、アルミニウム膜３２の削れが進行して下層チタン膜３１が露出したときにチャンバ１１内の発光状態は大きく変動するので、ＥＰＤによって下層チタン膜３１が露出するタイミングを観測し、下層チタン膜３１が露出したタイミングでバイアス電圧をパルス印加し始めてもよい。
また、上述した本実施の形態では、プラズマを用いたエッチングの進行に伴って露出する有機絶縁膜２６が増加し、有機絶縁膜２６の削れ量が増加するおそれがあるが、これに対応して、図７に示すように、エッチングの進行に伴ってバイアス電圧のパルス印加におけるデューティー比を小さくしてもよい。これにより、露出する有機絶縁膜２６が増加するにつれて当該有機絶縁膜２６へ物理的エッチングが施される時間を実質的に短縮することができ、有機絶縁膜２６の削れ量が増加するのを防止することができる。その結果、露出する有機絶縁膜２６が増加しても阻害物質３６の生成量が増加するのを抑制し、下層チタン膜３１のエッチングレートが低下するのを確実に抑制することができる。
さらに、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、基板処理装置１０の装置コントローラ２１に供給し、該装置コントローラ２１のＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによって上記装置コントローラ２１に供給されてもよい。
また、ＣＰＵが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、上記装置コントローラ２１に接続された機能拡張カードや機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
次に、本発明の実施例について説明する。
まず、基板処理装置１０において、チャンバ１１内に塩素ガス及び三塩化硼素ガスの混合ガスを処理ガスとして供給し、誘導結合アンテナ１４によって処理空間ＰＳに電界を生じさせて処理ガスからプラズマを生成した。その後、基板Ｓを載置するサセプタ１２へバイアス電圧を連続印加したときの下層チタン膜３１及び有機絶縁膜２６のエッチングレートを測定した（比較例）。このときの下層チタン膜３１のエッチングレートは２１０．５ｎｍ／分であり、有機絶縁膜２６のエッチングレートは２０９．４ｎｍ／分であり、有機絶縁膜２６に対する下層チタン膜３１の選択比は１．００であった。
次に、基板処理装置１０において、比較例と同じ条件でプラズマを生成した後、サセプタ１２へバイアス電圧をデューティー比が５０％でパルス印加したときの下層チタン膜３１及び有機絶縁膜２６のエッチングレートを測定した（実施例）。このときの下層チタン膜３１のエッチングレートは２９３．７ｎｍ／分であり、有機絶縁膜２６のエッチングレートは１６３．８ｎｍ／分であり、有機絶縁膜２６に対する下層チタン膜３１の選択比は１．７９であった。
以上より、バイアス電圧をパルス印加すると、バイアス電圧を連続印加したときに比して、有機絶縁膜２６のエッチングレートを高くすることができ、さらに、有機絶縁膜２６に対する下層チタン膜３１の選択比を高い値に維持することができることが分かった。
Ｓ 基板
１０ 基板処理装置
１７ バイアス用高周波電源
２６ 有機絶縁膜
３０ メタル膜
３１ 下層チタン膜
１０ 基板処理装置
１７ バイアス用高周波電源
２６ 有機絶縁膜
３０ メタル膜
３１ 下層チタン膜
Claims (7)
- 有機膜の上に形成されたメタル膜を有する基板にプラズマを用いたエッチングを施す基板処理方法であって、
前記基板へ前記プラズマにおける陽イオンを引きこむためのバイアス電圧を、最初に連続印加し、前記有機膜が露出するよりも所定の時間ほど前から前記バイアス電圧をパルス印加し始め、前記有機膜が露出した後も前記バイアス電圧のパルス印加を継続して前記メタル膜をエッチングし、
前記バイアス電圧のパルス印加におけるデューティー比は５０％〜７０％であることを特徴とする基板処理方法。 - 有機膜の上に形成されたメタル膜を有する基板にプラズマを用いたエッチングを施す基板処理方法であって、
前記基板へ前記プラズマにおける陽イオンを引きこむためのバイアス電圧を、最初に連続印加し、前記有機膜が露出するよりも所定の時間ほど前から前記バイアス電圧をパルス印加し始め、前記有機膜が露出した後も前記バイアス電圧のパルス印加を継続して前記メタル膜をエッチングし、
前記エッチングの進行に伴い、前記バイアス電圧のパルス印加におけるデューティー比を小さくしていくことを特徴とする基板処理方法。 - 前記メタル膜は少なくともチタンを含むことを特徴とする請求項１又は２に記載の基板処理方法。
- 前記メタル膜は少なくともアルミニウムを含むことを特徴とする請求項１又は２に記載の基板処理方法。
- 前記メタル膜は下層側からチタン膜、アルミニウム膜及びチタン膜をこの順で積層してなるチタン／アルミニウム／チタン膜からなることを特徴とする請求項３又は４に記載の基板処理方法。
- 前記プラズマは塩素系ガスを含む処理ガスから生成されることを特徴とする請求項１乃至５のいずれか１項に記載の基板処理方法。
- 前記塩素系ガスは塩素（Ｃｌ２）ガス又は三塩化硼素（ＢＣｌ３）ガスを含むことを特徴とする請求項６記載の基板処理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016158745A JP6789721B2 (ja) | 2016-08-12 | 2016-08-12 | 基板処理方法及び基板処理装置 |
| CN201710680020.1A CN107731682B (zh) | 2016-08-12 | 2017-08-10 | 基板处理方法和基板处理装置 |
| KR1020170101375A KR102011567B1 (ko) | 2016-08-12 | 2017-08-10 | 기판 처리 방법 및 기판 처리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016158745A JP6789721B2 (ja) | 2016-08-12 | 2016-08-12 | 基板処理方法及び基板処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018026501A JP2018026501A (ja) | 2018-02-15 |
| JP6789721B2 true JP6789721B2 (ja) | 2020-11-25 |
Family
ID=61194739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016158745A Active JP6789721B2 (ja) | 2016-08-12 | 2016-08-12 | 基板処理方法及び基板処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6789721B2 (ja) |
| KR (1) | KR102011567B1 (ja) |
| CN (1) | CN107731682B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111095502B (zh) * | 2018-06-22 | 2024-04-05 | 东京毅力科创株式会社 | 等离子体处理装置和等离子体蚀刻方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3629705B2 (ja) * | 1997-06-06 | 2005-03-16 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| JPH11340213A (ja) * | 1998-03-12 | 1999-12-10 | Hitachi Ltd | 試料の表面加工方法 |
| JP4583533B2 (ja) * | 1999-12-27 | 2010-11-17 | 株式会社半導体エネルギー研究所 | 金属配線の形成方法 |
| JP2002016047A (ja) * | 2000-06-29 | 2002-01-18 | Nec Corp | 半導体装置の配線エッチング方法 |
| JP2002294470A (ja) * | 2001-04-02 | 2002-10-09 | Sony Corp | エッチング方法 |
| TWI243407B (en) * | 2003-06-03 | 2005-11-11 | Dainippon Screen Mfg | Method and apparatus for etching a substrate |
| JP2006120983A (ja) * | 2004-10-25 | 2006-05-11 | Hitachi High-Technologies Corp | プラズマエッチング方法 |
| US7718538B2 (en) * | 2007-02-21 | 2010-05-18 | Applied Materials, Inc. | Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates |
| JP5361651B2 (ja) | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5221403B2 (ja) * | 2009-01-26 | 2013-06-26 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置および記憶媒体 |
| JP5558224B2 (ja) * | 2010-06-23 | 2014-07-23 | 東京エレクトロン株式会社 | 基板処理方法 |
| JP2015076487A (ja) * | 2013-10-08 | 2015-04-20 | 株式会社ジャパンディスプレイ | 液晶表示装置の製造方法 |
-
2016
- 2016-08-12 JP JP2016158745A patent/JP6789721B2/ja active Active
-
2017
- 2017-08-10 KR KR1020170101375A patent/KR102011567B1/ko active IP Right Grant
- 2017-08-10 CN CN201710680020.1A patent/CN107731682B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731682B (zh) | 2021-10-26 |
| KR102011567B1 (ko) | 2019-08-16 |
| CN107731682A (zh) | 2018-02-23 |
| KR20180018409A (ko) | 2018-02-21 |
| JP2018026501A (ja) | 2018-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6541439B2 (ja) | エッチング方法 | |
| US7629255B2 (en) | Method for reducing microloading in etching high aspect ratio structures | |
| KR102038174B1 (ko) | 반도체 장치의 제조 방법 | |
| KR102364434B1 (ko) | 에칭 방법 | |
| TWI647762B (zh) | 電漿處理裝置、薄膜電晶體之製造方法及記憶媒體 | |
| TWI665730B (zh) | Method for forming multilayer protective film and device for forming multilayer protective film | |
| JP4936709B2 (ja) | プラズマエッチング方法および半導体装置の製造方法 | |
| JP6454492B2 (ja) | 多層膜をエッチングする方法 | |
| KR102460168B1 (ko) | 플라즈마 처리 장치 | |
| JP2016192483A (ja) | エッチング方法 | |
| JP6789721B2 (ja) | 基板処理方法及び基板処理装置 | |
| JP5698558B2 (ja) | 基板処理方法及び記憶媒体 | |
| JP5167052B2 (ja) | ドライエッチング方法 | |
| US7682979B2 (en) | Phase change alloy etch | |
| JP2007266466A (ja) | プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 | |
| KR102541742B1 (ko) | 소모 판정 방법 및 플라즈마 처리 장치 | |
| KR20200045397A (ko) | 에칭 방법 및 플라즈마 처리 장치 | |
| TWI813722B (zh) | 蝕刻方法 | |
| JP2008034635A (ja) | 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 | |
| JP6501576B2 (ja) | シリコン膜の成膜方法および成膜装置 | |
| US20230100602A1 (en) | Methods for selective removal of contact oxides | |
| JP2021118221A (ja) | 成膜方法及び成膜装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200402 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200904 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200904 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200914 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6789721 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |