CN102339740B - 半导体装置的栅极结构、半导体装置及其制造方法 - Google Patents

Abstract

本发明是有关于一种半导体装置的栅极结构、半导体装置及其制造方法。该制造方法，包含形成一具有多层半导体材料的结构。在此多层结构中进行一次或多次蚀刻工艺，且随后对此半导体多层结构进行氩/氧处理，此氩/氧处理的方式是让此半导体结构暴露在氩离子撞击与氧分子中氧化。此氩/氧处理可以用来形成瓶状结构。同时本发明还提供了一种半导体装置的栅极结构和半导体装置。本发明可以有效地增加蚀刻的临界尺寸而不需要利用产生更多的副产物的工艺及不会需要引入不稳定的工艺或设备，并且不会严重地增加工艺的成本。

Description

半导体装置的栅极结构、半导体装置及其制造方法

技术领域

本发明涉及一种形成集成电路装置的工艺，特别是涉及一种形成集成电路装置中栅极的工艺。

背景技术

在半导体产业中，现今的趋势是持续不断地增加装置的密度。为了达成高密度，持续不断地努力在半导体晶圆上缩小这些装置的尺寸至次微米层级。为了达成如此高的装置封装密度，必须使用越来越小的特征尺寸。此包括互连线的线宽和间距以及例如是不同特征的边缘及角落的表面几何轮廓。

产生具有微小间距于相邻的特征之间的小特征可以藉由使用高解析度的微影工艺来达成。一般而言，微影是指在不同物体之间移转图案的工艺。其包括用来制造集成电路的技术，其中是将硅晶圆涂布一层光敏感物质(此处称为光阻)且将选定的涂布表面暴露于光源(例如光学光、x光或是电子束)之下，使其照射此涂布表面并通过一预期图案的大量转换板模(称为光罩)。此微影涂布通常是光敏感物质的涂布，其适用于接收一欲转换图案的投影成像。一但此成像被投影，其会无法擦除地形成在涂布物质上。经由光罩转移的照射涂布导致此成像区域可以或多或少的溶解于一特定显影溶剂中(视此涂布而定)。在显影工艺中较多的可溶解区域的移除会在涂布中留下较难溶解的高分子的图案成像。

此投影成像可以是所要图案的正像或负像。多年来有着两种不同的光阻被开发出来：正光阻及负光阻。使用正光阻，暴露于光照射的部分会在显影时被除去，而使用负光阻，则是没有暴露于光照射的部分会在显影时被除去。历史上，负光阻无法在线宽及线距的光阻图案需要小于3微米的需求下使用。因此，正光阻取代负光阻被使用在超大型集成电路(VLSI)装置的工艺中。

使用正光阻的一个特定问题是可以对集成电路产生致命的影响。突起的特征在工艺中通常需要不欲见的凹入轮廓。许多已知机制可以在多层结构中产生凹入轮廓。一个常见的机制是在蚀刻之后沉积的层中显露其本身。假如一个或多层的下层材料较一上层材料具有较快的蚀刻速率的话，就会产生一凹陷或是陷入的轮廓。另一个常见的机制是牵涉到化学气相沉积(CVD)。对某些化学气相沉积(CVD)反应，当材料被沉积于突起的长方形特征之上时，在边缘的沉积速率通常会较快，导致一特征具有陷入的轮廓。另一种在多层特征中产生凹入轮廓的机制是氧化效应。举例而言，假如包含硅化钨层的多层堆叠的侧壁除了基底以外均氧化，硅化钨层的边缘会较其他层氧化的速度快很多，导致一凹入的侧壁轮廓。此外尚有其他的一些机制，例如光罩邻近效应、及蚀刻效应，均是已熟知的会对单层特征产生凹入轮廓的机制。如此因为自单一层材料一杂质梯度所导致的蚀刻速率差异是后者现象的一个广知的范例。一般而言，较大的掺杂浓度阶级，则其蚀刻速率较快。

假如一突起特征具有陷入的轮廓时，任何由此陷入的轮廓产生的凸悬下方的正像光阻无法在曝光工艺中被照射到。因此，在此凸悬下方的光阻在显影之后仍会维持在原处。如此会在一沉积于一介电覆盖的陷入轮廓特征上的导电层造成问题，此导电层必须选择性地蚀刻以形成多个分开的导电结构才不会短路。此陷入轮廓或许可以提供一路径造成多个彼此分开的导电结构发生短路。这样的问题造成维持所要的临界尺寸变得十分困难，特别是在65纳米或以下的技术设计节点中。

因此，需要提供一种集成电路制程的替代方案以允许达到所需的临界尺寸，而不会严重地增加制程的成本及复杂性。由此可见，上述现有的半导体装置及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体装置的栅极结构、半导体装置及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的主要目的在于，克服现有的半导体装置及其制造方法存在的缺陷，而提供一种新的半导体装置及其制造方法、半导体装置的栅极结构，所要解决的技术问题是使其通过氩/氧处理所形成瓶状栅极结构，可以有效地增加蚀刻的临界尺寸而不需要利用产生更多的副产物的工艺及不会需要引入不稳定的工艺或设备，并且不会严重地增加工艺的成本，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制造一半导体装置的方法，包含形成一具有多层的栅极结构，蚀刻该栅极结构，以及在该栅极结构的最终过度蚀刻之前进行氩/氧处理，以形成一瓶状栅极结构。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的制造一半导体装置的方法，其中所述的栅极结构是多晶硅。

前述的制造一半导体装置的方法，其中所述的氩/氧处理包括氧气的流量在0到200SCCM范围之间，及氩的流量在0到1000SCCM范围之间。

前述的制造一半导体装置的方法，其中所述的氩/氧处理包括施加解离分子能量在10到1000瓦特范围之间及偏压能量可运用在10到300瓦特范围之间。

前述的制造一半导体装置的方法，其中所述的栅极结构是硅化钨、第一多晶硅层与第二多晶硅层的多层结构。

前述的制造一半导体装置的方法，其中所述的氩/氧处理是在第二次的多晶硅过度蚀刻(OE2)之前进行。

前述的制造一半导体装置的方法，其中所述的氩/氧处理是在第一次的多晶硅过度蚀刻(OE1)之前进行。

前述的制造一半导体装置的方法，其中所述的氩/氧处理是在硅化钨过度蚀刻之前进行。

前述的制造一半导体装置的方法，其中所述的栅极结构是金属栅极。

前述的制造一半导体装置的方法，其中所述的氩/氧处理包括氧气的流量在0到200SCCM范围之间，及氩的流量在0到1000SCCM范围之间。

前述的制造一半导体装置的方法，其中所述的氩/氧处理包括施加解离分子能量在10到1000瓦特范围之间及偏压能量可运用在10到300瓦特范围之间。

前述的制造一半导体装置的方法，其中所述的氩/氧处理也可以非同步地在一蚀刻机中进行，且包括氩的流量可运用在0到1000SCCM范围之间，氧的流量可运用在0到200SCCM范围之间，及源极解离分子能量可运用10到1000瓦特范围之间，偏压能量可运用10到300瓦特范围之间。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体装置的栅极结构。此栅极结构，包含一介电层在一半导体基板之上，一第一多晶硅层在该介电层之上，以及一第二多晶硅层在该第一多晶硅层之上。该第一多晶硅层与该第二多晶硅层为具有瓶状的多层栅极结构。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的半导体装置的栅极结构，其中所述的瓶状的多层栅极结构可以藉由在该栅极结构的最终过度蚀刻之前进行氩/氧处理而形成。

前述的半导体装置的栅极结构，其中所述的栅极结构是多晶硅。

前述的半导体装置的栅极结构，其中所述的氩/氧处理包括氧气的流量在0到200SCCM范围之间，及氩的流量在0到1000SCCM范围之间。

前述的半导体装置的栅极结构，其中所述的氩/氧处理包括施加解离分子能量在10到1000瓦特范围之间及偏压能量可运用在10到300瓦特范围之间。

前述的半导体装置的栅极结构，其中所述的栅极结构是硅化钨、第一多晶硅层与第二多晶硅层的多层结构。

前述的半导体装置的栅极结构，其中所述的氩/氧处理是在第二次的多晶硅过度蚀刻(OE2)之前进行。

前述的半导体装置的栅极结构，其中所述的氩/氧处理是在第一次的多晶硅过度蚀刻(OE1)之前进行。

前述的半导体装置的栅极结构，其中所述的氩/氧处理是在硅化钨过度蚀刻之前进行。

前述的半导体装置的栅极结构，其中所述的栅极结构是金属栅极。

前述的半导体装置的栅极结构，其中所述的氩/氧处理包括氧气的流量在0到200SCCM范围之间，及氩的流量在0到1000SCCM范围之间。

前述的半导体装置的栅极结构，其中所述的氩/氧处理包括施加解离分子能量在10到1000瓦特范围之间及偏压能量可运用在10到300瓦特范围之间。

本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种半导体装置，其包含一第一多晶硅结构以及一第二多晶硅结构，其中该第一多晶硅结构与该第二多晶硅结构至少一者包括一瓶状轮廓，其包含自一晶圆侧的一第一宽度、一第二宽度在该第一宽度之上，该第二宽度大于该第一宽度，一第三宽度在该第二宽度之上，该第三宽度小于该第二宽度。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的半导体装置，其中所述的第二宽度是位于第一多晶硅结构与该第二多晶硅结构的介面。

前述的半导体装置，其中所述的第二宽度是位于该第二多晶硅结构中。

前述的半导体装置，其中所述的第二宽度是位于该第一多晶硅结构中。

前述的半导体装置，其中所述的第一多晶硅结构与该第二多晶硅结构是使用一包括氩/氧处理的工艺制造，其中该氩/氧处理包括氩离子轰击和氧分子氧化。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明半导体装置的栅极结构、半导体装置及其制造方法至少具有下列优点及有益效果：本发明所揭示半导体装置及其制造方法通过氩/氧处理所形成的瓶状栅极结构，可以有效地增加蚀刻的临界尺寸而不需要利用产生更多的副产物的工艺及不会需要引入不稳定的工艺或设备，并且不会严重地增加工艺的成本。

综上所述，本发明是有关于一种半导体装置的栅极结构、半导体装置及其制造方法。该制造方法，包含形成一具有多层半导体材料的结构。在此多层结构中进行一次或多次蚀刻工艺，且随后对此半导体多层结构进行氩/氧处理，此氩/氧处理的方式是让此半导体结构暴露在氩离子撞击与氧分子中氧化。此氩/氧处理可以用来形成瓶状结构。同时本发明还提供了一种半导体装置的栅极结构和半导体装置。本发明可以有效地增加蚀刻的临界尺寸而不需要利用产生更多的副产物的工艺及不会需要引入不稳定的工艺或设备，并且不会严重地增加工艺的成本。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1A-图1D是根据现有习知技术用来制造一半导体装置的工艺的剖面示意图。

图2A-图2B是根据本发明一实施例用来制造一半导体装置的工艺方法的剖面示意图。

100：薄膜堆叠结构        102：氧化硅-氮化硅-氧化硅(ONO)层

104：第一多晶硅层        106：第二多晶硅层

108：硅化钨(WSix)层      110：四乙氧基硅烷(TEOS)硬式幕罩层

112：多晶硅硬式幕罩层    114：底部抗反射层(BARC)

116：光阻层              222、224：字元线结构

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体装置的栅极结构、半导体装置及其制造方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。

根据本发明所揭露的技术，一包含字线或类似结构的半导体装置可以根据一种可以改善工艺可靠性的工艺被制造。更特定的是，此处所揭露的半导体制造方法可以较传统的半导体工艺提供减少桥接失效的比例。根据某些实施例，此处所揭露的半导体制造方法包括在蚀刻之后实施一非同步的氩/氧处理，举例而言在多晶硅栅极蚀刻之后，所实施的非同步的氩/氧处理可以有效地减少阻障扩散氧化结构的高度，将阻障扩散氧化结构的边缘进行圆滑平坦化，且因此可将阻障扩散氧化结构后方的多晶硅残留物裸露出来。因此蚀刻后所实施的非同步的氩/氧处理可以因此藉由离子轰击帮助除去或氧化多晶硅残留物，且降低后续氧化工艺上的难处。

图1A-图1D是根据现有习知技术用来制造一半导体装置的工艺的剖面示意图。图2A-图2B是根据本发明一实施例用来制造一半导体装置的工艺方法的剖面示意图。

图1A是根据传统工艺用来制造一晶体管于一晶圆或是基板之上的一薄膜堆叠结构100的示意图。此薄膜堆叠结构100可以形成于例如是硅、锗或是硅-锗的基板上(未示)。可采用的方法包括此基板可以是包括绝缘层覆硅(SOI)或是绝缘层覆锗(GOI)的基板。

此薄膜堆叠结构100包含一氧化硅-氮化硅-氧化硅(ONO)层102、一第一多晶硅层104、一第二多晶硅层106、硅化钨(WSix)层108、一四乙氧基硅烷(TEOS)形成的硬式幕罩层110、一多晶硅形成的硬式幕罩层112、一底部抗反射层(BARC)114及一图案化光阻层116。在一实施例中，第一多晶硅层104是作为位线而第二多晶硅层106是作为字线。

此薄膜堆叠结构100可以由不同的工艺形成，举例而言包括已知的沉积工艺，作为集成电路工艺的一部分。举例而言此薄膜堆叠结构100可以是制造一记忆体元件，例如是动态随机存取记忆体(DRAM)元件或是快闪记忆元件，工艺的一部分。在某些实施例中，根据此元件的工艺需要，可以在氧化硅-氮化硅-氧化硅(ONO)层102和基板之下包括额外的层次。

此图案化光阻层116可以被图案化以形成一对字线。图1A-图1D显示形成此字线的中间步骤的结果。必须强调的是，图1A-图1D显示的字线结构可以制造成晶体管结构中包括多晶硅或硅化钨(WSix)或钨的栅极。

图1B是显示一堆叠结构120的示意图，其是在薄膜堆叠结构100进行蚀刻工艺以移除多晶硅硬式幕罩层112一部分之后的结构。此蚀刻工艺包括一个或多个湿式或干式蚀刻工艺，包括一多晶硅硬式幕罩蚀刻工艺。此蚀刻工艺包括移除多晶硅硬式幕罩层112、底部抗反射层(BARC)114及一部分的四乙氧基硅烷(TEOS)110层在薄膜堆叠结构100中未被光阻层116覆盖的部分的工艺。此外的区域，在薄膜堆叠结构100中被光阻层116所覆盖的层110、112和114部分，通过蚀刻工艺除去光阻层116和底部抗反射层(BARC)114。

图1C是显示一堆叠结构130的示意图，其是在结构120进行蚀刻工艺以移除四乙氧基硅烷(TEOS)硬式幕罩层110一部分之后的结构。此蚀刻工艺包括一个或多个湿式蚀刻工艺，包括一四乙氧基硅烷(TEOS)硬式幕罩蚀刻工艺。此蚀刻工艺包括移除四乙氧基硅烷(TEOS)110及一部分的硅化钨(WSix)层108在结构120中未被多晶硅硬式幕罩层112覆盖的部分的工艺。此外的区域，在结构120中被多晶硅硬式幕罩层112所覆盖的层110和108部分，通过蚀刻工艺消耗部分多晶硅硬式幕罩层112。

图1D是显示一堆叠结构140的示意图，其是在结构130进行蚀刻工艺以移除第一多晶硅层104和第二多晶硅层106一部分之后的结构。此蚀刻工艺包括一个或多个湿式蚀刻工艺，包括一多晶硅蚀刻工艺。此蚀刻工艺包括移除硅化钨(WSix)层108及第一多晶硅层104和第二多晶硅层106在结构130中未被多晶硅硬式幕罩层112覆盖的部分的工艺。此外的区域，在结构130中被多晶硅硬式幕罩层112所覆盖的层104、106和108部分，通过蚀刻工艺则会消耗完剩余的多晶硅硬式幕罩层112及一部分的四乙氧基硅烷(TEOS)硬式幕罩层110。

自结构130生成结构140的蚀刻工艺也导致形成一个或多个氧化结构(未示)。举例而言，可以有一阻障扩散氧化层，其形成于字线结构之间。在某些情况下，氧化结构具有一非理想的桥接效应在字线结构之间。当半导体装置中的临界尺寸变的非常小时，例如在65纳米和45纳米技术节点时，此桥接效应会变得更显著及严重。

接着请参阅图2A-图2B所示，是根据本发明一实施例来制造一半导体装置的工艺方法的剖面示意图。其中该工艺形成了瓶状多晶硅栅极结构。图2A是显示一个与图1C中结构130完全相同或是大致相同的结构200。因此，对于结构130的描述，包括制造结构130的步骤可以适用于结构200。

图2B中的结构220可以使用上述内含同步氧/氩处理的步骤在栅极制造工艺自结构200中制造获得。此内含同步氧/氩处理可以在此工艺中的不同时间点进行，举例而言，可以根据以下不同工艺实施例中的需求，在最终过度蚀刻完成之前进行，以形成一中间宽两边窄的瓶状栅极结构。此同步氧/氩处理可以生成一具有一高分子氧化层的中间结构(未示)。并且与传统的栅极结构相比较，本发明的结构具有较小或较薄的阻障扩散氧化层。

在一实施例中，结构220可以藉由包括一硅化钨(WSix)主蚀刻(ME)、接着进行一硅化钨(WSix)过度蚀刻(OE)、之后再使用同步氧/氩处理、接着除去多晶硅栅极表面的氧化硅、再进行一多晶硅主蚀刻(ME)、接着进行第一次的多晶硅过度蚀刻(OE)、最后是第二次的多晶硅过度蚀刻(OE)的工艺自结构200中制造获得。

此氧/氩处理可以是利用单一步骤进行，其包括氩离子轰击结构及曝露该结构于氧气中。在此氧/氩处理中，氧气提供帮助多晶硅残留与蚀刻后的聚合物的氧化移除过程。

在栅极是多晶硅的实施例中，所进行的同步氧/氩处理，最好是在第二次的多晶硅过度蚀刻(OE)之前进行，其氩的流量可运用在0到1000标准立方米/每分钟(SCCM)范围之间，氧的流量可运用在0到200SCCM范围之间。此外，此工艺的源极解离分子能量可运用在10到1000瓦特范围之间，此工艺的偏压能量可运用在10到300瓦特范围之间。在替代实施例中，同步氧/氩处理，也可以在第一次的多晶硅过度蚀刻(OE)之前或是进行硅化钨(WSix)过度蚀刻(OE)之前进行。

在栅极是金属栅极(例如钨)的实施例中，所进行的同步氧/氩处理，其氩的流量可运用在0到1000SCCM范围之间，氧的流量可运用在0到200SCCM范围之间。此外，此工艺的源极解离分子能量可运用在10到1000瓦特范围之间，此工艺的偏压能量可运用在10到300瓦特范围之间。

在另一替代实施例中，结构220可以藉由包括一硅化钨(WSix)主蚀刻(ME)、接着进行一硅化钨(WSix)过度蚀刻(OE)、再进行一多晶硅主蚀刻(ME)之后、接着破真空进行氧/氩处理、接着进行一第一多晶硅过度蚀刻(OE)、最后是一第二多晶硅过度蚀刻(OE)的工艺自结构200中制造获得。在此实施例中，氧/氩处理可以是利用氧化硅蚀刻设备进行。在氧化硅蚀刻设备中进行的氧/氩处理，其氩的流量可运用在0到1000SCCM范围之间，氧的流量可运用在0到200SCCM范围之间。此外，此工艺的源极解离分子能量最好是在27Hz 10到2000瓦特范围之间，此工艺的偏压能量可运用在2MHz 10到2000瓦特范围之间。

此氧/氩处理可以是利用上述方法以同步或非同步方式进行，以有效地减少字元线桥接失效而不会严重地影响栅极的临界尺寸及轮廓。此氧/氩处理也可以降低阻障扩散氧化层的高度。

此完成的栅极结构220包括一组瓶状字线结构222和224。每一字线结构222和224具有至少某种瓶状轮廓，其包括第一、第二及第三宽度W1、W2和W3。此第一及第三宽度W1和W3可以是不同的宽度或是大致相同的宽度。然而，第二宽度W2是大于第一宽度W1，且大于第三宽度W3。因此，字线结构222和224两者均包括，自一晶圆侧(在图2B所示晶圆是在ONO层102之下)、一第一宽度、一第二宽度高于第一宽度，此第二宽度大于第一宽度，一第三宽度高于第二宽度，此第三宽度小于第二宽度。更特定的是，每一个字线结构222和224可以包括第一和第二多晶硅层104和106，其中第一多晶硅层104自晶圆侧向上变宽而第二多晶硅层106自晶圆侧向上变窄。举例而言，在此例示实施例中，第一多晶硅层104自第一宽度W1变宽为第二宽度W2，而第二多晶硅层106自第二宽度W2变窄为第三宽度W3。当然，此栅极结构中具有第二宽度W2最宽的部分并不一定是在第一多晶硅层104与第二多晶硅层106介面之处，也可以向上或向下移动而在第一多晶硅层104中或是第二多晶硅层106中。

此瓶状字线结构222和224可以有效地增加此多晶硅栅极蚀刻的临界尺寸而不需要利用产生更多的副产物的工艺及不会需要引入不稳定的工艺或设备。因为瓶状字线结构222和224的制造牵涉到内含同步的氧/氩处理的使用，可以如上述般降低阻障扩散氧化层的高度及裸露出多晶硅或其他残留物，因而减少字线桥接失效的风险。这样改善了现有工艺，较已知技术更佳，特别是与牵涉到尝试获得更大临界尺寸的工艺相比较。举例而言，某些这样的已知工艺则会牵涉到引入产生聚合物的分子于蚀刻工艺中；然而，这样的工艺将会产生更复杂的副产物及造成对工艺或设备的稳定性不良的影响。其他的先前技术工艺牵涉到沉积一层衬垫层于硬式幕罩的侧壁；然而，这样的工艺会增加工艺的成本及复杂性。此处本发明所描述的工艺有效地放大了此多晶硅栅极蚀刻的临界尺寸而不会产生更多的副产物及不会严重地增加工艺的成本。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (29)

1.一种制造一半导体装置的方法，其特征在于其包括以下步骤：

形成一具有多层的栅极结构；

蚀刻该栅极结构；以及

在该栅极结构的最终过度蚀刻之前进行氩／氧处理，以形成一瓶状栅极结构；

该瓶状栅极结构包含自一晶圆侧的一第一宽度、一第二宽度在该第一宽度之上，该第二宽度大于该第一宽度，一第三宽度在该第二宽度之上，该第三宽度小于该第二宽度。

2.根据权利要求1所述的制造一半导体装置的方法，其特征在于其中所述的栅极结构是多晶硅。

3.根据权利要求2所述的制造一半导体装置的方法，其特征在于其中所述的氩／氧处理包括氩离子轰击和氧分子氧化，且所述的氩／氧处理的氧气的流量在0到200SCCM范围之间，氩的流量在0到1000SCCM范围之间。

4.根据权利要求2所述的制造一半导体装置的方法，其特征在于其中所述的氩／氧处理包括施加解离分子能量在10到1000瓦特范围之间及偏压能量运用在10到300瓦特范围之间。

5.根据权利要求1所述的制造一半导体装置的方法，其特征在于其中所述的栅极结构是硅化钨、第一多晶硅层与第二多晶硅层的多层结构。

6.根据权利要求5所述的制造一半导体装置的方法，其特征在于其中所述的氩／氧处理是在第二次的多晶硅过度蚀刻之前进行。

7.根据权利要求5所述的制造一半导体装置的方法，其特征在于其中所述的氩／氧处理是在第一次的多晶硅过度蚀刻之前进行。

8.根据权利要求5所述的制造一半导体装置的方法，其特征在于其中所述的氩／氧处理是在硅化钨过度蚀刻之前进行。

9.根据权利要求1所述的制造一半导体装置的方法，其特征在于其中所述的栅极结构是金属栅极。

10.根据权利要求9所述的制造一半导体装置的方法，其特征在于其中所述的氩／氧处理包括氩离子轰击和氧分子氧化，且所述的氩／氧处理的氧气的流量在0到200SCCM范围之间，及氩的流量在0到1000SCCM范围之间。

11.根据权利要求9所述的制造一半导体装置的方法，其特征在于其中所述的氩／氧处理包括施加解离分子能量在10到1000瓦特范围之间及偏压能量运用在10到300瓦特范围之间。

12.根据权利要求1所述的制造一半导体装置的方法，其特征在于其中所述的氩／氧处理是非同步地在一蚀刻机中进行，且包括氩离子轰击和氧分子氧化，且所述的氩／氧处理的氩的流量运用在0到1000SCCM范围之间，氧的流量运用在0到200SCCM范围之间，及源极解离分子能量运用10到1000瓦特范围之间，偏压能量运用10到300瓦特范围之间。

13.一种半导体装置的栅极结构，其特征在于其包含：

一介电层在一半导体基板之上；

一第一多晶硅层在该介电层之上；以及

一第二多晶硅层在该第一多晶硅层之上，

其中该第一多晶硅层与该第二多晶硅层为具有瓶状的多层栅极结构；

该瓶状的多层栅极结构包含自一晶圆侧的一第一宽度、一第二宽度在该第一宽度之上，该第二宽度大于该第一宽度，一第三宽度在该第二宽度之上，该第三宽度小于该第二宽度。

14.根据权利要求13所述的半导体装置的栅极结构，其特征在于其中所述的瓶状的多层栅极结构是在该栅极结构的最终过度蚀刻之前进行氩／氧处理而形成。

15.根据权利要求14所述的半导体装置的栅极结构，其特征在于其中所述的栅极结构是多晶硅。

16.根据权利要求15所述的半导体装置的栅极结构，其特征在于其中所述的氩／氧处理包括氩离子轰击和氧分子氧化，且所述的氩／氧处理的氧气的流量在0到200SCCM范围之间，及氩的流量在0到1000SCCM范围之间。

17.根据权利要求15所述的半导体装置的栅极结构，其特征在于其中所述的氩／氧处理包括施加解离分子能量在10到1000瓦特范围之间及偏压能量运用在10到300瓦特范围之间。

18.根据权利要求14所述的半导体装置的栅极结构，其特征在于其中所述的栅极结构是硅化钨、第一多晶硅层与第二多晶硅层的多层结构。

19.根据权利要求18所述的半导体装置的栅极结构，其特征在于其中所述的氩／氧处理是在第二次的多晶硅过度蚀刻之前进行。

20.根据权利要求18所述的半导体装置的栅极结构，其特征在于其中所述的氩／氧处理是在第一次的多晶硅过度蚀刻之前进行。

21.根据权利要求18所述的半导体装置的栅极结构，其特征在于其中所述的氩／氧处理是在硅化钨过度蚀刻之前进行。

22.根据权利要求14所述的半导体装置的栅极结构，其特征在于其中所述的栅极结构是金属栅极。

23.根据权利要求22所述的半导体装置的栅极结构，其特征在于其中所述的氩／氧处理包括氩离子轰击和氧分子氧化，且所述的氩／氧处理的氧气的流量在0到200SCCM范围之间，及氩的流量在0到1000SCCM范围之间。

24.根据权利要求22所述的半导体装置的栅极结构，其特征在于其中所述的氩／氧处理包括施加解离分子能量在10到1000瓦特范围之间及偏压能量运用在10到300瓦特范围之间。

25.一种半导体装置，其特征在于其包含：

一第一多晶硅结构；

一第二多晶硅结构；

其中该第一多晶硅结构与该第二多晶硅结构至少一者包括一瓶状轮廓，其包含自一晶圆侧的一第一宽度、一第二宽度在该第一宽度之上，该第二宽度大于该第一宽度，一第三宽度在该第二宽度之上，该第三宽度小于该第二宽度。

26.根据权利要求25所述的半导体装置，其特征在于其中所述的第二宽度是位于第一多晶硅结构与该第二多晶硅结构的介面。

27.根据权利要求25所述的半导体装置，其特征在于其中所述的第二宽度是位于该第一多晶硅结构中。

28.根据权利要求25所述的半导体装置，其特征在于其中所述的第二宽度是位于该第二多晶硅结构中。

29.根据权利要求25所述的半导体装置，其特征在于其中所述的第一多晶硅结构与该第二多晶硅结构是使用一包括氩／氧处理的工艺制造，其中该氩／氧处理包括氩离子轰击和氧分子氧化。

Images