TWI396230B

TWI396230B - 半導體裝置及其製造方法

Info

Publication number: TWI396230B
Application number: TW99121534A
Authority: TW
Inventors: Kuo Liang Wei; Hong Ji Lee
Original assignee: Macronix Int Co Ltd
Priority date: 2010-06-30
Filing date: 2010-06-30
Publication date: 2013-05-11
Also published as: TW201201256A

Description

半導體裝置及其製造方法

本發明係關於形成積體電路裝置的製程，特別是關於形成積體電路裝置中閘極的製程。

在半導體產業中，現今的趨勢是持續不斷地增加裝置的密度。為了達成高密度，持續不斷地努力在半導體晶圓上縮小這些裝置的尺寸至次微米層級。為了達成如此高的裝置封裝密度，必須使用越來越小的特徵尺寸。如此包括互連線的線寬和間距以及例如是不同特徵的邊緣及角落的表面幾何輪廓。

產生具有微小間距於相鄰的特徵之間的小特徵可以藉由使用高解析度的微影製程來達成。一般而言，微影係指在不同物體之間移轉圖案的製程。其包括用來製造積體電路的技術，在其中將矽晶圓塗佈一層光敏感物質(此處稱為光阻)且將選定之塗佈表面暴露於光源(例如光學光、x光或是電子束)之下，其照射此塗佈表面通過一預期圖案的大量轉換板模(稱為光罩)。此微影塗佈通常是光敏感物質的塗佈，其適用於接收一欲轉換圖案的投影成像。一但此成像被投影，其會無法抹除地形成在塗佈物質上。經由光罩轉移的照射塗佈導致此成像區域可以或多或少的溶解於一特定顯影溶劑中(視此塗佈而定)。在顯影製程中較多的可溶解區域的移除會在塗佈中留下較難溶解之高分子的圖案成像。

此投影成像可以是所欲圖案的正像或負像。多年來有著兩種不同的光阻被開發出來：正光阻及負光阻。使用正光阻，暴露於光照射的部分會在顯影時被除去，而使用負光阻，則是沒有暴露於光照射的部分會在顯影時被除去。歷史上，負光阻無法在線寬及線距的光阻圖案需要小於3微米的需求下使用。因此，正光阻取代負光阻被使用在超大型積體電路(VLSI)裝置的製程中。

使用正光阻的一個特定問題可以對積體電路產生致命的影響。突起的特徵在製程中通常需要不欲見的凹入輪廓。許多已知機制可以在多層結構中產生凹入輪廓。一個常見的機制是在蝕刻之後沈積的層中顯露其本身。假如一個或多層的下層材料較一上層材料具有較快的蝕刻速率的話，就會產生一凹陷或是陷入的輪廓。另一個常見的機制是牽涉到化學氣相沈積(CVD)。對某些化學氣相沈積(CVD)反應，當材料被沈積於突起的長方形特徵之上時，在邊緣的沈積速率通常會較快，導致一特徵具有陷入的輪廓。另一種在多層特徵中產生凹入輪廓的機制是氧化效應。舉例而言，假如包含矽化鎢層的多層堆疊之側壁除了基底以外均氧化，矽化鎢層的邊緣會較其他層氧化的速度快很多，導致一凹入的側壁輪廓。此外尚有其他的一些機制，例如光罩鄰近效應、及蝕刻效應，其已熟知會對單層特徵產生凹入輪廓。如此因為自單一層材料一雜質梯度所導致的蝕刻速率差異是後者現象的一個廣知的範例。一般而言，較大的摻雜濃度階級，則其蝕刻速率較快。

假如一突起特徵具有陷入的輪廓時，任何由此陷入的輪廓產生之凸懸下方的正像光阻無法在曝光製程中被照射到。因此，於此凸懸下方的光阻在顯影之後仍會維持在原處。如此會在一沈積於一介電覆蓋的陷入輪廓特徵上的導電層造成問題，此導電層必須選擇性地蝕刻以形成多個分開的導電結構才不會短路。此陷入輪廓或許可以提供一路徑造成多個彼此分開的導電結構發生短路。如此的問題造成維持所欲的臨界尺寸變得十分困難，特別是在65奈米或以下的技術設計節點中。

因此，需要提供一種積體電路製程的替代方案以允許達到所需的臨界尺寸，而不會嚴重地增加製程的成本及複雜性。

本發明揭露半導體裝置及其製造方法。根據本發明之一實施例，一種製造一半導體裝置的方法，包含形成一具有複數層的閘極結構，蝕刻該閘極結構，以及在該閘極結構的最終過度蝕刻之前進行氬/氧處理，以形成一瓶狀閘極結構。

在某些實施例中，該閘極結構是多晶矽。在如此的實施例中，該氬/氧處理包括氧氣的流量在0到200 SCCM範圍之間，及氬的流量在0到1000 SCCM範圍之間。

在某些實施例中，該氬/氧處理包括施加解離分子能量在10到1000瓦特範圍之間及偏壓能量可運用在10到300瓦特範圍之間。

在某些實施例中，該閘極結構是矽化鎢、第一多晶矽層與第二多晶矽層之多層結構。在如此的實施例中，該氬/氧處理係在第二次的多晶矽過度蝕刻(OE2)之前進行。替代地，該氬/氧處理係在第一次的多晶矽過度蝕刻(OE1)之前進行。而在另一替代實施例中，該氬/氧處理係在矽化鎢過度蝕刻之前進行。

在某些實施例中，該閘極結構是金屬閘極。在如此的實施例中，該氬/氧處理包括氧氣的流量在0到200 SCCM範圍之間，及氬的流量在0到1000 SCCM範圍之間。此外，在某些實施例中，該氬/氧處理包括施加解離分子能量在10到1000瓦特範圍之間及偏壓能量可運用在10到300瓦特範圍之間。

該氬/氧處理也可以非同步地在一蝕刻機中進行，且包括氬的流量可運用在0到1000 SCCM範圍之間，氧的流量可運用在0到200 SCCM範圍之間，及源極解離分子能量可運用10到1000瓦特範圍之間，偏壓能量可運用10到300瓦特範圍之間。

本發明之另一目的為提供一種半導體裝置之閘極結構。此閘極結構，包含一介電層於一半導體基板之上，一第一多晶矽層於該介電層之上，以及一第二多晶矽層於該第一多晶矽層之上。該第一多晶矽層與該第二多晶矽層為具有瓶狀之多層閘極結構。

在某些實施例中，該瓶狀閘極結構可以藉由在該閘極結構的最終過度蝕刻之前進行氬/氧處理而形成。在某些實施例中，該閘極結構是多晶矽。在如此的實施例中，該氬/氧處理包括氧氣的流量在0到200 SCCM範圍之間，及氬的流量在0到1000 SCCM範圍之間。此外，在如此的實施例中，該氬/氧處理包括施加解離分子能量在10到1000瓦特範圍之間及偏壓能量可運用在10到300瓦特範圍之間。

本發明之又一目的為提供一種半導體裝置，其包含一第一多晶矽結構以及一第二多晶矽結構，其中該第一多晶矽結構與該第二多晶矽結構至少一者包括一瓶狀輪廓，其包含自一晶圓側的一第一寬度、一第二寬度於該第一寬度之上，該第二寬度大於該第一寬度，一第三寬度於該第二寬度之上，該第三寬度小於該第二寬度。

在某些實施例中，該第二寬度係位於第一多晶矽結構與該第二多晶矽結構之介面。

在某些實施例中，該第二寬度係位於該第一多晶矽結構中。

在某些實施例中，該第二寬度係位於該第二多晶矽結構中。

在某些實施例中，該第一多晶矽結構與該第二多晶矽結構是使用一包括氬/氧處理的製程製造，其中該氬/氧處理包括氬離子轟擊和氧分子氧化。

本發明之目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述。

根據本發明所揭露的技術，一包含字元線或類似結構的半導體裝置可以根據一種可以改善製程可靠性的製程被製造。更特定的是，此處所揭露的半導體製造方法可以較傳統的半導體製程提供減少橋接失效的比例。根據某些實施例，此處所揭露的半導體製造方法包括於蝕刻之後實施一非同步的氬/氧處理，舉例而言於多晶矽閘極蝕刻之後，所實施的非同步的氬/氧處理可以有效地減少阻障擴散氧化結構的高度，將阻障擴散氧化結構的邊緣進行圓滑平坦化，且因此可將阻障擴散氧化結構後方的多晶矽殘留物裸露出來。因此蝕刻後所實施的非同步的氬/氧處理可以因此藉由離子轟擊幫助除去或氧化多晶矽殘留物，且降低後續氧化製程上的難處。

第1A圖顯示根據傳統製程用來製造一電晶體於一晶圓或是基板之上的一薄膜堆疊結構100之示意圖。此薄膜堆疊結構100可以形成於例如是矽、鍺或是矽-鍺的基板上(未示)。可採用的方法包括此基板可以包括絕緣層覆矽(SOI)或是絕緣層覆者(GOI)的基板。

此薄膜堆疊結構100包含一氧化矽-氮化矽-氧化矽(ONO)層102、一第一多晶矽層104、一第二多晶矽層106、矽化鎢(WSix)層108、一四乙氧基矽烷(TEOS)形成的硬式幕罩層110、一多晶矽形成的硬式幕罩層112、一底部抗反射層(BARC)114及一圖案化光阻層116。在一實施例中，第一多晶矽層104是作為位元線而第二多晶矽層106是作為字元線。

此薄膜堆疊結構100可以由不同的製程形成，舉例而言包括已知的沈積製程，作為積體電路製程的一部分。舉例而言此薄膜堆疊結構100可以是製造一記憶體元件，例如是動態隨機存取記憶體(DRAM)元件或是快閃記憶元件，製程的一部分。在某些實施例中，可以於氧化矽-氮化矽-氧化矽(ONO)層102和基板之下包括額外的層次，係根據此元件的製程所需。

此圖案化光阻層116可以被圖案化以形成一對字元線。第1A-1D圖顯示形成此字元線的中間步驟結果。必須強調的是，第1A-1D圖顯示的字元線結構可以製造成電晶體結構中包括多晶矽或矽化鎢(WSix)或鎢閘極。

第1B圖顯示一堆疊結構120之示意圖，其係在結構100進行蝕刻製程以移除多晶矽硬式幕罩層112一部分之後的結構。此蝕刻製程包括一個或多個濕式或乾式蝕刻製程，包括一多晶矽硬式幕罩蝕刻製程。此蝕刻製程包括移除多晶矽硬式幕罩層112、底部抗反射層(BARC)114及一部分的四乙氧基矽烷(TEOS)110層在結構100中未被光阻層116覆蓋的部分之製程。此外的區域，在結構100中被光阻層116所覆蓋的層110、112和114部分，此蝕刻製程除去光阻層116和底部抗反射層(BARC)114。

第1C圖顯示一堆疊結構130之示意圖，其係在結構120進行蝕刻製程以移除四乙氧基矽烷(TEOS)硬式幕罩層110一部分之後的結構。此蝕刻製程包括一個或多個濕式蝕刻製程，包括一四乙氧基矽烷(TEOS)硬式幕罩蝕刻製程。此蝕刻製程包括移除四乙氧基矽烷(TEOS)110及一部分的矽化鎢(WSix)層108在結構120中未被多晶矽硬式幕罩層112覆蓋的部分之製程。此外的區域，在結構120中被多晶矽硬式幕罩層112所覆蓋的層110和108部分，此蝕刻製程消耗部份多晶矽硬式幕罩層112。

第1D圖顯示一堆疊結構140之示意圖，其係在結構130進行蝕刻製程以移除多晶矽層104和106一部分之後的結構。此蝕刻製程包括一個或多個濕式蝕刻製程，包括一多晶矽蝕刻製程。此蝕刻製程包括移除矽化鎢(WSix)層108及多晶矽層104和106在結構130中未被多晶矽硬式幕罩層112覆蓋的部分之製程。此外的區域，在結構130中被多晶矽硬式幕罩層112所覆蓋的層104、106和108部分，此蝕刻製程則會消耗完剩餘的多晶矽硬式幕罩層112及一部分的四乙氧基矽烷(TEOS)硬式幕罩層110。

自結構130生成結構140的蝕刻製程也導致形成一個或多個氧化結構(未示)。舉例而言，可以有一阻障擴散氧化層，其形成於字元線結構之間。在某些情況下，氧化結構具有一非理想的橋接效應於字元線結構之間。當半導體裝置中的臨界尺寸變的非常小時，例如在65奈米和45奈米技術節點時，此橋接效應會變得更顯著及嚴重。

接著請參閱第2A~2B圖，為根據本發明之一實施例製程以形成瓶狀多晶矽閘極結構的剖面示意圖。第2A圖顯示一個與第1C圖中結構130完全相同或是大致相同的結構200。因此，對於結構130的描述，包括製造結構130的步驟可以適用於結構200。

第2B圖中的結構220可以使用上述內含同步氧/氬處理步驟於閘極製程自結構200中製造。此內含同步氧/氬處理可以在此製程中的不同時間點進行，舉例而言，可以根據以下不同製程實施例中的需求，於最終過度蝕刻完成之前進行，以形成一中間寬兩邊窄的瓶狀閘極結構。此同位氧/氬處理可以生成一具有一高分子氧化層的中間結構(未示)。並且與傳統的閘極結構結構相較，本發明之結構具有較小或較薄的阻障擴散氧化層。

在一實施例中，結構220可以藉由包括一矽化鎢(WSix)主蝕刻(ME)、接著進行一矽化鎢(WSix)過度蝕刻(OE)、之後再使用同步氧/氬處理、接著除去多晶矽閘極表面的氧化矽、再進行一多晶矽主蝕刻(ME)、接著進行第一次的多晶矽過度蝕刻(OE)、最後是第二次的多晶矽過度蝕刻(OE)之製程自結構200中製造。

此氧/氬處理可以是利用單一步驟進行，其包括氬離子轟擊結構140及曝露結構140於氧氣中。於此氧/氬處理中，氧氣提供幫助多晶矽殘留與蝕刻後的聚合物的氧化移除過程。

在閘極是多晶矽的實施例中，所進行的同步氧/氬處理，最好是在第二次的多晶矽過度蝕刻(OE)之前進行，其氬的流量可運用在0到1000標準立方公尺/每分鐘(SCCM)範圍之間，氧的流量可運用在0到200 SCCM範圍之間。此外，此製程之源極解離分子能量可運用在10到1000瓦特範圍之間，此製程之偏壓能量可運用在10到300瓦特範圍之間。在替代實施例中，同步氧/氬處理，也可以在第一次的多晶矽過度蝕刻(OE)之前或是進行矽化鎢(WSix)過度蝕刻(OE)之前進行。

在閘極是金屬閘極(例如鎢)的實施例中，所進行的同步氧/氬處理，其氬的流量可運用在0到1000 SCCM範圍之間，氧的流量可運用在0到200 SCCM範圍之間。此外，此製程之源極解離分子能量可運用10到1000瓦特範圍之間，此製程之偏壓能量可運用10到300瓦特範圍之間。

在另一替代實施例中，結構220可以藉由包括一矽化鎢(WSix)主蝕刻(ME)、接著進行一矽化鎢(WSix)過度蝕刻(OE)、再進行一多晶矽主蝕刻(ME)之後、接著破真空進行氧/氬處理、接著進行一第一多晶矽過度蝕刻(OE)、最後是一第二多晶矽過度蝕刻(OE)之製程自結構200中製造。在此實施例中，氧/氬處理可以是利用氧化矽蝕刻設備進行。在氧化矽蝕刻設備中進行的氧/氬處理，其氬的流量可運用在0到1000 SCCM範圍之間，氧的流量可運用在0到200 SCCM範圍之間。此外，此製程之源極解離分子能量最好是在27Hz 10到2000瓦特範圍之間，此製程之偏壓能量可運用在2MHz 10到2000瓦特範圍之間。

此氧/氬處理可以是利用上述方法以同步或非同步方式進行，以有效地減少字元線橋接失效而不會嚴重地影響閘極的臨界尺寸及輪廓。此氧/氬處理也可以降低阻障擴散氧化層的高度。

此完成之閘極結構220包括一組瓶狀字元線結構222和224。每一字元線結構222和224具有至少某種瓶狀輪廓，其包括第一、第二及第三寬度W1、W2和W3。此第一及第三寬度W1和W3可以是不同的寬度或是大致相同的寬度。然而，第二寬度W2是大於第一寬度W1，且大於第三寬度W3。因此，字元線結構222和224兩者均包括，自一晶圓側(在第2B圖所示晶圓係在ONO層102之下)、一第一寬度、一第二寬度高於第一寬度，此第二寬度大於第一寬度，一第三寬度高於第二寬度，此第三寬度小於第二寬度。更特定的是，每一個字元線結構222和224可以包括第一和第二多晶矽層104和106，其中第一多晶矽層104自晶圓側向上變寬而第二多晶矽層106自晶圓側向上變窄。舉例而言，在此例示實施例中，第一多晶矽層104自第一寬度W1變寬為第二寬度W2，而第二多晶矽層106自第二寬度W2變窄為第三寬度W3。當然，此閘極結構中具有第二寬度W2最寬的部分並不一定是在第一多晶矽層104與第二多晶矽層106介面之處，也可以向上或向下移動而在第一多晶矽層104中或是第二多晶矽層106中。

此瓶狀字元線結構222和224可以有效地增加此多晶矽閘極蝕刻的臨界尺寸而不需要利用產生更多的副產物的製程及不會需要引入不穩定的製程或設備。因為瓶狀字元線結構222和224的製造牽涉到內涵同步的氧/氬處理的使用，可以如上述般降低阻障擴散氧化層的高度及裸露出多晶矽或其他殘留物，因而減少字元線橋接失效的風險。如此改善了製程較已知技術更佳，特別是與牽涉到嘗試獲得更大臨界尺寸的製程相較。舉例而言，某些如此的已知製程則會牽涉到引入產生聚合物的分子於蝕刻製程中；然而，如此製程將會產生更複雜的副產物及造成製程或設備的穩定性不良的影響。其他的先前技術製程牽涉到沈積一層襯墊層於硬式幕罩的側壁；然而，如此製程會增加製程的成本及複雜性。此處所描述之製程有效地放大此多晶矽閘極蝕刻的臨界尺寸而不會產生更多的副產物及不會嚴重地增加製程的成本。

雖然本發明係已參照實施例來加以描述，然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式係已於先前描述中所建議，且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是，所有具有實質上相同於本發明之構件結合而達成與本發明實質上相同結果者，皆不脫離本發明之精神範疇。因此，所有此等同的替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。

100．．．薄膜堆疊結構

102．．．氧化矽-氮化矽-氧化矽(ONO)層

104．．．第一多晶矽層

106．．．第二多晶矽層

108．．．矽化鎢(WSix)層

110．．．四乙氧基矽烷(TEOS)硬式幕罩層

112．．．多晶矽硬式幕罩層

114．．．底部抗反射層(BARC)

116．．．光阻層

222、224．．．字元線結構

本發明係由申請專利範圍所界定。這些和其它目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述，其中：

第1A~1D圖顯示根據習知技術用來製造一半導體裝置之製程剖面示意圖。

第2A~2B圖顯示根據本發明一實施例用來製造一半導體裝置之製程方法剖面示意圖。