KR20160030058A - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20160030058A
KR20160030058A KR1020150126415A KR20150126415A KR20160030058A KR 20160030058 A KR20160030058 A KR 20160030058A KR 1020150126415 A KR1020150126415 A KR 1020150126415A KR 20150126415 A KR20150126415 A KR 20150126415A KR 20160030058 A KR20160030058 A KR 20160030058A
Authority
KR
South Korea
Prior art keywords
film
gas
oxidizing
forming
substrate
Prior art date
Application number
KR1020150126415A
Other languages
English (en)
Other versions
KR101746282B1 (ko
Inventor
다카후미 닛타
사토시 시마모토
요시로 히로세
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20160030058A publication Critical patent/KR20160030058A/ko
Application granted granted Critical
Publication of KR101746282B1 publication Critical patent/KR101746282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation

Abstract

기술은, 적어도 소정 원소 및 산소를 포함하는 제1 막을 형성하는 공정과, 적어도 소정 원소, 산소 및 탄소를 포함하는 제2 막을 형성하는 공정을 포함하는 사이클을 소정 횟수 행함으로써, 기판 상에, 제1 막과 제2 막이 적층되어 이루어지는 적층막을 형성하는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 탄소(C)를 포함하는 산화막을 형성하는 공정이 행하여지는 경우가 있다. 산화막 내에 C를 함유시킴으로써, 막의 에칭 내성 등을 향상시키는 것이 가능하게 된다.
그러나, 발명자들의 예의 연구에 의하면, 산화막 내에 C를 함유시키면, 막의 표면 러프니스가 저하되는 경우가 있는 것으로 판명되었다. 본 발명의 목적은, 에칭 내성 및 표면 러프니스가 양호한 막을 형성하는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
적어도 소정 원소 및 산소를 포함하는 제1 막을 형성하는 공정과,
적어도 상기 소정 원소, 산소 및 탄소를 포함하는 제2 막을 형성하는 공정,
을 포함하는 사이클을 소정 횟수 행함으로써, 기판 상에, 상기 제1 막과 상기 제2 막이 적층되어 이루어지는 적층막을 형성하는 공정을 포함하는 기술이 제공된다.
본 발명에 따르면, 에칭 내성 및 표면 러프니스가 양호한 막을 형성하는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도로서, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도로서, 처리 로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도로서, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면로서, 산화 가스의 공급 유량을 변화시킴으로써 산화 조건을 상이하게 하는 모습을 나타내고 있다.
도 5는 본 발명의 일 실시 형태의 성막 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면로서, 산화 가스의 가스 공급 시간을 변화시킴으로써 산화 조건을 상이하게 하는 모습을 나타내고 있다.
도 6은 본 발명의 일 실시 형태의 성막 시퀀스의 변형예 1에서의 가스 공급의 타이밍을 도시하는 도면이다.
도 7은 본 발명의 일 실시 형태의 성막 시퀀스의 변형예 2에서의 가스 공급의 타이밍을 도시하는 도면이다.
도 8은 본 발명의 일 실시 형태의 성막 시퀀스의 변형예 3에서의 가스 공급의 타이밍을 도시하는 도면이다.
도 9는 C를 포함하는 산화막의 에칭 내성의 평가 결과를 도시하는 도면이다.
도 10은 C를 포함하는 산화막의 표면 러프니스의 평가 결과를 도시하는 도면이다.
도 11의 (a)는 BTCSM의 화학 구조식을, (b)는 BTCSE의 화학 구조식을, (c)는 TCDMDS의 화학 구조식을, (d)는 DCTMDS의 화학 구조식을, (e)는 MCPMDS의 화학 구조식을 도시하는 도면이다.
도 12의 (a)는 본 발명의 다른 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 처리 로의 개략 구성도로서, 처리 로 부분을 종단면도로 도시하는 도면이며, (b)는 본 발명의 다른 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 처리 로의 개략 구성도로서, 처리 로 부분을 종단면도로 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서, 주로 도 1 내지 도 3을 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리 로(202)는, 가열 수단(가열 기구)으로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 유지판으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 후술하는 바와 같이 가스를 열로 여기(활성화)시키는 여기부(활성화 기구)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성되어 있다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세로 수직 방향으로 다단으로 정렬한 상태에서 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부를 관통하도록 설치되어 있다. 노즐(249a, 249b)은, 예를 들어 석영 또는 SiC 등의 내열성 재료로 이루어진다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다. 가스 공급관(232b)에는 가스 공급관(232c)이 접속되어 있다. 이와 같이, 반응관(203)에는, 2개의 노즐(249a, 249b)과, 3개의 가스 공급관(232a 내지 232c)이 설치되어 있고, 처리실(201) 내에 복수 종류의 가스를 공급하는 것이 가능하게 되어 있다.
단, 본 실시 형태의 처리 로(202)는 상술한 형태에 한정되지 않는다. 예를 들어, 반응관(203)의 하방에, 반응관(203)을 지지하는 금속제의 매니폴드를 설치하고, 각 노즐을, 매니폴드의 측벽을 관통하도록 설치해도 된다. 이 경우, 매니폴드에, 후술하는 배기관(231)을 더 설치해도 된다. 이 경우에도, 배기관(231)을, 매니폴드가 아니라, 반응관(203)의 하부에 설치해도 된다. 이와 같이, 처리 로(202)의 노구부를 금속제로 하고, 이 금속제의 노구부에 노즐 등을 설치해도 된다.
가스 공급관(232a 내지 232c)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232d, 232e)이 각각 접속되어 있다. 가스 공급관(232d, 232e)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 MFC(241d, 241e) 및 개폐 밸브인 밸브(243d, 243e)가 각각 설치되어 있다.
가스 공급관(232a)의 선단부에는, 노즐(249a)이 접속되어 있다. 노즐(249a)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 원환 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 설치되어 있다. 즉, 노즐(249a)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 즉, 노즐(249a)은, 처리실(201) 내에 반입된 웨이퍼(200)의 단부(주연부)의 측방에 웨이퍼(200)의 표면(평탄면)과 수직으로 설치되어 있다. 노즐(249a)은, L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해서 상승되도록 설치되어 있다. 노즐(249a)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a)이 형성되어 있다. 가스 공급 구멍(250a)은, 반응관(203)의 중심을 향하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
가스 공급관(232b)의 선단부에는, 노즐(249b)이 접속되어 있다. 노즐(249b)은, 버퍼실(237) 내에 설치되어 있다. 버퍼실(237)은, 가스 분산 공간으로서도 기능한다. 버퍼실(237)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 원환 형상의 공간에, 또한 반응관(203) 내벽의 하부로부터 상부에 걸치는 부분에, 웨이퍼(200)의 배열 방향을 따라서 설치되어 있다. 즉, 버퍼실(237)은, 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 즉, 버퍼실(237)은, 처리실(201) 내에 반입된 웨이퍼(200)의 단부의 측방에 설치되어 있다. 버퍼실(237)의 웨이퍼(200)와 인접하는 벽의 단부에는, 가스를 공급하는 가스 공급 구멍(250c)이 형성되어 있다. 가스 공급 구멍(250c)은, 반응관(203)의 중심을 향하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
노즐(249b)은, 버퍼실(237)의 가스 공급 구멍(250c)이 형성된 단부와 반대측의 단부에, 반응관(203)의 내벽의 하부보다 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 설치되어 있다. 즉, 노즐(249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 즉, 노즐(249b)은, 처리실(201) 내에 반입된 웨이퍼(200)의 단부의 측방에 웨이퍼(200)의 표면과 수직으로 설치되어 있다. 노즐(249b)은 L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해서 상승되도록 설치되어 있다. 노즐(249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250b)이 형성되어 있다. 가스 공급 구멍(250b)은, 버퍼실(237)의 중심을 향하도록 개구되어 있다. 가스 공급 구멍(250b)은, 가스 공급 구멍(250c)과 마찬가지로, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다. 버퍼실(237) 내와 처리실(201) 내의 차압이 작은 경우, 복수의 가스 공급 구멍(250b)의 개구 면적 및 개구 피치를, 상류측(하부)으로부터 하류측(상부)에 걸쳐 각각 동일하게 하면 된다. 또한, 버퍼실(237) 내와 처리실(201) 내의 차압이 큰 경우, 가스 공급 구멍(250b)의 개구 면적을 상류측으로부터 하류측을 향해서 서서히 크게 하거나, 가스 공급 구멍(250b)의 개구 피치를 상류측으로부터 하류측을 향해서 서서히 작게 하거나 하면 된다.
가스 공급 구멍(250b)의 각각의 개구 면적이나 개구 피치를, 상류측에서부터 하류측에 걸쳐서 상술한 바와 같이 조절함으로써, 가스 공급 구멍(250b)의 각각으로부터, 유속의 차는 있지만, 유량이 거의 동량인 가스를 분출시키는 것이 가능하게 된다. 그리고, 이들 복수의 가스 공급 구멍(250b)의 각각으로부터 분출하는 가스를, 일단, 버퍼실(237) 내에 도입함으로써, 버퍼실(237) 내에서 가스의 유속 차의 균일화를 행하는 것이 가능하게 된다. 복수의 가스 공급 구멍(250b)의 각각으로부터 버퍼실(237) 내에 분출한 가스는, 버퍼실(237) 내에서 각 가스의 입자 속도가 완화된 후, 복수의 가스 공급 구멍(250c)으로부터 처리실(201) 내에 분출한다. 복수의 가스 공급 구멍(250b)의 각각으로부터 버퍼실(237) 내에 분출한 가스는, 가스 공급 구멍(250c)의 각각으로부터 처리실(201) 내에 분출할 때는, 균일한 유량과 유속을 갖는 가스가 된다.
이와 같이, 본 실시 형태에서는, 반응관(203)의 측벽의 내벽과, 반응관(203) 내에 배열된 복수매의 웨이퍼(200)의 단부(주연부)로 정의되는 원환 형상의 세로로 긴 공간 내, 즉, 원통 형상의 공간 내에 배치한 노즐(249a, 249b) 및 버퍼실(237)을 경유해서 가스를 반송하고 있다. 그리고, 노즐(249a, 249b) 및 버퍼실(237)에 각각 개구된 가스 공급 구멍(250a 내지 250c)으로부터, 웨이퍼(200)의 근방에서 비로소 반응관(203) 내에 가스를 분출시키고 있다. 그리고, 반응관(203) 내에서의 가스의 주된 흐름을, 웨이퍼(200)의 표면과 평행한 방향, 즉, 수평 방향으로 하고 있다. 이러한 구성으로 함으로써, 각 웨이퍼(200)에 균일하게 가스를 공급할 수 있어, 각 웨이퍼(200)에 형성되는 박막의 막 두께 균일성을 향상시키는 것이 가능하게 된다. 웨이퍼(200)의 표면 상을 흐른 가스, 즉, 반응 후의 잔류 가스는, 배기구, 즉, 후술하는 배기관(231)의 방향을 향해서 흐른다. 단, 이 잔류 가스의 흐름의 방향은, 배기구의 위치에 따라 적절히 특정되며, 수직 방향에 한정되는 것은 아니다.
가스 공급관(232a)으로부터는, 소정 원소와 탄소(C)의 화학 결합을 갖는 원료로서, 예를 들어 소정 원소로서의 Si, 알킬렌기 및 할로겐기를 포함하고, Si와 C의 화학 결합(Si-C 결합)을 갖는 알킬렌할로실란 원료 가스, 또는, Si, 알킬기 및 할로겐기를 포함하고, Si-C 결합을 갖는 알킬할로실란 원료 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
여기서, 알킬렌기란, 일반식 CnH2n +2로 표현되는 쇄상 포화 탄화수소(알칸)에서 수소(H)를 2개 제거한 관능기이며, 일반식 CnH2n으로 표현되는 원자의 집합체이다. 알킬렌기에는, 메틸렌기, 에틸렌기, 프로필렌기, 부틸렌기 등이 포함된다. 또한, 알킬기란, 일반식 CnH2n +2로 표현되는 쇄상 포화 탄화수소에서 H를 1개 제거한 관능기이며, 일반식 CnH2n +1로 표현되는 원자의 집합체이다. 알킬기에는, 메틸기, 에틸기, 프로필기, 부틸기 등이 포함된다. 또한, 할로겐기에는, 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉, 할로겐기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다.
알킬렌할로실란 원료 가스로서는, 예를 들어 Si, 알킬렌기로서의 메틸렌기(-CH2-) 및 할로겐기로서의 클로로기(Cl)를 포함하는 원료 가스, 즉, 메틸렌기를 포함하는 클로로실란 원료 가스나, Si, 알킬렌기로서의 에틸렌기(-C2H4-) 및 할로겐기로서의 클로로기(Cl)를 포함하는 원료 가스, 즉, 에틸렌기를 포함하는 클로로실란 원료 가스를 사용할 수 있다. 메틸렌기를 포함하는 클로로실란 원료 가스로서는, 예를 들어 메틸렌비스(트리클로로실란) 가스, 즉, 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭: BTCSM) 가스 등을 사용할 수 있다. 에틸렌기를 포함하는 클로로실란 원료 가스로서는, 예를 들어 에틸렌비스(트리클로로실란) 가스, 즉, 1,2-비스(트리클로로실릴)에탄((SiCl3)2C2H4, 약칭: BTCSE) 가스 등을 사용할 수 있다.
도 11(a)에 도시한 바와 같이, BTCSM은, 그 화학 구조식 중(1 분자 중)에 알킬렌기로서의 메틸렌기를 1개 포함하고 있다. 메틸렌기가 갖는 2개의 결합수는, 각각 Si와 결합하고 있어, Si-C-Si 결합을 구성하고 있다.
도 11(b)에 도시한 바와 같이, BTCSE는, 1 분자 중에 알킬렌기로서의 에틸렌기를 1개 포함하고 있다. 에틸렌기가 갖는 2개의 결합수는, 각각 Si와 결합하고 있어, Si-C-C-Si 결합을 구성하고 있다.
알킬할로실란 원료 가스로서는, 예를 들어 Si, 알킬기로서의 메틸기(-CH3) 및 할로겐기로서의 클로로기(Cl)를 포함하는 원료 가스, 즉, 메틸기를 포함하는 클로로실란 원료 가스를 사용할 수 있다. 메틸기를 포함하는 클로로실란 원료 가스로서는, 예를 들어 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스, 1,2-디클로로-1,1,2,2-테트라메틸디실란((CH3)4Si2Cl2, 약칭: DCTMDS) 가스, 1-모노클로로-1,1,2,2,2-펜타메틸디실란((CH3)5Si2Cl, 약칭: MCPMDS) 가스 등을 사용할 수 있다. TCDMDS 가스, DCTMDS 가스, MCPMDS 가스 등의 알킬할로실란 원료 가스는, BTCSE 가스, BTCSM 가스 등의 알킬렌할로실란 원료 가스와는 달리, Si-Si 결합을 갖는 가스, 즉, 소정 원소 및 할로겐 원소를 포함하고, 소정 원소끼리의 화학 결합을 갖는 원료 가스이기도 하다.
도 11(c)에 도시한 바와 같이, TCDMDS는, 1 분자 중에 알킬기로서의 메틸기를 2개 포함하고 있다. 2개의 메틸기가 갖는 각 결합수는, 각각 Si와 결합하고 있어, Si-C 결합을 구성하고 있다. TCDMDS는 디실란의 유도체이며, Si-Si 결합을 갖고 있다. 즉, TCDMDS는, Si끼리 결합하고 또한 Si와 C가 결합한 Si-Si-C 결합을 갖고 있다.
도 11(d)에 도시한 바와 같이, DCTMDS는, 1 분자 중에 알킬기로서의 메틸기를 4개 포함하고 있다. 4개의 메틸기가 갖는 각 결합수는, 각각 Si와 결합하고 있어, Si-C 결합을 구성하고 있다. DCTMDS는 디실란의 유도체이며, Si-Si 결합을 갖고 있다. 즉, DCTMDS는, Si끼리 결합하고 또한 Si와 C가 결합한 Si-Si-C 결합을 갖고 있다.
도 11(e)에 도시한 바와 같이, MCPMDS는, 1 분자 중에 알킬기로서의 메틸기를 5개 포함하고 있다. 5개의 메틸기가 갖는 각 결합수는, 각각 Si와 결합하고 있어, Si-C 결합을 구성하고 있다. MCPMDS는 디실란의 유도체이며, Si-Si 결합을 갖고 있다. 즉, MCPMDS는, Si끼리 결합하고 또한 Si와 C가 결합한 Si-Si-C 결합을 갖고 있다. MCPMDS는, BTCSM, BTCSE, TCDMDS, DCTMDS 등과는 달리, 1 분자 중의 메틸기 및 클로로기의 Si를 둘러싸는 배치가, 비대칭으로 된 애시메트리(asymmetry)의 구조를 갖고 있다. 이와 같이, 본 실시 형태에서는, 도 11(a 내지 도 11(d)와 같은 시메트리(symmetry)의 화학 구조식을 갖는 원료뿐만 아니라, 애시메트리의 화학 구조식을 갖는 원료도 사용할 수 있다.
BTCSM 가스나 BTCSE 가스 등의 알킬렌할로실란 원료 가스나, TCDMDS 가스, DCTMDS 가스, MCPMDS 가스 등의 알킬할로실란 원료 가스는, 1 분자 중에 적어도 2개의 Si를 포함하고, 또한 C 및 Cl을 포함하고, Si-C 결합을 갖는 원료 가스라고도 할 수 있다. 이들 가스는, 후술하는 기판 처리 공정에서, Si 소스로서도 작용하고, C 소스로서도 작용한다. BTCSM 가스나 BTCSE 가스 등을, 알킬렌클로로실란 원료 가스라고 칭할 수도 있다. TCDMDS 가스나 DCTMDS 가스나 MCPMDS 가스 등을, 알킬클로로실란 원료 가스라고 칭할 수도 있다.
본 명세서에서, 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 본 명세서에서 「원료」라는 말을 사용한 경우에는, 「액체 상태인 액체 원료」를 의미하는 경우, 「기체 상태인 원료 가스」를 의미하는 경우, 또는 그 양쪽을 의미하는 경우가 있다. TCDMDS 등과 같이, 상온 상압 하에서 액체 상태인 액체 원료를 사용하는 경우에는, 액체 원료를 기화기나 버블러 등의 기화 시스템에 의해 기화하여, 원료 가스(TCDMDS 가스 등)로서 공급하게 된다.
가스 공급관(232b)으로부터는, 상술한 원료 가스와는 화학 구조(분자 구조)가 다른 반응 가스로서, 예를 들어 산소(O)를 포함하는 가스(O 함유 가스)가, MFC(241b), 밸브(243b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. O 함유 가스는, 후술하는 기판 처리 공정에서, 산화 가스, 즉, O 소스로서 작용한다. O 함유 가스로서는, 예를 들어 오존(O3) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 상술한 원료 가스와는 화학 구조가 상이한 반응 가스로서, 예를 들어 탄소(C)를 포함하는 가스(C 함유 가스)가, MFC(241b), 밸브(243b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. C 함유 가스로서는, 예를 들어 탄화수소계 가스를 사용할 수 있다. 탄화수소계 가스는, C 및 H의 2 원소만으로 구성되는 물질이라고도 할 수 있으며, 후술하는 기판 처리 공정에서 C 소스로서 작용한다. 탄화수소계 가스로서는, 예를 들어 프로필렌(C3H6) 가스를 사용할 수 있다.
가스 공급관(232c)으로부터는, 원료 가스와는 화학 구조가 상이한 반응 가스로서, 예를 들어 수소(H)를 포함하는 가스(H 함유 가스)가, MFC(241c), 밸브(243c), 가스 공급관(232b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. H 함유 가스는, 그 단체로는 산화 작용은 얻을 수 없지만, 후술하는 기판 처리 공정에서, 특정한 조건 하에서 O 함유 가스와 반응함으로써 원자 형상 산소(atomic oxygen, O) 등의 산화종을 생성하여, 산화 처리의 효율을 향상시키도록 작용한다. 그 때문에, H 함유 가스는, O 함유 가스와 마찬가지로 산화 가스에 포함해서 생각할 수 있다. H 함유 가스로서는, 예를 들어 수소(H2) 가스를 사용할 수 있다.
가스 공급관(232d, 232e)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241d, 241e), 밸브(243d, 243e), 가스 공급관(232a, 232b), 노즐(249a, 249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. 가스 공급관(232d, 232e)으로부터 공급하는 불활성 가스는, 퍼지 가스, 희석 가스, 또는, 캐리어 가스로서 작용한다.
가스 공급관(232a)으로부터 상술한 바와 같은 원료 가스를 공급하는 경우, 주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해 원료 가스 공급계가 구성된다. 노즐(249a)을 원료 가스 공급계에 포함해서 생각해도 된다. 원료 가스 공급계를 원료 공급계라고 칭할 수도 있다. 가스 공급관(232a)으로부터 할로실란 원료 가스를 공급하는 경우, 원료 가스 공급계를, 할로실란 원료 가스 공급계, 또는, 할로실란 원료 공급계라고 칭할 수도 있다.
가스 공급관(232b)으로부터 O 함유 가스를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 O 함유 가스 공급계가 구성된다. 노즐(249b), 버퍼실(237)을 O 함유 가스 공급계에 포함해서 생각해도 된다. O 함유 가스 공급계를, 산화 가스 공급계, 또는, 산화제 공급계라고 칭할 수도 있다.
가스 공급관(232b)으로부터 C 함유 가스를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 C 함유 가스 공급계가 구성된다. 노즐(249b), 버퍼실(237)을 C 함유 가스 공급계에 포함해서 생각해도 된다. 가스 공급관(232b)으로부터 탄화수소계 가스를 공급하는 경우, C 함유 가스 공급계를, 탄화수소계 가스 공급계, 또는, 탄화수소 공급계라고 칭할 수도 있다.
가스 공급관(232c)으로부터 H 함유 가스를 공급하는 경우, 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해 H 함유 가스 공급계가 구성된다. 가스 공급관(232b)의 가스 공급관(232c)과의 접속부보다도 하류측, 노즐(249b), 버퍼실(237)을 H 함유 가스 공급계에 포함해서 생각해도 된다. 또한, 가스 공급관(232c)으로부터의 H 함유 가스의 공급을, 가스 공급관(232b)으로부터의 O 함유 가스의 공급과 동시에 행하는 경우, H 함유 가스 공급계를, 상술한 산화 가스 공급계에 포함해서 생각할 수 있다.
상술한 가스 공급계 중, 반응 가스를 공급하는 가스 공급계 중 어느 하나, 또는, 모든 가스 공급계를, 반응 가스 공급계, 또는, 리액턴트 공급계라고 칭할 수도 있다.
또한, 주로, 가스 공급관(232d, 232e), MFC(241d, 241e), 밸브(243d, 243e)에 의해 불활성 가스 공급계가 구성된다. 불활성 가스 공급계를, 퍼지 가스 공급계, 희석 가스 공급계, 또는, 캐리어 가스 공급계라고 칭할 수도 있다.
버퍼실(237) 내에는, 도 2에 도시한 바와 같이, 도전체로 이루어지고, 가늘고 긴 구조를 갖는 2개의 막대 형상 전극(269, 270)이, 반응관(203)의 하부로부터 상부에 걸쳐 웨이퍼(200)의 적층 방향을 따라서 배치되어 있다. 막대 형상 전극(269, 270)의 각각은, 노즐(249b)과 평행하게 설치되어 있다. 막대 형상 전극(269, 270)의 각각은, 상부로부터 하부에 걸쳐 전극 보호관(275)에 의해 덮임으로써 보호되어 있다. 막대 형상 전극(269, 270) 중 어느 한쪽은, 정합기(272)를 통해서 고주파 전원(273)에 접속되고, 다른 쪽은, 기준 전위인 접지에 접속되어 있다. 정합기(272)를 통해서 고주파 전원(273)으로부터 막대 형상 전극(269, 270) 사이에 고주파(RF) 전력을 인가함으로써, 막대 형상 전극(269, 270) 사이의 플라즈마 생성 영역(224)에 플라즈마가 생성된다. 주로, 막대 형상 전극(269, 270), 전극 보호관(275)에 의해 플라즈마 발생기(플라즈마 발생부)로서의 플라즈마원이 구성된다. 정합기(272), 고주파 전원(273)을 플라즈마원에 포함해서 생각해도 된다. 플라즈마원은, 후술하는 바와 같이, 가스를 플라즈마 여기, 즉, 플라즈마 상태로 여기(활성화)시키는 여기부(활성화 기구)로서 기능한다.
전극 보호관(275)은, 막대 형상 전극(269, 270)의 각각을 버퍼실(237) 내의 분위기와 격리한 상태에서 버퍼실(237) 내에 삽입할 수 있는 구조로 되어 있다. 전극 보호관(275)의 내부의 O 농도가 외기(대기)의 O 농도와 동일 정도이면, 전극 보호관(275) 내에 각각 삽입된 막대 형상 전극(269, 270)은, 히터(207)에 의한 열로 산화되어버린다. 전극 보호관(275)의 내부에 N2 가스 등의 불활성 가스를 충전해 두거나, 불활성 가스 퍼지 기구를 사용해서 전극 보호관(275)의 내부를 N2 가스 등의 불활성 가스로 퍼지함으로써, 전극 보호관(275)의 내부의 O 농도를 저감시켜, 막대 형상 전극(269, 270)의 산화를 방지할 수 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있는 밸브이다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 반응관(203)의 하단에 수직 방향 하측으로부터 맞닿도록 구성되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 처리실(201)과 반대측에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하도록 구성되어 있다. 즉, 보트 엘리베이터(115)는, 보트(217), 즉 웨이퍼(200)를, 처리실(201) 내외로 반송하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세로 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜서 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 수평 자세로 다단으로 지지되어 있다. 이 구성에 의해, 히터(207)로부터의 열이 시일 캡(219)측에 전해지기 어렵게 되어 있다. 단, 본 실시 형태는 상술한 형태에 한정되지 않는다. 예를 들어, 보트(217)의 하부에 단열판(218)을 설치하지 않고, 석영이나 SiC 등의 내열성 재료로 이루어지는 통 형상의 부재로서 구성된 단열 통을 설치해도 된다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포가 된다. 온도 센서(263)는, 노즐(249a, 249b)과 마찬가지로 L자형으로 구성되어 있고, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것으로서, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 프로세스 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241e), 밸브(243a 내지 243e), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 고주파 전원(273), 정합기(272), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 프로세스 레시피의 내용에 따르도록, MFC(241a 내지 241e)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243e)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 고주파 전원(273)의 전력 공급, 정합기(272)에 의한 임피던스 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 전용의 컴퓨터로서 구성되어 있는 경우에 한하지 않고, 범용의 컴퓨터로서 구성되어 있어도 된다. 예를 들어, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(123)를 준비하고, 이 외부 기억 장치(123)를 사용해서 범용의 컴퓨터에 프로그램을 인스톨하거나 함으로써, 본 실시 형태의 컨트롤러(121)를 구성할 수 있다. 단, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(123)를 통해서 공급하는 경우에 제한하지 않는다. 예를 들어, 인터넷이나 전용 회선 등의 통신 수단을 사용하여, 외부 기억 장치(123)를 통하지 않고 프로그램을 공급하여도 된다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 막을 형성하는 시퀀스 예에 대해서, 도 4, 도 5를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4, 도 5에 도시하는 성막 시퀀스에서는,
적어도 소정 원소로서의 Si 및 O를 포함하는 제1 막을 형성하는 스텝과,
적어도 소정 원소로서의 Si, O 및 C를 포함하는 제2 막을 형성하는 스텝,
을 포함하는 사이클을 소정 횟수(n회) 행함으로써, 기판으로서의 웨이퍼(200) 상에 제1 막과 제2 막이 적층되어 이루어지는 적층막으로서, C를 포함하는 실리콘 산화막(SiO막)을 형성한다. C를 포함하는 SiO막을, C가 첨가(도프)된 SiO막, C-doped SiO막, C 함유 SiO막, 또는, 간단히 SiOC막이라고도 한다.
여기서, 제1 막을 형성하는 스텝에서는,
웨이퍼(200)에 대하여 원료 가스로서 TCDMDS 가스를 공급하는 스텝 1과, 웨이퍼(200)에 대하여 제1 산화 조건 하에서 산화 가스로서 O3 가스를 공급하는 스텝 2를 포함하는 제1 세트를 소정 횟수(m1회) 행함으로써, 제1 막으로서, C 비함유의 실리콘 산화막(SiO막), 또는, C를 포함하는 SiO막(SiOC막)을 형성한다. 또한, 제1 막으로서 C를 포함하는 SiO막을 형성하는 경우에는, 제1 막 중에서의 C 농도가, 후술하는 제2 막 내에서의 C 농도보다도 낮아지도록 한다.
또한, 제2 막을 형성하는 스텝에서는,
웨이퍼(200)에 대하여 원료 가스로서 TCDMDS 가스를 공급하는 스텝 3과, 웨이퍼(200)에 대하여 제1 산화 조건과는 다른 제2 산화 조건 하에서 산화 가스로서 O3 가스를 공급하는 스텝 4를 포함하는 제2 세트를 소정 횟수(m2회 이상) 행함으로써, 제2 막으로서, C를 포함하는 SiO막(SiOC막)을 형성한다.
여기서, 제1 세트, 제2 세트, 사이클을 소정 횟수 행한다는 것은, 각각, 이들 세트나 사이클을, 1회 또는 복수회 행하는 것을 의미한다. 즉, 이들 세트나 사이클을, 각각 1회 이상 행하는 것을 의미한다. 도 4, 도 5는, 제1 세트 및 제2 세트를 각각 두 번씩 행하고, 상술한 사이클을 n회 반복하는 예를 나타내고 있다.
본 명세서에서는, 상술한 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다.
〔(TCDMDS→1stO3)×m1→(TCDMDS→2ndO3)×m2〕×n ⇒ SiO(SiOC)/SiOC
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체(집합체)」를 의미하는 경우, 즉, 표면에 형성된 소정의 층이나 막 등을 포함해서 웨이퍼라 칭하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉, 적층체로서의 웨이퍼의 최표면」을 의미하는 경우가 있다.
따라서, 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면)에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등에 대하여, 즉, 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면) 상에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등의 위, 즉, 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다.
또한, 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 마찬가지이며, 그 경우, 상기 설명에서, 「웨이퍼」를 「기판」으로 바꾸어서 생각하면 된다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 통해서 반응관(203)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 진공 펌프(246)는, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 항상 작동시킨 상태를 유지한다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포가 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 히터(207)에 의한 처리실(201) 내의 가열은, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다. 또한, 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 개시한다. 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은, 적어도, 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(제1 막을 형성하는 스텝)
그 후, 다음의 2개의 스텝, 즉, 스텝 1, 2를 순차적으로 실행한다.
[스텝 1]
(TCDMDS 가스 공급)
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 TCDMDS 가스를 공급한다.
여기에서는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 TCDMDS 가스를 흘린다. TCDMDS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 TCDMDS 가스가 공급되게 된다. 이때 동시에 밸브(243d)를 개방하여, 가스 공급관(232d) 내에 N2 가스를 흘린다. N2 가스는, MFC(241d)에 의해 유량 조정되어, TCDMDS 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
또한, 노즐(249b), 버퍼실(237) 내에의 TCDMDS 가스의 침입을 방지하기 위해서, 밸브(243e)를 개방하여, 가스 공급관(232e) 내에 N2 가스를 흘린다. N2 가스는, 가스 공급관(232b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
MFC(241a)로 제어하는 TCDMDS 가스의 공급 유량은, 예를 들어 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm의 범위 내의 유량으로 한다. MFC(241d, 241e)로 제어하는 N2 가스의 공급 유량은, 각각 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa의 범위 내의 압력으로 한다. TCDMDS 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 히터(207)의 온도는, 웨이퍼(200)의 온도가, 예를 들어 250 내지 700℃, 바람직하게는 300 내지 650℃, 보다 바람직하게는 350 내지 600℃의 범위 내의 온도가 되는 온도로 설정한다.
웨이퍼(200)의 온도가 250℃ 미만이 되면, 웨이퍼(200) 상에 TCDMDS가 화학 흡착되기 어려워져, 실용적인 성막 속도를 얻을 수 없게 되는 경우가 있다. 웨이퍼(200)의 온도를 250℃ 이상으로 함으로써 이것을 해소하는 것이 가능하게 된다. 웨이퍼(200)의 온도를 300℃ 이상, 나아가 350℃ 이상으로 함으로써, 웨이퍼(200) 상에 TCDMDS를 보다 충분히 흡착시키는 것이 가능하게 되어, 보다 충분한 성막 속도가 얻어지게 된다.
웨이퍼(200)의 온도가 700℃를 초과하면, CVD 반응이 너무 강해짐(과잉의 기상 반응이 발생함)으로써, 막 두께 균일성이 악화되기 쉬워져, 그 제어가 곤란해져버린다. 웨이퍼(200)의 온도를 700℃ 이하로 함으로써, 적정한 기상 반응을 발생시킬 수 있음으로써, 막 두께 균일성의 악화를 억제할 수 있어, 그 제어가 가능하게 된다. 특히, 웨이퍼(200)의 온도를 650℃ 이하, 나아가 600℃ 이하로 함으로써, 기상 반응보다도 표면 반응이 우세해져, 막 두께 균일성을 확보하기 쉬워져, 그 제어가 용이하게 된다.
따라서, 웨이퍼(200)의 온도는 250 내지 700℃, 바람직하게는 300 내지 650℃, 보다 바람직하게는 350 내지 600℃의 범위 내의 온도로 하는 것이 좋다.
상술한 조건 하에서 웨이퍼(200)에 대하여 TCDMDS 가스를 공급함으로써, 웨이퍼(200)의 최표면 상에 제1층으로서, 예를 들어 1 원자층 미만 내지 수 원자층의 두께의 C 및 Cl을 포함하는 Si 함유층이 형성된다. C 및 Cl을 포함하는 Si 함유층은, C 및 Cl을 포함하는 Si층이어도 되고, TCDMDS의 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다.
C 및 Cl을 포함하는 Si층이란, Si에 의해 구성되어 C 및 Cl을 포함하는 연속적인 층 외에, 불연속인 층이나, 이들이 겹쳐서 생긴 C 및 Cl을 포함하는 Si 박막도 포함하는 총칭이다. Si에 의해 구성되어 C 및 Cl을 포함하는 연속적인 층을, C 및 Cl을 포함하는 Si 박막이라고 하는 경우도 있다. C 및 Cl을 포함하는 Si층을 구성하는 Si는, C나 Cl과의 결합이 완전히 끊어져 있지 않은 것 외에, C나 Cl과의 결합이 완전히 끊어져 있는 것도 포함한다.
TCDMDS의 흡착층은, TCDMDS 분자로 구성되는 연속적인 흡착층 외에, 불연속인 흡착층도 포함한다. 즉, TCDMDS의 흡착층은, TCDMDS 분자로 구성되는 1 분자층 또는 1 분자층 미만의 두께의 흡착층을 포함한다. TCDMDS의 흡착층을 구성하는 TCDMDS 분자는, Si와 C나 Cl과의 결합이 일부 끊어진 것도 포함한다. 즉, TCDMDS의 흡착층은, TCDMDS의 물리 흡착층이어도 되고, TCDMDS의 화학 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다.
여기서, 1 원자층 미만의 두께의 층이란 불연속으로 형성되는 원자층을 의미하고 있고, 1 원자층의 두께의 층이란 연속적으로 형성되는 원자층을 의미하고 있다. 1 분자층 미만의 두께의 층이란 불연속으로 형성되는 분자층을 의미하고 있고, 1 분자층의 두께의 층이란 연속적으로 형성되는 분자층을 의미하고 있다. C 및 Cl을 포함하는 Si 함유층은, C 및 Cl을 포함하는 Si층과 TCDMDS의 흡착층의 양쪽을 포함할 수 있다. 단, 상술한 바와 같이, C 및 Cl을 포함하는 Si 함유층에 대해서는 「1 원자층」, 「수 원자층」 등의 표현을 사용해서 나타내는 것으로 한다.
TCDMDS 가스가 자기 분해(열분해)하는 조건 하, 즉, TCDMDS 가스의 열분해 반응이 발생하는 조건 하에서는, 웨이퍼(200) 상에 Si가 퇴적됨으로써 C 및 Cl을 포함하는 Si층이 형성된다. TCDMDS 가스가 자기 분해(열분해)하지 않는 조건 하, 즉, TCDMDS 가스의 열분해 반응이 발생하지 않는 조건 하에서는, 웨이퍼(200) 상에 TCDMDS가 흡착됨으로써 TCDMDS의 흡착층이 형성된다. 웨이퍼(200) 상에 TCDMDS의 흡착층을 형성하는 것보다도, 웨이퍼(200) 상에 C 및 Cl을 포함하는 Si층을 형성하는 것이, 성막 레이트를 높게 할 수 있는 점에서는 바람직하다.
제1층의 두께가 수 원자층을 초과하면, 후술하는 스텝 2에서의 개질의 작용이 제1층의 전체에 미치지 않게 된다. 또한, 제1층의 두께의 최소값은 1 원자층 미만이다. 따라서, 제1층의 두께는 1 원자층 미만 내지 수 원자층으로 하는 것이 바람직하다. 제1층의 두께를 1 원자층 이하, 즉, 1 원자층 또는 1 원자층 미만으로 함으로써, 후술하는 스텝 2에서의 개질 반응의 작용을 상대적으로 높일 수 있어, 스텝 2에서의 개질 반응에 필요로 하는 시간을 단축할 수 있다. 스텝 1에서의 제1층의 형성에 필요로 하는 시간을 단축할 수도 있다. 결과적으로, 1 사이클당의 처리 시간을 단축할 수 있어, 전체적인 처리 시간을 단축하는 것도 가능하게 된다. 즉, 성막 레이트를 높게 하는 것도 가능하게 된다. 또한, 제1층의 두께를 1 원자층 이하로 함으로써, 막 두께 균일성의 제어성을 높이는 것도 가능하게 된다.
(잔류 가스 제거)
제1층이 형성된 후, 밸브(243a)를 폐쇄하여, TCDMDS 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방한 상태로 두고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 제1층의 형성에 기여한 후의 TCDMDS 가스를 처리실(201) 내로부터 배제한다. 이때, 밸브(243d, 243e)는 개방한 상태로 두어, N2 가스의 처리실(201) 내로의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내에 잔류하는 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
이때, 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 되며, 처리실(201) 내를 완전히 퍼지하지 않아도 된다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 행하여지는 스텝 2에서 악영향이 발생하지는 않는다. 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없으며, 예를 들어 반응관(203)(처리실(201))의 용적과 동일 정도의 양의 N2 가스를 공급함으로써, 스텝 2에서 악영향이 발생하지 않을 정도의 퍼지를 행할 수 있다. 이와 같이, 처리실(201) 내를 완전히 퍼지하지 않음으로써, 퍼지 시간을 단축하여, 스루풋을 향상시킬 수 있다. N2 가스의 소비도 필요 최소한으로 억제하는 것이 가능하게 된다.
원료 가스로서는, TCDMDS 가스 외에, 예를 들어 DCTMDS 가스, MCPMDS 가스 등의 화학 구조식 중에 알킬기를 포함하는 할로실란 원료 가스나, BTCSM 가스, BTCSE 가스 등의 화학 구조식 중에 알킬렌기를 포함하는 할로실란 원료 가스를 사용할 수 있다. 또한, 원료 가스로서는, 화학 구조식 중에 아미노기를 포함하는 할로실란 원료 가스를 사용할 수도 있다. 즉, 원료 가스로서는, Si-C 결합을 갖고, 화학 구조식 중에 알킬기, 알킬렌기 및 아미노기 중 적어도 어느 하나를 포함하는 실란 원료 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
[스텝 2]
(O3 가스 공급)
스텝 1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1층에 대하여 열로 활성화시킨 O3 가스를 제1 산화 조건 하에서 공급한다.
이 스텝에서는, 밸브(243b, 243d, 243e)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243d, 243e)의 개폐 제어와 마찬가지의 수순으로 행한다. O3 가스는, 가스 공급관(232b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O3 가스가 공급되게 된다.
MFC(241b)로 제어하는 O3 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa의 범위 내의 압력으로 한다. 처리실(201) 내에서의 O3 가스의 분압은, 예를 들어 0.01 내지 3960Pa의 범위 내의 압력으로 한다. 처리실(201) 내의 압력을 이러한 비교적 높은 압력대로 함으로써, O3 가스를 논 플라즈마로 열적으로 활성화시키는 것이 가능하게 된다. O3 가스는 열로 활성화시켜서 공급하는 것이, 비교적 소프트한 반응을 발생시킬 수 있어, 후술하는 개질을 비교적 소프트하게 행할 수 있다. 열로 활성화시킨 O3 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 120초, 보다 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 기타 처리 조건은, 예를 들어 스텝 1의 처리 조건과 마찬가지로 한다.
상술한 조건(제1 산화 조건) 하에서 웨이퍼(200)에 대하여 O3 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 제1층과 O3 가스를 반응시켜, 제1층을 개질(산화)시킬 수 있다. 이때, O3 가스에 포함되어 있던 O 성분을 제1층에 부가함과 함께, 제1층에 포함되는 C의 대부분을 탈리시켜서 불순물 레벨로 하거나, 제1층에 포함되는 C를 실질적으로 소멸시키거나 함으로써, 웨이퍼(200) 상에 제2층으로서, Si 및 O를 포함하는 C 비함유의 층, 즉, SiO층(O를 포함하는 Si층)을 형성할 수 있다. 또한 이때, 제1층에 포함되는 Si-C 결합의 일부를 절단하지 않고 유지함으로써, 웨이퍼(200) 상에 제2층으로서, Si, O 및 C를 포함하는 층, 즉, C를 포함하는 SiO층(O 및 C를 포함하는 Si층)을 형성할 수도 있다. 또한, 이 막 중에서의 C 농도는, 후술하는 스텝 4에서 형성하는 C를 포함하는 SiO층 중에서의 C 농도보다도 낮게 한다. C를 포함하는 SiO층을, 이하, SiOC층이라고 칭하기도 한다.
제2층을 형성할 때, 제1층에 포함되어 있던 Cl은, O3 가스에 의한 제1층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 즉, 제1층 중의 Cl 등의 불순물은, 제1층 내로부터 뽑히거나, 탈리하거나 함으로써, 제1층으로부터 분리하게 된다. 이에 의해, 제2층은, 제1층에 비해 Cl 등의 불순물이 적은 층이 된다.
(잔류 가스 제거)
제2층이 형성된 후, 밸브(243b)를 폐쇄하여, O3 가스의 공급을 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 제2층의 형성에 기여한 후의 O3 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다. 이때, 처리실(201) 내에 잔류하는 가스 등을 완전히 배제하지 않아도 되는 점은, 스텝 1과 마찬가지이다.
산화 가스로서는, O3 가스 외에, 예를 들어 산소(O2) 가스, 수증기(H2O 가스), 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 이산화질소(NO2) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스, H2 가스+O2 가스, H2 가스+O3 가스 등의 O 함유 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
(제1 세트의 소정 횟수 실시)
상술한 스텝 1, 2를 1 세트(제1 세트)로 하고, 이 세트를 소정 횟수(m1회) 행함으로써, 즉, 스텝 1, 2를 교대로 1회 이상 행함으로써, 웨이퍼(200) 상에 제1 막으로서, 소정 조성 및 소정 막 두께의 C 비함유의 SiO막, 또는, C를 포함하는 SiO막을 형성할 수 있다. 또한, 제1 막으로서 C를 포함하는 SiO막을 형성하는 경우, 이 막 중에서의 C 농도를, 후술하는 제2 막 중에서의 C 농도보다도 낮게 한다. 이때, 제1 막의 막 두께가, 예를 들어 0.1nm 이상 5nm 이하, 바람직하게는 0.1nm 이상 3nm 이하, 보다 바람직하게는 0.1nm 이상 1nm 이하의 막 두께가 되도록, 제1 세트의 실시 횟수를 제어한다. 제1 세트는, 예를 들어 1회 이상 50회 이하, 바람직하게는 1회 이상 30회 이하, 보다 바람직하게는 1회 이상 10회 이하의 범위 내에서, 복수회 반복하는 것이 바람직하다. 즉, 제1 세트를 1회 행할 때 형성되는 제2층(SiO층, 또는, C를 포함하는 SiO층)의 두께를 원하는 막 두께보다도 작게 하고, 제1 막의 막 두께가 원하는 막 두께로 될 때까지, 제1 세트를 복수회 반복하는 것이 바람직하다.
(제2 막을 형성하는 스텝)
그 후, 다음의 2개의 스텝, 즉, 스텝 3, 4를 순차적으로 실행한다.
[스텝 3]
(TCDMDS 가스 공급)
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1 막에 대하여 TCDMDS 가스를 공급한다.
이 스텝에서의 처리 수순, 처리 조건은, 상술한 스텝 1에서의 처리 수순, 처리 조건과 마찬가지로 한다. 이에 의해, 웨이퍼(200) 상에 형성된 제1 막(SiO막, 또는, C를 포함하는 SiO막) 상에 제3층으로서, 예를 들어 1 원자층 미만 내지 수 원자층 정도의 두께의 C 및 Cl을 포함하는 Si 함유층이 형성된다.
(잔류 가스 제거)
제3층이 형성된 후, 스텝 1과 마찬가지의 처리 수순에 의해, TCDMDS 가스의 공급을 정지하고, 또한 처리실(201) 내에 잔류하는 미반응 또는 제3층의 형성에 기여한 후의 TCDMDS 가스를 처리실(201) 내로부터 배제한다. 이때, 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 되는 점은, 스텝 1과 마찬가지이다.
원료 가스로서는, TCDMDS 가스 외에, 스텝 1에서 예시한 각종 실란 원료 가스를 사용할 수 있다. 불활성 가스로서는, N2 가스 외에, 스텝 1에서 예시한 각종 희가스를 사용할 수 있다.
[스텝 4]
(O3 가스 공급)
스텝 3이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 제1 막 상에 형성된 제3층에 대하여 열로 활성화시킨 O3 가스를 제2 산화 조건 하에서 공급한다.
이 스텝에서의 처리 수순은, 상술한 스텝 2에서의 처리 수순과 마찬가지로 한다. 또한, 이 스텝에서의 처리 조건(제2 산화 조건)은, 스텝 2에 나타낸 처리 조건(제1 산화 조건) 범위 내의 조건에서 적절히 선택할 수 있다. 단, 제2 산화 조건은, 제1 산화 조건과는 다른 조건으로 한다. 즉, 제2 산화 조건은, 스텝 3에서 형성한 제3층에 포함되는 Si-C 결합의 적어도 일부가 유지되는 조건이며, 또한 제3층이 개질되어 이루어지는 후술하는 제4층 중의 C 농도가, 제1층이 개질되어 이루어지는 제2층 중의 C 농도보다도 높아지는 조건으로 한다. 즉, 제2 산화 조건은, 상술한 제1 산화 조건보다도, O3 가스에 의한 산화력이 약해지는 조건으로 한다.
예를 들어, 도 4에 도시한 바와 같이, 제2 산화 조건 하에서 공급하는 O3 가스의 공급 유량을, 제1 산화 조건 하에서 공급하는 O3 가스의 공급 유량보다도 적게 한다. 또한 예를 들어, 도 5에 도시한 바와 같이, 제2 산화 조건 하에서 공급하는 O3 가스의 공급 시간을, 제1 산화 조건 하에서 공급하는 O3 가스의 공급 시간보다도 짧게 한다. 또한 예를 들어, 제2 산화 조건 하에서 공급하는 O3 가스의 농도를, 제1 산화 조건 하에서 공급하는 O3 가스의 농도보다도 낮게 한다. 또한 예를 들어, 제2 산화 조건 하에서 O3 가스를 공급할 때의 처리실(201) 내의 압력을, 제1 산화 조건 하에서 O3 가스를 공급할 때의 처리실(201) 내의 압력보다도 낮게 한다. 또한 예를 들어, 제2 산화 조건 하에서 O3 가스를 공급할 때의 처리실(201) 내에서의 O3 가스의 분압을, 제1 산화 조건 하에서 O3 가스를 공급할 때의 처리실(201) 내에서의 O3 가스의 분압보다도 낮게 한다. 또한, 상술한 각종 조건은, 임의로 조합할 수 있다.
상술한 조건(제2 산화 조건) 하에서 웨이퍼(200)에 대하여 O3 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 제3층과 O3 가스를 반응시켜, 제3층을 개질(산화)시킬 수 있다. 이때, O3 가스에 포함되어 있던 O 성분을 제3층에 부가함과 함께, 제3층에 포함되는 Si-C 결합의 일부를 절단하지 않고 유지함으로써, 웨이퍼(200) 상에 제4층으로서, Si, O 및 C를 포함하는 층, 즉, C를 포함하는 SiO층(C 및 O를 포함하는 Si층)을 형성할 수 있다. 상술한 제2 산화 조건 하에서 산화 처리를 행함으로써, 제1 산화 조건 하에서 산화 처리를 행하는 것보다도, 제3층에 포함되는 Si-C 결합은 유지되기 쉬워져, 제3층으로부터의 C의 탈리는 발생하기 어려워진다. 결과적으로, 제4층 중에서의 C 농도는, 제2층 중에서의 C 농도보다도 높아진다.
제4층을 형성할 때, 제3층 중의 Cl 등의 불순물이 제3층으로부터 분리된다고 하는 점은, 스텝 2와 마찬가지이다. 이에 의해, 제4층은, 제3층에 비해 Cl 등의 불순물이 적은 층이 된다.
(잔류 가스 제거)
제4층이 형성된 후, 스텝 2와 마찬가지의 처리 수순에 의해, O3 가스의 공급을 정지하고, 또한 처리실(201) 내에 잔류하는 미반응 또는 제4층의 형성에 기여한 후의 O3 가스를 처리실(201) 내로부터 배제한다. 이때, 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 되는 점은, 스텝 1과 마찬가지이다.
산화 가스로서는, O3 가스 외에, 스텝 2에서 예시한 각종 O 함유 가스를 사용할 수 있다. 불활성 가스로서는, N2 가스 외에, 스텝 2에서 예시한 각종 희가스를 사용할 수 있다.
(제2 세트의 소정 횟수 실시)
상술한 스텝 3, 4를 1세트(제2 세트)로 하고, 이 세트를 소정 횟수(m2회) 행함으로써, 즉, 스텝 3, 4를 교대로 1회 이상 행함으로써, 제1 막(SiO막, 또는, C를 포함하는 SiO막) 상에 제2 막으로서, 소정 조성 및 소정 막 두께의 C를 포함하는 SiO막을 형성할 수 있다. 제2 막 중에서의 C 농도는, 제1 막 중에서의 C 농도보다도 높아(커)진다. 이때, 제2 막의 막 두께가, 예를 들어 0.1nm 이상 5nm 이하, 바람직하게는 0.1nm 이상 3nm 이하, 보다 바람직하게는 0.1nm 이상 1nm 이하의 막 두께가 되도록, 제2 세트의 실시 횟수를 제어한다. 제2 세트는, 예를 들어 1회 이상 50회 이하, 바람직하게는 1회 이상 30회 이하, 보다 바람직하게는 1회 이상 10회 이하의 범위 내에서 복수회 반복하는 것이 바람직한 점은, 제1 막을 형성하는 스텝과 마찬가지이다.
(사이클의 소정 횟수 실시)
그리고, 제1 막을 형성하는 스텝과, 제2 막을 형성하는 스텝을 1 사이클로 하고, 이 사이클을 소정 횟수(n회) 행함으로써, 즉, 제1 막을 형성하는 스텝과, 제2 막을 형성하는 스텝을 교대로 1회 이상 행함으로써, 웨이퍼(200) 상에 제1 막(SiO막, 또는, C를 포함하는 SiO막)과 제2 막(C를 포함하는 SiO막)이 나노 레벨로 교대로 적층되어 이루어지는 적층막(이하, 나노 라미네이트막이라고도 함)을 형성하는 것이 가능하게 된다.
제1 막을 형성하는 스텝과, 제2 막을 형성하는 스텝을 교대로 행할 때마다, O3 가스의 공급 조건을, 제1 산화 조건과, 제1 산화 조건과는 다른 제2 산화 조건의 사이에서 교대로 절환함으로써, 막 내의 C 농도가 상대적으로 낮은 막(제1 막)과, 막 내의 C 농도가 상대적으로 높은 막(제2 막)이 교대로 적층된 적층막을 형성할 수 있다. 또한, 막 내의 C 농도가 상대적으로 낮은 막(제1 막)에는, C를 포함하는 SiO막 외에, C 비함유의 SiO막도 포함된다. 즉, 막 내의 C 농도가 상대적으로 낮은 막(제1 막)에는, C 농도가 제2 막 내의 C 농도보다도 낮은 막 외에, C 농도가 불순물 레벨인 막이나, C 농도가 실질적으로 제로인 막도 포함된다. 이것은, 이하의 설명에서도 마찬가지이다. 이 적층막은, 막 전체로서는 Si, O 및 C를 포함하는 막, 즉, C를 포함하는 SiO막이 된다.
(퍼지 및 대기압 복귀)
적층막의 형성이 완료된 후, 밸브(243d, 243e)를 개방하여, 가스 공급관(232d, 232e)의 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되고, 반응관(203)의 하단이 개구된다. 그리고, 처리 완료된 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 처리 완료된 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과를 얻을 수 있다.
(a) 막 내의 C 농도가 상대적으로 낮은 제1 막과, 막 내의 C 농도가 상대적으로 높은 제2 막을 교대로 적층함으로써, 최종적으로 형성되는 적층막(C를 포함하는 SiO막)의 표면 러프니스를 향상시키는 것이 가능하게 된다.
여기서, 「표면 러프니스」란, 웨이퍼 면 내 또는 임의의 대상 면 내의 고저차를 의미하고 있고, 표면 거칠기와 마찬가지의 의미를 갖고 있다. 표면 러프니스가 향상된다(양호하다)는 것은, 이 고저차가 작아지는(작은) 것, 즉, 표면이 평활하게 되는(평활한) 것을 의미하고 있다. 표면 러프니스가 악화된다(나쁘다)는 것은, 이 고저차가 커지는(큰) 것, 즉, 표면이 거칠어지는(거친) 것을 의미하고 있다.
막 내의 C 농도가 상대적으로 낮은 제1 막은, 막 내의 C 농도가 상대적으로 높은 제2 막보다도, 표면 러프니스가 양호해지는 경향이 있다. 그 때문에, 제1 막과 제2 막을 교대로 적층함으로써, 최종적으로 형성되는 적층막의 표면 러프니스를 향상시키는 것이 가능하게 된다. 즉, 제1 막과 제2 막을 교대로 적층함으로써, 제2 막만을 적층해서 SiOC 단막을 형성하는 것보다도, 최종적으로 형성되는 적층막의 표면 러프니스를 향상시키는 것이 가능하게 된다.
이때, 막 내의 C 농도가 상대적으로 낮은 제1 막의 형성을, 막 내의 C 농도가 상대적으로 높은 제2 막의 형성보다도 먼저 행함으로써, 최종적으로 형성되는 적층막의 표면 러프니스를 더욱 향상시키는 것이 가능하게 된다. 즉, 제2 막을 형성하기 전에, 그 형성의 하지로서 표면 러프니스가 양호한 제1 막을 형성하고, 이 제1 막 상에 제2 막을 형성함으로써, 제2 막이 하지의 영향을 받게 되어, 제2 막의 표면 러프니스를 향상시킬 수 있다. 결과적으로, 최종적으로 형성되는 적층막의 표면 러프니스를 더욱 향상시키는 것이 가능하게 된다.
또한, 이때, 마지막으로 형성하는 막을 막 내의 C 농도가 상대적으로 낮은 제1 막으로 함으로써, 최종적으로 형성되는 적층막의 표면 러프니스를 더욱 향상시키는 것도 가능하게 된다. 즉, 최종적으로 형성되는 적층막의 최상부를, 표면 러프니스가 양호한 제1 막에 의해 구성함으로써, 최종적으로 형성되는 적층막의 표면 러프니스를 더욱 향상시키는 것이 가능하게 된다.
(b) 막 내의 C 농도가 상대적으로 낮은 제1 막과, 막 내의 C 농도가 상대적으로 높은 제2 막을 교대로 적층함으로써, 최종적으로 형성되는 적층막의 불화수소(HF)에 대한 내성, 즉, 에칭 내성을 향상시키는 것이 가능하게 된다.
한편, 막 내의 C 농도가 상대적으로 높은 제2 막은, C 비함유의 SiO막이나, 막 내의 C 농도가 낮은 SiO막에 비해 높은 에칭 내성을 갖고 있다. 그 때문에, 제1 막과 제2 막을 교대로 적층함으로써, 최종적으로 형성되는 적층막의 에칭 내성을, 예를 들어 제1 막과 제2 막의 사이의 임의의 특성으로 하도록 제어하는 것이 가능하게 된다. 즉, 제1 막과 제2 막을 교대로 적층함으로써, 최종적으로 형성되는 적층막의 에칭 내성을, 제1 막(제2층)만을 적층해서 단막을 형성하는 경우나, 제2 막(제4층)만을 적층해서 단막을 형성하는 경우 등에는 실현 불가능한 특성으로 하는 것이 가능하게 된다. 즉, 에칭 내성 제어의 윈도우를 확장하는 것이 가능하게 된다.
(c) 이와 같이, 제1 막과 제2 막을 교대로 적층함으로써, 최종적으로 형성되는 적층막을, 제1 막 및 제2 막 중 어느 하나 또는 양쪽의 특성을 겸비하는 막으로 하거나, 제1 막과 제2 막의 중간적인 특성을 갖는 막으로 하거나, 제1 막과도 제2 막과도 상이한 다른 특성을 갖는 막으로 하거나 하는 것이 가능하게 된다. 이들의 경우, 상술한 바와 같이, 제1 막 및 제2 막의 막 두께를, 각각 예를 들어 0.1nm 이상 5nm 이하, 바람직하게는 0.1nm 이상 3nm 이하, 보다 바람직하게는 0.1nm 이상 1nm 이하의 막 두께로 하는 것이 바람직하다.
제1 막 및 제2 막의 막 두께를 각각 0.1nm 미만의 막 두께로 하는 것은 곤란하다. 또한, 제1 막 및 제2 막 중 어느 하나의 막의 막 두께가 5nm를 초과하는 막 두께가 되면, 최종적으로 형성되는 적층막이, 적층 방향으로 비통일(불통일)된 특성을 갖는 막, 즉, 제1 막과 제2 막이 단순히 적층되어, 적층 방향으로 특성이 분리된 막이 되는 경우가 있다. 제1 막 및 제2 막의 막 두께를 각각 0.1nm 이상 5nm 이하, 바람직하게는 0.1nm 이상 3nm 이하, 보다 바람직하게는 0.1nm 이상 1nm 이하의 막 두께로 함으로써, 최종적으로 형성되는 적층막을, 적층 방향에 있어서 일치된 특성을 갖는 막, 즉, 제1 막 및 제2 막의 각각의 특성, 성질이 적정하게 융합된 막으로 하는 것이 가능하게 된다. 또한, 제1 막 및 제2 막의 막 두께를 각각 3nm 이하로 함으로써, 이들 막의 각각의 특성, 성질이 보다 충분히 융합된 적층막을 얻을 수 있다. 또한, 제1 막 및 제2 막의 막 두께를 각각 1nm 이하로 함으로써, 이들 막의 각각의 특성, 성질이 확실하게 융합된 적층막을 얻을 수 있다. 즉, 제1 막 및 제2 막의 막 두께를 상술한 범위 내의 막 두께로 함으로써, 최종적으로 형성되는 적층막을, 막 전체로서 일체 불가분의 특성을 갖는 나노 라미네이트막으로 하는 것이 가능하게 된다. 또한, 상술한 세트의 실시 횟수(m1회, m2회)를 각각 1회 이상 50회 이하, 바람직하게는 1회 이상 30회 이하, 보다 바람직하게는 1회 이상 10회 이하로 함으로써, 제1 막 및 제2 막의 막 두께를 각각 상술한 범위 내의 막 두께로 할 수 있다. 또한, 제1 막 및 제2 막의 막 두께를 각각 얇게 할수록, 즉, 상술한 각 세트의 실시 횟수(m1회, m2회)를 각각 적게 할수록, 최종적으로 형성되는 적층막의 표면 러프니스를 향상시키는 것도 가능하게 된다.
(d) 제1 막, 제2 막을 형성할 때, 각종 가스의 공급을 동기시키지 않고 비동시로 행함으로써, 이들 가스를, 기상 반응이나 표면 반응이 적정하게 발생하는 조건 하에서, 적정하게 반응에 기여시킬 수 있다. 결과적으로, 최종적으로 형성되는 적층막의 단차 피복성, 막 두께 제어성을 각각 향상시키는 것이 가능하게 된다. 또한, 처리실(201) 내에서의 과잉 기상 반응을 피할 수 있어, 파티클의 발생을 억제하는 것도 가능하게 된다.
(e) 상술한 효과는, 원료 가스로서 TCDMDS 가스 이외의 가스를 사용하는 경우나, 산화 가스로서 O3 가스 이외의 O 함유 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 시퀀스는, 도 4, 도 5에 도시하는 형태에 한정되지 않고, 이하에 나타내는 변형예와 같이 변경할 수 있다.
(변형예 1)
도 6에 도시한 바와 같이, 스텝 2에서는 산화 가스로서의 O2 가스를 플라즈마 여기시켜서 웨이퍼(200)에 대하여 공급하고, 스텝 4에서는 산화 가스로서 O3 가스를 플라즈마 여기시키지 않고 웨이퍼(200)에 대하여 공급하여도 된다. 이와 같이, 스텝 2, 4에서 사용하는 산화 가스의 종류를 상이하게 함으로써, 스텝 2의 처리 조건(제1 산화 조건)과, 스텝 4의 처리 조건(제2 산화 조건)을 상이하게 할 수 있다. 또한, 도 6은, 제1 세트 및 제2 세트를 각각 두 번씩 행하고, 제1 막을 형성하는 스텝과 제2 막을 형성하는 스텝을 포함하는 사이클을 n회 반복하는 예를 나타내고 있다.
변형예 1에 의해서도, 도 4, 도 5에 도시하는 상술한 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 본 명세서에서는, 변형예 1의 성막 시퀀스를, 편의상 이하와 같이 나타내는 경우도 있다.
〔(TCDMDS→O2 plasma)×m1→(TCDMDS→O3)×m2〕×n ⇒ SiO(SiOC)/SiOC
(변형예 2)
도 7에 도시한 바와 같이, 스텝 2, 4에서는, 각각, 산화 가스로서의 O2 가스를 플라즈마 여기시켜서 웨이퍼(200)에 대하여 공급하여도 된다. 이때, 스텝 2에서의 O2 가스의 공급 유량을, 스텝 4에서의 O2 가스의 공급 유량보다도 많게 함으로써, 스텝 2의 처리 조건(제1 산화 조건)과, 스텝 4의 처리 조건(제2 산화 조건)을 상이하게 할 수 있다. 또한, 스텝 2와 스텝 4에서, O2 가스의 공급 유량을 상이하게 하는 것이 아니라, O2 가스의 공급 시간, O2 가스의 농도, 처리실(201) 내의 압력, 처리실(201) 내에서의 O2 가스의 분압을, 도 4, 도 5에 도시하는 상술한 성막 시퀀스와 마찬가지로 상이하게 하여도 된다. 또한, 스텝 2에서의 막대 형상 전극(269, 270) 사이에 인가하는 RF 전력의 공급량을, 스텝 4에서의 그것보다도 크게 함으로써, 스텝 2의 처리 조건(제1 산화 조건)과, 스텝 4의 처리 조건(제2 산화 조건)을 상이하게 하여도 된다. 또한, 이들 방법을 임의로 조합하여도 된다. 또한, 도 7은, 제1 세트 및 제2 세트를 각각 두 번씩 행하고, 제1 막을 형성하는 스텝과 제2 막을 형성하는 스텝을 포함하는 사이클을 n회 반복하는 예를 나타내고 있다.
변형예 2에 의해서도, 도 4, 도 5에 도시하는 상술한 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 본 명세서에서는, 변형예 2의 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다.
〔(TCDMDS→1stO2 plasma)×m1→(TCDMDS→2ndO2 plasma)×m2〕×n ⇒ SiO(SiOC)/ SiOC
(변형예 3)
도 8에 도시한 바와 같이, 스텝 2, 4에서는, 산화 가스로서 O2 가스와 H2 가스를 공급하여도 된다. 이 경우, 제1, 제2 산화 조건 하에서 O2 가스와 H2 가스를 반응시켜서 원자 형상 산소(O)를 포함하는 수분(H2O) 비함유의 산화종(반응종이라고도 함)을 생성시켜, 이 원자 형상 산소를 포함하는 산화종을 웨이퍼(200)에 대하여 공급하여, 제1층, 제3층의 산화 처리를 각각 진행시킬 수 있다. 또한, 도 8은, 제1 세트 및 제2 세트를 각각 두 번씩 행하고, 제1 막을 형성하는 스텝과 제2 막을 형성하는 스텝을 포함하는 사이클을 n회 반복하는 예를 나타내고 있다.
이때, 스텝 2에서의 O2 가스 및 H2 가스의 각각의 공급 유량을, 스텝 4에서의 O2 가스 및 H2 가스의 각각의 공급 유량보다도 많게 함으로써, 스텝 2의 처리 조건(제1 산화 조건)과, 스텝 4의 처리 조건(제2 산화 조건)을 상이하게 할 수 있다. 또한, 스텝 2와 스텝 4에서, O2 가스 및 H2 가스의 공급 유량을 각각 상이하게 하는 것이 아니라, O2 가스 및 H2 가스의 공급 시간, O2 가스 및 H2 가스의 농도, 처리실(201) 내의 압력, 처리실(201) 내에서의 O2 가스 및 H2 가스의 분압을, 각각, 도 4, 도 5에 도시하는 상술한 성막 시퀀스와 마찬가지로 상이하게 하여도 된다. 또한, O2 가스 및 H2 가스 중 어느 한쪽의 가스에 대해서만, 상술한 바와 같이 공급 조건을 상이하게 하여도 된다. 또한, 이들의 방법을 임의로 조합하여도 된다.
변형예 3에 의해서도, 도 4, 도 5에 도시하는 상술한 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 본 명세서에서는, 변형예 3의 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다.
〔(TCDMDS→1stO2+H2)×m1→(TCDMDS→2ndO2+H2)×m2〕×n ⇒ SiO(SiOC)/SiOC
(변형예 4 내지 8)
또한 예를 들어, 이하에 나타내는 성막 시퀀스(순서대로, 변형예 4 내지 8)에 의해, 웨이퍼(200) 상에 제1 막과 제2 막이 교대로 적층되어 이루어지는 적층막을 형성하여도 된다. 이때, 도 4, 도 5에 도시하는 성막 시퀀스나 상술한 변형예에서 설명한 어느 하나의 방법을 임의로 조합하여, 스텝 2의 처리 조건(제1 산화 조건)과, 스텝 4의 처리 조건(제2 산화 조건)을 상이하게 하면 된다. 이 변형예에 의해서도, 도 4, 도 5에 도시하는 상술한 성막 시퀀스와 마찬가지의 효과가 얻어진다.
〔(TCDMDS→1stO2)×m1→(TCDMDS→2ndO2)×m2〕×n ⇒ SiO(SiOC)/SiOC
〔(TCDMDS→O2 plasma)×m1→(TCDMDS→O2+H2)×m2〕×n ⇒ SiO(SiOC)/SiOC
〔(TCDMDS→O2+H2)×m1→(TCDMDS→O3)×m2〕×n ⇒ SiO(SiOC)/SiOC
〔(TCDMDS→O2+H2)×m1→(TCDMDS→O2)×m2〕×n ⇒ SiO(SiOC)/SiOC
〔(TCDMDS→O3)×m1→(TCDMDS→O2)×m2〕×n ⇒ SiO(SiOC)/SiOC
(변형예 9)
도 4, 도 5에 도시하는 성막 시퀀스나 상술한 각 변형예에서는, 예를 들어 제2 막을 형성하는 스텝에서, C3H6 가스 등의 C 함유 가스를, TCDMDS 가스 등의 원료 가스나, O3 가스 등의 산화 가스와 동시에 공급하여도 된다. 즉, C3H6 가스를 공급하는 스텝을, 원료 가스를 공급하는 스텝, 및, 산화 가스를 공급하는 스텝 중 적어도 어느 하나의 스텝과 동시에 행하여도 된다.
본 변형예에 의해서도, 도 4에 도시하는 성막 시퀀스나 상술한 각 변형예와 마찬가지의 효과를 얻을 수 있다. 또한, 본 변형예에 의하면, 최종적으로 형성되는 막 중에, C3H6 가스에 포함되어 있던 C성분을 첨가하는 것이 가능하게 되어, 최종적으로 형성되는 막 내의 C 농도를 더 높이는 것이 가능하게 된다. 단, C3H6 가스를, 원료 가스와 동시에 공급하는 것이 아니라, 산화 가스와 동시에 공급하는 것이, 처리실(201) 내에서의 과잉 기상 반응을 피할 수 있어, 처리실(201) 내에서의 파티클의 발생을 억제하는 것이 가능하게 되는 점에서 바람직하다. 또한, C 함유 가스의 공급은, 제2 막을 형성하는 스텝뿐만 아니라, 제1 막을 형성하는 스텝에서 행해도 된다.
(변형예 10)
제1 막을 형성하는 스텝에서 공급하는 원료 가스의 종류와, 제2 막을 형성하는 스텝에서 공급하는 원료 가스의 종류를 상이하게 하여도 된다. 즉, 제1 막을 형성하는 스텝에서는, 제2 막을 형성하는 스텝에서 공급하는 원료 가스와는 분자 구조가 상이한 원료 가스를 공급하여도 된다.
예를 들어, 제1 막을 형성하는 스텝에서는, 원료 가스로서, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스 등의 C 비함유의 무기 실란 원료 가스를 사용하고, 제2 막을 형성하는 스텝에서는, 원료 가스로서, TCDMDS 가스 등의 Si 및 C를 포함하여 Si-C 결합을 갖는 원료 가스를 사용하여도 된다.
또한 예를 들어, 제2 막을 형성하는 스텝에서는, 원료 가스로서, 1 분자 중에 포함되는 Si-C 결합의 수가, 제1 막을 형성하는 스텝에서 공급하는 원료 가스의 1 분자 중에 포함되는 Si-C 결합의 수보다도 많은 가스를 사용하여도 된다. 예를 들어, 제2 막을 형성하는 스텝에서는, 원료 가스로서, 1 분자 중에 포함되는 Si-C 결합의 수가 5개인 MCPMDS 가스를 사용하고, 제1 막을 형성하는 스텝에서는, 원료 가스로서, 1 분자 중에 포함되는 Si-C 결합의 수가 2개인 TCDMDS 가스를 사용하여도 된다.
본 변형예에 의해서도, 도 4, 도 5에 도시하는 성막 시퀀스나 상술한 각 변형예와 마찬가지의 효과를 얻을 수 있다. 또한, 본 변형예에 의하면, 스텝 2의 처리 조건(제1 산화 조건)과, 스텝 4의 처리 조건(제2 산화 조건)을 상이하게 하지 않아도, 도 4에 도시하는 성막 시퀀스나 상술한 각 변형예와 마찬가지의 효과를 얻을 수 있다.
(처리 수순, 처리 조건)
웨이퍼(200)에 대하여 산화 가스를 플라즈마로 활성화해서 공급하는 스텝에서는, MFC(241b)로 제어하는 산화 가스의 공급 유량을, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 막대 형상 전극(269, 270) 사이에 인가하는 RF 전력은, 예를 들어 50 내지 1000W의 범위 내의 전력으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 500Pa, 바람직하게는 1 내지 100Pa의 범위 내의 압력으로 한다. 처리실(201) 내에서의 산화 가스의 분압은, 예를 들어 0.01 내지 495Pa, 바람직하게는 0.01 내지 99Pa의 범위 내의 압력으로 한다. 플라즈마를 사용함으로써 처리실(201) 내의 압력을 이러한 비교적 낮은 압력대로 해도, 산화 가스를 활성화시키는 것이 가능하게 된다. 기타 처리 조건은, 예를 들어 도 4, 도 5에 도시하는 성막 시퀀스의 스텝 2, 또는, 스텝 4와 마찬가지의 처리 조건으로 한다.
또한, 웨이퍼(200)에 대하여 O2 가스와 H2 가스를 공급하는 스텝에서는, MFC(241b)로 제어하는 O2 가스의 공급 유량, 및, MFC(241c)로 제어하는 H2 가스의 공급 유량을, 각각 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 대기압 미만, 예를 들어 1 내지 1330Pa의 범위 내의 압력으로 한다. O2 가스 및 H2 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 기타 처리 조건은, 예를 들어 도 4, 도 5에 도시하는 성막 시퀀스의 스텝 2, 또는, 스텝 4와 마찬가지의 처리 조건으로 한다. O 함유 가스로서는, O2 가스, N2O 가스, NO 가스, NO2 가스, O3 가스, H2O 가스, CO 가스, CO2 가스 등을 사용할 수 있다. H 함유 가스로서는, H2 가스, 중수소(D2) 가스 등을 사용할 수 있다.
또한, 웨이퍼(200)에 대하여 C3H6 가스를 공급하는 스텝에서는, MFC(241b)로 제어하는 C3H6 가스의 공급 유량을, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내에서의 C3H6 가스의 분압은, 예를 들어 0.01 내지 3960Pa의 범위 내의 압력으로 한다. 기타 처리 조건은, 예를 들어 도 4, 도 5에 도시하는 성막 시퀀스의 스텝 2, 또는, 스텝 4와 마찬가지의 처리 조건으로 한다. C 함유 가스로서는, C3H6 가스 외에, 예를 들어 아세틸렌(C2H2) 가스, 에틸렌(C2H4) 가스 등의 탄화수소계 가스를 사용할 수 있다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 상술한 실시 형태에서는, 막 내의 C 농도가 상대적으로 낮은 제1 막을 형성하는 스텝과, 막 내의 C 농도가 상대적으로 높은 제2 막을 형성하는 스텝을 이 순서대로 비동시로 행하는 사이클을 소정 횟수 실시하는 예에 대해서 설명하였다. 본 발명은 이러한 형태에 한정되지 않고, 제1 막, 제2 막의 형성 순서는 반대이어도 된다. 즉, 제2 막을 형성하는 스텝과, 제1 막을 형성하는 스텝을 이 순서대로 비동시로 행하는 사이클을 소정 횟수 실시하여도 된다. 단, 상술한 바와 같이, 최초로 형성하는 막을 제1 막으로 하는 것이, 최종적으로 형성되는 적층막의 표면 러프니스를 향상시키는 것이 가능하게 되는 점에서 바람직하다. 또한, 마지막으로 형성하는 막을 제1 막으로 하는 것이, 최종적으로 형성되는 적층막의 표면 러프니스를 향상시키는 것도 가능하게 되는 점에서 바람직하다.
또한 예를 들어, 상술한 실시 형태에서는, 제1 막 및 제2 막을 형성할 때, 원료 가스를 공급한 후, 산화 가스를 공급하는 예에 대해서 설명하였다. 본 발명은 이러한 형태에 한정되지 않고, 원료 가스, 산화 가스의 공급 순서는 반대이어도 된다. 즉, 제1 막 및 제2 막 중 적어도 어느 하나의 막을 형성할 때, 산화 가스를 공급한 후, 원료 가스를 공급하여도 된다. 공급 순서를 바꿈으로써, 형성되는 박막의 막질이나 조성비를 변화시키는 것이 가능하게 된다.
또한 예를 들어, 상술한 실시 형태에서는, 제1 막 및 제2 막을 형성할 때, 원료 가스의 공급과 산화 가스의 공급을 교대로 행하는 예에 대해서 설명하였다. 본 발명은 이러한 형태에 한정되지 않고, 이들 가스의 공급을 동시에 행하여도 된다. 즉, 제1 막 및 제2 막 중 적어도 어느 하나의 막을 형성할 때, 웨이퍼(200)에 대하여 원료 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 산화 가스를 공급하는 스텝을 동시에 행하여도 된다. 단, 이들 가스의 공급을 교대로 행하는 것이, 처리실(201) 내에서의 파티클의 발생을 억제하는 것이 가능하게 되는 점에서, 또한 형성하는 막의 단차 피복성이나 막 두께 제어성을 향상시키는 것이 가능하게 되는 점에서 바람직하다.
도 4, 도 5에 도시하는 성막 시퀀스나 각 변형예의 방법에 의해 형성한 실리콘계 절연막을, 사이드 월 스페이서로서 사용함으로써, 누설 전류가 적고, 가공성이 우수한 디바이스 형성 기술을 제공하는 것이 가능하게 된다. 또한, 상술한 실리콘계 절연막을 에치 스토퍼로서 사용함으로써, 가공성이 우수한 디바이스 형성 기술을 제공하는 것이 가능하게 된다. 또한, 도 4에 도시하는 성막 시퀀스나 일부의 변형예에 의하면, 플라즈마를 사용하지 않고, 이상적 양론비의 실리콘계 절연막을 형성할 수 있다. 플라즈마를 사용하지 않고 실리콘계 절연막을 형성할 수 있으므로, 예를 들어 DPT의 SADP막 등, 플라즈마 대미지를 염려하는 공정에의 적응도 가능하게 된다.
상술한 성막 시퀀스는, 웨이퍼(200) 상에 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈륨(Ta), 니오븀(Nb), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W) 등의 금속 원소를 포함하는 산 탄화막, 즉, C를 포함하는 금속계 산화막을 형성하는 경우에도 적절하게 적용 가능하다. 즉, 본 발명은, 예를 들어 TiOC막, ZrOC막, HfOC막, TaOC막, NbOC막, AlOC막, MoOC막, WOC막 등의 C를 포함하는 금속계 산화막을 형성하는 경우에도 적절하게 적용할 수 있다.
이들의 경우, 원료 가스로서, 상술한 실시 형태에서의 Si 등의 반도체 원소를 포함하는 원료 가스 대신에, 금속 원소를 포함하는 원료 가스를 사용할 수 있다. 산화 가스로서는, 상술한 실시 형태와 마찬가지의 가스를 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 수순, 처리 조건으로 할 수 있다.
즉, 본 발명은 반도체 원소나 금속 원소 등의 소정 원소와, C를 포함하는 산화막을 형성하는 경우에, 적절하게 적용할 수 있다.
이들 각종 박막의 형성에 사용되는 프로세스 레시피(기판 처리의 처리 수순이나 처리 조건 등이 기재된 프로그램)는, 기판 처리의 내용(형성하는 박막의 막종, 조성비, 막질, 막 두께, 처리 수순, 처리 조건 등)에 따라, 각각 개별로 준비하는(복수 준비하는) 것이 바람직하다. 그리고, 기판 처리를 개시할 때, 기판 처리의 내용에 따라, 복수의 레시피 중에서 적정한 레시피를 적절히 선택하는 것이 바람직하다. 구체적으로는, 기판 처리의 내용에 따라 개별로 준비된 복수의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체(외부 기억 장치(123))를 통해서, 기판 처리 장치가 구비하는 기억 장치(121c) 내에 미리 저장(인스톨)해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, 기판 처리 장치가 구비하는 CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서 기판 처리의 내용에 따라, 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이렇게 구성함으로써, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 박막을 범용적이면서 또한 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 조작 부담(처리 수순이나 처리 조건 등의 입력 부담 등)을 저감할 수 있어, 조작 미스를 피하면서, 기판 처리를 신속하게 개시할 수 있게 된다.
상술한 프로세스 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하여도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 박막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 낱장식의 기판 처리 장치를 사용해서 박막을 형성하는 경우에도, 적절하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 박막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 박막을 형성하는 경우에도 적절하게 적용할 수 있다. 이들 경우에 있어서도, 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 수순, 처리 조건으로 할 수 있다.
예를 들어, 도 12(a)에 나타내는 처리 로(302)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적절하게 적용할 수 있다. 처리 로(302)는, 처리실(301)을 형성하는 처리 용기(303)와, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 공급부로서의 샤워 헤드(303s)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(317)와, 지지대(317)를 하방으로부터 지지하는 회전축(355)과, 지지대(317)에 설치된 히터(307)를 구비하고 있다. 샤워 헤드(303s)의 인렛(가스 도입구)에는, 상술한 원료 가스를 공급하는 가스 공급 포트(332a)와, 상술한 산화 가스를 공급하는 가스 공급 포트(332b)가 접속되어 있다. 가스 공급 포트(332a)에는, 상술한 실시 형태의 원료 가스 공급계와 마찬가지의 가스 공급계가 접속되어 있다. 가스 공급 포트(332b)에는, 상술한 산화 가스를 플라즈마 여기시켜서 공급하는 여기부로서의 리모트 플라즈마 유닛(플라즈마 생성 장치)(339b)과, 상술한 실시 형태의 산화 가스 공급계와 마찬가지의 가스 공급계가 접속되어 있다. 샤워 헤드(303s)의 아울렛(가스 배출구)에는, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 분산판이 설치되어 있다. 샤워 헤드(303s)는, 처리실(301) 내에 반입된 웨이퍼(200)의 표면과 대향(대면)하는 위치에 설치되어 있다. 처리 용기(303)에는, 처리실(301) 내를 배기하는 배기 포트(331)가 설치되어 있다. 배기 포트(331)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
또한 예를 들어, 도 12(b)에 나타내는 처리 로(402)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적절하게 적용할 수 있다. 처리 로(402)는, 처리실(401)을 형성하는 처리 용기(403)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(417)와, 지지대(417)를 하방으로부터 지지하는 회전축(455)과, 처리 용기(403) 내의 웨이퍼(200)를 향해서 광 조사를 행하는 램프 히터(407)와, 램프 히터(407)의 광을 투과시키는 석영창(403w)을 구비하고 있다. 처리 용기(403)에는, 상술한 원료 가스를 공급하는 가스 공급 포트(432a)와, 상술한 산화 가스를 공급하는 가스 공급 포트(432b)가 접속되어 있다. 가스 공급 포트(432a)에는, 상술한 실시 형태의 원료 가스 공급계와 마찬가지의 가스 공급계가 접속되어 있다. 가스 공급 포트(432b)에는, 상술한 리모트 플라즈마 유닛(339b)과, 상술한 실시 형태의 산화 가스 공급계와 마찬가지의 가스 공급계가 접속되어 있다. 가스 공급 포트(432a, 432b)는, 처리실(401) 내에 반입된 웨이퍼(200)의 단부의 측방, 즉, 처리실(401) 내에 반입된 웨이퍼(200)의 표면과 대향하지 않는 위치에 각각 설치되어 있다. 처리 용기(403)에는, 처리실(401) 내를 배기하는 배기 포트(431)가 설치되어 있다. 배기 포트(431)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 성막을 행할 수 있다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 또한, 이때의 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
[실시예]
이하, 상술한 실시 형태나 변형예에서 얻어지는 효과를 뒷받침하는 실험 결과에 대해 설명한다.
(에칭 내성에 관한 평가)
이 평가에서는, 샘플 1로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 처리실 내의 웨이퍼에 대하여 TCDMDS 가스를 공급하는 스텝과, 처리실 내의 웨이퍼에 대하여 열로 활성화시킨 O3 가스를 공급하는 스텝을 비동시로 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 C를 포함하는 SiO막을 형성하였다. 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다. 또한, O3 가스의 농도는, 후술하는 샘플 2를 작성할 때 사용한 O3 가스의 농도보다도 고농도로 하였다.
또한, 샘플 2로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 샘플 1의 처리 수순과 마찬가지의 처리 수순에 의해, 웨이퍼 상에 C를 포함하는 SiO막을 형성하였다. O3 가스의 농도는, 샘플 1의 제작에서 사용한 O3 가스의 농도보다도 저농도로 하였다. 기타 처리 조건은, 샘플 1을 형성할 때의 처리 조건과 마찬가지의 처리 조건으로 하였다.
O3 가스의 농도, 즉, 산화 가스를 공급할 때의 처리 조건(산화 조건)을, 샘플 1과 샘플 2에서 상술한 바와 같이 상이하게 함으로써, 샘플 2로서 형성한 C를 포함하는 SiO막은, 샘플 1로서 형성한 C를 포함하는 SiO막보다도, 막 내의 C 농도가 높은 막이 되었다. 그 후, 샘플 1, 2에서 형성한 C를 포함하는 SiO막의 에칭 내성을 측정하였다.
도 9는, 샘플 1, 2에서 형성한 C를 포함하는 SiO막을 농도 1％의 HF 수용액을 사용해서 에칭했을 때의 에칭 레이트(습식 에칭 레이트)를 나타내는 그래프도이다. 도 9의 종축은 에칭 레이트[Å/min]를 나타내고 있다. 도 9에 의하면, 샘플 2에서의 C를 포함하는 SiO막의 에칭 레이트(34.9[Å/min])는, 샘플 1에서의 C를 포함하는 SiO막의 에칭 레이트(480.8[Å/min])의 1/13 미만인 것을 알 수 있다. 즉, 막 내의 C 농도가 비교적 높은 샘플 2의 C를 포함하는 SiO막은, 막 내의 C 농도가 비교적 낮은 샘플 1의 C를 포함하는 SiO막보다도, HF에 대한 내성이 높은 것을 알 수 있다. 발명자들은, 막 내의 C 농도가 상대적으로 낮은 SiO막과, 막 내의 C 농도가 상대적으로 높은 SiO막을 교대로 적층함으로써, 최종적으로 형성되는 적층막의 에칭 내성이 향상되는 것을 확인하였다.
(표면 러프니스에 관한 평가)
이 평가에서는, 샘플 3으로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 샘플 1의 처리 수순과 마찬가지의 처리 수순에 의해, 웨이퍼 상에 C를 포함하는 SiO막을 형성하였다. 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다.
또한, 샘플 4로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 처리실 내의 웨이퍼에 대해 TCDMDS 가스를 공급하는 스텝과, 처리실 내의 웨이퍼에 대하여 플라즈마 여기시킨 O2 가스를 공급하는 스텝을 비동시로 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 C를 포함하는 SiO막을 형성하였다. 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다.
산화 가스를 공급할 때의 처리 조건(산화 조건)을 샘플 3과 샘플 4에서 상술한 바와 같이 상이하게 함으로써, 샘플 4로서 형성한 C를 포함하는 SiO막은, 샘플 3으로서 형성한 C를 포함하는 SiO막보다도, 막 내의 C 농도가 낮은 막이 되었다. 그 후, 샘플 3, 4에서 형성한 C를 포함하는 SiO막의 표면 러프니스를 측정하였다.
도 10은, 샘플 3, 4에서 형성한 SiOC막의 표면 러프니스를 나타내는 그래프도이다. 도 10의 종축은 표면 러프니스[nm]를 나타내고 있다. 도 10에 의하면, 샘플 4에서의 C를 포함하는 SiO막의 표면 러프니스(0.09[nm])는, 샘플 3에서의 C를 포함하는 SiO막의 표면 러프니스(0.67[nm])의 1/7 미만인 것을 알 수 있다. 즉, 막 내의 C 농도가 비교적 낮은 샘플 4의 C를 포함하는 SiO막은, 막 내의 C 농도가 비교적 높은 샘플 3의 C를 포함하는 SiO막보다도, 표면 러프니스가 양호한 것을 알 수 있다. 발명자들은, 막 내의 C 농도가 상대적으로 낮은 SiO막과, 막 내의 C 농도가 상대적으로 높은 SiO막을 교대로 적층함으로써, 최종적으로 형성되는 적층막의 표면 러프니스가 향상되는 것을 확인하였다.
<본 발명의 바람직한 형태>
이하, 본 발명의 바람직한 형태에 대해서 부기한다.
(부기 1)
적어도 소정 원소 및 산소를 포함하는 제1 막을 형성하는 공정과,
적어도 상기 소정 원소, 산소 및 탄소를 포함하는 제2 막을 형성하는 공정,
을 포함하는 사이클을 소정 횟수(n회) 행함으로써, 기판 상에, 상기 제1 막과 상기 제2 막이 적층되어 이루어지는 적층막을 형성하는 공정을 갖는 반도체 장치의 제조 방법, 또는, 기판 처리 방법이 제공된다.
(부기 2)
부기 1에 기재된 방법이며, 바람직하게는
상기 제1 막은, 탄소 비함유이거나, 또는, 탄소를 더 포함하고, 상기 제1 막 중에서의 탄소 농도가 상기 제2 막 중에서의 탄소 농도보다도 낮다.
(부기 3)
부기 1 또는 2에 기재된 방법으로서, 바람직하게는
상기 제1 막을 형성하는 공정에서는,
상기 기판에 대하여 상기 소정 원소 및 탄소를 포함하고 상기 소정 원소와 탄소와의 화학 결합을 포함하는 제1 원료 가스를 공급하는 공정과, 상기 기판에 대하여 제1 산화 조건 하에서 제1 산화 가스를 공급하는 공정을 포함하는 제1 세트를 제1 소정 횟수(m1회) 행하고,
상기 제2 막을 형성하는 공정에서는,
상기 기판에 대하여 상기 소정 원소 및 탄소를 포함하고 상기 소정 원소와 탄소와의 화학 결합을 포함하는 제2 원료 가스를 공급하는 공정과, 상기 기판에 대하여 상기 제1 산화 조건과는 다른 제2 산화 조건 하에서 제2 산화 가스를 공급하는 공정을 포함하는 제2 세트를 제2 소정 횟수(m2회 이상) 행한다.
즉, 부기 1 또는 2에 기재된 방법으로서, 바람직하게는
상기 기판에 대하여 상기 소정 원소 및 탄소를 포함하고 상기 소정 원소와 탄소와의 화학 결합을 갖는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 산화 가스를 공급하는 공정을 포함하는 사이클을 소정 횟수(복수회, 즉 2회 이상) 행하고,
상기 사이클을 소정 횟수 행할 때마다, 산화 가스의 공급 조건을, 제1 산화 조건과, 상기 제1 산화 조건과는 다른 제2 산화 조건의 사이에서 교대로 절환함으로써 상기 적층막을 형성한다.
(부기 4)
부기 3에 기재된 방법으로서, 바람직하게는
상기 제2 산화 조건 하에서 공급하는 제2 산화 가스의 공급 유량을, 상기 제1 산화 조건 하에서 공급하는 제1 산화 가스의 공급 유량보다도 적게 한다.
(부기 5)
부기 3 또는 4에 기재된 방법으로서, 바람직하게는
상기 제2 산화 조건 하에서 공급하는 제2 산화 가스의 농도를, 상기 제1 산화 조건 하에서 공급하는 제1 산화 가스의 농도보다도 낮게 한다.
(부기 6)
부기 3 내지 5 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제2 산화 조건 하에서 공급하는 제2 산화 가스의 공급 시간을, 상기 제1 산화 조건 하에서 공급하는 제1 산화 가스의 공급 시간보다도 짧게 한다.
(부기 7)
부기 3 내지 6 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제2 산화 조건 하에서 제2 산화 가스를 공급할 때의 상기 기판이 존재하는 공간의 압력을, 상기 제1 산화 조건 하에서 제1 산화 가스를 공급할 때의 상기 기판이 존재하는 공간의 압력보다도 낮게 한다.
(부기 8)
부기 3 내지 7 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제1 산화 조건 하에서 공급하는 제1 산화 가스의 종류와, 상기 제2 산화 조건 하에서 공급하는 제2 산화 가스의 종류를 상이하게 한다.
예를 들어, 상기 제1 산화 조건 하에서는, 상기 제2 산화 조건 하에서 공급하는 제2 산화 가스보다도 산화력이 큰 제1 산화 가스를 공급한다.
또한 예를 들어, 상기 제1 산화 조건 하에서는 산화 가스를 플라즈마 여기시켜서 상기 기판에 대하여 공급하고, 상기 제2 산화 조건 하에서는 산화 가스를 플라즈마 여기시키지 않고 상기 기판에 대하여 공급한다.
또한 예를 들어, 상기 제1 산화 조건 하에서는 산화 가스로서 산소 함유 가스와 수소 함유 가스를 공급하고, 상기 제2 산화 조건 하에서는 산화 가스로서 산소 함유 가스를 공급한다. 이 경우, 상기 제1 산화 조건 하에서 산소 함유 가스와 수소 함유 가스를 반응시켜서 원자 형상 산소를 포함하는 산화종을 생성시키고, 이 원자 형상 산소를 포함하는 산화종을 상기 기판에 대하여 공급할 수 있다.
(부기 9)
부기 1 내지 8 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제1 막의 형성에 있어서, 원료 가스로서, 상기 소정 원소와 탄소와의 화학 결합을 포함하고, 알킬기, 알킬렌기 및 아미노기 중 적어도 어느 하나를 포함하는 가스를 사용한다.
(부기 10)
부기 1 내지 9 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제1 막을 형성하는 공정에서 공급하는 제1 원료 가스의 종류와, 상기 제2 막을 형성하는 공정에서 공급하는 제2 원료 가스의 종류를 상이하게 한다. 즉, 상기 제1 막을 형성하는 공정에서는, 상기 제2 막을 형성하는 공정에서 공급하는 제2 원료 가스와는 분자 구조가 다른 제1 원료 가스를 공급한다.
예를 들어, 상기 제1 막을 형성하는 공정에서는, 제1 원료 가스로서, 상기 소정 원소를 포함하는 탄소 비함유의 가스를 사용하고, 상기 제2 막을 형성하는 공정에서는, 제2 원료 가스로서, 상기 소정 원소 및 탄소를 포함하고 상기 소정 원소와 탄소와의 화학 결합을 갖는 가스를 사용한다.
또한 예를 들어, 상기 제2 막을 형성하는 공정에서는, 제2 원료 가스로서, 1 분자 중(화학 구조식 중)에 포함되는 상기 소정 원소와 탄소의 화학 결합의 수가, 상기 제1 막을 형성하는 공정에서 공급하는 제1 원료 가스의 1 분자 중(화학 구조식 중)에 포함되는 상기 소정 원소와 탄소와의 화학 결합의 수보다도 많은 가스를 사용한다.
(부기 11)
부기 1 또는 2에 기재된 방법으로서, 바람직하게는
상기 제1 막을 형성하는 공정에서는,
상기 기판에 대하여 상기 소정 원소를 포함하는 제1 원료 가스를 공급하는 공정과, 상기 기판에 대하여 제1 산화 가스를 공급하는 공정을 포함하는 제1 세트를 제1 소정 횟수(m1회) 행하고,
상기 제2 막을 형성하는 공정에서는,
상기 기판에 대하여 상기 소정 원소 및 탄소를 포함하고 상기 소정 원소와 탄소와의 화학 결합을 갖는 제2 원료 가스를 공급하는 공정과, 상기 기판에 대하여 제2 산화 가스를 공급하는 공정을 포함하는 제2 세트를 제2 소정 횟수(m2회 이상) 행한다.
(부기 12)
부기 1 내지 11 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제1 막 및 상기 제2 막의 막 두께를, 각각 0.1nm 이상 5nm 이하, 바람직하게는 0.1nm 이상 3nm 이하, 보다 바람직하게는 0.1nm 이상 1nm 이하의 막 두께로 한다.
(부기 13)
부기 3 내지 12 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제1 세트 및 상기 제2 세트의 실시 횟수를, 각각 1회 이상 50회 이하, 바람직하게는 1회 이상 30회 이하, 보다 바람직하게는 1회 이상 10회 이하의 횟수로 한다.
(부기 14)
부기 1 내지 13 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 적층막은, 상기 제1 막과 상기 제2 막이 나노 레벨로 교대로 적층되어 이루어지는 적층막(나노 라미네이트막)이다.
(부기 15)
부기 1 내지 14 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 사이클을 소정 횟수 행할 때, 상기 제1 막의 형성을 최초로 행한다. 즉, 상기 제1 막의 형성을 상기 제2 막의 형성보다도 먼저 행한다. 즉, 상기 제2 막을 형성하기 전에, 그 형성의 하지로서 상기 제1 막을 먼저 형성한다. 그리고, 앞서 형성한 상기 제1 막 상에 상기 제2 막을 형성한다. 즉, 상기 제1 막과 상기 제2 막이 적층되어 이루어지는 적층막의 최하부를, 상기 제1 막에 의해 구성한다.
(부기 16)
부기 1 내지 15 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 사이클을 소정 횟수 행할 때, 상기 제1 막의 형성을 마지막으로 행한다. 즉, 최종 사이클에서 제2 막을 형성하면, 그 표면을 제1 막으로 덮는다. 즉, 상기 제1 막과 상기 제2 막이 적층되어 이루어지는 적층막의 최상부를, 상기 제1 막에 의해 구성한다.
(부기 17)
본 발명의 다른 형태에 의하면,
기판을 수용하는 처리실과,
상기 처리실 내의 기판에 대하여 소정 원소 및 탄소를 포함하고 상기 소정 원소와 탄소와의 화학 결합을 포함하는 원료 가스를 공급하는 원료 가스 공급계와,
상기 처리실 내의 기판에 대하여 산화 가스를 공급하는 산화 가스 공급계와,
적어도 상기 소정 원소 및 산소를 포함하는 제1 막을 형성하는 처리와, 적어도 상기 소정 원소, 산소 및 탄소를 포함하는 제2 막을 형성하는 처리를 포함하는 사이클을 소정 횟수(n회) 행함으로써, 상기 처리실 내의 기판 상에, 상기 제1 막과 상기 제2 막이 적층되어 이루어지는 적층막을 형성하는 처리를 행하도록, 상기 원료 가스 공급계 및 상기 산화 가스 공급계를 제어하도록 구성되는 제어부,
를 포함하는 기판 처리 장치가 제공된다.
(부기 18)
본 발명의 또 다른 형태에 의하면,
적어도 소정 원소 및 산소를 포함하는 제1 막을 형성하는 단계와,
적어도 상기 소정 원소, 산소 및 탄소를 포함하는 제2 막을 형성하는 단계,
를 포함하는 사이클을 소정 횟수(n회) 행함으로써, 기판 상에, 상기 제1 막과 상기 제2 막이 적층되어 이루어지는 적층막을 형성하는 단계를 컴퓨터에 실행시키는 프로그램, 또는, 해당 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
121 : 컨트롤러 200 : 웨이퍼
201 : 처리실 202 : 처리 로
203 : 반응관 207 : 히터
231 : 배기관 232a 내지 232e : 가스 공급관

Claims (19)

  1. 적어도 소정 원소 및 산소를 포함하는 제1 막을 형성하는 공정과,
    적어도 상기 소정 원소, 산소 및 탄소를 포함하는 제2 막을 형성하는 공정,
    을 포함하는 사이클을 소정 횟수 행함으로써, 기판 상에, 상기 제1 막과 상기 제2 막이 적층되어 이루어지는 적층막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 막은, 탄소 비함유인, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 막은, 탄소를 더 포함하고, 상기 제1 막 중에서의 탄소 농도가 상기 제2 막 중에서의 탄소 농도보다도 낮은, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 막을 형성하는 공정에서는,
    상기 기판에 대하여 상기 소정 원소 및 탄소를 포함하고 상기 소정 원소와 탄소와의 화학 결합을 포함하는 제1 원료 가스를 공급하는 공정과, 상기 기판에 대하여 제1 산화 조건 하에서 제1 산화 가스를 공급하는 공정을 포함하는 제1 세트를 제1 소정 횟수 행하고,
    상기 제2 막을 형성하는 공정에서는,
    상기 기판에 대하여 상기 소정 원소 및 탄소를 포함하고 상기 소정 원소와 탄소와의 화학 결합을 포함하는 제2 원료 가스를 공급하는 공정과, 상기 기판에 대하여 상기 제1 산화 조건과는 다른 제2 산화 조건 하에서 제2 산화 가스를 공급하는 공정을 포함하는 제2 세트를 제2 소정 횟수 행하는, 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 제2 산화 조건 하에서 공급하는 제2 산화 가스의 공급 유량을, 상기 제1 산화 조건 하에서 공급하는 제1 산화 가스의 공급 유량보다도 적게 하는, 반도체 장치의 제조 방법.
  6. 제4항에 있어서,
    상기 제2 산화 조건 하에서 공급하는 제2 산화 가스의 농도를, 상기 제1 산화 조건 하에서 공급하는 제1 산화 가스의 농도보다도 낮게 하는, 반도체 장치의 제조 방법.
  7. 제4항에 있어서,
    상기 제2 산화 조건 하에서 공급하는 제2 산화 가스의 공급 시간을, 상기 제1 산화 조건 하에서 공급하는 제1 산화 가스의 공급 시간보다도 짧게 하는, 반도체 장치의 제조 방법.
  8. 제4항에 있어서,
    상기 제2 산화 조건 하에서 제2 산화 가스를 공급할 때의 상기 기판이 존재하는 공간의 압력을, 상기 제1 산화 조건 하에서 제1 산화 가스를 공급할 때의 상기 기판이 존재하는 공간의 압력보다도 낮게 하는, 반도체 장치의 제조 방법.
  9. 제4항에 있어서,
    상기 제1 산화 조건 하에서 공급하는 제1 산화 가스의 종류와, 상기 제2 산화 조건 하에서 공급하는 제2 산화 가스의 종류를 상이하게 하는, 반도체 장치의 제조 방법.
  10. 제4항에 있어서,
    상기 제1 산화 조건 하에서는, 상기 제2 산화 조건 하에서 공급하는 제2 산화 가스보다도 산화력이 큰 제1 산화 가스를 공급하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 적층막의 형성에 있어서, 원료 가스로서, 상기 소정 원소와 탄소와의 화학 결합을 포함하고, 알킬기, 알킬렌기 및 아미노기로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 가스를 사용하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 제1 막을 형성하는 공정에서 공급하는 제1 원료 가스의 종류와, 상기 제2 막을 형성하는 공정에서 공급하는 제2 원료 가스의 종류를 상이하게 하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 제1 막을 형성하는 공정에서는,
    상기 기판에 대하여 상기 소정 원소를 포함하는 제1 원료 가스를 공급하는 공정과, 상기 기판에 대하여 제1 산화 가스를 공급하는 공정을 포함하는 제1 세트를 제1 소정 횟수 행하고,
    상기 제2 막을 형성하는 공정에서는,
    상기 기판에 대하여 상기 소정 원소 및 탄소를 포함하고 상기 소정 원소와 탄소와의 화학 결합을 포함하는 제2 원료 가스를 공급하는 공정과, 상기 기판에 대하여 제2 산화 가스를 공급하는 공정을 포함하는 제2 세트를 제2 소정 횟수 행하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 제1 막 및 상기 제2 막의 막 두께를, 각각 0.1nm 이상 5nm 이하의 막 두께로 하는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 적층막은, 상기 제1 막과 상기 제2 막이 나노 레벨로 교대로 적층되어 이루어지는 나노 라미네이트막인, 반도체 장치의 제조 방법.
  16. 제1항에 있어서,
    상기 사이클을 소정 횟수 행할 때, 상기 제1 막의 형성을 최초로 행하는, 반도체 장치의 제조 방법.
  17. 제1항에 있어서,
    상기 사이클을 소정 횟수 행할 때, 상기 제1 막의 형성을 마지막으로 행하는, 반도체 장치의 제조 방법.
  18. 기판을 수용하는 처리실과,
    상기 처리실 내의 기판에 대하여 소정 원소 및 탄소를 포함하고 상기 소정 원소와 탄소와의 화학 결합을 포함하는 원료 가스를 공급하는 원료 가스 공급계와,
    상기 처리실 내의 기판에 대하여 산화 가스를 공급하는 산화 가스 공급계와,
    적어도 상기 소정 원소 및 산소를 포함하는 제1 막을 형성하는 처리와, 적어도 상기 소정 원소, 산소 및 탄소를 포함하는 제2 막을 형성하는 처리를 포함하는 사이클을 소정 횟수 행함으로써, 상기 처리실 내의 기판 상에, 상기 제1 막과 상기 제2 막이 적층되어 이루어지는 적층막을 형성하는 처리를 행하도록, 상기 원료 가스 공급계 및 상기 산화 가스 공급계를 제어하도록 구성되는 제어부,
    를 포함하는 기판 처리 장치.
  19. 적어도 소정 원소 및 산소를 포함하는 제1 막을 형성하는 단계와,
    적어도 상기 소정 원소, 산소 및 탄소를 포함하는 제2 막을 형성하는 단계,
    를 포함하는 사이클을 소정 횟수 행함으로써, 기판 상에, 상기 제1 막과 상기 제2 막이 적층되어 이루어지는 적층막을 형성하는 단계를 컴퓨터에 실행시키는, 기록 매체에 기록된 프로그램.
KR1020150126415A 2014-09-08 2015-09-07 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR101746282B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-182437 2014-09-08
JP2014182437A JP6347548B2 (ja) 2014-09-08 2014-09-08 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20160030058A true KR20160030058A (ko) 2016-03-16
KR101746282B1 KR101746282B1 (ko) 2017-06-12

Family

ID=55438157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150126415A KR101746282B1 (ko) 2014-09-08 2015-09-07 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (3)

Country Link
US (1) US10134586B2 (ko)
JP (1) JP6347548B2 (ko)
KR (1) KR101746282B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961733B2 (en) 2020-09-24 2024-04-16 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6594804B2 (ja) * 2016-03-11 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6877188B2 (ja) * 2017-03-02 2021-05-26 東京エレクトロン株式会社 ガス供給装置、ガス供給方法及び成膜方法
JP6948803B2 (ja) 2017-03-02 2021-10-13 東京エレクトロン株式会社 ガス供給装置、ガス供給方法及び成膜方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221586B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
KR20070063499A (ko) * 2004-10-26 2007-06-19 로무 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same
US7259111B2 (en) 2005-01-19 2007-08-21 Applied Materials, Inc. Interface engineering to improve adhesion between low k stacks
US20060228903A1 (en) 2005-03-30 2006-10-12 Mcswiney Michael L Precursors for the deposition of carbon-doped silicon nitride or silicon oxynitride films
JP2008028249A (ja) 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US8703624B2 (en) * 2009-03-13 2014-04-22 Air Products And Chemicals, Inc. Dielectric films comprising silicon and methods for making same
JP2010267925A (ja) 2009-05-18 2010-11-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101209003B1 (ko) 2010-10-14 2012-12-06 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
WO2012128044A1 (ja) * 2011-03-23 2012-09-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
CN103620745B (zh) * 2011-08-25 2016-09-21 株式会社日立国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
US8569184B2 (en) * 2011-09-30 2013-10-29 Asm Japan K.K. Method for forming single-phase multi-element film by PEALD

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961733B2 (en) 2020-09-24 2024-04-16 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
US10134586B2 (en) 2018-11-20
US20160071720A1 (en) 2016-03-10
JP2016058489A (ja) 2016-04-21
JP6347548B2 (ja) 2018-06-27
KR101746282B1 (ko) 2017-06-12

Similar Documents

Publication Publication Date Title
KR102459905B1 (ko) 가스 공급 노즐, 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP6484478B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101670182B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101920702B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101749413B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101700522B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101553481B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101827620B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6192147B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101964797B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20140114761A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6456764B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101858345B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101786301B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101746282B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20150104037A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20140114762A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6339236B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6654232B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6608516B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant