KR20060113249A - 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법 - Google Patents

나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법 Download PDF

Info

Publication number
KR20060113249A
KR20060113249A KR1020050036529A KR20050036529A KR20060113249A KR 20060113249 A KR20060113249 A KR 20060113249A KR 1020050036529 A KR1020050036529 A KR 1020050036529A KR 20050036529 A KR20050036529 A KR 20050036529A KR 20060113249 A KR20060113249 A KR 20060113249A
Authority
KR
South Korea
Prior art keywords
dielectric film
capacitor
hfo
nanocomposite
source
Prior art date
Application number
KR1020050036529A
Other languages
English (en)
Other versions
KR100716652B1 (ko
Inventor
홍권
길덕신
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050036529A priority Critical patent/KR100716652B1/ko
Priority to TW094146965A priority patent/TWI285942B/zh
Priority to DE102005062964A priority patent/DE102005062964A1/de
Priority to CNB2005100975303A priority patent/CN100481461C/zh
Priority to JP2006000062A priority patent/JP2006310754A/ja
Publication of KR20060113249A publication Critical patent/KR20060113249A/ko
Application granted granted Critical
Publication of KR100716652B1 publication Critical patent/KR100716652B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/10—Pillows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Otolaryngology (AREA)
  • Pulmonology (AREA)
  • General Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 누설전류특성이 우수하고 콘케이브 구조를 포함한 모든 캐패시터에서 적용가능하면서도 높은 유전율을 얻을 수 있는 나노컴포지트 형태의 유전막을 갖는 캐패시터 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 유전막은 HfO2과 적어도 상기 HfO2의 유전율과 동일한 유전율을 갖는 유전막(ZrO2, La2O3 또는 Ta2O5 중에서 선택되는 유전율이 25∼30이고, 밴드갭에너지가 4.3∼7.8)이 나노컴포지트 형태로 혼합된 나노컴포지트 유전막을 포함하므로써, 상대적으로 얇은 두께에서도 유전율손실없이 누설전류특성을 확보하면서 높은 유전율을 갖는 캐패시터를 제조할 수 있는 효과가 있다.
캐패시터, 유전막, 나노컴포지트, HfO₂, HfZrO

Description

나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법{CAPACITOR WITH NANO-COMPOSITE DIELECTRIC AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래 기술에 따른 HfO2/Al2O3 유전막을 갖는 캐패시터를 도시한 도면,
도 2는 종래기술에 따른 HfAlO 나노컴포지트 유전막의 유전율을 도시한 도면,
도 3은 본 발명의 나노컴포지트 유전막의 개념을 도시한 도면,
도 4는 본 발명의 제1실시예에 따른 HfZrO 나노컴포지트 유전막의 원자층증착법을 설명하기 위한 도면,
도 5는 도 4에 의해 증착된 HfZrO 나노컴포지트 유전막의 구조를 도시한 도면,
도 6은 본 발명의 HfZrO 나노컴포지트 유전막의 유전율을 도시한 도면,
도 7은 본 발명의 제2실시예에 따른 HfLaO 나노컴포지트 유전막의 원자층증착법을 설명하기 위한 도면,
도 8은 도 7에 의해 증착된 HfLaO 나노컴포지트 유전막의 구조를 도시한 도면.
도 9는 본 발명의 제3실시예에 따른 HfTaO 나노컴포지트 유전막의 원자층증착법을 설명하기 위한 도면,
도 10은 도 9에 의해 증착된 HfTaO 나노컴포지트 유전막의 구조를 도시한 도면,
도 11은 본 발명의 HfZrO 나노컴포지트 유전막을 채택한 캐패시터의 구조를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 하부전극
22 : HfZrO 나노컴포지트 유전막
23 : 상부전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 두 개의 유전막이 나노컴포지트 형태로 혼합된 나노컴포지트(Nano-composite) 유전막을 갖는 캐패시터 및 그의 제조 방법에 관한 것이다.
최근 미세화된 반도체 공정 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지 고 있다. 그러나, 기억소자의 동작에 필요한 충전용량은 셀면적 감소에도 불구하고, 소프트 에러(soft error)의 발생과 리프레쉬 시간(refresh time)의 단축을 방지하기 위해서 25pF/cell 이상의 충분한 용량이 지속적으로 요구되고 있다. 따라서, 현재 DCS(Di-Chloro-Silane) 가스를 사용하여 증착한 실리콘질화막(Si3N4)을 유전체로 사용하고 있는 DRAM용 NO 캐패시터 소자의 경우 표면적이 큰 반구형 구조의 전극 표면을 갖는 3차원 형태의 스토리지노드를 사용하고 있음에도 불구하고, 그 높이가 계속적으로 증가하고 있다.
한편, NO 캐패시터가 256M 이상의 차세대 DRAM 캐패시터에 필요한 충전용량을 확보하는데 그 한계를 보이고 있기 때문에 Ta2O5, Al2O3, HfO2 등의 고유전상수를 갖는 유전막을 채용한 캐패시터 소자 또는 스토리지노드의 구조를 3차원 구조(실린더, 콘케이브)로 개발하는 연구가 본격적으로 진행되고 있다.
그러나, Ta2O5는 누설전류특성이 취약하며, Al2O3(ε=9)는 누설전류특성은 우수하지만 유전상수가 아주 크지 않기 때문에 충전용량 확보에 제약이 있으며, 유전상수가 비교적 큰 HfO2(ε=25)는 충전용량 확보는 우수하지만 항복전계 강도가 낮아 반복적인 전기적 충격에 취약하기 때문에 캐패시터의 내구성이 떨어지는 문제점을 갖고 있다.
이를 해결하기 위해 HfO2/Al2O3와 같은 적층 구조, 즉 이중 유전막(Double dielectric layer) 구조를 채택하는 캐패시터가 제안되었다.
도 1은 종래 기술에 따른 HfO2/Al2O3 유전막을 갖는 캐패시터를 도시한 도면이다.
도 1에 도시된 바와 같이, 하부전극(11)과 상부전극(13) 사이에 위치하는 캐패시터의 유전막(12)은 Al2O3(12a)와 HfO2(12b)가 적층된 이중 유전막 구조를 갖는다.
Al2O3는 유전율이 낮아 80nm급 이하의 소자에서 나노컴포지트(nano-composite) 형태로 제조하여 누설전류를 낮추기 위하여 첨가하여 사용하고 있으며, 물리적 얇은 두께에서도 누설전류가 확보되므로 80nm급 소자까지는 우수한 양산성 및 전기적특성을 가져 적용이 가능하다. 그러나, 콘케이브(Concave) 구조를 사용하는 DRAM의 캐패시터에서는 Tox.eq(Equivalent oxide thickness)에 대한 스케일링(scaling)이 더욱 요구되어 콘케이브 구조에서는 적용이 불가능하다.
이와 같이 콘케이브 구조의 캐패시터에서도 적용하기 위해 최근에는 HfO2와 Al2O3가 각각 일정 조성비로 혼합된 조성물, 즉 HfO2_Al2O3 나노컴포지트 개념으로 증착되는 유전막(이하 'HfAlO 나노컴포지트 유전막'이라고 약칭함)을 캐패시터의 유전막으로 사용하고자 하였다.
그러나, 이 경우에는, HfAlO 나노컴포지트 유전막의 유전율이 13∼15 정도의 낮은 값을 갖는 문제가 있다.
도 2는 종래기술에 따른 HfAlO 나노컴포지트 유전막의 유전율을 도시한 도면 이다.
도 2에 도시된 바와 같이, HfO2의 유전율은 25 수준이고, Al2O3의 유전율은 9 수준이나, HfO2와 Al2O3가 나노컴포지트 형태로 혼합된 HfAlO(Hf:Al=1:1) 나노컴포지트 유전막은 그 유전율이 13∼15 수준으로 측정되고 있다.
도 2에 나타난 결과에 의하면, HfAlO 나노컴포지트 유전막은 HfO2의 유전율 25보다 매우 낮은 값을 갖게 되어, 즉 HfAlO 나노컴포지트 유전막에 혼합된 HfO2의 유전율 손실이 발생하여 80nm급 이하의 소자에서 나노컴포지트 유전막이 얻고자 하는 높은 유전율을 확보할 수 없다.
이와 같이, HfAlO 나노컴포지트 유전막이 HfO2의 유전율값보다 낮은 값을 나타내는 이유는 유전율이 9 수준으로 매우 낮은 Al2O3을 혼합하기 때문이다.
따라서, 누설전류특성이 우수하고, HfO2의 유전율과 동일한 수준의 높은 유전율을 확보하면서도 콘케이브 구조를 포함하는 모든 캐패시터에서 적용가능한 유전막이 요구되고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 누설전류특성이 우수하고 콘케이브 구조를 포함한 모든 캐패시터에서 적용가능하면서도 높은 유전율을 얻을 수 있는 나노컴포지트 형태의 유전막을 갖는 캐패시터 및 그의 제조 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터의 유전막은 HfO2과 적어도 상기 HfO2의 유전율과 동일한 유전율을 갖는 유전막이 나노컴포지트 형태로 혼합된 나노컴포지트 유전막을 포함하는 것을 특징으로 하고, 상기 유전막은 유전율이 25∼30이고, 밴드갭에너지가 4.3∼7.8인 것을 특징으로 하며, 상기 유전막은 ZrO2, La2O3 또는 Ta2O5 중에서 선택되는 것을 특징으로 하고, 상기 나노컴포지트 유전막은 상기 HfO2와 상기 유전막이 각각 원자층증착법을 통해 증착사이클당 1Å∼5Å 두께를 갖고 혼합된 것을 특징으로 한다.
그리고, 캐패시터의 유전막 제조 방법은 원자층증착법을 이용하여 [HfO2 증착사이클]과 [유전막 증착사이클]을 각각 y회 및 z회 반복진행하여 HfO2와 유전막이 나노컴포지트 형태로 혼합된 나노컴포지트 유전막을 증착하는 단계, 및 상기 나노컴포지트 유전막의 치밀화를 위한 어닐링 단계를 포함하는 것을 특징으로 하고, 상기 [유전막 증착사이클]에 의해 증착되는 유전막은 ZrO2, La2O3 또는 Ta2O5 중에서 선택되는 것을 특징으로 하며, 상기 y와 z의 비율은 1:10∼10:1인 것을 특징으로 하고, 상기 나노컴포지트 유전막의 두께가 25Å∼200Å 두께가 되도록 상기 HfO2와 상기 유전막은 각각 증착사이클당 1Å∼5Å 두께로 여러번 증착되어 나노컴포지트 형태로 혼합되는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 본 발명은 Al2O3 수준의 우수한 누설전류특성을 갖고, HfO2의 유전율과 동일한 수준의 높은 유전율(ε=20 이상)을 확보하며, 콘케이브 구조를 포함하는 모든 캐패시터에서 적용가능하여 70nm급 이하의 초고집적 반도체소자에서 적용가능한 유전막을 제안한다.
도 3은 본 발명의 나노컴포지트 유전막의 개념을 도시한 도면이다. 여기서, 본 발명에서 도입하고자 하는 나노컴포지트 유전막(Nano-composite dielectric)은 제1유전막과 제2유전막이 적층 형태로 형성된 것이 아니라 제1유전막과 제2유전막이 나노컴포지트 형태로 혼합된 유전막을 일컫는다.
도 3에 도시된 바와 같이, 본 발명의 나노컴포지트 유전막은 제1원소(M1)가 포함된 제1유전막(M1O)과 제2원소(M2)가 포함된 제2유전막(M2O)이 나노컴포지트 형태로 혼합된 것이며, 이처럼 제1유전막(M1O)과 제2유전막(M2O)이 나노컴포지트 형태로 혼합되어 제1유전막(M1O)과 제2유전막(M2O)의 성질을 갖는 것이 아니라 제1원소 (M1)와 제2원소(M2)를 포함하는 새로운 산화막물질인 M1M2O 나노컴포지트 유전막을 형성한다. 여기서, M1M2O 나노컴포지트 유전막에서 'M1'은 제1원소, 'M2'는 제2원소, 그리고 'O'는 산소를 의미한다.
도 3에서 설명한 M1M2O 나노컴포지트 유전막은 HfAlO 나노컴포지트 유전막이 갖는 유전율보다 큰 유전율(적어도 20 이상)을 갖도록 하기 위해 제1원소(M1)와 제2원소(M2)를 선택한다.
예를 들어, 제1원소(M1)는 Hf으로 선택하고, 제2원소(M2)는 Zr, La 또는 Ta 중에서 선택한다.
따라서, 본 발명의 M1M2O 나노컴포지트 유전막은 HfZrO, HfLaO 또는 HfTaO이 가능하며, 이들 M1M2O 나노컴포지트 유전막은 HfAlO 나노컴포지트 유전막이 갖는 유전율(13∼15)보다 큰 유전율(적어도 20 이상)을 갖는다.
다음의 표1은 유전막의 종류에 따른 유전율, 밴드갭에너지 및 CBO를 비교한 도면이다.
유전막 유전율 밴드갭에너지(Eg, ev) CBO to Si(eV)
SiO2 3.9 8.9 3.5
Si3N4 7 5.1 2.4
Al2O3 9 8.7 2.8
Y2O3 15 5.6 2.3
ZrO2 25 7.8 1.4
HfO2 25 5.7 1.5
Ta2O5 26 4.5 0.3
La2O3 30 4.3 2.3
TiO2 80 3.5 0.0
표1에서, 'CBO to Si'는 전자를 빼내는데 얼마나 어려우냐를 가늠하는 척도로서, 그 값이 낮을 수록 누설전류특성이 좋고, 이와 동시에 밴드갭에너지가 클수록 누설전류특성이 좋다. 유전막은 상온에서 구조가 비정질이면 전도 경로(conduction path) 측면에서 유리하므로 누설전류가 작다. 그러나, 유전율이 크려면 결정질이 필요하므로, 유전율과 비정질은 트레이드오프(trade-off) 관계가 있다.
표1에서 알 수 있듯이, SiO2, Si3N4, Al2O3, Y2O3는 유전율이 20 이하의 값을 가지므로 고집적 반도체소자의 캐패시터 유전막에서 요구하는 높은 충전용량을 구현하지 못하고, ZrO2, HfO2, Ta2O5, La2O3, TiO2는 유전율이 20 이상의 값을 가져 고집적 반도체소자의 캐패시터 유전막에서 요구하는 높은 충전용량을 구현할 수 있다.
하지만, ZrO2, HfO2, Ta2O5, La2O3, TiO2는 각각 단독 또는 적층으로 사용되는 경우에는 유전율의 손실, 누설전류특성 저하, 적용되는 캐패시터의 구조의 한계 등의 문제점을 갖는다.
따라서, 본 발명에서는 유전율이 20 이상의 값을 가져 고집적 반도체소자의 캐패시터 유전막에서 요구하는 높은 충전용량을 구현하면서, 혼합되는 유전막들(특히 HfO2)의 유전율손실없이 누설전류특성이 우수하고 모든 캐패시터의 구조에 적용할 수 있는 비정질의 나노컴포지트 유전막을 형성한다.
표1에 의해, 본 발명의 나노컴포지트 유전막은 HfZrO, HfLaO 또는 HfTaO이 가능하며, 이들 나노컴포지트 유전막은 HfAlO 나노컴포지트 유전막이 갖는 유전율(13∼15)보다 큰 유전율(적어도 20 이상)을 갖는다. 여기서, HfZrO, HfLaO 또는 HfTaO은 공통적으로 Hf를 포함하고 있는데, HfZrO, HfLaO 또는 HfTaO은 HfO2(유전율 25)에 ZrO2(유전율 25), La2O3(유전율 30) 또는 Ta2O5(유전율 26)를 나노컴포지트 형태로 혼합한 것이기 때문이다. 따라서, HfZrO, HfLaO 또는 HfTaO은 HfO2의 유전율이 손실되는 것없이 적어도 20 이상의 유전율을 갖는다. 이에 반해, HfAlO 나노컴포지트 유전막은 유전율이 25인 HfO2에 유전율이 9인 Al2O3를 혼합하여 HfO2보다도 낮은 유전율을 가져 HfO2가 갖는 유전율의 손실을 초래하였다.
한편, 표1에서 유전율이 80으로 가장 높은 TiO2도 HfO2에 혼합되어 나노컴포지트 유전막을 형성할 수 있으나, TiO2는 밴드갭에너지(Eg)가 다른 유전막들에 비해 상대적으로 낮아 70nm급 이하의 디자인룰을 갖는 소자에 필요한 10Å 이하의 Tox.eq를 얻는 것이 불가능하여 캐패시터의 전기적특성을 저하시킨다.
전술한 바와 같이, 본 발명의 M1M2O 나노컴포지트 유전막은 적층형태가 아닌 나노컴포지트 형태로 혼합된 구조를 갖도록 하기 위해 제1원소(M1)가 포함된 제1유전막(M1O)과 제2원소(M2)가 포함된 제2유전막(M2O)을 원자층증착법(Atomica Layer Depsotion; ALD)을 이용하여 형성한다.
후술하는 실시예들에서는 HfZrO, HfLaO, HfTaO 나노컴포지트 유전막의 원자층증착방법 및 구조를 설명하고 있다.
도 4는 본 발명의 제1실시예에 따른 HfZrO 나노컴포지트 유전막의 원자층증착법을 설명하기 위한 도면으로서, HfZrO 나노컴포지트 유전막을 원자층증착법에 의해 형성할 때 가스를 챔버내로 공급하는 개념을 나타낸 도면이다.
잘 알려진 바와 같이, 원자층증착법(Atomic Layer Deposition; ALD)은 먼저 소스가스를 공급하여 기판 표면에 한 층의 소스를 화학적으로 흡착(Chemical Adsorption)시키고 여분의 물리적 흡착된 소스들은 퍼지가스를 흘려보내어 퍼지시킨 다음, 한 층의 소스에 반응가스를 공급하여 한 층의 소스와 반응가스를 화학반응시켜 원하는 원자층을 증착하고 여분의 반응가스는 퍼지가스를 흘려보내 퍼지시키는 과정을 한 사이클로 하여 박막을 증착한다. 상술한 바와 같이 원자층 증착방법은 표면 반응 메카니즘(Surface Reaction Mechanism)을 이용하므로써 안정된 박막을 얻을 수 있을 뿐만 아니라 균일한 박막을 얻을 수 있다. 또한, 소스가스와 반응가스를 서로 분리시켜 순차적으로 주입 및 퍼지시키기 때문에 화학적기상증착법(CVD)에 비해 가스 위상 반응(Gas Phase Reaction)에 의한 파티클(Particle) 생성을 억제하는 것으로 알려져 있다.
HfZrO 나노컴포지트 유전막을 증착하기 위한 원자층증착공정의 단위 사이클은 다음과 같다.
[단위 사이클 1]
[(Hf 소스/퍼지/산화제 노출/퍼지)y(Zr 소스/퍼지/산화제 노출/퍼지)z]n
위 단위사이클1에서 Hf 소스는 HfO2를 형성하기 위한 Hf 소스를 공급하는 펄스이고, Zr 소스는 ZrO2를 형성하기 위한 Zr 소스를 공급하는 펄스이며, y는 HfO2의 막두께를 결정하는 (Hf 소스/퍼지/산화제 노출/퍼지) 사이클의 횟수, z는 ZrO2의 막두께를 결정하는 (Zr 소스/퍼지/산화제 노출/퍼지) 사이클의 횟수를 나타내며, n은 HfZrO 유전막의 두께를 결정하는 사이클의 횟수를 나타낸다.
단위사이클1을 자세히 살펴보면, (Hf 소스/퍼지/산화제 노출/퍼지)y 사이클은 Hf 소스, 퍼지, 산화제 노출 및 퍼지로 구성된 사이클을 y회 반복하는 HfO2 증착 사이클을 일컬으며, (Zr 소스/퍼지/산화제 노출/퍼지)z 사이클은 Zr 소스, 퍼지, 산화제노출 및 퍼지로 구성된 사이클을 z회 반복하는 ZrO2 증착사이클을 일컫는다. 상기한 바와 같은 각 증착사이클을 y 및 z회 반복수행하므로써 요구되는 두께의 HfO2와 ZrO2를 각각 증착하고, HfO2 증착사이클과 ZrO2 증착사이클의 통합 증착사이클을 n회 반복수행하여 HfZrO 나노컴포지트 유전막의 총 두께를 결정한다.
도 4를 참조하여 HfZrO 나노컴포지트 유전막의 증착예를 자세히 설명하면 다음과 같다.
증착공정을 설명하기 앞서, HfO2 증착사이클은 (Hf/N2/O3/N2)를 단위사이클로 하고 이 단위사이클을 y회 반복진행한다. 상기 단위사이클에서 Hf는 Hf 소스이고, N2는 퍼지가스이며, O3은 산화제 가스이다.
그리고, ZrO2 증착사이클은 (Zr/N2/O3/N2)를 단위사이클로 하고 이 단위사이클을 z회 반복진행한다. 상기 단위사이클에서 Zr은 Zr 소스이고, N2는 퍼지가스이며, O3는 산화제 가스이다.
그리고, HfO2 증착사이클과 ZrO2 증착사이클은 0.1torr∼10torr의 압력과 100℃∼450℃의 기판온도를 유지하는 챔버 내에서 진행한다.
먼저 HfO2의 증착에 대해 설명하면, HfCl4, Hf(NO3)4, Hf(NCH2C2H5)4 또는 Hf(OC2H5)4 중에서 선택되는 Hf 소스를 기화기에서 기화시킨후 0.1torr∼10torr의 압력과 100℃∼450℃의 기판온도를 유지하는 챔버 내부로 0.1초∼3초간 플로우시켜 Hf 소스를 흡착시킨다. 다음에, 미반응 Hf 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 산화제인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 Hf 소스와 O3 사이의 반응을 유도하여 HfO2를 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다.
전술한 바와 같은 Hf 소스, N2 퍼지, O3 공급, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 y회 반복 실시하여 원하는 두께(1Å∼5Å)의 HfO2을 증착한다. 그리고, 산화제로는 O3외에 H2O 증기를 이용할 수 있고, 퍼지 가스로는 질소(N2) 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
다음으로, ZrO2 증착에 대해 설명하면, 기판 온도를 100℃∼450℃, 압력을 0.1torr∼10torr로 유지한 상태에서 Zr 소스인 TEMAZ[Zr{N(CH3)(C2H5)}4]를 챔버 내부로 0.1초∼3초간 플로우시켜 기판에 TEMAZ를 흡착시킨다. 다음에, 미반응 TEMAZ를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 산화제인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 TEMAZ와 O3 사이의 반응을 유도하여 원자층 단위의 ZrO2를 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다.
전술한 바와 같은 Zr 소스, N2 퍼지, O3 공급, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 z회 반복 실시하여 원하는 두께(1Å∼5Å)의 ZrO2를 증착한다. 여기서, ZrO2의 Zr 소스로는 전술한 TEMAZ 외에 TDEAZ[Zr{N(C2H5)2}4]를 이용할 수도 있다. 그리고, 산화제로는 O3외에 H2O 증기(vapor)를 이용할 수 있고, 퍼지 가스로는 질소 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
도 5는 도 4에 의해 증착된 HfZrO 나노컴포지트 유전막의 구조를 도시한 도면이다.
도 5를 참조하면, HfZrO 나노컴포지트 유전막은 HfO2와 ZrO2가 레이어 바이 레이어(Layer by layer) 개념으로 적층되어 형성되는 것이 아니라 HfO2와 ZrO2가 나노컴포지트 형태로 혼합된 구조를 갖는다.
이처럼 나노컴포지트 형태로 혼합된 구조를 갖는 이유는 도 4에 의한 원자층증착법을 이용하여 HfO2와 ZrO2를 증착하기 때문이며, 특히 HfO2 증착사이클 횟수(y)와 ZrO2 증착사이클 횟수(z)를 조절하여 HfO2와 ZrO2를 각각 1Å∼5Å의 두께로 형성하기 때문이다. 여기서, HfO2와 ZrO2의 1Å∼5Å 두께는 각 막들이 불연속적으로 형성되는 두께로, 5Å 보다 두껍게 증착하는 경우에는 연속적인 막 형태를 가져 HfO2와 ZrO2가 레이어 바이 레이어 형태로 적층되는 구조가 된다.
위와 같이 원자층증착법을 이용하여 HfO2와 ZrO2가 혼합되어 있는 HfZrO 나노컴포지트 유전막을 형성하기 위해서 다음의 조건을 만족해야 한다.
첫째, HfO2와 ZrO2의 나노컴포지트(Nano-composite) 효과를 증대시키기 위하여 (Hf 소스/퍼지/산화제 노출/퍼지)y 사이클에 의해 형성되는 HfO2와 (Zr 소스/퍼지/산화제 노출/퍼지)z 사이클에 의해 형성되는 ZrO2의 두께가 1Å∼5Å의 두께가 되도록 한다. 여기서, 각각 막의 두께가 5Å보다 두꺼우면 각각의 막이 독립적인 특성-연속적인 막-을 발휘하므로 종래 HfO2/ZrO2 적층 유전막과 같거나 오히려 열화된 특성을 보일 수 있다.
둘째, 레이어 바이 레이어(layer by layer) 개념이 아니라 HfO2와 ZrO2가 혼합되는 나노컴포지트(Nano-composite) 구조를 위해 (Hf 소스/퍼지/산화제 노출/퍼지)y 사이클과 (Zr 소스/퍼지/산화제 노출/퍼지)z 사이클에서 사이클 횟수인 y와 z를 10 이하로 한다. 즉, y:z의 비율을 1:10∼10:1로 한다.
위와 같이, y와 z를 10 이하로 하면, HfO2와 ZrO2가 적층되는 것이 아니라 혼합되는 나노컴포지트(Nano-composite)를 형성하고, 이로써 ZrO2도 아니고 HfO2도 아닌 새로운 컴포지트 물질인 HfZrO 나노 컴포지트 유전막이 형성되는 것이다. 더불어, 증착사이클비율인 y:z의 비율을 1:10∼10:1로 하면, HfO2와 ZrO2를 각각 1Å∼5Å의 두께로 증착할 수 있다.
전술한 것처럼, HfZrO 나노 컴포지트 유전막을 원자층증착법을 통해 증착사이클비(y:z=1:10∼10:1)를 조절하여 각각 1Å∼5Å의 두께로 증착하여 나노컴포지트 형태로 혼합하여 증착하면, HfO2, ZrO2 또는 HfO2/ZrO2 적층막에 비해 결정화온도가 높아지고 고온에서도 잘 견디며, 유전특성이 우수해진다. 여기서, 유전특성의 향상은 HfZrO 나노 컴포지트 유전막의 유전율이 25 수준으로 측정된 다음의 도 6으로부터 알 수 있다.
도 6은 본 발명의 HfZrO 나노컴포지트 유전막의 유전율을 도시한 도면이다.
도 6에 도시된 바와 같이, HfO2의 유전율은 25 수준이고, ZrO2의 유전율도 25 수준으로서, HfO2와 ZrO2의 나노컴포지트 물질인 HfZrO 나노 컴포지트 유전막은 25 수준으로 측정되고 있음을 알 수 있다.
도 6에 나타난 결과에 의하면, HfZrO 나노컴포지트 유전막은 HfO2의 유전율 25와 동일한 수준의 값을 가져 HfO2의 유전율 손실없이 나노컴포지트 유전막이 얻고자 하는 높은 유전율을 확보하면서도 누설전류특성이 우수하다.
한편, HfZrO 나노컴포지트 유전막을 증착한 후에는 막내에 포함되어 있는 유기물을 효과적으로 제거하고 막을 치밀화시키기 위해 후속 어닐처리를 수반한다. 이때, 어닐처리는 O3 분위기에서 300℃∼500℃ 온도에서 30초∼120초동안 진행한다.
도 7은 본 발명의 제2실시예에 따른 HfLaO 나노컴포지트 유전막의 원자층증착법을 설명하기 위한 도면으로서, HfLaO 나노컴포지트 유전막을 원자층증착법에 의해 형성할 때 가스를 챔버내로 공급하는 개념을 나타낸 도면이다.
HfLaO 나노컴포지트 유전막을 증착하기 위한 원자층증착공정의 단위 사이클은 다음과 같다.
[단위 사이클 2]
[(Hf 소스/퍼지/산화제 노출/퍼지)y(La 소스/퍼지/산화제 노출/퍼지)z]n
위 단위사이클2에서 Hf 소스는 HfO2를 형성하기 위한 Hf 소스를 공급하는 펄스이고, La 소스는 La2O3를 형성하기 위한 La 소스를 공급하는 펄스이며, y는 HfO2의 막두께를 결정하는 (Hf 소스/퍼지/산화제 노출/퍼지) 사이클의 횟수, z는 La2O3의 막두께를 결정하는 (La 소스/퍼지/산화제 노출/퍼지) 사이클의 횟수를 나타내고, n은 HfLaO 유전막의 두께를 결정하는 사이클의 횟수를 나타낸다.
단위사이클2을 자세히 살펴보면, (Hf 소스/퍼지/산화제 노출/퍼지)y 사이클은 Hf 소스, 퍼지, 산화제 노출 및 퍼지로 구성된 사이클을 y회 반복하는 HfO2 증착 사이클을 일컬으며, (La 소스/퍼지/산화제 노출/퍼지)z 사이클은 La 소스, 퍼지, 산화제노출 및 퍼지로 구성된 사이클을 z회 반복하는 La2O3 증착사이클을 일컫는다. 상기한 바와 같은 각 증착사이클을 y 및 z회 반복수행하므로써 요구되는 두께의 HfO2와 La2O3를 각각 증착하고, HfO2 증착사이클과 La2O3 증착사이클의 통합 증착사이클을 n회 반복수행하여 HfLaO 나노컴포지트 유전막의 총 두께를 결정한다.
도 7을 참조하여 HfLaO 나노컴포지트 유전막의 증착예를 자세히 설명하면 다음과 같다.
증착공정을 설명하기 앞서, HfO2 증착사이클은 (Hf/N2/O3/N2)를 단위사이클로 하고 이 단위사이클을 y회 반복진행한다. 상기 단위사이클에서 Hf는 Hf 소스이고, N2는 퍼지가스이며, O3은 산화제 가스이다.
그리고, La2O3 증착사이클은 (La/N2/O3/N2)를 단위사이클로 하고 이 단위사이클을 z회 반복진행한다. 상기 단위사이클에서 La은 La 소스이고, N2는 퍼지가스이며, O3는 산화제 가스이다.
그리고, HfO2 증착사이클과 La2O3 증착사이클은 0.1torr∼10torr의 압력과 100℃∼450℃의 기판온도를 유지하는 챔버 내에서 진행한다.
먼저 HfO2의 증착에 대해 설명하면, HfCl4, Hf(NO3)4, Hf(NCH2C2H5)4 또는 Hf(OC2H5)4 중에서 선택되는 Hf 소스를 기화기에서 기화시킨후 0.1torr∼10torr의 압력과 100℃∼450℃의 기판온도를 유지하는 챔버 내부로 0.1초∼3초간 플로우시켜 Hf 소스를 흡착시킨다. 다음에, 미반응 Hf 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 산화제인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 Hf 소스와 O3 사이의 반응을 유도하여 HfO2를 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다.
전술한 바와 같은 Hf 소스, N2 퍼지, O3 공급, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 y회 반복 실시하여 원하는 두께(1Å∼5Å)의 HfO2을 증착한다. 그리고, 산화제로는 O3외에 H2O 증기를 이용할 수 있고, 퍼지 가스로는 질소(N2) 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
다음으로, La2O3 증착에 대해 설명하면, 기판 온도를 100℃∼450℃, 압력을 0.1torr∼10torr로 유지한 상태에서 La 소스인 La(tmhd)3를 챔버 내부로 0.1초∼3초간 플로우시켜 기판에 La(tmhd)3를 흡착시킨다. 다음에, 미반응 La(tmhd)3를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 산화제인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 La(tmhd)3와 O3 사이의 반응을 유도하여 원자층 단위의 La2O3를 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다.
전술한 바와 같은 La(tmhd)3 공급, N2 퍼지, O3 공급, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 z회 반복 실시하여 원하는 두께(1Å∼5Å)의 La2O3를 증착한다. 여기서, La2O3의 La 소스로는 전술한 La(tmhd)3 외에 La(iPrCp)3, La(tmhd)3:tetraglyme, La(tmhd)3:tetraen 또는 La(tmhd)3:diglyme 중에서 선택된 La 소스를 이용할 수도 있다. 그리고, 산화제로는 O3외에 H2O 증기(vapor)를 이용할 수 있고, 퍼지 가스로는 질소 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
도 8은 도 7에 의해 증착된 HfLaO 나노컴포지트 유전막의 구조를 도시한 도면이다.
도 8을 참조하면, HfLaO 나노컴포지트 유전막은 HfO2와 La2O3가 레이어 바이 레이어(Layer by layer) 개념으로 적층되어 형성되는 것이 아니라 HfO2와 La2O3가 나노컴포지트 형태로 혼합된 구조를 갖는다.
이처럼 나노컴포지트 형태로 혼합된 구조를 갖는 이유는 도 7에 의한 원자층증착법을 이용하여 HfO2와 La2O3를 증착하기 때문이며, 특히 HfO2 증착사이클 횟수와 La2O3 증착사이클 횟수를 조절하여 HfO2와 La2O3를 각각 1Å∼5Å의 두께로 형성하기 때문이다. 여기서, HfO2와 La2O3의 1Å∼5Å 두께는 각 막들이 불연속적으로 형성되는 두께로, 5Å보다 두껍게 증착하는 경우에는 연속적인 막 형태를 가져 HfO2와 La2O3가 레이어 바이 레이어 형태로 적층되는 구조가 된다.
위와 같이 원자층증착법을 이용하여 HfO2와 La2O3가 혼합되어 있는 HfLaO 나노컴포지트 유전막을 형성하기 위해서 다음의 조건을 만족해야 한다.
첫째, HfO2와 La2O3의 나노컴포지트(Nano-composite) 효과를 증대시키기 위하여 (Hf 소스/퍼지/산화제 노출/퍼지)y 사이클에 의해 형성되는 HfO2와 (La 소스/퍼지/산화제 노출/퍼지)z 사이클에 의해 형성되는 La2O3의 두께가 1Å∼5Å의 두께가 되도록 한다. 여기서, 각각 막의 두께가 5Å보다 두꺼우면 각각의 막이 독립적인 특성-연속적인 막-을 발휘하므로 종래 HfO2/La2O3 적층 유전막과 같거나 오히려 열화된 특성을 보일 수 있다.
둘째, 레이어 바이 레이어(layer by layer) 개념이 아니라 HfO2와 La2O3가 혼합되는 나노컴포지트(Nano-composite) 구조를 위해 (Hf 소스/퍼지/산화제 노출/퍼지)y 사이클과 (La 소스/퍼지/산화제 노출/퍼지)z 사이클에서 사이클 횟수인 y와 z를 10 이하로 한다. 즉, y:z의 비율을 1:10∼10:1로 한다.
위와 같이, y와 z를 10 이하로 하면, HfO2와 La2O3가 적층되는 것이 아니라 혼합되는 나노컴포지트(Nano-composite)를 형성하고, 이로써 La2O3도 아니고 HfO2도 아닌 새로운 컴포지트 물질인 HfLaO 나노 컴포지트 유전막이 형성되는 것이다. 더불어, 증착사이클비율인 y:z의 비율을 1:10∼10:1로 하면, HfO2와 La2O3를 각각 1Å∼5Å의 두께로 증착할 수 있다.
전술한 것처럼, HfLaO 나노 컴포지트 유전막을 원자층증착법을 통해 증착사이클비(y:z=1:10∼10:1)를 조절하여 각각 1Å∼5Å의 두께로 증착하여 나노컴포지트 형태로 혼합하여 증착하면, HfO2, La2O3 또는 HfO2/La2O3 적층막에 비해 결정화온도가 높아지고 고온에서도 잘 견디며, 유전특성이 우수해진다. 여기서, 유전특성의 향상은 HfO2의 유전율이 25이고 La2O3의 유전율이 30이므로 HfLaO 나노 컴포지트 유전막의 유전율은 적어도 HfO2의 유전율보다 큰 25∼30 수준인 것으로부터 알 수 있다.
한편, HfLaO 나노컴포지트 유전막을 증착한 후에는 막내에 포함되어 있는 유기물을 효과적으로 제거하고 막을 치밀화시키기 위해 후속 어닐처리를 수반한다. 이때, 어닐처리는 O3 분위기에서 300℃∼500℃ 온도에서 30초∼120초동안 진행한다.
도 9는 본 발명의 제3실시예에 따른 HfTaO 나노컴포지트 유전막의 원자층증착법을 설명하기 위한 도면으로서, HfTaO 나노컴포지트 유전막을 원자층증착법에 의해 형성할 때 가스를 챔버내로 공급하는 개념을 나타낸 도면이다.
HfTaO 나노컴포지트 유전막을 증착하기 위한 원자층증착공정의 단위 사이클은 다음과 같다.
[단위 사이클 3]
[(Hf 소스/퍼지/산화제 노출/퍼지)y(Ta 소스/퍼지/산화제 노출/퍼지)z]n
위 단위사이클3에서 Hf 소스는 HfO2를 형성하기 위한 Hf 소스를 공급하는 펄스이고, Ta 소스는 Ta2O5를 형성하기 위한 Ta 소스를 공급하는 펄스이며, y는 HfO2의 막두께를 결정하는 (Hf 소스/퍼지/산화제 노출/퍼지) 사이클의 횟수, z는 Ta2O5의 막두께를 결정하는 (Ta 소스/퍼지/산화제 노출/퍼지) 사이클의 횟수를 나타내고, n은 HfTaO 유전막의 두께를 결정하는 사이클의 횟수를 나타낸다.
단위사이클3을 자세히 살펴보면, (Hf 소스/퍼지/산화제 노출/퍼지)y 사이클은 Hf 소스, 퍼지, 산화제 노출 및 퍼지로 구성된 사이클을 y회 반복하는 HfO2 증착 사이클을 일컬으며, (Ta 소스/퍼지/산화제 노출/퍼지)z 사이클은 Ta 소스, 퍼지, 산화제노출 및 퍼지로 구성된 사이클을 z회 반복하는 Ta2O5 증착사이클을 일컫는다. 상기한 바와 같은 각 증착사이클을 y 및 z회 반복수행하므로써 요구되는 두께의 HfO2와 Ta2O5를 각각 증착하고, HfO2 증착사이클과 Ta2O5 증착사이클의 통합 증착사이클을 n회 반복수행하여 HfTaO 나노컴포지트 유전막의 총 두께를 결정한다.
도 4를 참조하여 HfZrO 나노컴포지트 유전막의 증착예를 자세히 설명하면 다음과 같다.
증착공정을 설명하기 앞서, HfO2 증착사이클은 (Hf/N2/O3/N2)를 단위사이클로 하고 이 단위사이클을 y회 반복진행한다. 상기 단위사이클에서 Hf는 Hf 소스이고, N2는 퍼지가스이며, O3은 산화제 가스이다.
그리고, Ta2O5 증착사이클은 (Ta/N2/O3/N2)를 단위사이클로 하고 이 단위사이클을 z회 반복진행한다. 상기 단위사이클에서 Ta은 Ta 소스이고, N2는 퍼지가스이며, O3는 산화제 가스이다.
그리고, HfO2 증착사이클과 Ta2O5 증착사이클은 0.1torr∼10torr의 압력과 100℃∼450℃의 기판온도를 유지하는 챔버 내에서 진행한다.
먼저 HfO2의 증착에 대해 설명하면, HfCl4, Hf(NO3)4, Hf(NCH2C2H5)4 또는 Hf(OC2H5)4 중에서 선택되는 Hf 소스를 기화기에서 기화시킨후 0.1torr∼10torr의 압력과 100℃∼450℃의 기판온도를 유지하는 챔버 내부로 0.1초∼3초간 플로우시켜 Hf 소스를 흡착시킨다. 다음에, 미반응 Hf 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 산화제인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 Hf 소스와 O3 사이의 반응을 유도하여 HfO2를 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다.
전술한 바와 같은 Hf 소스, N2 퍼지, O3 공급, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 y회 반복 실시하여 원하는 두께(1Å∼5Å)의 HfO2을 증착한다. 그리고, 산화제로는 O3외에 H2O 증기를 이용할 수 있고, 퍼지 가스로는 질소(N2) 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
다음으로, Ta2O5 증착에 대해 설명하면, 기판 온도를 100℃∼450℃, 압력을 0.1torr∼10torr로 유지한 상태에서 Ta 펜톡사이드(Ta pentoxide)를 챔버 내부로 0.1초∼3초간 플로우시켜 기판에 Ta 펜톡사이드를 흡착시킨다. 다음에, 미반응 Ta 펜톡사이드를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 산화제인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 Ta 펜톡사이드와 O3 사이의 반응을 유도하여 원자층 단위의 Ta2O5를 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다.
전술한 바와 같은 Ta 펜톡사이드 공급, N2 퍼지, O3 공급, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 z회 반복 실시하여 원하는 두께(1Å∼5Å)의 Ta2O5를 증착한다. 여기서, 산화제로는 O3외에 H2O 증기(vapor)를 이용할 수 있고, 퍼지 가스로는 질소 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
도 10은 도 9에 의해 증착된 HfTaO 나노컴포지트 유전막의 구조를 도시한 도면이다.
도 10을 참조하면, HfTaO 나노컴포지트 유전막은 HfO2와 Ta2O5가 레이어 바이 레이어(Layer by layer) 개념으로 적층되어 형성되는 것이 아니라 HfO2와 Ta2O5가 나노컴포지트 형태로 혼합된 구조를 갖는다.
이처럼 나노컴포지트 형태로 혼합된 구조를 갖는 이유는 도 9에 의한 원자층증착법을 이용하여 HfO2와 Ta2O5를 증착하기 때문이며, 특히 HfO2 증착사이클 횟수와 Ta2O5 증착사이클 횟수를 조절하여 HfO2와 Ta2O5를 각각 1Å∼5Å의 두께로 형성하기 때문이다. 여기서, HfO2와 Ta2O5의 1Å∼5Å 두께는 각 막들이 불연속적으로 형성되는 두께로, 5Å보다 두껍게 증착하는 경우에는 연속적인 막 형태를 가져 HfO2와 Ta2O5가 레이어 바이 레이어 형태로 적층되는 구조가 된다.
위와 같이 원자층증착법을 이용하여 HfO2와 Ta2O5가 혼합되어 있는 HfTaO 나노컴포지트 유전막을 형성하기 위해서 다음의 조건을 만족해야 한다.
첫째, HfO2와 Ta2O5의 나노컴포지트(Nano-composite) 효과를 증대시키기 위하여 (Hf 소스/퍼지/산화제 노출/퍼지)y 사이클에 의해 형성되는 HfO2와 (Ta 소스/퍼지/산화제 노출/퍼지)z 사이클에 의해 형성되는 Ta2O5의 두께가 1Å∼5Å의 두께가 되도록 한다. 여기서, 각각 막의 두께가 5Å보다 두꺼우면 각각의 막이 독립적인 특성-연속적인 막-을 발휘하므로 종래 HfO2/Ta2O5 적층 유전막과 같거나 오히려 열화된 특성을 보일 수 있다.
둘째, 레이어 바이 레이어(layer by layer) 개념이 아니라 HfO2와 Ta2O5가 혼합되는 나노컴포지트(Nano-composite) 구조를 위해 (Hf 소스/퍼지/산화제 노출/퍼지)y 사이클과 (Ta 소스/퍼지/산화제 노출/퍼지)z 사이클에서 사이클 횟수인 y와 z를 10 이하로 한다. 즉, y:z의 비율을 1:10∼10:1로 한다.
위와 같이, y와 z를 10 이하로 하면, HfO2와 Ta2O5가 적층되는 것이 아니라 혼합되는 나노컴포지트(Nano-composite)를 형성하고, 이로써 Ta2O5도 아니고 HfO2도 아닌 새로운 컴포지트 물질인 HfTaO 나노 컴포지트 유전막이 형성되는 것이다. 더불어, 증착사이클비율인 y:z의 비율을 1:10∼10:1로 하면, HfO2와 Ta2O5를 각각 1Å∼5Å의 두께로 증착할 수 있다.
전술한 것처럼, HfTaO 나노 컴포지트 유전막을 원자층증착법을 통해 증착사이클비(y:z=1:10∼10:1)를 조절하여 각각 1Å∼5Å의 두께로 증착하여 나노컴포지트 형태로 혼합하여 증착하면, HfO2, Ta2O5 또는 HfO2/Ta2O5 적층막에 비해 결정화온도가 높아지고 고온에서도 잘 견디며, 유전특성이 우수해진다. 여기서, 유전특성의 향상은 HfO2의 유전율이 25이고 Ta2O5의 유전율이 26이므로 HfTaO 나노 컴포지트 유전막의 유전율은 적어도 HfO2의 유전율보다 큰 수준인 것으로부터 알 수 있다.
한편, HfTaO 나노컴포지트 유전막을 증착한 후에는 막내에 포함되어 있는 유기물을 효과적으로 제거하고 막을 치밀화시키기 위해 후속 어닐처리를 수반한다. 이때, 어닐처리는 O3 분위기에서 300℃∼500℃ 온도에서 30초∼120초동안 진행한다.
상술한 제1실시예 내지 제3실시예에 따른 HfZrO, HfLaO, HfTaO 나노컴포지트 유전막은 총 두께가 25Å∼200Å 두께이다.
도 11은 본 발명의 HfZrO 나노컴포지트 유전막을 채택한 캐패시터의 구조를 도시한 도면이다.
도 11을 참조하면, 본 발명의 캐패시터는, 하부전극(21), 하부전극(21) 상에 HfO2와 ZrO2가 나노컴포지트 형태로 혼합되어 있는 HfZrO 나노컴포지트 유전막(22), HfZrO 나노컴포지트 유전막(22) 상의 상부전극(23)으로 구성된다.
도 11에서, 하부전극(21)과 상부전극(23)은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막, TiN, Ru, RuO2, Pt, Ir 및 IrO2로 이루어진 그룹중에서 선택된 하나이며, 예컨대, 하부전극(21)과 상부전극(23)이 모두 폴리실리콘막으로 구성되어 SIS(Silicon Insulator Silicon) 캐패시터 구조를 형성하거나, 하부전극(21)은 폴리실리콘막이고 상부전극(23)은 금속막 또는 금속산화막으로 구성되어 MIS(Metal Insulator Silicon) 캐패시터 구조를 형성하거나 또는 하부전극(21)과 상부전극(23)이 모두 금속막 또는 금속산화막으로 구성되어 MIM(Metal Insulator Metal) 캐패시터 구조를 형성할 수 있다. 아울러, 하부전극(21)은 적층(stack) 구조, 콘케이브(concave) 구조 또는 실린더(cylinder) 구조의 3차원 구조일 수 있다.
그리고, 하부전극(21)과 상부전극(23) 사이에 위치하는 HfZrO 나노컴포지트 유전막(22)은 도 4 및 도 5의 원리를 이용하여 원자층증착법(Atomic Layer Deposition; ALD)을 통해 증착한 것으로, 단위사이클1과 같이 HfO2를 원자층 단위로 증착하는 사이클과 ZrO2를 원자층 단위로 증착하는 사이클을 반복 수행하여 총 두께를 25Å∼200Å 두께로 형성한 것이다.
상기한 HfZrO 나노컴포지트 유전막(22)에서, 하부전극(21)과 상부전극(23)에 직접 접촉하는 막이 HfO2 및 ZrO2 단독이 아니고 HfO2와 ZrO2가 모두 하부전극(21)과 상부전극(23)에 직접 접촉하는 형태를 갖는다(도 5 참조). 즉, HfZrO 나노컴포지트 유전막(22)은 HfO2와 ZrO2가 레이어 바이 레이어 개념의 적층(Stack) 형태로 형성된 것이 아니라, HfO2와 ZrO2가 나노컴포지트 형태로 혼합된 것이다.
이와 같이, HfO2와 ZrO2가 나노컴포지트 형태로 혼합된 HfZrO 나노컴포지트 유전막(22)은 원자층증착법을 이용하여 증착하기 때문에 가능하다. 즉, 도 5에서 설명한 것처럼, 원자층증착법의 특성상 사이클 횟수 조정에 따라 막을 불연속적으로 형성할 수 있기 때문에 HfO2와 ZrO2가 나노컴포지트 형태로 혼합된다.
HfZrO 나노컴포지트 유전막(22)의 원자층증착방법은 전술한 도 4, 도 5 및 그에 따른 설명을 참조하기로 한다.
상기 HfZrO 나노컴포지트 유전막(22)은 원자층증착법(ALD)을 이용하여 증착하는데, 이때 HfO2와 ZrO2의 두께가 각각 1Å∼5Å의 두께가 되도록 각 사이클 횟수를 조절하여 HfZrO 나노컴포지트 유전막(22)의 총 두께가 25Å∼200Å 두께가 되도록 한다. 도 4 및 도 5의 설명에서 각 사이클횟수의 비율인 y:z의 비율을 1:10∼10:1로 한다고 밝힌 바 있다.
여기서, HfO2와 ZrO2의 1Å∼5Å 두께는 각 막들이 불연속적으로 형성되는 두께로, 5Å보다 두껍게 증착하는 경우에는 연속적인 막 형태를 가져 하부전극(21)과 상부전극(23)에 직접 접촉하지 않는 HfO2(22a)와 ZrO2(22b)의 적층 구조가 되어 HfZrO 나노컴포지트 유전막보다 특성이 저하된다.
한편, 도 11에서 하부전극(21)이 폴리실리콘막인 경우에는 하부전극(21)의 표면에 후속 HfZrO 나노컴포지트 유전막(22) 형성시 하부전극(21)의 표면이 산화되어 자연산화막이 형성되는 것을 억제하기 위하여 NH3 분위기에서 800℃∼1000℃ 온도로 10초∼120초동안 RTP(Rapid Thermal Process)를 진행하여 실리콘질화막(SiN, 24)을 형성해준다. 이처럼, 실리콘질화막(24)을 형성해주면 자연산화막 생성으로 인해 초래되는 누설전류특성저하 및 유전율감소를 방지한다.
상술한 도 11에서는 캐패시터의 유전막이 HfZrO 나노컴포지트 유전막인 경우에 대해 설명하였으나, 캐패시터의 유전막은 HfLaO, HfTaO도 적용가능하다.
전술한 바와 같이, 캐패시터의 유전막으로 나노컴포지트 형태를 갖는 HfZrO, HfLaO 또는 HfTaO를 사용하므로써 얇은 두께에서도 누설전류특성이 확보되어 높은 충전용량을 얻을 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 나노컴포지트 형태의 유전막을 채택하므로써 상대적으로 얇은 두께에서도 유전율손실없이 누설전류특성을 확보하면서 높은 유전율을 갖는 캐패시터를 제조할 수 있는 효과가 있다.

Claims (43)

  1. HfO2과 적어도 상기 HfO2의 유전율과 동일한 유전율을 갖는 유전막이 나노컴포지트 형태로 혼합된 나노컴포지트 유전막
    을 포함하는 캐패시터의 유전막.
  2. 제1항에 있어서,
    상기 유전막은 유전율이 25∼30이고, 밴드갭에너지가 4.3∼7.8인 것을 특징으로 하는 캐패시터의 유전막.
  3. 제1항에 있어서,
    상기 유전막은 ZrO2, La2O3 또는 Ta2O5 중에서 선택되는 것을 특징으로 하는 캐패시터의 유전막.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 나노컴포지트 유전막은 상기 HfO2와 상기 유전막이 각각 원자층증착법 을 통해 증착사이클당 1Å∼5Å 두께를 갖고 혼합된 것을 특징으로 하는 캐패시터의 유전막.
  5. 제4항에 있어서,
    상기 나노컴포지트 유전막은, 25Å∼200Å 두께인 것을 특징으로 하는 캐패시터.
  6. 원자층증착법을 이용하여 [HfO2 증착사이클]과 [유전막 증착사이클]을 각각 y회 및 z회 반복진행하여 HfO2와 유전막이 나노컴포지트 형태로 혼합된 나노컴포지트 유전막을 증착하는 단계; 및
    상기 나노컴포지트 유전막의 치밀화를 위한 어닐링 단계
    를 포함하는 캐패시터의 유전막 제조 방법.
  7. 제6항에 있어서,
    상기 [HfO2 증착사이클]은,
    Hf 소스를 흡착시키는 단계;
    상기 Hf 소스 중에서 미반응 Hf 소스를 제거하기 위한 퍼지 단계;
    산화제를 공급하여 상기 흡착된 Hf 소스와의 반응을 유도하여 HfO2를 증착하는 단계; 및
    미반응 산화제 및 반응부산물을 제거하기 위한 퍼지 단계
    를 포함하는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  8. 제7항에 있어서,
    상기 [HfO2 증착사이클]은,
    0.1torr∼10torr의 압력과 100℃∼450℃의 기판 온도로 진행하는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  9. 제7항에 있어서,
    상기 Hf 소스를 흡착시키는 단계는,
    HfCl4, Hf(NO3)4, Hf(NCH2C2H5)4 또는 Hf(OC2H5)4 중에서 선택되는 Hf 소스를 기화기에서 기화시킨후 0.1torr∼10torr의 압력과 100℃∼450℃의 기판온도를 유지하는 챔버 내부로 0.1초∼3초간 플로우시키는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  10. 제7항에 있어서,
    상기 산화제의 공급은,
    O3 또는 H2O 증기를 0.1초∼5초간 플로우시키는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  11. 제7항에 있어서,
    상기 퍼지 단계는,
    질소 또는 비활성 가스를 이용하여 0.1초∼3초간 진행하는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  12. 제6항에 있어서,
    상기 [유전막 증착사이클]에 의해 증착되는 유전막은,
    ZrO2, La2O3 또는 Ta2O5 중에서 선택되는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  13. 제12항에 있어서,
    상기 [유전막 증착사이클]에 의해 증착되는 ZrO2를 위한 Zr 소스는,
    TEMAZ[Zr{N(CH3)(C2H5)}4] 또는 TDEAZ[Zr{N(C2H5)2}4]를 사용하는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  14. 제12항에 있어서,
    상기 [유전막 증착사이클]에 의해 증착되는 La2O3를 위한 La 소스는,
    La(tmhd)3, La(iPrCp)3, La(tmhd)3:tetraglyme, La(tmhd)3:tetraen 또는 La(tmhd)3:diglyme 중에서 선택되는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  15. 제12항에 있어서,
    상기 [유전막 증착사이클]에 의해 증착되는 Ta2O5를 위한 Ta 소스는,
    Ta 펜톡사이드를 사용하는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  16. 제6항 내지 제15항 중 어느 한 항에 있어서,
    상기 y와 z의 비율은 1:10∼10:1인 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  17. 제6항 내지 제15항 중 어느 한 항에 있어서,
    상기 나노컴포지트 유전막의 두께가 25Å∼200Å 두께가 되도록 상기 HfO2와 상기 유전막은 각각 증착사이클당 1Å∼5Å 두께로 여러번 증착되어 나노컴포지트 형태로 혼합되는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  18. 제6항에 있어서,
    상기 어닐링 단계는,
    300℃∼500℃ 온도에서 30초∼120초동안 열처리하는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  19. 하부전극;
    상기 하부전극 상에 HfO2과 적어도 상기 HfO2의 유전율과 동일한 유전율을 갖는 유전막이 나노컴포지트 형태로 혼합되어 형성된 나노컴포지트 유전막; 및
    상기 나노컴포지트 유전막 상의 상부전극
    을 포함하는 캐패시터.
  20. 제19항에 있어서,
    상기 나노컴포지트 유전막을 구성하는 상기 HfO2와 유전막은 원자층증착법을 통해 증착된 것을 특징으로 하는 캐패시터.
  21. 제20항에 있어서,
    상기 나노컴포지트 유전막은,
    상기 HfO2와 유전막이 각각 1Å∼5Å 두께를 갖고 여러번 증착되어 나노컴포지트 형태를 갖는 것을 특징으로 하는 캐패시터.
  22. 제19항에 있어서,
    상기 나노컴포지트 유전막은, 25Å∼200Å 두께인 것을 특징으로 하는 캐패 시터.
  23. 제19항 내지 제22항 중 어느 한 항에 있어서,
    상기 유전막은,
    ZrO2, La2O3 또는 Ta2O5 중에서 선택되는 것을 특징으로 하는 캐패시터.
  24. 제23항에 있어서,
    상기 하부전극과 상부전극은,
    인 또는 비소가 도핑된 폴리실리콘막인 것을 특징으로 하는 캐패시터.
  25. 제24항에 있어서,
    상기 하부전극과 나노컴포지트 유전막 사이에 형성된 실리콘질화막을 더 포함하는 캐패시터.
  26. 제23항에 있어서,
    상기 하부전극과 상부전극은,
    TiN, Ru, RuO2, Pt, Ir 또는 IrO2 중에서 선택되는 것을 특징으로 하는 캐패시터.
  27. 하부전극을 형성하는 단계;
    상기 하부전극 상에 원자층증착법을 이용하여 HfO2과 적어도 상기 HfO2의 유전율과 동일한 유전율을 갖는 유전막이 나노컴포지트 형태로 혼합된 나노컴포지트 유전막을 증착하는 단계;
    상기 나노컴포지트 유전막의 치밀화를 위한 어닐링 단계; 및
    상기 어닐링된 나노컴포지트 유전막 상에 상부전극을 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  28. 제27항에 있어서,
    상기 나노컴포지트 유전막을 증착하는 단계는,
    원자층증착법을 이용하여 상기 HfO2를 증착하기 위한 [HfO2 증착사이클]과 상기 유전막을 증착하기 위한 [유전막 증착사이클]을 각각 y회 및 z회 반복진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  29. 제28항에 있어서,
    상기 [HfO2 증착사이클]은,
    Hf 소스를 흡착시키는 단계;
    상기 Hf 소스 중에서 미반응 Hf 소스를 제거하기 위한 퍼지 단계;
    산화제를 공급하여 상기 흡착된 Hf 소스와의 반응을 유도하여 HfO2를 증착하는 단계; 및
    미반응 산화제 및 반응부산물을 제거하기 위한 퍼지 단계
    를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  30. 제29항에 있어서,
    상기 [HfO2 증착사이클]은,
    0.1torr∼10torr의 압력과 100℃∼450℃의 기판 온도로 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  31. 제29항에 있어서,
    상기 Hf 소스를 흡착시키는 단계는,
    HfCl4, Hf(NO3)4, Hf(NCH2C2H5)4 또는 Hf(OC2H5)4 중에서 선택되는 Hf 소스를 기화기에서 기화시킨후 0.1torr∼10torr의 압력과 100℃∼450℃의 기판온도를 유지하는 챔버 내부로 0.1초∼3초간 플로우시키는 것을 특징으로 하는 캐패시터의 제조 방법.
  32. 제29항에 있어서,
    상기 산화제의 공급은,
    O3 또는 H2O 증기를 0.1초∼5초간 플로우시키는 것을 특징으로 하는 캐패시터의 제조 방법.
  33. 제29항에 있어서,
    상기 퍼지 단계는,
    질소 또는 비활성 가스를 이용하여 0.1초∼3초간 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  34. 제28항에 있어서,
    상기 [유전막 증착사이클]에 의해 증착되는 유전막은,
    ZrO2, La2O3 또는 Ta2O5 중에서 선택되는 것을 특징으로 하는 캐패시터의 제조 방법.
  35. 제34항에 있어서,
    상기 [유전막 증착사이클]에 의해 증착되는 ZrO2를 위한 Zr 소스는,
    TEMAZ[Zr{N(CH3)(C2H5)}4] 또는 TDEAZ[Zr{N(C2H5)2}4]를 사용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  36. 제34항에 있어서,
    상기 [유전막 증착사이클]에 의해 증착되는 La2O3를 위한 La 소스는,
    La(tmhd)3, La(iPrCp)3, La(tmhd)3:tetraglyme, La(tmhd)3:tetraen 또는 La(tmhd)3:diglyme 중에서 선택되는 것을 특징으로 하는 캐패시터의 제조 방법.
  37. 제34항에 있어서,
    상기 [유전막 증착사이클]에 의해 증착되는 Ta2O5를 위한 Ta 소스는,
    Ta 펜톡사이드를 사용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  38. 제28에 있어서,
    상기 y와 z의 비율은 1:10∼10:1인 것을 특징으로 하는 캐패시터의 제조 방법.
  39. 제27항 내지 제38항 중 어느 한 항에 있어서,
    상기 나노컴포지트 유전막의 두께가 25Å∼200Å 두께가 되도록 상기 HfO2와 상기 유전막은 각각 증착사이클당 1Å∼5Å 두께로 여러번 증착되어 나노컴포지트 형태로 혼합되는 것을 특징으로 하는 캐패시터의 제조 방법.
  40. 제27항에 있어서,
    상기 어닐링 단계는,
    300℃∼500℃ 온도에서 30초∼120초동안 열처리하는 것을 특징으로 하는 캐패시터의 유전막 제조 방법.
  41. 제27항에 있어서,
    상기 하부전극은,
    인 또는 비소가 도핑된 폴리실리콘막으로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  42. 제41항에 있어서,
    상기 하부전극과 나노컴포지트 유전막 사이에 실리콘질화막을 형성하는 단계를 더 포함하는 캐패시터의 제조 방법.
  43. 제42항에 있어서,
    상기 실리콘질화막은,
    상기 하부전극의 표면을 NH3 분위기에서 800℃∼1000℃ 온도로 10초∼120초동안 RTP를 진행하여 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020050036529A 2005-04-30 2005-04-30 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법 KR100716652B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050036529A KR100716652B1 (ko) 2005-04-30 2005-04-30 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
TW094146965A TWI285942B (en) 2005-04-30 2005-12-28 Capacitor with nano-composite dielectric structure and method for fabricating the same
DE102005062964A DE102005062964A1 (de) 2005-04-30 2005-12-28 Kondensator mit dielektrischer Nanokompositstruktur und Verfahren zur Herstellung desselben
CNB2005100975303A CN100481461C (zh) 2005-04-30 2005-12-30 具有纳米复合电介质结构的电容器及其制造方法
JP2006000062A JP2006310754A (ja) 2005-04-30 2006-01-04 ナノ複合体の誘電膜、その誘電膜を有するキャパシタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036529A KR100716652B1 (ko) 2005-04-30 2005-04-30 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060113249A true KR20060113249A (ko) 2006-11-02
KR100716652B1 KR100716652B1 (ko) 2007-05-09

Family

ID=37085185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036529A KR100716652B1 (ko) 2005-04-30 2005-04-30 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법

Country Status (5)

Country Link
JP (1) JP2006310754A (ko)
KR (1) KR100716652B1 (ko)
CN (1) CN100481461C (ko)
DE (1) DE102005062964A1 (ko)
TW (1) TWI285942B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939872B2 (en) 2007-04-17 2011-05-10 Samsung Electronics Co., Ltd. Multi-dielectric films for semiconductor devices and methods of fabricating multi-dielectric films
KR20160038631A (ko) * 2014-09-30 2016-04-07 서울대학교산학협력단 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
FI122009B (fi) * 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi
KR20100072021A (ko) * 2007-09-14 2010-06-29 시그마-알드리치컴퍼니 하프늄과 지르코늄계 전구체를 이용한 원자층 증착에 의한 박막의 제조 방법
JP5221089B2 (ja) * 2007-09-19 2013-06-26 東京エレクトロン株式会社 成膜方法、成膜装置および記憶媒体
KR101451716B1 (ko) 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US7820506B2 (en) * 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
JP5693348B2 (ja) * 2010-05-28 2015-04-01 東京エレクトロン株式会社 成膜方法および成膜装置
JP5675458B2 (ja) 2011-03-25 2015-02-25 東京エレクトロン株式会社 成膜方法、成膜装置および記憶媒体
US8760845B2 (en) * 2012-02-10 2014-06-24 Nanya Technology Corp. Capacitor dielectric comprising silicon-doped zirconium oxide and capacitor using the same
WO2013150920A1 (ja) * 2012-04-05 2013-10-10 東京エレクトロン株式会社 半導体デバイスの製造方法及び基板処理システム
JP6017361B2 (ja) 2013-03-29 2016-10-26 東京エレクトロン株式会社 成膜方法および成膜装置
CN110098065A (zh) * 2019-04-28 2019-08-06 复旦大学 一种双硅片基固态超级电容及其制备方法
WO2022038450A1 (ja) * 2020-08-19 2022-02-24 株式会社半導体エネルギー研究所 金属酸化物の製造方法
TW202210653A (zh) * 2020-09-07 2022-03-16 日商半導體能源研究所股份有限公司 金屬氧化物膜、半導體裝置以及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420279B1 (en) * 2001-06-28 2002-07-16 Sharp Laboratories Of America, Inc. Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
US6875678B2 (en) * 2002-09-10 2005-04-05 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers in integrated circuit devices
KR100555543B1 (ko) * 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR20050002027A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 이중 유전막을 구비하는 캐패시터 및 그 제조 방법
KR20050029427A (ko) * 2003-09-22 2005-03-28 삼성전자주식회사 확산 방지막을 갖는 반도체 커패시터의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939872B2 (en) 2007-04-17 2011-05-10 Samsung Electronics Co., Ltd. Multi-dielectric films for semiconductor devices and methods of fabricating multi-dielectric films
KR20160038631A (ko) * 2014-09-30 2016-04-07 서울대학교산학협력단 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기

Also Published As

Publication number Publication date
DE102005062964A1 (de) 2006-11-02
CN1855500A (zh) 2006-11-01
CN100481461C (zh) 2009-04-22
JP2006310754A (ja) 2006-11-09
TW200638514A (en) 2006-11-01
KR100716652B1 (ko) 2007-05-09
TWI285942B (en) 2007-08-21

Similar Documents

Publication Publication Date Title
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100717813B1 (ko) 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
KR100728962B1 (ko) 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
KR100546324B1 (ko) Ａｌｄ에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100780650B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR100753037B1 (ko) 캐패시터 및 캐패시터 제조 방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20050067577A (ko) 혼합유전막의 제조 방법
KR100971430B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR20090045678A (ko) 니오븀산화막과 알루미늄산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR20070068631A (ko) 캐패시터 제조 방법
KR100604665B1 (ko) 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법
KR20080102625A (ko) 캐패시터 및 그의 제조방법
KR20070087324A (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee