KR101632496B1 - 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기 - Google Patents

에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기 Download PDF

Info

Publication number
KR101632496B1
KR101632496B1 KR1020140131992A KR20140131992A KR101632496B1 KR 101632496 B1 KR101632496 B1 KR 101632496B1 KR 1020140131992 A KR1020140131992 A KR 1020140131992A KR 20140131992 A KR20140131992 A KR 20140131992A KR 101632496 B1 KR101632496 B1 KR 101632496B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric layer
capacitor
phase
energy storage
Prior art date
Application number
KR1020140131992A
Other languages
English (en)
Other versions
KR20160038631A (ko
Inventor
황철성
박민혁
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020140131992A priority Critical patent/KR101632496B1/ko
Publication of KR20160038631A publication Critical patent/KR20160038631A/ko
Application granted granted Critical
Publication of KR101632496B1 publication Critical patent/KR101632496B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반강유전체를 이용한 세라믹 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기에 관한 것이다. 본 발명의 일 실시예에 따르면, Hf1-xMxO2 이고, 0.01 x ≤ 0.99 의 화학식으로 이루어진 반강유전체 세라믹 커패시터가 제공된다. 상기 M은 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및 가돌리늄(Gd) 중 어느 하나 또는 2 이상 화합물을 포함하며, 상기 세라믹 커패시터는 적어도 일부가 유전층과 중첩되는 하부 전극 및 상부 전극을 포함한다.

Description

에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기{Energy storage capacitor, method of fabricating the same, and power electronics having the same}
본 발명은 전기 에너지를 저장하기 위한 물질 및 제조 방법에 관한 것으로서, 더욱 상세하게는, 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기에 관한 것이다.
전력 전자 기술은 전력의 분배, 교통, 우주선, 의료 기기, 및 무기에 이르기까지 다양하게 적용이 가능하기 때문에 중요성이 매우 강조되고 있다. 최근에는 AC-DC 컨버터, 변압기 및 파형 변환기를 위해 솔리드 스테이트 스위칭(solid state switching) 기술이 사용되고 있다. 이러한 전력 전자 기기들은 컴퓨터 프로그램으로 작동될 수 있으며, 필요에 따라 전력 유형을 빠르게 변경하는데 사용될 수 있다. 예를 들면, 선박, 잠수함, 항공기, 또는 하이브리드 자동차와 같은 대형 교통 시스템에 있어서, 드라이브 샤프트와 같은 직접적인 기계적 연결 시스템이 전자식 운전 시스템으로 대체되고 있기 때문에, 기계적 연결 시스템에서도 전력 전자 기기가 사용되고 있다. 이 경우, 전력 전자 기기는 매우 높은 효율성과 신뢰성을 가질 것이 요구된다. 또한, 이와 같은 전력 전자 기기는 소형화 되고 있으며, 더 큰 용량과 빠른 방전 속도를 가진 전력 전자 기기가 요구되고 있다.
전술한 고성능 전력 전자 기기를 제공하기 위해, 전력 전자 기기의 주요 부품인 커패시터의 성능의 개선되어야 한다. 상기 고성능의 커패시터를 제공하기 위해, 탄소물질(Diamond like carbon, DLC), 알루미늄 산화질소(aluminum oxynitride, AlON)와 같은 박막 유전체를 이용한 커패시터, 또는 탄소나노튜브(carbon nano tubes, CNTs)를 이용한 슈퍼 커패시터가 개발되고 있다. 이러한 기술들은 높은 정전용량으로 인해, 고주파 전력 운용과 펄스 전력과 같은 고성능 전력 전자 기기에 적용하는 것에 적합하다.
그러나, 이들 커패시터들은 동작 안정성과 제조의 용이성 측면에서 제한이 있다. 탄소물질 또는 알루미늄 산화질소를 이용하는 박막 커패시터는, 높은 에너지 밀도를 갖지만 작동 온도 범위가 좁고, 출력이 낮아서 높은 출력을 필요로 하는 에너지 저장기기에는 적용하기 어렵다. 또한, 탄소나노튜브를 이용하는 슈퍼 커패시터는 방전 속도가 느리고 최대인가전압이 낮고, 작동 온도 범위가 좁으며 수명이 짧은 한계가 있다.
높은 에너지 밀도를 가지면서, 온도 및 전압에 대한 동작 안정성이 높은 커패시터를 개발하기 위해서 기존 많은 방법들이 제안되었으나, 상업적으로 가장 가능성이 있는 방법은 자발적인 전기 편극(또는 분극, polarization)을 가지고 전기장에 의해 전기 편극이 변하는 특성으로 인해 높은 유전율을 갖는 강유전체를 에너지 저장물질로 사용하는 것이다. 강유전체 커패시터의 유전체로는, 대표적으로, 높은 절연파괴강도(breakdown strength)와 분극 특성이 높은 폴리비닐리덴플로라이드(polyvinylidenefluoride, PVDF, 이하 PVDF라 명명함)와 같은 고분자 계열의 물질이 사용된다. 상기 PVDF는 약 8 MV 의 전기장을 인가하는 조건에서 약 20 J·cm-3의 에너지 저장 밀도를 갖는다. 하지만, 강유전체의 특성인 잔류 분극(remanent polarization)으로 인해 저장 가능한 전체 에너지의 40 %만 사용할 수 있다는 한계가 있다. 또한, 상기 PVDF는 약 102 내지 104 nm 의 두께를 갖기 때문에 초박막 커패시터를 만들기에는 적합하지 않다.
본 발명이 해결하고자 하는 기술적 과제는, 에너지 저장 밀도가 크고, 온도 안정성 및 전압 안정성이 우수하며, 친환경적인 커패시터를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 기술적 과제는 전술한 이점을 갖는 커패시터의 제조 방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 기술적 과제는 전술한 이점을 갖는 커패시터를 이용하여, 정전용량이 높고 방전 및 충전 속도가 빠르고 동작 안정성이 우수한 전력 전자 기기를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 세라믹 커패시터는, 서로 적어도 일부가 대향하는 제 1 전극과 제 2 전극 사이에 하기 화학식 1로 표시되는 반강유전체 화합물을 포함하며, 상기 화합물로 형성된 유전층을 포함할 수 있다.
[화학식 1]
Hf1-xMxO2 이고, 0.01 ≤ x ≤ 0.99이고,
상기 M은 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및 가돌리늄(Gd) 중 어느 하나 또는 2 이상일 수 있다. 상기 반강유전체 화합물은 t-상(phase)의 P42/nmc 스페이스 그룹(space group)을 포함하는 것을 특징으로 할 수 있다.
또한, 바람직하게는 상기 M 은 지르코늄(Zr) 이고, 상기 x는 0.6 ≤ x ≤ 0.9이다. 더 바람직하게는 상기 x는 0.6 < x ≤ 0.8일 수 있으며, 더욱 더 바람직하게는 상기 x는 0.7일 수 있다. 상기 유전층의 두께는 7.0 nm 내지 34.0 nm 범위 내일 수 있다. 바람직하게는, 상기 유전층의 두께는 7.7 nm 이상 19.0 nm 미만일 수 있고, 더 바람직하게는, 상기 유전층의 두께는 12.0 nm 내지 12.8 nm 범위 내 일 수 있다.
상기 세라믹 커패시터는 핀(fin) 구조, 컵(cup) 구조, 기둥(pillar) 구조, 실린더(cylinder) 구조, 다공성 구조, 또는 이들의 조합된 형태일 수 있다. 또한, 단일 소자 또는 기판 내에 미세 패턴화하여 집적화될 수 있다.
상기 제 1 전극 또는 상기 제 2 전극은 백금(Pt), 텅스텐(W), 금(Au), 파라듐(Pd), 로듐(Rh) 이리듐(Ir), 루테늄(Ru), 탄탈륨(Ta), 몰리브데늄(Mo), 크롬(Cr), 바나듐(V), 티타늄(Ti), 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni), 망간(Mn), 주석(Sn) 또는 이의 합금, 질화물, 산화물이거나, 그라파이트(graphite), 탄소나노튜브 및 풀러린(fullerene) 중 어느 하나 또는 2 이상일 수 있다.
상기 제 1 전극 또는 상기 제 2 전극은 핀(fin) 구조, 컵(cup) 구조, 기둥(pillar) 구조, 실린더(cylinder) 구조, 다공성 구조와 같은 입체 구조, 또는 이들의 조합된 형태일 수 있다. 일부 실시예에서 상기 제 1 전극 또는 상기 제 2 전극은 각각 금속 장벽층을 더 포함할 수 있다. 상기 금속 장벽층은 질화 텅스텐(WN), 질화 티타늄(TiN), 크롬(Cr), 탄탈륨(Ta) 및 질화 탄탈륨(TaN) 중 어느 하나 또는 2 이상의 화합물을 포함할 수 있다.
상기 다른 기술적 과제를 해결하기 위한 세라믹 커패시터의 제조 방법은, 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 하프늄(Hf) 전구체 및 금속 또는 준금속(M) 전구체 조성물을 이용하여, 하기 화학식 1으로 표시되는 화합물로 유전층을 형성하는 단계; 상기 화합물 상에 제 2 전극을 형성하는 단계; 및 상기 화합물을 포함하는 결과물에 대하여 열처리 단계를 포함할 수 있다.
[화학식 1]
Hf1-xMxO2 이고,
0.01 ≤ x ≤ 0.99이며,
상기 금속 또는 준금속(M)은 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및 가돌리늄(Gd) 중 어느 하나 또는 2 이상일 수 있다. 상기 반강유전체 화합물은 t-상(phase)의 P42/nmc 스페이스 그룹(space group)을 포함하는 것을 특징으로 할 수 있다.
상기 또 다른 기술적 과제를 해결하기 위한 전력 전자 기기는, 서로 적어도 일부가 대향하는 제 1 전극과 제 2 전극 사이에 하기 화학식 1로 표시되는 반강유전체 화합물을 포함하며, 상기 화합물로 형성된 유전층을 포함하는 세라믹 커패시터를 포함할 수 있다.
[화학식 1]
Hf1-xMxO2 이고,
0.01 ≤ x ≤ 0.99이며,
상기 금속 또는 준금속(M)은 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및 가돌리늄(Gd) 중 어느 하나 또는 2 이상일 수 있다.
상기 세라믹 커패시터는 모바일 시스템, 군사 무기 시스템, 전력 수송 및 변환 시스템, 운송 및 교통 시스템, 의료 시스템, 우주 항공 시스템 중 어느 하나 또는 2 이상으로 이루어진 시스템에 적용될 수 있다.
본 발명의 일 실시예에 따르면, 하프늄 산화물에 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및 가돌리늄(Gd) 중 어느 하나 또는 2이상의 원소가 도핑되어 제공된 반강유전체 화합물을 유전층으로 사용함으로써, 잔류 분극에 의한 에너지 손실이 감소되어 에너지 저장 밀도가 크고 온도 안정성 및 전압 안정성이 우수한 커패시터가 제공되며, 납(Pb)과 같은 유해 중금속의 사용을 배제하여 친환경적이면서도, 우수한 안정성과 용이한 제조 방법이 제공될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 반강유전제 화합물을 사용한 커패시터를 적용함으로써, 높은 정전용량, 빠른 충방전속도 및 동작 안정성을 갖는 에너지 저장 소자가 제공될 수 있다.
도 1a은 본 발명의 선형 상유전체에서의 전기장-분극 그래프이다.
도 1b은 본 발명의 강유전체에서의 전기장-분극 그래프이다.
도 1c은 본 발명의 반강유전체에서의 전기장-분극 그래프이다.
도 2는 본 발명의 일 실시예에 따른 세라믹 커패시터의 구조를 도시하는 사시도이다.
도 3은 본 발명의 일 실시예에 따른 세라믹 커패시터의 제조 방법에 대한 흐름도이다.
도 4a는 본 발명의 일 실시예에 따른 HZO 박막의 조성비에 따른 GIXRD(glancing incidence X-ray diffraction) 그래프이다.
도 4b는 본 발명의 일 실시예에 따른 HZO 박막의 각각의 조성에 따른 전기장-분극 그래프이다.
도 4c는 본 발명의 일 실시예에 따른 HZO 박막의 각각의 조성에 대한 전기장-에너지 밀도 그래프이다.
도 5a는 본 발명의 일 실시예에 따른 HZO 박막의 두께에 따른 GIXRD(glancing incidence X-ray diffraction) 그래프이다.
도 5b는 본 발명의 일 실시예에 따른 HZO 커패시터의 두께에 따른 전기장-분극 그래프이다.
도 5c는 본 발명의 일 실시예에 따른 HZO 커패시터의 각각의 두께에 대한 전기장-에너지 밀도 그래프이다.
도 5d는 상기 HZO 커패시터의 각각의 두게에 대한 전기장-유전상수 그래프이다.
도 6a는 본 발명의 실시예에 따른 HZO 커패시터에 대하여 25 ℃ 내지 175 ℃ 온도 범위에서 측정한 전기장-분극 특성 그래프이다.
도 6b는 본 발명의 실시예에 따른 HZO 커패시터에 대하여 온도에 따른 에너지 저장 밀도 그래프이다.
도 7a는 본 발명의 일 실시예에 따른 HZO 커패시터에 대하여 전기적 스위칭 사이클을 증가에 따른 전기장-분극 특성 그래프이다.
도 7b는 본 발명의 일 실시예에 따른 HZO 커패시터에 대하여 전기적 스위칭 사이클을 증가에 따른 에너지 밀도 및 에너지 효율 특성 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.  오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는" 는 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다.  본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.  또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다.  이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다.  따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
본 명세서에서 다른 층 "상에(on)" 형성된 층에 대한 언급은 상기 다른 층의 바로 위에 형성된 층을 지칭하거나, 상기 다른 층 상에 형성된 중간 층 또는 중간 층들 상에 형성된 층을 지칭할 수도 있다. 또한, 당해 기술 분야에서 숙련된 자들에게 있어서, 다른 형상에 "인접하여(adjacent)" 배치된 구조 또는 형상은 상기 인접하는 형상에 중첩되거나 하부에 배치되는 부분을 가질 수도 있다.
본 명세서에서, "아래로(below)", "위로(above)", "상부의(upper)","하부의(lower)", "수평의(horizontal)" 또는 "수직의(vertical)"와 같은 상대적 용어들은, 도면들 상에 도시된 바와 같이, 일 구성 부재, 층 또는 영역들이 다른 구성 부재, 층 또는 영역과 갖는 관계를 기술하기 위하여 사용될 수 있다. 이들 용어들은 도면들에 표시된 방향뿐만 아니라 소자의 다른 방향들도 포괄하는 것임을 이해하여야 한다.
이하에서, 본 발명의 실시예들은 본 발명의 이상적인 실시예들 및 중간 구조들을 개략적으로 도시하는 단면도들을 참조하여 설명될 것이다. 이들 도면들에 있어서, 예를 들면, 부재들의 크기와 형상은 설명의 편의와 명확성을 위하여 과장될 수 있으며, 실제 구현시, 도시된 형상의 변형들이 예상될 수 있다.
따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 된다. 또한, 도면에서 참조 부호가 동일한 부재들은 도면 전체에 걸쳐 동일한 부재이다.
도 1a는 에너지 저장용 유전체 중 선형 상유전체의 전기장 변화에 따른 분극의 변화를 도시하는 그래프이고, 도 1b는 강유전체의 전기장 변화에 따른 분극의 변화를 도시하는 그래프이며, 도 1c는 반강유전체의 전기장 변화에 따른 분극의 변화를 도시하는 그래프이다.
도 1a를 참조하면, 선형 상유전체에 저장되는 에너지는 직선의 기울기에 해당하는 유전 상수와 그래프의 x축에 해당하는 유전체의 절연파괴강도(Breakdown strength)에 의해 결정되며, 삼각형의 면적(11a)과 같이 표현될 수 있다. 선형 상유전체의 분극 값은 일반적으로 약 0.1 μC/cm2 내지 1 μC/cm2 일 수 있다.
도 1b를 참조하면, 강유전체는 외부에서 인가되는 전기장 없이 자발 분극을 가지며, 인가하는 전기장에 의해 분극의 크기와 방향이 바뀌는 특성을 가지고 있다. 강유전체는 전기장에 의해 분극이 변하는 특성으로 인해 높은 유전율을 가지며, 저장되는 에너지는 전기장-분극 곡선과 분극 축 사이에 의해 정해지는 면적(11b)이다. 강유전체는 전기장-분극 특성에 대해 이력현상(hysteresis)을 갖기 때문에, 에너지 손실이 크며, 저장할 수 있는 에너지가 적다.
도 1c를 참조하면, 반강유전체는 작은 전기장에서는 자발 분극을 가지지 않으나, 일정 이상의 전기장에서는 자발 분극이 유기되므로 2중 자기이력 곡선이 그려지는 특성을 갖고 있다. 상기 반강유전체는 선형 상유전체에 비하여 더 큰 분극을 갖기 때문에 더 많은 에너지를 저장할 수 있으며, 강유전체에 비해서도 이력현상이 적기 때문에, 이로 인한 에너지 손실이 적다. 또한, 상기 반강유전체에서 저장되는 에너지는 전기장-분극 그래프에서 분극축과의 면적(11c)과 같으며, 선형 상유전체 및 강유전체보다 더 많은 에너지를 저장할 수 있다.
본 발명의 실시예들에 따르면, 하프늄 산화물 기반의 반강유전체를 형성하고, 이의 조성비 및 두께 제어를 통해 잔류 분극에 의한 에너지 손실을 줄이고, 분극 특성을 향상시킨 유전층이 제공될 수 있다. 하기 실시예들은 상기 하프늄 산화물 기반의 반강유전체를 유전층으로 사용하고, 에너지 밀도, 온도 안정성, 전기장 안정성 및 신뢰성을 상기 반강유전체의 조성 및 두께를 통해 개선한 세라믹 커패시터에 관한 것이다.
도 2는 본 발명의 일 실시예에 따른 세라믹 커패시터의 단면도이며, 도 3은 본 발명의 일 실시예에 따른 세라믹 커패시터의 제조 방법을 도시하는 순서도이다.
도 2 및 도 3을 참조하면, 기판(20) 상에 세라믹 커패시터(200)가 형성된다. 세라믹 커패시터(200)는 대향하는 제 1 전극(21)과 제 2 전극(25) 사이에 유전층(23)을 포함한다. 도 2에서와 같이 세라믹 커패시터(200)가 기판(20) 상에 수직 적층된 구조를 갖는 경우, 제 1 전극(21)은, 예를 들면, 하부 전극이고, 제 2 전극(25)은, 예를 들면, 상부 전극일 수 있다.
일 실시예에서, 기판(20)은 통상의 반도체 소자 제조 공정이 가능한 평판 형태의 Si 또는 Ge와 같은 Ⅳ족 반도체, SiGe와 같은 혼합 반도체, GaAs 및 GaN과 같은 Ⅲ-Ⅴ족 화합물 반도체, CdS와 같은 Ⅱ-Ⅵ족 반도체 재료로 형성될 수 있다. 또는, 단일 칩 시스템(System on a chip: SOC) 또는 3차원 반도체 소자의 제조를 위해 기판(20)은 세라믹 커패시터(200)가 형성될 영역에 실리콘 산화물과 같은 절연층 또는 패시베이션층이 형성된 하부 구조를 갖는 집적 회로층일 수도 있다. 또한 상기 세라믹 커패시터가 형성되는 기판(20)은 핀(fin) 구조, 컵(cup) 구조, 기둥(pillar) 구조, 실린더(cylinder) 구조, 다공성 구조와 같은 입체 구조, 또는 이들의 조합된 형태를 가질 수 있다.
일 실시예에서, 기판(20) 상에 세라믹 커패시터(200)를 형성하기 전에, 기판(20) 표면의 불순물을 제거하거나, 불순물의 확산 또는 부착 특성을 개선하기 위한 적절한 표면 처리가 수행될 수 있다. 예를 들면, 기판(20)의 표면에 대하여 플라즈마 처리, 과산화수소수, 에탄올 및 아세톤과 같은 약액, 또는 탈이온화수를 이용한 세정 공정을 통하여 불순물이 제거될 수 있다. 또한, 기판(20)과 세라믹 커패시터(200) 사이에서 발생하는 불순물의 확산이나 부착 특성을 개선하기 위하여, 기판(20) 상에 실리콘 산화막, 금속 산화막 또는 금속 질화막과 같은 부가층(미도시)의 형성 공정이 더 수행될 수도 있다.
기판(20) 상에 제 1 전극(21)이 형성될 수 있다(S10). 제 1 전극(21)은 기판(20)상에 도전성 물질로 형성될 수 있으며, 상부의 유전층(23)이 외부와 연결되어 전기장을 인가 받을 수 있는 역할을 한다. 또한, 제 1 전극(21)에 연장되는 전극이 더 형성되어(미도시) 외부에서 장치 또는 전원과 용이하게 연결되도록 구성될 수 있다.
상기 도전성 물질은 도전체이며, 백금(Pt), 텅스텐(W), 금(Au), 파라듐(Pd), 로듐(Rh) 이리듐(Ir), 루테늄(Ru), 탄탈륨(Ta), 몰리브데늄(Mo), 크롬(Cr), 바나듐(V), 티타늄(Ti), 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni), 망간(Mn), 주석(Sn) 또는 이의 합금, 질화물 또는 산화물을 포함할 수 있다. 그러나, 제 1 전극(21) 물질은 전술한 금속 도전체에 한정되는 것은 아니다. 예를 들면, 실리콘(Si), 실리콘 화합물, 활성탄(activated carbon), 그라파이트(graphite), 탄소나노튜브(carbon nano tube) 및 풀러린(fullerene) 중 어느 하나 또는 2 이상으로 형성될 수 있다.
제 1 전극(21)의 구조는 평판 캐패시터를 형성하기 위한 면상 구조, 전극 표면적을 증가시키기 위한 핀(fin) 구조, 컵(cup) 구조, 기둥(pillar) 구조, 실린더(cylinder) 구조와 같은 입체 구조, 또는 이들의 조합된 형태를 가질 수 있다. 다른 실시예에서, 활성탄(activated carbon), 그라파이트(graphite), 탄소나노튜브(carbon nano tube) 및 풀러린(fullerene)을 포함한 탄소계 복합체를 기판으로형성할 경우, 제 1 전극(21)은 상기 기판의 표면 형상(mopology)을 따라 다중 그물망과 같은 다공성 형태로 형성될 수 있다.
제 1 전극(21)은 화학기상증착법(low pressure chemical vapor deposition; LPCVD), 플라즈마강화 화학기상증착법과 같은 화학기상 증착법, 레이저 융발법(laser ablation) 또는 물리기상증착법에 의해서 형성될 수도 있다. 그러나 이는 예시적이며, 본 발명이 이에 한정되는 것은 아니다. 또한, 제 1 전극(21)을 위해 형성된 도전성 물질의 층에 대해 패터닝 공정을 수행하여 기판(20)의 일부 상에만 제 1 전극(21)이 제공될 수도 있다.
일부 실시예에서, 제 1 전극(21)은 유전층(23)과의 계면에 금속 장벽층(barrier metal, 22)을 포함할 수 있다. 금속 장벽층(22)은 상기 제 1 전극(21)과 상기 유전층(23) 사이에서 구성 원소의 확산으로 인한 각층의 오염을 막거나, 접착력을 향상시키거나, 에너지 밴드의 장벽을 조절하기 위한 얇은 막으로서, 텅스텐 질화물(WN), 티타늄 질화물(TiN), 크롬(Cr), 탄탈륨(Ta) 및 탄탈륨 질화물(TaN) 중 어느 하나 또는 2 이상의 화합물로 형성될 수 있다. 상기 오염의 현상으로는 불순물의 확산으로 인한 금속의 산화, 유전층의 결정 형태 변경, 상기 제 1 전극과 상기 유전층 사이의 낮은 에너지 장벽으로 발생하는 전하의 이동, 및 상기 제 1 전극과 상기 유전층의 접촉 불량 중 어느 하나 또는 2 이상의 현상을 포함할 수 있다. 금속 장벽층(22)의 형성은 전술한 제 1 전극(21)의 형성 방법으로 형성할 수 있다.
제 1 전극(21) 상에 유전층(23)이 형성된다(S20). 유전층(23)은 제 1 전극(21) 상에 적어도 일부가 중첩되어 형성되며, 반강유전체를 이용하여 전기 에너지를 저장한다. 상기 반강유전체는 하기 화학식 1로 표시되는 화합물을 포함하며,
[화학식 1]
Hf1-xMxO2
상기 M은 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및 가돌리늄(Gd) 중 어느 하나 또는 2 이상의 조합으로부터 선택될 수 있고, 바람직하게는, 상기 M은 지르코늄(Zr)일 수 있다. 상기 x는 HfO2의 안정상인 단사정계에서 벗어나 상기 Hf1-xMxO2이 정방정계 또는 등축정계 상으로 안정화되도록 조절될 수 있다. Hf1-xMxO2 화합물은 HfO2 박막을 기본 구조로 하여 불순물(dopant)인 금속 또는 준금속(M)이 도핑된 화합물로서, 하프늄(Hf)과 금속 또는 준금속(M)의 조성비 x를 조절함으로써, Hf1-xMxO2가 반강유전성을 갖도록 할 수 있다.
상기 화합물을 포함하는 상기 유전층은 저압화학기상증착법(low pressure chemical vapor deposition; LPCVD), 플라즈마강화 화학기상증착법, 레이저 융착법(laser ablation) 또는 스퍼터링법과 같은 기상 증착법 또는 솔겔법(solgel)과 같은 액상법에 의해서 형성될 수도 있다. 그러나 이는 예시적이며, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 상기 유전층을 형성하는 단계(S20)는 원자층 증착 공정에 의해 수행될 수 있다. 상기 원자층 증착 공정은 하프늄(Hf) 전구체와 금속 또는 준금속(M) 전구체의 사이클링을 횟수를 변경하여 상기 화합물인 유전층의 조성비를 조절할 수 있다.
유전층(23) 상에 제 2 전극이 형성된다(S30). 제 2 전극(25)은 유전층(23)과 적어도 일부가 중첩되도록 유전층(23) 상에 형성되는 도전성 물질을 포함하며, 하지의 유전층(23)이 외부와 연결되어 전기장을 인가 받을 수 있는 역할을 한다. 또한, 제 2 전극(25)에 연장되는 전극이 더 형성되어(미도시) 외부에서 장치 또는 전원과 용이하게 연결되도록 구성될 수 있다.
상기 전도성 물질은 도전체이며, 백금(Pt), 텅스텐(W), 금(Au), 파라듐(Pd), 로듐(Rh) 이리듐(Ir), 루테늄(Ru), 탄탈륨(Ta), 몰리브데늄(Mo), 크롬(Cr), 바나듐(V), 티타늄(Ti), 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni), 망간(Mn), 주석(Sn) 또는 이의 합금, 질화물 또는 산화물일 수 있다. 그러나, 제 2 전극(25) 물질은 전술한 금속 도전체에 한정되는 것은 아니다. 예를 들면, 제 2 전극(25)은 실리콘(Si), 실리콘 화합물, 활성탄(activated carbon), 그라파이트(graphite), 탄소나노튜브(carbon nano tube) 및 풀러린(fullerene) 중 어느 하나 또는 2 이상으로 형성될 수 있다.
제 2 전극(25)의 형태는 하부의 유전층의 표면(mopology)를 따라 형성될 수 있으며, 평판 캐패시터 구조를 형성하기 위한 면상 구조, 전극 표면적을 증가시키기 위한 핀(fin) 구조, 컵(cup) 구조, 기둥(pillar) 구조, 실린더(cylinder) 구조와 같은 입체 구조, 또는 이들의 조합된 형태를 가질 수 있다.
제 2 전극(25)를 형성하는 단계(S30)는 화학기상증착법(low pressure chemical vapor deposition; LPCVD), 플라즈마강화 화학기상증착법과 같은 화학기상 증착법, 레이저 융발법(laser ablation) 또는 물리기상증착법에 의해서 달성될 수도 있다. 그러나 이는 예시적이며, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 패터닝 공정에 의해 유전층(23) 상에 일부만 제 2 전극(25)이 제공될 수 있다.
제 2 전극(25)은 유전층(23)과의 계면에 금속 장벽층(24)을 더 포함할 수 있다. 금속 장벽층(24)은 전술한 금속 장벽층(22)에 관하여 설명한 것과 같이 확산 방지막, 접착층 또는 에너지 밴드의 장벽의 조절층과 같은 역할을 하며, 텅스텐 질화물(WN), 티타늄 질화물(TiN), 크롬(Cr), 탄탈륨(Ta) 및 탄탈륨 질화물(TaN) 중 어느 하나 또는 2 이상의 화합물로 형성될 수 있다. 상기 오염의 현상으로는 불순물의 확산으로 인한 금속의 산화, 유전층의 결정 형태 변경, 제 2 전극(25)과 유전층(23) 사이의 낮은 에너지 장벽으로 발생하는 전하의 이동, 및 상기 제 2 전극과 상기 유전층의 접촉 불량 중 어느 하나 또는 2 이상의 현상을 포함할 수 있다. 금속 장벽층(24)의 형성은 전술한 제 2 전극(25)의 형성 방법으로 형성 가능하다.
커패시터(200) 형성 후 열처리가 수행될 수 있다(S40). 상기 열처리를 통하여, 유전층(23)의 화합물이 결정화되어, 유전층(23)은 반강유전성을 나타낼 수 있다. 상기 열처리는, 예를 들면, 상기 금속 또는 준금속(M)이 지르코늄(Zr)인 경우, 400 ℃ 내지 1,000 ℃의 온도 범위 내에서 수행될 수 있다. 또한, 상기 열처리는 10 초 내지 30초 범위 내에서 수행되는 급속 열처리일 수 있다. 400 ℃ 미만의 온도에서 열처리를 하게 되면 유전체가 결정화되지 않기 때문에 반강유전성을 나타내지 않는다. 또한, 1,000 ℃를 초과하는 온도에서는 커패시터의 누설전류의 증가로 인해 소자 특성이 열화될 수 있다. 또한, 10 초 미만의 열처리에서는, 유전층(23)의 결정화가 충분하지 못하여 반강유전성을 얻기 어렵고, 30 초 이상 열처리를 진행하게 될 경우에는 커패시터의 누설전류 증가로 인해 소자 특성이 열화된다.
일부 실시예에서, 상기 열처리는 환원성 또는 비활성 분위기에서 수행될 수 있다. 상기 환원성 분위기는 질소 또는 수소 가스를 사용하여 제공될 수 있으며, 상기 비활성 분위기는 아르곤, 네온, 또는 헬륨 가스를 사용하여 제공될 수도 있다. 상기 열처리는 상기 금속 또는 준금속의 종류에 따라서 열처리 시간, 온도 및/또는 분위기가 달라질 수 있으며, 상기 유전체가 t-상(phase)의 P42/nmc 스페이스 그룹(space group)에 속하는 결정질을 갖도록 하는 적합한 시간, 온도 및/또는 분위기가 선택될 수 있다.
본 발명의 실시예에 따른 세라믹 커패시터는 핀(fin) 구조, 컵(cup) 구조, 기둥(pillar) 구조, 실린더(cylinder) 구조, 다공성 구조와 같은 입체 구조, 또는 이들의 조합된 형태를 가질 수 있다. 또한, 상기 세라믹 커패시터는 전술한 바와 같이 기판 내에 형성되거나, 미세 패턴화하여 집적화될 수 있다. 다른 실시예에서, 세라믹 커패시터는 기판이 없는 구조일 수 있다. 예를 들면, 세라믹 커패시터는 2극 단자 커패시터와 같은 단일 소자로 형성될 수도 있다.
본 발명의 실시예에 따른 세라믹 커패시터는, 반강유전체 화합물인 HfxM1-xO2 화합물을 유전층으로 적용하여, 높은 에너지 저장량, 효율성 및 신뢰성을 필요로 하는 전력 전자 기기에 적용될 수 있다. 상기 전력 전자 기기는 소자는 모바일 시스템, 군사 무기 시스템, 전력 수송 및 변환 시스템, 운송 및 교통 시스템, 의료 시스템, 우주 항공 시스템 중 어느 하나 또는 2 이상으로 이루어진 시스템에 적용되는 것을 포함할 수 있다.
이하에서는, 본 발명의 실시예에 따른 상기 반강유전체 화합물의 조성 변화 및 두께 변화에 따른 특성과 관련하여, 다양한 분석 결과를 참조하여 최적 조건에서의 전기적 특성에 대하여 상술한다. 하기의 실험예는 예시적일 뿐 본 발명의 실시예가 이에 한정되어서는 아니 된다.
<실험예>
하기 각 샘플들의 유전층은 Hf1-xZrxO2 (이하에서는 HZO로 지칭함) 박막으로서, 하프늄 산화물에 상기 하프늄 산화물의 안정상인 단사정계에서 벗어나 정방정계 또는 등축정계 상을 안정화시킬 수 있는 원소들인 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및 가돌리늄(Gd)으로부터 선택된 지르코늄으로 도핑된 반강유전체 화합물이다. 상기 유전층을 적용하여 HZO 커패시터를 제조하였다. 상기 샘플들은 표면 상에 SiO2이 형성된 Si 기판 위에 50 nm의 TiN을 DC 스퍼터링을 통해 하부 전극을 형성하고, 280 ℃에서 원자층 증착 공정을 통해 상기 하부 전극 상에 유전층인 HZO 박막 유전층을 형성하여 제조되었다.
상기 HZO 박막의 원자층 증착 공정에서는, Hf[N(C2H5)CH3]4, Zr[N(C2H5)CH3]4 및 오존을 전구체로 사용하였으며, 상기 각 전구체 주입의 펄스 회수의 비를 조절하여 HZO 박막의 조성비를 조절하였다. 상부 전극은 전기적 특성 측정을 위해, DC 스퍼터링 공정으로 백금(Pt) 30 nm, 질화 티타늄(TiN) 5 nm 로 지름 300 ㎛ 의 구멍을 가진 마스크를 사용하여 HZO 박막 유전층 상에 증착하였다. 상부 전극 형성 후, 박막의 결정화를 위해 400 ℃ 내지 1,000 ℃ 범위 내인 500 ℃ 에서 30 초간 환원성 분위기, N2 분위기에서 급속 열처리하였다.
하기 표 1은 각 샘플들의 조성비, 박막 두께, 및 평가를 위한 상세 조건을 표시한다. 표 1에서, 샘플명 Ra 내지 Re는 상기 HZO 박막의 두께는 일정하고, 이의 조성비가 각각 다른 샘플들을 지칭하며, Ta 내지 Tf는 상기 HZO 박막의 조성비는 일정하고, 이의 두께가 각각 다른 샘플들을 지칭한다. 또한, 샘플명 Pa 내지 Pi는 상기 HZO 커패시터의 전기장변화에 따른 분극값을 측정할 때, 각각 측정 온도가 상이한 샘플들을 지칭하고, 샘플명 La 내지 Le는 상기 HZO 커패시터의 전기장 변화에 따른 분극값을 측정할 때, 전기적 스위칭 사이클 횟수가 상이한 샘플들을 지칭한다.
실험예 샘플명 Hf비율
(1-x)
Zr 비율
(x)
박막 두께
(nm)
측정 온도
(℃)
전기적 스위칭 사이클
비교예 1-1 Ra 0.0 1.0 9.2 25 1
비교예 1-2 Rb 0.1 0.9 9.2 25 1
비교예 1-3 Rc 0.2 0.8 9.2 25 1
실시예 1 Rd 0.3 0.7 9.2 25 1
비교예 1-4 Re 0.4 0.6 9.2 25 1
비교예 2-1 Ta 0.3 0.7 7.7 25 1
실시예 2 Tb 0.3 0.7 9.2 25 1
비교예 2-2 Tc 0.3 0.7 12.4 25 1
비교예 2-3 Td 0.3 0.7 19.0 25 1
비교예 2-4 Te 0.3 0.7 29.0 25 1
비교예 2-5 Tf 0.3 0.7 33.6 25 1
실시예 3 Pa 0.3 0.7 9.2 25 1
비교예 3-1 Pb 0.3 0.7 9.2 50 1
비교예 3-2 Pc 0.3 0.7 9.2 75 1
비교예 3-3 Pd 0.3 0.7 9.2 100 1
비교예 3-4 Pf 0.3 0.7 9.2 125 1
비교예 3-5 Pg 0.3 0.7 9.2 150 1
비교예 3-6 Ph 0.3 0.7 9.2 175 1
비교예 3-7 Pi 0.3 0.7 9.2 25 1
실시예 4 La 0.3 0.7 9.2 25 100
비교예 4-1 Lb 0.3 0.7 9.2 25 106
비교예 4-2 Lc 0.3 0.7 9.2 25 107
비교예 4-3 Ld 0.3 0.7 9.2 25 108
비교예 4-4 Le 0.3 0.7 9.2 25 109
도 4a는 상기 HZO 박막의 조성비에 따른 GIXRD(glancing incidence X-ray diffraction) 그래프이고, 도 4b는 상기 HZO 커패시터의 각각의 조성에 따른 전기장-분극 그래프이며, 도 4c는 상기 HZO 커패시터의 각각의 조성에 대한 전기장-에너지 밀도 그래프이다.
도 4a와 함께 표 1을 참고하면, 일반적으로 상기 HZO 박막의 반강유전성은 GIXRD(glancing incidence X-ray diffraction) 분석 시 m-상(monoclinic phase, space group: P21/c)의 피크(peak)보다, t-상(tetragonal phase, space group: P42/nmc) 피크(peak)가 지배적으로 나타날 경우에 나타난다. 하지만, x가 0.5인 Hf1-xZrxO2 화합물의 경우, 사이즈 효과(size effect)에 의해 t-상이 나타날 수 있다. 상기 GIXRD 분석을 통해, HZO 박막에서, m-상의 피크 위치가 성공적으로 제한되는 것을 확인 할 수 있으며, 상기 HZO 박막은 x가 1.0 내지 0.6일 때, t-상이 지배적으로 표시된다. HZO 박막은 다결정질이며, 임의의 방향성을 갖기 때문에, 일반적인 XRD(X-ray diffraction)을 사용해서는 상의 구분이 제한될 수 있다. 표 1에서 본 발명의 실시예에 따른 샘플 Ra 내지 Re의 조건을 가지는 상기 HZO 박막은 상기 GIXRD 그래프에서 t-상(tetragonal phase, space group: P42/nmc) 피크(peak)를 보임으로써 반강유전체임을 확인할 수 있다. 또한 고해상도 투과 전자현미경(High resolution transmission electron microscopy, HRTEM)을 통해, 박막의 계면, 두께 및 GIXRD를 통해 예상했던 다결정질 특성을 확인할 수 있다.
도 4b를 참고하면, 상기 HZO 커패시터는 전기장에 의한 상변화에 따른 2중 자기이력 곡선을 보인다. 분극-전기장 그래프와 분극축 사이의 면적을 통해 에너지 저장 밀도를 계산할 수 있다. 즉, 상기 자기이력 곡선에 따라서 상기 HZO 커패시터가 저장할 수 있는 에너지의 크기가 달라진다. 상기 HZO 커패시터에서, Hf/(Hf+Zr) 비율이 증가함에 따라, 인가되는 전기장에 의한 반강유전상에서 강유전상으로의 상변화 또는 강유전상에서 반강유전상으로의 상변화가 감소할 수 있다. x가 1.0에서 0.6으로 갈수록, 하프늄(Hf)의 함량이 지르코늄(Zr)의 함량에 비해 더 커질수록 상기 HZO 커패시터의 최대 분극값이 증가되는 것을 확인할 수 있으며, 이에 따라 유전율이 클 것으로 예상할 수 있다. 또한, 상기 HZO 커패시터는 x 값이 0.8을 초과한 경우, 반강유전체 특성이 약화되어 2중 자기이력곡선의 모양이 틀어지는 것을 확인할 수 있으며, x가 0.6인 HZO 커패시터는 반강유전체 특성과 함께 잔류 분극값이 크게 나오는 강유전체 특성도 일부 나타낸다.
도 4b의 결과를 통해 계산된 에너지 밀도를 도 4c에서 나타내었다. 상기 HZO 커패시터는 x가 0.9 또는 0.6일 때 4.35 MV의 전기장에서 최대 에너지 밀도로 약 30 J/cm3를 가지며, 0.8일 때 약 34 J/cm3, 0.7에서 약 45 J/cm3의 에너지 밀도 값을 갖는다. 상기 HZO 커패시터는 넓은 범위의 조성비를 갖고, 상용화된 종래의 강유전체 커패시터의 에너지 밀도인 30 J/cm3와 동등하거나 더 큰 에너지 밀도를 갖는다. 따라서, 본 발명의 실시예에 따르면, 상기 HZO 커패시터를 제품에 적용할 경우 높은 에너지 밀도를 얻을 수 있는 공정 가능 범위가 확대될 수 있다. 이로부터, 본 발명의 실시예에 따른 상기 HZO 커패시터의 조성비를 결정하는 x는 0.6 초과 0.8 이하의 값을 가지며, 바람직하게는 약 0.7의 값을 가진다.
도 5a는 상기 HZO 박막의 두께에 따른 GIXRD(glancing incidence X-ray diffraction) 그래프이며, 도 5b는 상기 HZO 커패시터의 각각의 두께에 따른 전기장-분극 그래프이고, 도 5c는 상기 HZO 커패시터의 각각의 두께에 대한 전기장-에너지 밀도 그래프이다. 도 5d는 상기 HZO 커패시터의 각각의 두게에 대한 전기장-유전상수 그래프이다.
도 5a에서, 두께가 19.2 nm 이하인 상기 HZO 커패시터에 대해서 GIXRD 분석시, m-상(phase)의 피크(peak)가 관찰되지 않으며, 두께가 33.6 nm 인 상기 HZO 커패시터에 대해서 GIXRD 분석시, m-상(phase)의 피크가 약하게 관찰된다. 이로써, 상기 HZO 커패시터의 두께가 19.2 nm 이하인 경우 반강유전성을 보이고, 33.6nm 부근에서는 반강유전성과 강유전성을 함께 보일 것으로 예상할 수 있다.
도 5b와 함께 표 1을 참고하면, 상기 HZO 커패시터의 두께가 7.7 nm (샘플명 Ta). 9.2 nm(샘플명 Tb) 및 12.4 nm(샘플명 Tc)인 경우, 반강유전체의 특징인 2중 자기이력 곡선이 뚜렷하게 관찰되며, 19.0 nm 이상인 샘플(샘플명 Td, Te)에서는 2중 자기이력 곡선이 확연하게 열화되는 것을 관찰할 수 있다. 또한, 상기 HZO 커패시터의 두께가 19.0 nm(샘플명 Td)와 29.0 nm(샘플명 Te)인 경우, 최대 분극값은 20 μC/cm2으로, 상기 HZO 커패시터의 두께가 7.7 nm에서 12.4 nm인 경우의 최대 분극값 인 35 μC/cm2 및 30 μC/cm2 보다 적은 것으로 관찰되고, 잔류 분극은 크게 차이 나지 않는 것으로 관찰된다.
도 5c에서, 도 5b의 결과로부터 계산된 에너지 밀도를 나타내었다. 상기 HZO 커패시터는 두께가 7.7 nm (샘플명 Ta), 9.2 nm (샘플명 Tb), 및 12.4 nm (샘플명 Tc)일 때, 각각 약 46 J/cm3, 45 J/cm3, 및 31 J/cm3 의 에너지 밀도 값을 가진다. 또한, 상기 HZO 커패시터의 두께가 19.0 nm(샘플명 Td) 및 29.0 nm(샘플명 Te)일 때, 각각 약 21 J/cm3 및 23 J/cm3의 에너지 밀도 값을 가진다. 이로부터, 본 발명의 실시예에 따른 상기 HZO 커패시터의 두께는 7.7 nm 이상 19.0 nm 미만의 값을 가지며, 바람직하게는 12.0 nm 내지 12.8 nm 범위의 값을 가지고, 더 바람직하게는 12.4 nm의 값을 갖는다.
도 5d를 참조하면, Hf0.3Zr0.7O2 박막의 유전 상수는 Hf0.3Zr0.7O2 박막의 두께가 19.0 nm로 증가할수록 급격하게 감소한다. 이는 Hf0.3Zr0.7O2 박막의 두께가 증가함에 따라 낮은 유전 상수를 갖는 상(phase)이 형성되는 것을 의미할 수 있다. 하프늄 산화물 및 지르코늄 산화물의 t-상(tetragonal phase, space group: P42/nmc), o-상(orthorhombic phase, space group: Pbc21) 및 m-상(monoclinic phase, space group: P21/c)의 유전 상수는 각각 35, 30 및 17로 알려져 있지만, 본 발명의 실시예에 따른 9.2 nm의 두께를 갖는 상기 Hf0.3Zr0.7O2 박막은 전기장이 인가되지 않은 상태에서 42 내지 44 범위의 유전 상수를 갖기 때문에 주목할 만하다. 또한, 상기 Hf0.3Zr0.7O2 박막의 두께가 29.0 nm인 경우에도, 상기 Hf0.3Zr0.7O2 박막의 유전 상수는 30에 달하며, 이는 박막의 두께가 29.0 nm인 Hf0.3Zr0.7O2 박막에서도, t-상 및 o-상이 Hf0.3Zr0.7O2 박막에서 주로 나타나며, m-상은 거의 나타나지 않는다는 것을 의미한다.
따라서, 에너지 저장 응용에 있어서, 본 발명의 일 실시예에 따른 12.4 nm 보다 얇은 두께의 Hf0.3Zr0.7O2 박막은 적합한 후보 재료일 수 있으며, 이와 같은 두께 범위를 가진 박막은 양극성의 알루미늄 산화물(anodic aluminum oxide, AAO) 템플릿(template)과 같은 나노 구조와 양립할 수 있다. 유전 상수가 약 9인 알루미늄 산화물(Al2O3)의 이론적인 에너지 저장밀도는 약 4.6 J/cm3로 평가되지만, 본 발명의 실시예에 따른 Hf0.3Zr0.7O2 박막의 에너지 저장 밀도는 4 MV/cm의 전계에서 약 42 J/cm3이므로, Hf0.3Zr0.7O2 박막을 나노커패시터에 적용할 수 있다. 따라서, 상기 Hf0.3Zr0.7O2 박막을 상기 AAO 템플릿에 적용할 경우, 동등한 두께의 알루미늄 산화물(Al2O3)을 적용할 때보다 9 배 이상 큰 에너지를 저장할 수 있다.
도 6a는 본 발명의 실시예에 따른 상기 HZO 커패시터에 대하여 25 ℃ 내지 175 ℃ 온도 범위에서 측정한 전기장-분극 특성 그래프이고, 도 6b는 상기 HZO 커패시터에 대하여 온도에 따른 에너지 저장 밀도 그래프이다.
도 6a 및 도 6b를 참조하면, 상기 HZO 커패시터에서, 강유전체에서 반강유전체로 전이가 일어나는 전계, 즉 상전이 전계값이 25 ℃에서 0.52 MV/cm, 175 ℃에서 0.91 MV/cm로 증가되면서, 상기 HZO 커패시터의 에너지 저장 밀도가 증가하는 것을 확인할 수 있다. 이는 높은 온도에서 강유전체 상의 안정화를 위해 더 큰 전기장이 필요함을 의미하며, 이는 기존의 Pb0.97La0.02(Zr0.95Ti0.05)O3 및 PbZrO3 커패시터와는 반대되는 특성이다. 상기 HZO 커패시터는 온도가 증가하여도 에너지 밀도가 감소하지 않고 오히려 증가하였다. Pb0.97La0.02(Zr0.95Ti0.05)O3 및 PbZrO3 커패시터는 150 ℃ 에서 각각 약 20 % 및 40 %의 에너지 밀도가 감소되지만, 상기 HZO 커패시터는 에너지 밀도는 약 0.8 % 증가하였고, 에너지 효율은 약 3.9 % 증가하였다.
도 7a는 본 발명의 일 실시예에 따른 HZO 커패시터에 대하여 전기적 스위칭 사이클을 증가에 따른 전기장-분극 특성 그래프이고, 도 7b는 상기 HZO 커패시터에 대하여 전기적 스위칭 사이클을 증가에 따른 에너지 밀도 및 에너지 효율 특성 그래프이다.
도 7a 및 도7b에 따르면, 본 발명의 실시예에 따른 상기 HZO 커패시터에 대하여, 3.26 MV/cm의 파고, 500 kHz의 주파수에서 전기적 스위칭 사이클(electrical switching cycles)을 109 회까지 증가시키면서 측정한 전기장-분극 그래프이다. 사이클(cycle)이 증가할수록, 이력 곡선의 내부 면적이 줄어드는 것을 보여준다. 또한, 잔류 분극이 증가하는 것을 통해 HZO 커패시터가 반강유전성에서 강유전성으로 일부 전이되는 것을 알 수 있다. 에너지 밀도는 전기적 스위칭 사이클이 106 회까지는 거의 열화되지 않고, 그 이후에 약 4.5 % 정도로 감소하였고, 에너지 효율은 106 회까지는 변화되지 않고, 그 이후 50 % 를 상회하는 결과를 보인다.
전술한 실험예들은 Zr의 함유량이, 0.6, 0.7, 0.8 및 0.9인 화합물에 관한 것이지만, 상기 화합물은 고용체적 특성을 가지므로 보간법 (interpolation, 補間法)에 의하여 0.6, 0.7, 0.8 및 0.9을 포함하는 0.6 ≤ x ≤ 0.9 의 조성 범위에서 유사한 정도의 에너지 저장 밀도를 얻을 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (22)

  1. 서로 적어도 일부가 대향하는 제 1 전극과 제 2 전극 사이에 하기 화학식 1로 표시되는 반강유전체 화합물을 포함하는 유전층을 포함하며,
    상기 반강유전체 화합물은 t-상(phase)의 P42/nmc 스페이스 그룹(space group)의 결정 구조를 포함하는 에너지 저장용 커패시터:
    [화학식 1]
    Hf1-xMxO2 이고,
    0.01 ≤ x ≤ 0.99이며,
    상기 Hf는 하프늄이고, 상기 M은 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및 가돌리늄(Gd) 중 어느 하나 또는 2 이상임.
  2. 제 1 항에 있어서,
    상기 M 은 상기 지르코늄(Zr) 이고,
    상기 x는 0.6 ≤ x ≤ 0.99 인 것을 특징으로 하는 에너지 저장용 커패시터.
  3. 제 2 항에 있어서,
    상기 x는 0.6 < x ≤ 0.8 인 것을 특징으로 하는 에너지 저장용 커패시터.
  4. 제 2 항에 있어서,
    상기 x는 0.7 인 것을 특징으로 하는 에너지 저장용 커패시터.
  5. 제 1 항에 있어서,
    상기 M 은 상기 실리콘(Si), 상기 알루미늄(Al), 상기 이트듐(Y), 상기 스트론튬(Sr), 상기 란타넘(La) 및 상기 가돌리늄(Gd) 중 어느 하나 또는 2 이상이고,
    상기 x는 0.01 ≤ x ≤ 0.4 인 것을 특징으로 하는 에너지 저장용 커패시터.
  6. 삭제
  7. 제 1 항, 제 2 항, 및 제 5 항 중 어느 하나의 항에 있어서,
    상기 유전층의 두께는 7.0 nm 내지 34.0 nm 범위 내인 것을 특징으로 하는 에너지 저장용 커패시터.
  8. 제 1 항, 제 2 항, 및 제 5 항 중 어느 하나의 항에 있어서,
    상기 유전층의 두께는 7.7 nm 이상 19.0 nm 미만인 것을 특징으로 하는 에너지 저장용 커패시터.
  9. 제 1 항, 제 2 항, 및 제 5 항 중 어느 하나의 항에 있어서,
    상기 유전층의 두께는 12.0 nm 내지 12.8 nm 범위 내인 것을 특징으로 하는 에너지 저장용 커패시터.
  10. 제 1 항, 제 2 항, 및 제 5 항 중 어느 하나의 항에 있어서,
    상기 유전층의 유전 상수는 25 내지 42 범위 내인 것을 특징으로 하는 에너지 저장용 커패시터.
  11. 제 1 항, 제 2 항, 및 제 5 항 중 어느 하나의 항에 있어서,
    상기 에너지 저장용 커패시터는 핀(fin) 구조, 컵(cup) 구조, 기둥(pillar) 구조, 실린더(cylinder) 구조, 다공성 구조, 또는 이들의 조합된 형태를 갖는 에너지 저장용 커패시터.
  12. 제 1 항, 제 2 항, 및 제 5 항 중 어느 하나의 항에 있어서,
    상기 에너지 저장용 커패시터는 단일 소자로 제공되거나 기판 내에 미세 패턴화하여 집적화된 것을 특징으로 하는 에너지 저장용 커패시터.
  13. 제 1 항, 제 2 항, 및 제 5 항 중 어느 하나의 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극은 백금(Pt), 텅스텐(W), 금(Au), 파라듐(Pd), 로듐(Rh) 이리듐(Ir), 루테늄(Ru), 탄탈륨(Ta), 몰리브데늄(Mo), 크롬(Cr), 바나듐(V), 티타늄(Ti), 상기 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni), 망간(Mn), 주석(Sn) 또는 이의 합금, 질화물, 산화물이거나, 그라파이트(graphite), 탄소나노튜브 및 풀러린(fullerene) 중 어느 하나 또는 2 이상을 포함하는 것을 특징으로 하는 에너지 저장용 커패시터.
  14. 제 1 항, 제 2 항, 및 제 5 항 중 어느 하나의 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극은 핀(fin) 구조, 컵(cup) 구조, 기둥(pillar) 구조, 실린더(cylinder) 구조, 다공성 구조와 같은 입체 구조, 또는 이들의 조합된 형태를 갖는 것을 특징으로 하는 에너지 저장용 커패시터.
  15. 제 1 항, 제 2 항, 및 제 5 항 중 어느 하나의 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극은 각각 금속 장벽층을 더 포함하는 에너지 저장용 커패시터.
  16. 제 15 항에 있어서,
    상기 금속 장벽층은 질화 텅스텐(WN), 질화 티타늄(TiN), 크롬(Cr), 탄탈륨(Ta) 및 질화 탄탈륨(TaN) 중 어느 하나 또는 2 이상의 화합물을 포함하는 것을 특징으로 하는 에너지 저장용 커패시터.
  17. 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상에 하프늄(Hf) 전구체 및 금속 또는 준금속(M) 전구체 조성물을 이용하여, 하기 화학식 1으로 표시되는 반강유전체 화합물을 포함하는 유전층을 형성하는 단계;
    상기 유전층 상에 제 2 전극을 형성하는 단계; 및
    상기 유전층이 반강유성을 갖도록 상기 유전층을 포함하는 결과물에 대하여 열처리 단계를 포함하며,
    상기 반강유전체 화합물은 t-상(phase)의 P42/nmc 스페이스 그룹(space group)의 결정 구조를 포함하는 에너지 저장용 커패시터의 제조 방법;
    [화학식 1]
    Hf1-xMxO2 이고,
    0.01≤ x ≤ 0.99이며,
    상기 Hf는 하프늄이고, 상기 M은 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및 가돌리늄(Gd) 중 어느 하나 또는 2 이상임.
  18. 제 17 항에 있어서,
    상기 M 은 상기 지르코늄(Zr) 이고,
    상기 x는 0.6 ≤ x ≤ 0.99 인 것을 특징으로 하는 에너지 저장용 커패시터의 제조 방법.
  19. 제 17 항에 있어서,
    상기 M 은 상기 실리콘(Si), 상기 알루미늄(Al), 상기 이트듐(Y), 상기 스트론튬(Sr), 상기 란타넘(La) 및 상기 가돌리늄(Gd) 중 어느 하나 또는 2 이상이고,
    상기 x는 0.01 ≤ x ≤ 0.4 인 것을 특징으로 하는 에너지 저장용 커패시터의 제조 방법.
  20. 삭제
  21. 서로 적어도 일부가 대향하는 제 1 전극과 제 2 전극 사이에 하기 화학식 1로 표시되는 반강유전체 화합물을 포함하며,
    상기 반강유전체 화합물은 t-상(phase)의 P42/nmc 스페이스 그룹(space group)의 결정 구조를 포함하는 유전층을 갖는 에너지 저장용 커패시터를 포함하는 전력 전자 기기:
    [화학식 1]
    Hf1-xMxO2 이고,
    0.01≤ x ≤ 0.99이며,
    상기 Hf는 하프늄이고, 상기 M은 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및 가돌리늄(Gd) 중 어느 하나 또는 2 이상임.
  22. 제 21 항에 있어서,
    상기 전력 전자 기기는 모바일 시스템, 군사 무기 시스템, 전력 수송 및 변환 시스템, 운송 및 교통 시스템, 의료 시스템, 우주 항공 시스템 중 어느 하나 또는 2 이상으로 이루어진 시스템에 적용되는 것을 포함하는 전력 전자 기기.
KR1020140131992A 2014-09-30 2014-09-30 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기 KR101632496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140131992A KR101632496B1 (ko) 2014-09-30 2014-09-30 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140131992A KR101632496B1 (ko) 2014-09-30 2014-09-30 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기

Publications (2)

Publication Number Publication Date
KR20160038631A KR20160038631A (ko) 2016-04-07
KR101632496B1 true KR101632496B1 (ko) 2016-06-21

Family

ID=55789777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140131992A KR101632496B1 (ko) 2014-09-30 2014-09-30 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기

Country Status (1)

Country Link
KR (1) KR101632496B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4167703A1 (en) * 2021-10-18 2023-04-19 Samsung Electronics Co., Ltd. Capacitor device and semiconductor device including the same
KR20230153616A (ko) 2022-04-29 2023-11-07 서울대학교산학협력단 W 전극을 활용한 커패시터 및 그 제조 방법
KR20230153617A (ko) 2022-04-29 2023-11-07 서울대학교산학협력단 Mo 전극을 활용한 커패시터 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200141809A (ko) 2019-06-11 2020-12-21 삼성전자주식회사 집적회로 장치 및 그 제조 방법
KR102247789B1 (ko) * 2019-11-12 2021-05-03 울산과학기술원 유전 박막, 및 이를 포함하는 멤커패시터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214304A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716652B1 (ko) * 2005-04-30 2007-05-09 주식회사 하이닉스반도체 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
KR101234690B1 (ko) * 2006-07-31 2013-02-19 삼성전자주식회사 유전막을 갖는 반도체 소자 및 그 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214304A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4167703A1 (en) * 2021-10-18 2023-04-19 Samsung Electronics Co., Ltd. Capacitor device and semiconductor device including the same
KR20230153616A (ko) 2022-04-29 2023-11-07 서울대학교산학협력단 W 전극을 활용한 커패시터 및 그 제조 방법
KR20230153617A (ko) 2022-04-29 2023-11-07 서울대학교산학협력단 Mo 전극을 활용한 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20160038631A (ko) 2016-04-07

Similar Documents

Publication Publication Date Title
KR101632496B1 (ko) 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기
CN102858691B (zh) 具有阴离子控制的介电性质的钙钛矿材料、薄膜电容器器件及其制造方法
Lee et al. Heteroepitaxial growth of BaTiO3 films on Si by pulsed laser deposition
JP6623569B2 (ja) 薄膜誘電体及び薄膜コンデンサ素子
JP5347961B2 (ja) 半導体セラミック粉末、及び半導体セラミック、並びに積層型半導体セラミックコンデンサ
Sun et al. Large enhancement of energy storage density in (Pb0. 92La0. 08)(Zr0. 65Ti0. 35) O3/PbZrO3 multilayer thin film
JP4623005B2 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法
Zhang et al. ALD preparation of high-k HfO 2 thin films with enhanced energy density and efficient electrostatic energy storage
JP2015032355A (ja) 全固体電池
Puli et al. Observation of large enhancement in energy-storage properties of lead-free polycrystalline 0.5 BaZr0. 2Ti0. 8O3–0.5 Ba0. 7Ca0. 3TiO3 ferroelectric thin films
JP2015516112A (ja) セラミック多層コンデンサ
CN110400792B (zh) 介电膜、具备该介电膜的半导体存储元件以及制造方法
Bao et al. Improved electrical properties of (Pb, La) TiO 3 thin films using compositionally and structurally compatible LaNiO 3 thin films as bottom electrodes
US10643791B2 (en) Dielectric material, multi-layered capacitors and electronic devices comprising the same
US7095067B2 (en) Oxidation-resistant conducting perovskites
Nguyen et al. High-performance energy storage and breakdown strength of low-temperature laser-deposited relaxor PLZT thin films on flexible Ti-foils
Hu et al. Thermally stable yttrium–scandium oxide high-k dielectrics deposited by a solution process
Yi et al. Enhancement of energy storage for electrostatic supercapacitors through built-in electric field engineering
JP2008085081A (ja) 可変容量コンデンサ
Zhao et al. Energy storage performance of silicon-integrated epitaxial lead-free BaTiO3-based capacitor
Gao et al. Softening of antiferroelectric order in a novel PbZrO3-based solid solution for energy storage
US8344438B2 (en) Electrode of an integrated circuit
WO2004077562A1 (ja) 電極層および誘電体層を含む積層体ユニット
JPWO2003021615A1 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ
Smitha et al. Critical parameters of high performance metal-insulator-metal nanocapacitors: A review

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190520

Year of fee payment: 4