KR20000025180A - 반도체 제조장치 및 이를 이용한 반도체 제조방법 - Google Patents

반도체 제조장치 및 이를 이용한 반도체 제조방법 Download PDF

Info

Publication number
KR20000025180A
KR20000025180A KR1019980042155A KR19980042155A KR20000025180A KR 20000025180 A KR20000025180 A KR 20000025180A KR 1019980042155 A KR1019980042155 A KR 1019980042155A KR 19980042155 A KR19980042155 A KR 19980042155A KR 20000025180 A KR20000025180 A KR 20000025180A
Authority
KR
South Korea
Prior art keywords
chamber
film
semiconductor manufacturing
measuring
reaction chamber
Prior art date
Application number
KR1019980042155A
Other languages
English (en)
Other versions
KR100287779B1 (ko
Inventor
황철주
Original Assignee
황철주
주성엔지니어링 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황철주, 주성엔지니어링 주식회사 filed Critical 황철주
Priority to KR1019980042155A priority Critical patent/KR100287779B1/ko
Publication of KR20000025180A publication Critical patent/KR20000025180A/ko
Application granted granted Critical
Publication of KR100287779B1 publication Critical patent/KR100287779B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

자연산화막 및 오염을 방지하기 위해 인-시튜(in-situ)로 각 공정 수행결과를 측정하여 모니터링하는 반도체 제조장치 및 이를 이용한 반도체 제조방법에 대해 개시한다. 본 발명의 반도체 제조장치는, 적어도 하나 이상의 반응챔버와, 각 공정마다 수행결과의 측정이 가능하도록 원자현미경을 구비한 적어도 하나 이상의 측정챔버로 이루어져 있다. 따라서, 본 발명에 의하면, 반도체 제조 공정의 일부 또는 전부를 모두 동일한 챔버에서 진행하거나, 저 산소 분위기를 통해 다른 챔버에 이동시켜 진행하고, 각 공정 전·후에서 인-시튜로 공정 결과를 측정하여 공정정확도에 대한 평가가 즉시 이루어진다. 결국 본 발명에 따르면, 각 공정의 수행결과를 인-시튜로 측정하여 모니터링함으로써 불량을 조기에 발견할 수 있고, 대기에 노출시키지 않음으로써 오염을 방지할 수 있다. 이에 따라, 형성되는 막질의 균일성과 재현성을 향상시킬 수 있고, 공정과 측정이 일괄적으로 수행되어 수율을 증대시킬 수 있다. 또한, 별도의 측정장치를 구비할 필요가 없어 투자비용을 감소시킬 수 있다.

Description

반도체 제조장치 및 이를 이용한 반도체 제조방법
본 발명은 반도체 제조장치에 관한 것으로, 자연산화막 및 오염을 방지하기 위해 인-시튜로 각 공정 수행결과를 측정하여 모니터링하는 반도체 제조장치에 관한 것이다.
또한, 본 발명은 반도체 제조방법에 관한 것으로, 특히 각 공정 수행완료 후 대기 중에 노출시키지 않고 인-시튜로 각 공정의 수행결과를 측정할 수 있는 반도체 제조장치를 이용한 반도체 제조방법에 관한 것이다.
최근, 반도체장치의 집적도가 높아짐에 따라 셀의 면적은 급격하게 축소되는 추세에 있으나, 셀 면적의 감소에도 불구하고 반도체장치가 우수한 특성을 가지기 위해서는 셀 커패시턴스가 일정량 이상으로 유지되어야 한다. 따라서, 셀 동작에 필요한 커패시턴스는 그대로 유지하면서 반도체소자의 신뢰성도 확보할 수 있는 공정개발이 현재 여러 가지 반도체장치에서 해결되어야 할 가장 큰 과제로 대두되고 있다.
이와 같은 과제를 해결하기 위해 최근에는, 반구형 그레인을 갖는 다결정실리콘층(HemiSpherical Grained Silicon; 이하 "HSG 실리콘층")을 전극으로 이용하고 여기에 고유전박막을 형성시키는 공정이 반도체장치의 양산과정에서 채택되고 있다. 이러한 고유전박막에는, 박막화된 실리콘산화막과 실리콘질화막의 다층구조인 NO(Nitride-Oxide) 구조 또는 ONO(Oxide-Nitride-Oxide)구조, 탄탈륨산화막(Ta2O5) 또는 BST(BaSrTiO3) 등이 포함된다.
한편, HSG 실리콘층의 형성시 그레인의 이동이 원활하게 이루어지기 위해서는 HSG 실리콘층의 형성에 앞서 자연산화막을 제거하는 사전 세정단계가 필수적이다. 종래의 공정에서는, 일정한 비율로 희석된 HF 수용액 또는 BOE(Buffered Oxide Etchant)를 이용한 습식세정을 이용하여 자연산화막을 제거한 후 적어도 2시간 이내에 HSG 실리콘층을 형성하였다. 이와 같은 시간제약은, 자연산화막의 제거 후 장시간이 경과하면 자연산화막이 재성장하는 현상에 기인한 것이다. 따라서, 공정진행에 있어서, 시간지연 없이 공정이 이루어져야만 하는 문제점이 있었다.
한편, 형성된 HSG 실리콘층에 도전성을 부여하기 위해 불순물이 도핑된다. 예를 들어, 인(P: Phosphorus)을 도핑하는 경우에는, 통상 POCl3를 이용하여 도핑을 행하고 이 과정에서 발생하는 HSG 실리콘층 상의 유리질을 제거하기 위해 디글레이즈(deglaze)공정을 진행하였다. 그러나, 이러한 방법은 추가적인 디글레이즈 공정을 요구하기 때문에 공정이 복잡할 뿐 아니라, 디글레이즈 공정단계에서 HSG 실리콘층 상의 요철까지 식각되어 전하저장전극의 표면적이 감소하는 문제점이 있다.
그리고, 상기한 사전 세정공정, HSG 실리콘층 형성공정 및 도핑공정이 하나의 공정챔버 내에서 시간지연 없이 일관적으로 이루어지지 않는다면, 자연산화막이나 오염입자(particle)에 의한 소자불량의 문제점이 발생하기 쉽다.
또한, 공정이 수행 완료된 후에 수행결과를 측정하기 위해 별도의 측정장치가 필요하였으며, 이를 위해 반응챔버에서 대기중으로 이동해야만 했다. 이로 인해, 대기중에 노출된 웨이퍼 상에 자연산화막이 필연적으로 성장하게 되었고 결국, 측정의 의미가 없어지게 되었다.
그리고, 웨이퍼가 대구경화되면서 초청정(ultra clean)공정에 대한 요구가 커져서 여러개의 공정을 한 시스템에서 진행하는 집적 공정이 많이 사용되고 있는 추세에 있다. 이로 인해, 한 번 시스템에 장착하여 여러단계의 공정을 거친 후에야 웨이퍼의 전기적인 특성을 측정함으로써 각 단계별 공정의 성능을 평가할 수 없다는 문제점이 있었다.
상기 박막 형성 공정 뿐만 아니라, 커패시터 공정, 콘택 식각 후 잔류물(residu) 존재 유무, 콘택 바닥에서 식각되지 않고 잔류한 물질의 유무, 공정 수행전 미세패턴이 제대로 이루어졌는지 여부 등을 각 챔버에서 측정할 수 없어서 이 또한, 불가피하게 대기에 노출시켜 별도의 장치에서 검사한 후, 다시 집적 공정장치에 장착하여 후속 공정을 진행해야만 했다.
또한, 기존의 원자현미경(AFM)은 웨이퍼 표면을 미접촉상태로 스캐닝하기 위해 캔틸레버의 끝단에 하나의 팁(tip)을 구비하였다. 이 팁이 8인치(inch) 웨이퍼를 스캐닝할 경우에, 팁의 스캔 범위(팁을 작동시키는 로봇암의 동작범위)가 8인치를 훨씬 상회하여 넓은 스캔 공간을 차지함으로써 8인치 공정을 사용하는 시스템에 집적화하기 어려웠다. 웨이퍼가 대구경화(300㎜, 450㎜)되는 추세에서, 이 대구경 웨이퍼를 스캐닝하기 위해 기존의 원자현미경을 공정장치 내에 집적하여 장착한다는 것은 더욱 큰 문제이다.
따라서, 본 발명의 기술적 과제는, 반도체 제조공정의 일부 또는 전부를 일관적으로 챔버 내에서 진행하고, 그 각각의 공정마다 인-시튜로 수행결과를 측정하여 모니터링함으로써 막질의 균일성과 재현성을 향상시킬 수 있는 반도체 제조장치를 제공하는 데 있다.
또한, 본 발명의 다른 기술적 과제는, 반도체 제조공정 단계별로 공정 전·후에 인-시튜로 수행결과를 측정함으로써 반도체 소자 성능 및 수율을 증대시킬 수 있는 반도체 제조방법을 제공하는 데 있다.
도1은 본 발명의 일실시예로서 원자현미경 측정수단을 적용한 반도체 제조장치를 나타낸 개략도,
도2는 원자현미경 측정수단의 개략적인 구성도,
도3은 본 발명의 일실시예로서 반도체 제조장치에서 커패시터를 형성할 경우에 따른 공정순서를 나타낸 순서도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 반응챔버 20 : 측정챔버
30 : 중앙챔버 40 : 모니터
50 : 원자현미경 측정수단
상기한 기술적 과제들을 해결하기 위한 본 발명의 반도체 제조장치는: 소정의 공정을 수행한 기판을 외부와 격리시켜 진공상태에서 일부 또는 전체 공정을 수행하는 반응챔버와, 상기 공정 수행결과를 인-시튜로 평가할 수 있도록, 상기 반응챔버에서의 반응진행 전·후에 상기 기판을 측정하는 AFM(Atomic Force Microscopy) 측정수단을 가진 측정챔버를 구비한 것을 특징으로 한다.
이 때, 상기 반응챔버와 측정챔버 사이에 기판을 저산소 분위기에서 이동시키기 위한 이동경로를 더 구비한 것이 바람직하다.
또한, 상기 반응챔버와 측정챔버에서 수행하는 일부 또는 전체 공정과 그 각각에 대한 측정 공정을 하나의 챔버에서 모두 수행할 수 있도록, 상기 반응챔버와 측정챔버가 하나의 집적챔버로 이루어진 것이 더욱 바람직하다.
또한, 상기 반응챔버와 측정챔버, 또는 집적챔버는, 다단계의 공정을 진행할 수 있도록 각각 적어도 하나 이상 구비된 것이 좋다.
이 때, 상기 반응챔버는 물리화학증착, 화학기상증착, 전기도금, 화학물리연마, 식각, 에싱으로 이루어진 공정 군에서 선택된 적어도 하나 이상을 수행하는 챔버인 것이 바람직하다.
한편, 상기 AFM 측정수단은: 상기 측정챔버가 차지하는 면적을 줄이기 위해, 상기 기판의 원주를 검사하는 제1팁과, 상기 기판의 중심원을 검사하는 제2팁을 구비한 스캐닝수단과; 상기 제1팁과 제2팁의 변화를 감지하기 위해 광을 발산하는 광발산부와, 상기 광을 수광하는 광수광부를 구비한 감지수단과; 상기 감지수단에서 출력되는 신호를 처리하는 신호처리수단으로 이루어진 것이 바람직하다.
본 발명의 반도체 제조방법은 소정의 공정을 수행한 기판에 대해 외부와 격리되어 진공상태에서 일부 또는 전체 공정을 수행하기 위해 적어도 하나 이상 구비한 반응챔버와; 상기 반응챔버에서 반응을 수행한 전후에, 그 공정 수행 결과를 인-시튜로 측정할 수 있는 AFM 측정수단을 구비한 측정챔버;로 이루어진 반도체 제조장치에서 수행된다.
그 제어방법은: 상기 소정 공정을 거친 기판을 세정함으로써 자연산화막과 오염물을 제거하는 단계와; 상기 세정공정을 거친 기판 상에 하부전극을 형성하는 단계와; 상기 하부전극 상에 유전막을 형성하는 단계와; 상기 유전막 상에 상부 전극을 형성하는 단계를 포함하되, 상기 세정공정, 하부전극 형성공정, 유전막 형성공정 및 상부전극 형성공정을 동일 챔버 또는 저산소 분위기를 통해 서로 다른 챔버로 이동하면서 공정을 진행하고, 상기 각 단계의 일부 또는 전체에서 공정의 결과를 저산소 분위기를 통해 측정챔버로 이동하여 측정하는 것을 특징으로 한다.
이 때, 상기 세정공정은 할로겐화물, 수소화물, 비활성기체로 구성된 기체군에서 선택된 기체 플라즈마를 사용하는 것이 좋다.
한편, 상기 세정공정 및 다결정 실리콘층의 형성공정을 진행하기 위해, 상기 다결정 실리콘층에 대해 불순물 도핑 및 표면세정을 행하는 동시에 그 표면의 버섯 돌기를 강화시킬 수 있도록 상기 다결정 실리콘층을 플라즈마 처리하는 단계를 더 거치는 것이 바람직하다.
이 때, 상기 유전막은; 실리콘질화막과 실리콘산화막의 복합층, 탄탈륨 산화막, BaSrTiO3막, SrBiTiO3막, PbZrTiO3막 및 SrBi2Ta2O9막으로 구성된 유전막군으로부터 선택된 어느 하나인 것이 바람직하다.
그리고, 상기 하부전극 혹은 상부전극은: 실리콘막, 버섯돌기를 갖는 다결정 실리콘막, 질화 금속막, 노블 금속막, 내화물 금속막 및 니어-노블 금속막, 전도성 산화막으로 구성된 박막군으로부터 선택된 것을 사용하는 것이 좋다.
한편, 상기 측정챔버에서 기판의 표면굴곡, 정전용량, 불순물 농도와 분포, 콘택 바닥의 잔류물 등을 측정하는 것이 바람직하다.
이하, 도면을 참조하여 본 발명의 실시예에 대해 설명하기로 한다.
도1은 본 발명의 일실시예로서 인-시튜 모니터링 장치를 적용한 반도체 제조장치를 나타낸 개략도이다. 도1을 참조하면, 소정의 공정을 수행한 웨이퍼를 외부와 격리시켜 진공상태에서 일부 또는 전체 공정(물리화학증착, 화학기상증착, 전기도금, 화학물리연마, 식각, 에싱)을 수행하는 반응챔버(10)가 다수 구비되어 있다.
반응챔버(10)에서 반응을 수행한 전·후에, 그 공정 수행결과인 웨이퍼의 표면굴곡, 정전용량, 불순물 농도와 분포, 콘택 바닥의 잔류물 등을 인-시튜로 측정할 수 있는 측정챔버(20)가 반응챔버(10)와 인접하여 설치되어 있다.
본 실시예에서는 반응챔버(10)와 측정챔버(20)를 각각 3개와 1개로 구성하였으나, 반응챔버(10)와 측정챔버(20)의 개수는 공정처리의 속도를 증대시키기 위해 임의로 조절하여 최대화할 수 있다. 또한, 반응챔버(10)와 측정챔버(20)는 효율적으로 공정을 수행하기 위해 자유롭게 배치할 수 있다.
또한, 본 실시예에서는 반응챔버(10)와 측정챔버(20)를 각각 구비시켰으나, 일부 또는 전체 공정과 그 각각에 대한 측정 공정을 하나의 챔버에서 모두 수행하기 위해 반응챔버(10)와 측정챔버(20)를 집적화한 하나의 집적챔버로 시스템을 구성할 수도 있다. 이러한 직접챔버는 단계별 공정 수행을 위해 다수 구비되는 것이 바람직하다.
이 반응챔버(10)와 측정챔버(20)는 진공상태를 유지하기 위해 외부와 격리되며, 웨이퍼가 저산소 분위기에서 이동하기 위해 공동 공간을 형성시킨 중앙챔버(30)가 반응챔버(10)와 측정챔버(20)의 사이에 위치시키고 있다. 또한, 반응을 수행하기 위해 웨이퍼를 대기중에서 반응챔버(10)로 들여보내는 반입용 로드락(Load Lock)챔버(31)와 반응이 완료된 웨이퍼를 대기중으로 내보내는 반출용 로드락챔버(32)가 반응챔버(10)와 측정챔버(20) 사이에 마련되어 있다.
측정챔버(20) 내에서 수행한 측정결과를 디스플레이하여 확인할 수 있도록 모니터(40)가 측정챔버(20)와 연결되어 있다.
도2는 원자현미경 측정수단의 개략적인 구성도이다. 도2를 참조하면, 측정챔버의 내부에는 AFM 측정수단(50)이 장착되어 있다. 웨이퍼의 측정을 위해 끝단에 팁(tip, 51)이 부착된 캔틸레버(52)가 스캐너(53)에 연결되어 있다.
본 실시예에서 팁(51)은 웨이퍼의 원주를 검사하는 제1팁과, 웨이퍼의 중심원을 검사하는 제2팁으로 이루어져 있다. 이와 같이 두 개의 팁을 사용함으로써 중심원을 검사하는 제2팁의 스캔 범위가 제조되는 웨이퍼의 크기를 넘지 않도록 하여 집적이 용이하도록 하고 있다. 예를들면, 8인치 웨이퍼를 검사할 때, 중심원을 6인치 이내로 설정하여 제2팁으로 검사를 수행하고, 제1팁은 그외 부분인 원주를 검사하면 되므로 8인치 웨이퍼를 검사하기 위해 6인치 웨이퍼 검사용 AFM의 면적만이 필요하게 되어 집적이 용이하다.
이 팁(51)의 변화를 감지하기 위해 광을 발산하는 레이저(54)와, 상기 광에 의해 캔틸레버(52)의 끝단에서 반사되어 나오는 빛을 수광하는 포토 다이오드(55)가 구비되어 있다. 포토 다이오드(55)로부터 출력된 신호를 분석 및 디스플레이할 수 있는 신호로 처리하는 신호처리수단(미도시)이 측정결과를 디스플레이하는 모니터(40)와 연결되어 있다.
상기 AFM 측정수단(50)은 수천만배의 배율로 과거 전자현미경으로는 불가능했던 원자단위까지 측정할 수 있는 초정밀 측정수단이다. 상기 전자현미경은 진공상태에서만 동작하는 반면, AFM은 진공뿐만 아니라 대기중에서도 사용이 가능하고, 시료의 전기적, 자기적, 물리적 특성 등도 알 수 있으므로 모든 분야에 적용되고 있는 추세이다. 이 AFM은 캔틸레버 끝단의 팁(51)이 비접촉상태로 웨이퍼 표면을 따라 스캐닝을 진행하면, 웨이퍼의 표면과 팁(51) 사이의 전장의 세기에 의해 측정된다.
이에 따라, AFM은 웨이퍼 표면의 1Å이내의 극미세 요철(Micro Roughness), 0.1㎛ 이하의 불순물의 결함 검출, 화학물리연마 후의 특성파악, 층간절연막인 BPSG(BoroPhosphoSilicate Glass film) 리플로우(reflow) 후의 표면상태, HSG의 밀도 및 결정립크기, 박막내 도핑 불순물의 농도 분포, 표면의 상(Phase)의 구별, 정전용량 등의 측정이 가능하다.
상기와 같이 이루어진 본 발명에 따른 인-시튜 모니터링 장치를 이용한 반도체 제조장치의 반도체 제조방법을 도3을 참조하여 설명하면 다음과 같다. 도3은 본 발명의 일실시예로서 반도체 제조장치에서 커패시터를 형성할 경우에 따른 공정순서를 나타낸 순서도이다.
도3을 참조하면, 먼저, 소정 공정을 거친 웨이퍼 상의 오염물과 자연산화막을 제거하기 위한 사전 세정공정이 행해진다(S1). 이 사전 세정공정에는 불화규소(SF6)와 아르곤(Ar)의 혼합기체의 플라즈마가 사용되었다. 물론 이 공정에서, 플라즈마 세정을 위해 사용되는 기체는 일반적인 불화물 기체를 단독으로 사용해도 무방하며, 여기에 비활성 기체나 수소성분을 함유한 기체, 또는 산소성분을 함유한 기체를 혼합하여 사용할 수도 있다. 불화물 기체로서, 불화탄소, 불화질소, 불화염소, 불화규소, 불화브롬, 불화인, 불화황, 불화염소 및 불화아세닉 중의 어느 하나를 사용할 수 있다. 또한, 혼합하여 사용되는 비활성 기체로서, 아르곤, 네온, 크립톤과 같은 기체가 선택될 수 있으며, 수소성분을 함유한 기체로서는 H2, SiH4, Si2H6, B2H6, AsH3, PH3, GeH4, SiH2Cl2및 NH3중의 어느 하나가 선택될 수 있다. 그리고, 산소성분을 함유한 기체로서, O2, N2O 및 NO2중의 어느 하나가 선택될 수 있다.
이후, 저산소 분위기에서 측정챔버로 이동하여 자연산화막과 오염물질의 세정정도가 양호한가를 판별한다(S2). 상기 판별 결과, 측정결과가 양호하면 다음 공정으로 진행하고, 그 측정결과가 양호하지 않으면 공정 진행을 중지한다(ⓐ). 상기 ⓐ단계로 진행하는 경우에, 반도체 제조장치를 재점검하여 양호한 측정결과를 얻은 후에 공정을 진행한다. 이하, ⓐ단계로 진행하는 경우에도 동일하게 적용된다.
그 다음, 커패시터용 하부전극을 형성한다(S3). 본 실시예에서는 HSG 실리콘을 사용하여 하부전극을 형성시킨다.
이후, 저산소 분위기에서 측정챔버로 이동하여 하부전극이 양호하게 형성되었는가를 판별한다(S4). 이 때, 형성된 하부전극으로부터 그레인의 형상 및 크기, 그리고 밀도를 측정한다. 상기 판별 결과, 측정결과가 양호하면 다음 공정으로 진행하고, 그 측정결과가 양호하지 않으면 공정 진행을 중지한다(ⓐ).
또한, 본 실시예에서는, 상기 형성된 HSG 실리콘층에 포스핀(PH3) 기체의 플라즈마에 의해 처리함으로써 불순물 도핑 및 표면세정을 행하는 동시에 그 표면의 버섯 돌기를 강화하였다(S5). 물론, 도핑되는 불순물의 종류에 따라 플라즈마 처리에 사용되는 기체가 달라지는데, 일반적으로는 도핑하고자 하는 성분과 수소의 화합물 기체의 플라즈마를 사용하면 된다. 이 때, 발생하는 수소 플라즈마가 표면세정을 행하는 동시에 그 표면의 버섯 돌기를 강화하는 역할을 하게 된다. 따라서, 보론(Boron)이나 아세닉(Arsenic)을 도핑하고자 할 때에는, B2H6나 AsH3가 각각 사용된다.
또한, 하부전극으로서, 도핑된 실리콘막, 질화 금속막, 노블(noble) 금속막, 내화물 금속막 및 니어-노블(near-noble) 금속막 및 전도성 산화막 중의 어느 하나를 사용하여도 무방하다. 상기 전도성 산화막에는 RuO2또는 IrO2가 포함된다.
이후, 저산소 분위기에서 측정챔버로 이동하여 플라즈마 처리가 양호하게 이루어졌는가를 판별한다(S6). 이 때, 불순물 도핑과 플라즈마 처리에 의해 불순물 도핑 농도, 농도 분포에 의한 공핍층(Depletion Layer) 등을 측정한다. 상기 판별 결과, 측정결과가 양호하면 다음 공정으로 진행하고, 그 측정결과가 양호하지 않으면 공정 진행을 중지한다(ⓐ).
이와 같이, 플라즈마 처리된 버섯돌기를 가진 다결정 실리콘층을 이용하여 하부전극을 형성한 다음, 그 위에 장벽막을 형성한다(S7). 이러한 장벽막은, 하부전극이 실리콘인 경우에는 표면 질화막일 수도 있고, 질화규소막, 산화막, 질화금속막, 노블금속막, 내화물금속막, 니어-노블금속막 중의 어느 하나를 선택할 수도 있다. 또한, 도면에서는 공정단계로서 표시되지 않았지만, 상기 장벽막의 형성 전·후에 O2, N2O 및 NO2와 같이 산소성분을 함유한 기체를 이용한 플라즈마 처리를 하는 것도 바람직하다.
이후, 저산소 분위기에서 측정챔버로 이동하여 장벽막이 양호하게 형성되었는가를 판별한다(S8). 상기 판별 결과, 측정결과가 양호하면 다음 공정으로 진행하고, 그 측정결과가 양호하지 않으면 공정 진행을 중지한다(ⓐ).
그 다음, 장벽막 상에 유전막을 형성한다(S9). 이러한 유전막으로서, 실리콘질화막과 실리콘산화막의 복합층, 탄탈륨산화막(Ta2O5), BaSrTiO3막, SrBiTiO3막, PbZrTiO3막 및 SrBi2Ta2O9막 중의 어느 하나를 선택할 수 있다.
이후, 저산소 분위기에서 측정챔버로 이동하여 유전막이 양호하게 형성되었는가를 판별한다(S10). 이 때, 상기 형성된 유전막에 의한 불순물의 분포와 단차피복성(step coverage)을 측정한다. 상기 판별 결과, 측정결과가 양호하면 다음 공정으로 진행하고, 그 측정결과가 양호하지 않으면 공정 진행을 중지한다(ⓐ).
상기 유전막 상에 상부전극을 형성하면(S11), 커패시터의 형성이 완료된다. 이 때, 상부전극은, 도핑된 실리콘막, 버섯돌기를 갖는 다결정 실리콘막, 질화 금속막, 노블 금속막, 내화물 금속막 및 니어-노블 금속막 및 전도성 산화막 중의 어느 하나를 사용할 수 있으며, 하부전극과 마찬가지로 전도성 산화막에는 RuO2또는 IrO2가 포함된다.
이후, 저산소 분위기에서 측정챔버로 이동하여 상부전극이 양호하게 형성되었는가를 판별한다(S12). 이 때, 상기 상부전극 형성 단계에서는 정전용량과 단차피복성을 측정한다. 상기 판별 결과, 수행결과가 양호하면 모든 공정을 종료하고, 그 수행결과가 양호하지 않으면 공정 진행을 중지한다(ⓐ).
이와 같이, 일련의 공정이 하나 이상의 반응챔버와 측정챔버를 가진 반도체 제조장치에서 진행될 때, 사전 세정단계(S1), 하부전극 형성단계(S3), 도핑 및 플라즈마 처리단계(S5), 장벽막 형성단계(S7), 유전막 형성단계(S9) 및 상부전극 형성단계(S11)를 차례로 동일 챔버에서 진행하거나, 저 산소 분위기를 통해 이동한 후 다른 챔버에서 진행하고, 각 공정 단계별로 저산소 분위기에서 측정챔버로 이동하여 각 공정의 수행결과로부터 기판의 표면굴곡, 정전용량, 불순물 농도와 분포, 콘택 바닥의 잔류물 등을 즉시 측정한다.
또한, 본 실시예에서는 각각의 공정에 모두 측정단계를 포함시켰으나, 공정에 따라 필요한 경우에만 측정이 이루어지게 할 수도 있다.
본 실시예에서는 커패시터의 제조공정에 대해서 살펴보았으나, 인-시튜 측정장치를 이용하여 그외의 콘택이나 비아(via)의 배선공정 또는 화학물리연마공정 등에도 마찬가지로 적용하여 수행결과의 측정이 즉시 이루어질 수 있다.
본 발명에 따르면, 커패시터 공정시, 사전 세정공정, 하부전극 형성공정, 도핑공정, 장벽막 형성공정, 유전막 형성공정 및 상부전극 형성공정의 일부 또는 전부를 일관적으로 진행하면서 각 공정마다 인-시튜 모니터링을 수행함으로써 대기에 웨이퍼가 노출되지 않고 각 공정마다 즉시 평가가 이루어지므로 양질의 웨이퍼 생산이 가능하다는 장점이 있다.
한편, 콘택이나 비아 등의 배선공정시, 콘택바닥의 식각 후의 폴리머의 잔류 여부와, 식각이 제대로 되었는지, 그리고 자연산화막이 형성되었는지 여부를 파악한 후, 후속공정을 처리함으로써 수율을 증대시킬 수 있다.
한편, 화학물리연마 공정시, 화학물리연마에 패턴의 밀도에 따라 연마의 정도가 달라지는 문제나, 디싱(dishing) 등의 문제가 있는지를 측정한 후 다음 웨이퍼 연마시 개선하여 수행함으로써 균일도가 뛰어난 웨이퍼를 생산할 수 있다.
또한, 별도의 측정장치를 구입할 필요없어 구입 및 설치 비용이 감소된다는 장점도 있다.

Claims (12)

  1. 소정의 공정을 수행한 기판을 외부와 격리시켜 진공상태에서 일부 또는 전체 공정을 수행하는 반응챔버와,
    상기 공정 수행결과를 인-시튜로 평가할 수 있도록, 상기 반응챔버에서의 반응진행 전·후에 상기 기판을 측정하는 AFM 측정수단을 가진 측정챔버를 구비한 것을 특징으로 하는 반도체 제조장치.
  2. 제1항에 있어서, 상기 반응챔버와 측정챔버 사이에 기판을 저산소 분위기에서 이동시키기 위한 이동경로를 더 구비한 것을 특징으로 하는 반도체 제조장치.
  3. 제1항에 있어서, 상기 반응챔버와 측정챔버에서 수행하는 일부 또는 전체 공정과 그 각각에 대한 측정 공정을 하나의 챔버에서 모두 수행할 수 있도록, 상기 반응챔버와 측정챔버가 하나의 집적챔버로 이루어진 것을 특징으로 하는 반도체 제조장치.
  4. 제1항 또는 제3항에 있어서, 상기 반응챔버와 측정챔버, 또는 집적챔버는, 다단계의 공정을 진행할 수 있도록 각각 적어도 하나 이상 구비된 것을 특징으로 하는 반도체 제조장치.
  5. 제1항 또는 제3항에 있어서, 상기 반응챔버는 물리화학증착, 화학기상증착, 전기도금, 화학물리연마, 식각, 에싱으로 이루어진 공정 군에서 선택된 적어도 하나 이상을 수행하는 챔버인 것을 특징으로 하는 반도체 제조장치.
  6. 제1항에 있어서, 상기 AFM 측정수단은:
    상기 측정챔버가 차지하는 면적을 줄이기 위해, 상기 기판의 원주를 검사하는 제1팁과, 상기 기판의 중심원을 검사하는 제2팁을 구비한 스캐닝수단과;
    상기 제1팁과 제2팁의 변화를 감지하기 위해 광을 발산하는 광발산부와, 상기 광을 수광하는 광수광부를 구비한 감지수단과;
    상기 감지수단에서 출력되는 신호를 처리하는 신호처리수단으로 이루어진 것을 특징으로 하는 반도체 제조장치.
  7. 소정의 공정을 수행한 기판에 대해 외부와 격리되어 진공상태에서 일부 또는 전체 공정을 수행하기 위해 적어도 하나 이상 구비한 반응챔버와; 상기 반응챔버에서 반응을 수행한 전후에, 그 공정 수행 결과를 인-시튜로 측정할 수 있는 AFM 측정수단을 구비한 측정챔버;로 이루어진 반도체 제조장치를 이용한 반도체 제조방법에 있어서,
    상기 소정 공정을 거친 기판을 세정함으로써 자연산화막과 오염물을 제거하는 단계와;
    상기 세정공정을 거친 기판 상에 하부전극을 형성하는 단계와;
    상기 하부전극 상에 유전막을 형성하는 단계와;
    상기 유전막 상에 상부 전극을 형성하는 단계를 포함하되,
    상기 세정공정, 하부전극 형성공정, 유전막 형성공정 및 상부전극 형성공정을 동일 챔버 또는 저산소 분위기를 통해 서로 다른 챔버로 이동하면서 공정을 진행하고, 상기 각 단계의 일부 또는 전체에서 공정의 결과를 저산소 분위기를 통해 측정챔버로 이동하여 측정하는 것을 특징으로 하는 반도체 제조방법.
  8. 제7항에 있어서, 상기 세정공정은 할로겐화물, 수소화물, 비활성기체로 구성된 기체군에서 선택된 기체 플라즈마를 사용하는 것을 특징으로 하는 반도체 제조방법.
  9. 제7항에 있어서, 상기 세정공정 및 다결정 실리콘층의 형성공정을 진행하기 위해, 상기 다결정 실리콘층에 대해 불순물 도핑 및 표면세정을 행하는 동시에 그 표면의 버섯 돌기를 강화시킬 수 있도록 상기 다결정 실리콘층을 플라즈마 처리하는 단계를 더 거치는 것을 특징으로 하는 반도체 제조방법.
  10. 제7항에 있어서, 상기 유전막은;
    실리콘질화막과 실리콘산화막의 복합층, 탄탈륨산화막, BaSrTiO3막, SrBiTiO3막, PbZrTiO3막 및 SrBi2Ta2O9막으로 구성된 유전막군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 제조방법.
  11. 제7항에 있어서, 상기 하부전극 혹은 상부전극은:
    실리콘막, 버섯돌기를 갖는 다결정 실리콘막, 질화 금속막, 노블 금속막, 내화물 금속막 및 니어-노블 금속막, 전도성 산화막으로 구성된 박막군으로부터 선택된 것을 사용하는 것을 특징으로 하는 반도체 제조방법.
  12. 제7항에 있어서, 상기 측정챔버에서 기판의 표면굴곡, 정전용량, 불순물 농도와 분포, 콘택 바닥의 잔류물 등을 측정하는 것을 특징으로 하는 반도체 제조방법.
KR1019980042155A 1998-10-09 1998-10-09 반도체 제조장치 및 이를 이용한 반도체 제조방법 KR100287779B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980042155A KR100287779B1 (ko) 1998-10-09 1998-10-09 반도체 제조장치 및 이를 이용한 반도체 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980042155A KR100287779B1 (ko) 1998-10-09 1998-10-09 반도체 제조장치 및 이를 이용한 반도체 제조방법

Publications (2)

Publication Number Publication Date
KR20000025180A true KR20000025180A (ko) 2000-05-06
KR100287779B1 KR100287779B1 (ko) 2001-04-16

Family

ID=19553426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042155A KR100287779B1 (ko) 1998-10-09 1998-10-09 반도체 제조장치 및 이를 이용한 반도체 제조방법

Country Status (1)

Country Link
KR (1) KR100287779B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478034B1 (ko) * 2000-11-06 2005-03-21 알프스 덴키 가부시키가이샤 플라즈마 처리장치의 성능평가방법
KR100691004B1 (ko) * 2005-04-15 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20120034100A (ko) * 2009-06-12 2012-04-09 노벨러스 시스템즈, 인코포레이티드 계면 표면의 원격 플라즈마 공정

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102437085B1 (ko) * 2018-10-30 2022-08-29 주식회사 내일해 기판 검사 장치
KR102202301B1 (ko) * 2018-10-30 2021-01-13 주식회사 내일해 기판 검사 장치
KR102194643B1 (ko) * 2018-12-12 2020-12-24 주식회사 내일해 홀로그래픽 복원을 이용한 불량 검사 시스템

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176118B2 (ja) * 1992-03-27 2001-06-11 株式会社東芝 多室型基板処理装置
JPH08160057A (ja) * 1994-11-30 1996-06-21 Nippon Steel Corp 原子間力顕微鏡

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478034B1 (ko) * 2000-11-06 2005-03-21 알프스 덴키 가부시키가이샤 플라즈마 처리장치의 성능평가방법
KR100691004B1 (ko) * 2005-04-15 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20120034100A (ko) * 2009-06-12 2012-04-09 노벨러스 시스템즈, 인코포레이티드 계면 표면의 원격 플라즈마 공정

Also Published As

Publication number Publication date
KR100287779B1 (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
CN100349273C (zh) 采用整合测量以增进介电质蚀刻效率的方法和设备
US5980720A (en) Methods of treating crystal-grown wafers for surface defect analysis
US6936842B2 (en) Method and apparatus for process monitoring
US9721817B2 (en) Apparatus for measuring impurities on wafer and method of measuring impurities on wafer
KR100287779B1 (ko) 반도체 제조장치 및 이를 이용한 반도체 제조방법
US6531067B1 (en) Method for forming contact hole
CN112902870B (zh) 蚀刻机台的刻蚀缺陷的检测方法
US6950178B2 (en) Method and system for monitoring plasma using optical emission spectroscopy
US5242831A (en) Method for evaluating roughness on silicon substrate surface
CN109285793A (zh) 介电质层中的空洞检测方法及半导体器件的制造方法
US4668330A (en) Furnace contamination
US20080153183A1 (en) Floating gate process methodology
Strausser et al. Characterization of the low-pressure chemical vapor deposition grown rugged polysilicon surface using atomic force microscopy
US6815289B2 (en) Method of manufacturing semiconductor device
US5825668A (en) Monitoring method and apparatus of surface area of semiconductor wafer
US20080299682A1 (en) Method for removing poly silicon
KR100266278B1 (ko) 반도체 장치의 콘택홀 세정 방법
JP3271140B2 (ja) 連続処理装置および連続処理方法
JPS59163827A (ja) プラズマエツチング装置
US20070096091A1 (en) Layer structure and removing method thereof and mehod of testing semiconductor machine
US20140273312A1 (en) Pin hole evaluation method of dielectric films for metal oxide semiconductor tft
KR100458590B1 (ko) 반도체 제조 장비의 파티클 모니터닝 방법
KR100303918B1 (ko) 반도체커패시터제조설비및이를이용한반도체커패시터제조방법
Baerg et al. Selective removal of dielectrics from integrated circuits for electron beam probing
KR100275719B1 (ko) 반도체장치의제조공정평가방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee