JP3817621B2 - プラズマ原子層蒸着法を利用したタンタル酸化膜形成方法 - Google Patents

プラズマ原子層蒸着法を利用したタンタル酸化膜形成方法 Download PDF

Info

Publication number
JP3817621B2
JP3817621B2 JP2001385328A JP2001385328A JP3817621B2 JP 3817621 B2 JP3817621 B2 JP 3817621B2 JP 2001385328 A JP2001385328 A JP 2001385328A JP 2001385328 A JP2001385328 A JP 2001385328A JP 3817621 B2 JP3817621 B2 JP 3817621B2
Authority
JP
Japan
Prior art keywords
tantalum oxide
oxide film
layer deposition
atomic layer
plasma atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001385328A
Other languages
English (en)
Other versions
JP2002305195A (ja
Inventor
京 民 金
鍾 ミン 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2002305195A publication Critical patent/JP2002305195A/ja
Application granted granted Critical
Publication of JP3817621B2 publication Critical patent/JP3817621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Description

【０００１】
【発明が属する技術分野】
本発明は、半導体素子のキャパシタ誘電膜形成方法に関し、さらに詳細には、プラズマ原子層蒸着法によるタンタル酸化膜（Ｔａ２Ｏ５）形成方法に関する。
【０００２】
【従来の技術】
近年、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの半導体装置において集積度が高くなることに伴って、狭い空間で高い電極容量を有し、漏れ電流の影響が小さい、電気的特性に優れたキャパシタが必要となった。このために、タンタル酸化膜などの高誘電物質をキャパシタの誘電膜として使用されだしている。
一方、低圧化学気相蒸着法（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＬＰＣＶＤ）により蒸着されたタンタル酸化膜は、段差被覆性（Ｓｔｅｐ ｃｏｖｅｒａｇｅ）が良好でなく、キャパシタの電気的特性が劣化する。
【０００３】
このような問題を解決するために、多層のモノ層（ｍｏｎｏ ｌａｙｅｒ）を蒸着して段差被覆性を向上させることができる原子層蒸着法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）が利用され始めている。
図１乃至図４は、従来の技術に係るキャパシタ製造工程を説明するための断面図である。
まず、図１に示すように、トランジスタ及びプラグを含む下部構造形成が完了した基板１０上にキャパシタの下部電極をなすポリシリコン膜１１を蒸着し、ＨＦまたはＢＯＥ（Ｂｕｆｆｅｒ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）を利用してポリシリコン膜１１表面の自然酸化膜（図示せず）を除去した後、アンモニア（ＮＨ３）雰囲気下でポリシリコン膜１１の表面をＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）処理する。
【０００４】
次に、図２に示すように、原子層蒸着（ＡＬＤ）ステップとインシトゥ（ｉｎ−ｓｉｔｕ）−酸素（Ｏ２）プラズマ処理ステップによりタンタル酸化膜１２Ａを蒸着する。
上記の２ステップからなるタンタルオキサイドモノ層形成周期を複数回繰り返して多層のタンタルオキサイドモノ層１２１〜１２ｎを蒸着すれば、段差被覆性に優れたタンタル酸化膜１２Ａが形成される。
【０００５】
図３に示すように、酸素（Ｏ２）プラズマ処理ステップは、タンタル酸化膜１２Ａを酸素雰囲気下で熱処理するためのものであって、これにより結晶化されたタンタル酸化膜１２を形成することができる。
次に、図４に示すように、タンタル酸化膜１２上に上部電極１３を蒸着して、ポリシリコン膜１１、タンタル酸化膜１２及び上部電極１３の積層構造からなるキャパシタを形成する。
【０００６】
上述したようになされる従来の原子層蒸着方式（ＡＬＤ）と、酸素プラズマを利用したタンタル酸化膜形成方法は、以下のような問題点がある。
第１に、酸素の反応性が小さいため、タンタル酸化膜１２内に炭素（Ａ）（図４）が残留することになり、第２に、酸素の活性化エネルギーが小さいため、タンタル酸化膜１２内に酸素（Ｂ）（図４）の空乏が依然として残ることになって漏れ電流による電気的特性が劣化するという問題点があった。
【０００７】
【発明が解決しようとする課題】
そこで、本発明は上記従来の技術の問題点に鑑みてなされたものであって、プラズマ原子層蒸着法を利用してタンタル酸化膜を形成することによって、膜質の改善と電気的特性の向上を図ることのできる、プラズマ原子層蒸着法を利用したタンタル酸化膜形成方法を提供することにその目的がある。
【０００８】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明によるプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法は、反応室内にペンタエトキシタンタル（Ｔａ（ＯＣ２Ｈ５）５）ソースガスを導入させ、プラズマを発生させる第１ステップと、
ペンタエトキシタンタルプラズマを利用してタンタルオキサイドモノ層を蒸着する第２ステップと、前記反応室をパージさせる第３ステップと、前記第１ステップ乃至前記第３ステップからなるタンタルオキサイドモノ層形成周期を少なくとも一回以上繰り返してタンタル酸化膜を形成する第４ステップと、酸素雰囲気下で前記タンタル酸化膜表面を熱処理する第５ステップと、前記タンタル酸化膜を結晶化させる第６ステップとを含むことを特徴とする。
【０００９】
【発明の実施の形態】
次に、本発明にかかるプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法の実施の形態の具体例を図面を参照しながら説明する。
図５乃至図９は、本発明に係るプラズマ原子層蒸着法を利用してタンタル酸化膜を形成する工程を説明するための断面図である。
【００１０】
まず、図５に示すように、トランジスタ及びプラグを含む下部構造形成が完了した基板２０上に、キャパシタの下部電極をなすポリシリコン膜２１を蒸着し、ＨＦまたはＢＯＥ（Ｂｕｆｆｅｒ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）を利用してポリシリコン膜２１表面の自然酸化膜（図示せず）をエッチバックした後、アンモニア（ＮＨ３）雰囲気下でポリシリコン膜２１表面をＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）処理する。
次に、ペンタエトキシタンタル（Ｔａ（ＯＣ２Ｈ５）５）ソースを反応室内に導入させ、プラズマを励起させて、図６に示すように、タンタル酸化膜２２Ａを形成する。
【００１１】
以下では、プラズマ原子層蒸着法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＡＬＤ）を利用したタンタル酸化膜２２Ａ蒸着工程について具体的に述べる。
基板温度が２００℃乃至３００℃に保持され、反応室圧力が、０．２Ｔｏｒｒ乃至１０Ｔｏｒｒに保持され、３０Ｗ乃至５００ＷのＲＦ電力が印加された条件下で、１７０℃乃至１９０℃のペンタエトキシタンタルソースガスを０．００６ｃｃ／ｍｉｎ乃至０．１ｃｃ／ｍｉｎの速度で０．１秒乃至５秒間反応室内に導入させプラズマ化する。
【００１２】
次いで、反応室の温度及び圧力条件をそのまま保持しながらプラズマ化したソースガスを、０．１秒乃至０．５秒間基板上部に蒸着してタンタルオキサイド一層のモノ層２２１を蒸着する。
次に、窒素またはアルゴンを利用して０．２秒乃至５秒間パージする。
上記の３ステップからなるタンタルオキサイドモノ層形成周期を、複数回繰り返すと、多層のタンタルオキサイドモノ層２２１〜２２ｎが蒸着されるので、段差被覆性に優れたタンタル酸化膜２２Ａが形成される。
【００１３】
次に、図７に示すように、酸素またはＮ２Ｏをプラズマ化してタンタル酸化膜２２Ａの表面を処理することによって、表面処理されたタンタル酸化膜２２Ｂを形成する。この場合、表面処理されたタンタル酸化膜２２Ｂ内部に残留する炭素は、反応性が大きいＮ２ＯプラズマによりＣＯやＣＯ２に反応してパージにより除去される。また、表面処理されたタンタル酸化膜２２Ｂ内部の酸素空乏は、活性化エネルギーが大きいＮ２Ｏプラズマにより抑制される。
次に、表面処理されたタンタル酸化膜２２Ｂを、Ｎ２Ｏまたは酸素雰囲気下及び６５０℃乃至８００℃下で１０分乃至３０分間アニールして、図８に示すように、結晶化されたタンタル酸化膜２２を形成する。
【００１４】
次に、図９に示すように、結晶化されたタンタル酸化膜２２上に、上部電極２３を形成してポリシリコン膜２１、結晶化されたタンタル酸化膜２２及び上部電極２３の積層構造からなるキャパシタの形成を完了する。
上述したように、本発明のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法を用いたキャパシタ製造方法は、プラズマ原子層蒸着法を利用してタンタル酸化膜を形成することによって、段差被覆性を向上させてタンタル酸化膜の膜質を改善して電気的特性を向上させることができる。
【００１５】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００１６】
【発明の効果】
上述したように、本発明によるプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法によれば、プラズマ原子層蒸着法によるタンタル酸化膜形成方法において、タンタル酸化膜の膜質を改善して段差被覆性を高めることができる。
【図面の簡単な説明】
【図１】従来の技術に係るタンタル酸化膜形成工程を説明するための断面図である。
【図２】従来の技術に係るタンタル酸化膜形成工程を説明するための断面図である。
【図３】従来の技術に係るタンタル酸化膜形成工程を説明するための断面図である。
【図４】従来の技術に係るタンタル酸化膜形成工程を説明するための断面図である。
【図５】本発明の実施例に係るタンタル酸化膜形成工程を説明するための断面図である。
【図６】本発明の実施例に係るタンタル酸化膜形成工程を説明するための断面図である。
【図７】本発明の実施例に係るタンタル酸化膜形成工程を説明するための断面図である。
【図８】本発明の実施例に係るタンタル酸化膜形成工程を説明するための断面図である。
【図９】本発明の実施例に係るタンタル酸化膜形成工程を説明するための断面図である。
【符号の説明】
２０ 基板
２１ ポリシリコン膜
２２１〜２２ｎ タンタルオキサイドモノ層
２２、２２Ａ、２２Ｂ タンタル酸化膜
２３ 上部電極

Claims (15)

  1. 反応室内にペンタエトキシタンタル（Ｔａ（ＯＣ２Ｈ５）５）ソースガスを導入させ、プラズマを発生させる第１ステップと、
    ペンタエトキシタンタルプラズマを利用してタンタルオキサイドモノ層を蒸着する第２ステップと、
    前記反応室をパージさせる第３ステップと、
    前記第１ステップ乃至前記第３ステップからなるタンタルオキサイドモノ層形成周期を少なくとも一回以上繰り返してタンタル酸化膜を形成する第４ステップと、
    酸素雰囲気下で前記タンタル酸化膜表面を熱処理する第５ステップと、
    前記タンタル酸化膜を結晶化させる第６ステップとを含むことを特徴とするプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  2. 前記第１ステップは、基板温度が２００℃乃至３００℃に保持された条件下で実施することを特徴とする請求項１に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  3. 前記第１ステップは、前記反応室圧力が、０．２Ｔｏｒｒ乃至１０Ｔｏｒｒに保持された条件下で実施することを特徴とする請求項１に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  4. 前記第１ステップは、３０Ｗ乃至５００ＷのＲＦ電力が印加された条件下で実施することを特徴とする請求項１に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  5. 前記第１ステップで、前記ペンタエトキシタンタルソースガスの温度は、１７０℃乃至１９０℃であることを特徴とする請求項１に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  6. 前記第１ステップで、前記ペンタエトキシタンタルソースガスを０．００６ｃｃ／ｍｉｎ乃至０．１ｃｃ／ｍｉｎの速度で導入させることを特徴とする請求項５に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  7. 前記ペンタエトキシタンタルソースガスを０．１秒乃至５秒の間導入させることを特徴とする請求項５又は６に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  8. 前記第２ステップは、基板温度が１７０℃乃至１９０℃に保持され、前記反応室圧力が０．２Ｔｏｒｒ乃至１０Ｔｏｒｒに保持された条件下で実施することを特徴とする請求項１に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  9. 前記第２ステップは、０．１秒乃至０．５秒間実施することを特徴とする請求項８に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  10. 前記第３ステップで、窒素またはアルゴンを利用して前記反応室をパージさせることを特徴とする請求項１に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  11. 前記反応室を０．２秒乃至５秒間パージさせることを特徴とする請求項１０に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  12. 前記第５ステップで、酸素またはＮ２Ｏをプラズマ化して前記タンタル酸化膜の表面を処理することを特徴とする請求項１に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  13. 前記第６ステップは、Ｎ２Ｏまたは酸素雰囲気下で実施することを特徴とする請求項１に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  14. 前記第６ステップは、６５０℃乃至８００℃で実施することを特徴とする請求項１３に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
  15. 前記第６ステップは、１０分乃至３０分間実施することを特徴とする請求項１３又は１４に記載のプラズマ原子層蒸着法を利用したタンタル酸化膜形成方法。
JP2001385328A 2000-12-18 2001-12-18 プラズマ原子層蒸着法を利用したタンタル酸化膜形成方法 Expired - Fee Related JP3817621B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2000-0077835A KR100390831B1 (ko) 2000-12-18 2000-12-18 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR2000-077835 2000-12-18

Publications (2)

Publication Number Publication Date
JP2002305195A JP2002305195A (ja) 2002-10-18
JP3817621B2 true JP3817621B2 (ja) 2006-09-06

Family

ID=19703201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001385328A Expired - Fee Related JP3817621B2 (ja) 2000-12-18 2001-12-18 プラズマ原子層蒸着法を利用したタンタル酸化膜形成方法

Country Status (4)

Country Link
US (1) US6537925B2 (ja)
JP (1) JP3817621B2 (ja)
KR (1) KR100390831B1 (ja)
TW (1) TW589925B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187819B2 (ja) * 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
KR100384850B1 (ko) * 2000-12-14 2003-05-22 주식회사 하이닉스반도체 탄탈륨옥사이드 유전막 형성 방법
JP2003007697A (ja) * 2001-06-21 2003-01-10 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
KR100454758B1 (ko) * 2002-01-14 2004-11-05 주성엔지니어링(주) 탄탈륨 산화막 증착방법
US6794704B2 (en) * 2002-01-16 2004-09-21 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
US7220312B2 (en) * 2002-03-13 2007-05-22 Micron Technology, Inc. Methods for treating semiconductor substrates
JP2004063807A (ja) * 2002-07-29 2004-02-26 Elpida Memory Inc 半導体装置の製造方法
GB0217553D0 (en) * 2002-07-30 2002-09-11 Sheel David W Titania coatings by CVD at atmospheric pressure
US7097782B2 (en) * 2002-11-12 2006-08-29 Micron Technology, Inc. Method of exposing a substrate to a surface microwave plasma, etching method, deposition method, surface microwave plasma generating apparatus, semiconductor substrate etching apparatus, semiconductor substrate deposition apparatus, and microwave plasma generating antenna assembly
US7022605B2 (en) * 2002-11-12 2006-04-04 Micron Technology, Inc. Atomic layer deposition methods
KR100496265B1 (ko) * 2002-11-29 2005-06-17 한국전자통신연구원 반도체 소자의 박막 형성방법
KR100450685B1 (ko) * 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
US6803275B1 (en) 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
US7033957B1 (en) 2003-02-05 2006-04-25 Fasl, Llc ONO fabrication process for increasing oxygen content at bottom oxide-substrate interface in flash memory devices
US7399357B2 (en) * 2003-05-08 2008-07-15 Arthur Sherman Atomic layer deposition using multilayers
KR20060007325A (ko) * 2004-07-19 2006-01-24 삼성전자주식회사 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법
KR100631951B1 (ko) * 2004-11-08 2006-10-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US20060210723A1 (en) * 2005-03-21 2006-09-21 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4735601B2 (ja) * 2007-05-14 2011-07-27 ソニー株式会社 原子層蒸着法を用いた薄膜形成方法
US20090325369A1 (en) * 2008-06-30 2009-12-31 Hynix Semiconductor Inc. Semiconductor device and method of fabricating the same
FR2971362B1 (fr) * 2011-02-04 2013-09-06 St Microelectronics Crolles 2 Procédé de fabrication d'un condensateur tin/ta2o5/tin
FR2971363B1 (fr) 2011-02-04 2013-09-06 St Microelectronics Crolles 2 Procédé de fabrication et de reoxydation d'un condensateur tin/ta2o5/tin
US20130065377A1 (en) * 2011-09-09 2013-03-14 Intermolecular, Inc. Interface layer improvements for nonvolatile memory applications
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
US11749563B2 (en) 2018-06-27 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interlayer dielectric layer
FR3111736B1 (fr) * 2020-06-19 2022-08-19 Commissariat Energie Atomique Procédé de réalisation d’une couche sur certaines surfaces seulement d’une structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319571B1 (ko) * 1998-03-12 2002-01-09 루센트 테크놀러지스 인크 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
KR100518518B1 (ko) * 1998-07-16 2006-04-28 삼성전자주식회사 반도체장치의 커패시터 및 그 제조방법
KR100481848B1 (ko) * 1998-12-15 2006-05-16 삼성전자주식회사 화학적결함을제거한유전막제조방법
KR100319884B1 (ko) * 1999-04-12 2002-01-10 윤종용 반도체소자의 커패시터 및 그 제조방법
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
KR100663341B1 (ko) * 2000-08-11 2007-01-02 삼성전자주식회사 원자층 증착 캐패시터 제조방법 및 장치

Also Published As

Publication number Publication date
KR100390831B1 (ko) 2003-07-10
JP2002305195A (ja) 2002-10-18
US20020086476A1 (en) 2002-07-04
US6537925B2 (en) 2003-03-25
TW589925B (en) 2004-06-01
KR20020048623A (ko) 2002-06-24

Similar Documents

Publication Publication Date Title
JP3817621B2 (ja) プラズマ原子層蒸着法を利用したタンタル酸化膜形成方法
KR100384850B1 (ko) 탄탈륨옥사이드 유전막 형성 방법
TWI338376B (en) Capacitor with zirconium oxide and method for fabricating the same
KR100622609B1 (ko) 박막 형성 방법
JP4324753B2 (ja) 半導体素子で用いるアルミニウム酸化膜の製造方法
JP5094057B2 (ja) 半導体素子のキャパシタ製造方法
KR20010080167A (ko) 계면 조절을 위한 유전체막의 후증착 처리
JP4088912B2 (ja) 半導体素子のキャパシタ製造方法
JP2000058878A5 (ja)
TWI220552B (en) A method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers ...
JP2007129190A (ja) 誘電膜形成方法、及び半導体装置の製造方法
KR100384851B1 (ko) 원자층 증착법에 의한 캐패시터 제조 방법
KR20120122548A (ko) 반도체 장치 및 그 제조방법
TWI222697B (en) A capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same
JP2006060231A (ja) 貴金属電極の製造方法及び半導体キャパシタの製造方法
US20060146477A1 (en) Capacitor having multiple dielectric layer and method of forming the same
JP2006147896A (ja) 薄膜の製造方法および半導体装置の製造方法
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP2006161061A (ja) 薄膜の形成方法および半導体装置の製造方法
KR20060002137A (ko) 반도체소자의 캐패시터 형성방법
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20040039982A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees