KR20020048623A - 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법 - Google Patents

플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법 Download PDF

Info

Publication number
KR20020048623A
KR20020048623A KR1020000077835A KR20000077835A KR20020048623A KR 20020048623 A KR20020048623 A KR 20020048623A KR 1020000077835 A KR1020000077835 A KR 1020000077835A KR 20000077835 A KR20000077835 A KR 20000077835A KR 20020048623 A KR20020048623 A KR 20020048623A
Authority
KR
South Korea
Prior art keywords
tantalum oxide
plasma
dielectric film
atomic layer
layer deposition
Prior art date
Application number
KR1020000077835A
Other languages
English (en)
Other versions
KR100390831B1 (ko
Inventor
김경민
이종민
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0077835A priority Critical patent/KR100390831B1/ko
Priority to US10/006,949 priority patent/US6537925B2/en
Priority to TW090131040A priority patent/TW589925B/zh
Priority to JP2001385328A priority patent/JP3817621B2/ja
Publication of KR20020048623A publication Critical patent/KR20020048623A/ko
Application granted granted Critical
Publication of KR100390831B1 publication Critical patent/KR100390831B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 플라즈마 원자층 증착 방식을 이용하여 탄탈륨옥사이드 유전막을 형성함으로써 막질 개선과 전기적 특성의 향상을 기할 수 있는 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법을 제공하기 위한 것으로서, 이를 위해 본 발명은 탄탈륨옥사이드 유전막을 원자층 증착법으로 형성하기 위한 방법에 있어서, 소스 가스를 플로우시키고 플라즈마를 여기시켜 탄탈륨옥사이드막을 증착하는 것을 다수번 반복하여 탄탈륨옥사이드막을 형성하는 제1단계; 및 상기 탄탈륨옥사이드막을 결정화하여 탄탈륨옥사이드유전막을 형성하기 위한 어닐링을 실시하는 제2단계를 포함하여 이루어진다.

Description

플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법{Method for forming Ta2O5 dielectric layer by Plasma Enhanced Atomic Layer Deposition}
본 발명은 반도체 소자의 캐패시터 유전막 형성 방법에 관한 것으로, 더욱 상세하게는 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드(Ta2O5) 유전막 형성 방법에 관한 것이다.
DRAM(Dynamic Random Access Memory) 등의 반도체 장치에서 집적도가 높아짐에 따라 좁은 공간에서 높은 전극용량을 갖고 누설전류의 영향이 적어 전기적 특성이 우수한 캐패시터가 필요하게 되었다. 이를 위해 탄탈륨옥사이드 등의 고유전물질을 유전막으로 사용하게 되었다.
한편, 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD으로 증착된 탄탈륨옥사이드유전막은 단차피복성(Step coverage)이 불량하여 캐패시터의 전기적 특성이 열화된다.
이러한 문제를 해결하기 위해 모노레이어(One mono layer)씩 증착하여 단착피복성을 향상시킨 원자층 증착법(Atomic Layer Deposition; ALD)을 이용하게 된다.
도 1a 내지 도 1e는 종래기술에 따른 캐패시터 제조 공정을 나타내는 단면도이다.
먼저, 도 1a에 도시된 바와 같이 소정공정이 완료된 기판(10) 상에 폴리실리콘막(11)을 증착하고 HF 또는 BOE(Buffer Oxide Etchant)를 이용하여 자연산화막(도시하지 않음)을 에치백한 후 암모니아(NH3)분위기에서 RTP(Rapid Thermal Process)처리한다. 여기서, 소정공정이 완료된 기판(10)은 메모리소자의 경우 통상의 소스/드레인접합 상에 플러그 등이 형성된 것을 일컫는다.
다음으로 도 1b에 도시된 것처럼 원자층 증착(ALD) 단계와 인시튜 산소(O2) 플라즈마 처리 단계에 의해 탄탈륨옥사이드막(12')을 증착한다.
상기의 두 단계를 하나의 사이클로 하여 하나의 사이클마다 모노레이어의 탄탈륨옥사이드막(121 ∼ 12n)을 증착하면, 단차피복성이 우수한 탄탈륨옥사이드막(12')이 형성된다.
여기서, 산소(O2) 플라즈마 처리 단계에 의해 상기 탄탈륨옥사이드막(12')을 산소 분위기에서 어닐하여 결정화된 탈륨옥사이드 유전막(12)을 형성한다.
다음으로 도 1d에 도시된 바와 같이 상기 탄탈륨옥사이드 유전막(12) 상에 상부전극(13)을 증착하여 폴리실리콘막(11)과 탄탈륨옥사이드 유전막(12) 및 상부전극(13)이 적층된 캐패시터를 형성한다.
전술한 바와 같이 이루어지는 종래의 원자층 증착 방식(ALD)과 산소 플라즈마를 이용한 탄탈륨옥사이드 유전막 형성 방법은 다음과 같은 문제점이 발생하게 된다.
첫째로, 산소의 반응성이 적어 탄탈륨옥사이드 유전막(12) 내에 탄소(A)가 잔류하게 되며 둘째로, 산소의 활성화 에너지가 작아 탈륨옥사이드 유전막(12) 내에 산소(B)의 공핍이 여전히 남게 되어 누설전류에 의한 전기적 특성이 열화된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 플라즈마 원자층 증착법을 이용하여 탄탈륨옥사이드 유전막을 형성함으로써 막질 개선과 전기적 특성의 향상을 기할 수 있는 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래기술에 따른 탄탈륨 옥사이드 유전막 형성 공정을 나타내는 단면도,
도 2a 내지 2e는 본 발명의 실시예에 따른 탄탈륨 옥사이드 유전막 형성 공정을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10, 20 : 기판
11, 21 : 폴리실리콘막
121 ∼ 12n, , 221 ∼ 22n : 모노레이어 탄탈륨옥사이드막
12, 12', 22, 22',22" : 탄탈륨옥사이드 유전막
13, 23 : 상부전극
상기 목적을 달성하기 위하여 본 발명은 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법에 있어서, 소스 가스를 플로우시키고 플라즈마를 여기시켜 탄탈륨 옥사이드막을 증착하는 것을 다수번 반복하여 탄탈륨 옥사이드막을 형성하는 제1단계; 및 상기 탄탈륨 옥사이드막을 결정화하여 탄탈륨 옥사이드 유전막을 형성하기 위한 어닐링을 실시하는 제2단계를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도 2a 내지 도 2e를 참조하여 설명한다.
도 2a 내지 도 2e는 본 발명의 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 공정을 나타내는 단면도이다.
먼저, 도 2a에 도시된 바와 같이 소정공정이 완료된 기판(20) 상에 폴리실리콘막(21)을 증착하고 HF 또는 BOE(Buffer Oxide Etchant)를 이용하여 자연산화막(도시하지 않음)을 에치백한 후 암모니아(NH3) 분위기에서 RTP(Rapid ThermalProcess)처리한다. 여기서, 하부물질이 형성된 기판(20)은 메모리소자의 경우 통상의 소스/드레인접합 상에 플러그 등이 형성된 것을 일컫는다.
다음으로 도 2b에 도시된 것처럼 탄탈륨 에칠레이트(Ta(OC2H5)5) 소스를 플로우시키고 플라즈마를 여기시켜 탄탈륨옥사이드막(22")을 형성한다.
상기 플라즈마 원자층 증착법(Plasma Enhanced Atomic Layer Deposition; PEALD)에 의한 탄탈륨 옥사이드 유전막(22") 증착 공정에 대해 좀 더 구체적으로 살펴본다.
먼저, 200℃ 내지 300℃의 기판 온도 및 0.2 Torr 내지 10 Torr의 압력과 30W 내지 500W의 알에프 파워 하에서 170℃ 내지 190℃의 기상상태인 탄탈륨 에칠레이트 소스가스를 0.006cc/min 내지 0.1cc/min의 속도로 0.1초 내지 5초 동안 플라즈마화한다.
이어서, 챔버의 온도 및 압력조건을 그대로 유지하면서 상기 플라즈마화한 소스가스를 0.1초 내지 0.5 동안 증착하여 일모노레이어의 탄탈륨 옥사이드막(221)을 증착하고 질소 또는 아르곤을 이용하여 0.2초 내지 5초간 퍼지한다.
상기의 두 단계를 하나의 사이클로 하여 하나의 사이클마다 일모노레이어의 탄탈륨 옥사이드막(221 ∼ 22n)이 증착되므로 단차피복성이 우수하며 이러한 공정을 다수번 반복하여 탄탈륨옥사이드막(22")이 형성된다.
다음으로 도 2c에 도시된 바와 같이 산소 또는 N2O를 플라즈마화 하여 결과물 전면을 표면처리함으로써, 탄탈륨 옥사이드막(22')을 한다. 이때, 상기 탄탈륨옥사이드막(22') 내부에 잔류하던 탄소는 반응성이 큰 N2O 플라즈마에 의해 Co나 Co2로 반응하여 퍼지에 의해 제거된다. 또한, 탄탈륨 옥사이드막(22') 내부의 산소 공핍은 활성화에너지가 큰 N2O 플라즈마에 의해 억제된다.
다음으로 도 2d에 도시된 바와 같이 상기 탄탈륨 옥사이드막(도 2c의 22')을 N2O 또는 산소 분위기 및 650℃ 내지 800℃ 하에서 10분 내지 30분 동안 어닐하여 결정화된 탄탈륨 옥사이드 유전막(22)을 형성한다.
다음으로 도 2e에 도시된 바와 같이 결과물 상에 상부전극(23)을 증착하여 폴리실리콘막(21)과 탄탈륨 옥사이드 유전막(22) 및 상부전극(23)이 적층된 캐패시터를 형성을 완료한다.
전술한 것처럼 본 발명의 캐패시터 제조 방법은 플라즈마 원자층 증착법을 이용하여 탄탈륨 옥사이드 유전막을 형성함으로써 단차피복성을 향상시키며 상기 탄탈륨 옥사이드 유전막의 막질을 개선하여 전기적 특성을 향상시킬 수 있음을 실시예를 통해 알아보았다.
이상에서 본 발명의 기술 사상을 바람직한 실시예에 따라 구체적으로 기술하였으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 본 발명은 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법에 있어서, 탄탈륨 옥사이드 유전막의 막질을 개선하고 단차피복성을 높일 수 있다.

Claims (8)

  1. 탄탈륨 옥사이드 유전막을 원자층 증착법으로 형성하기 위한 방법에 있어서,
    소스 가스를 플로우시키고 플라즈마를 여기시켜 탄탈륨 옥사이드막을 증착하는 것을 다수번 반복하여 탄탈륨 옥사이드막을 형성하는 제1단계; 및
    상기 탄탈륨 옥사이드막을 결정화하여 탄탈륨 옥사이드 유전막을 형성하기 위한 어닐링을 실시하는 제2단계
    를 포함하여 이루어진 플라즈마 원자층증착법에 의한 탄탈륨 옥사이드 유전막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제1단계와 제2단계 사이에,
    상기 탄탈륨 옥사이드막을 N2O 플라즈마 또는 O2플라즈마 처리하는 제3단계를 더포함하여 이루어짐을 특징으로 하는 플라즈마 원자층 증착법에 의한 탄탈륨 옥사이드 유전막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1단계에서,
    0.2 Torr 내지 10 Torr의 압력과 30W 내지 500W의 RF 파워하에서 플라즈마를 여기시키는 것을 특징으로 하는 플라즈마 원자층 증착법에 의한 탄탈륨 옥사이드 유전막 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제1단계는,
    170℃ 내지 190℃에서 기화시킨 탄탈륨에칠레이트 소스 가스를 분당 0.006cc 내지 분당 0.1cc의 속도로 0.1초 내지 5초 동안 플로우시키고 플라즈마를 여기시켜 모노레이어의 탄탈륨 옥사이드막을 증착하고 퍼지하는 과정을 다수번 반복하는 것에 의해 이루어짐을 특징으로 하는 플라즈마 원자층 증착법에 의한 탄탈륨 옥사이드 유전막 형성 방법
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제1단계는 200℃ 내지 300℃의 웨이퍼 온도하에서 이루어짐을 특징으로 하는 플라즈마 원자층 증착법에 의한 탄탈륨 옥사이드 유전막 형성 방법
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제2단계는,
    N2O 또는 O2분위기에서 이루어짐을 특징으로 하는 플라즈마 원자층 증착법에 의한 탄탈륨 옥사이드 유전막 형성 방법
  7. 제 6 항에 있어서,
    상기 제2단계는 650℃ 내지 800℃의 온도 하에서 10분 내지 30분 동안 실시하는 것을 특징으로 하는 플라즈마 원자층 증착법에 의한 탄탈륨 옥사이드 유전막 형성 방법
  8. 제 3 항에 있어서,
    상기 퍼지는 N2또는 Ar 가스로 0.2초 내지 5초간 실시함을 특징으로 하는 플라즈마 원자층 증착법에 의한 탄탈륨 옥사이드 유전막 형성 방법.
KR10-2000-0077835A 2000-12-18 2000-12-18 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법 KR100390831B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0077835A KR100390831B1 (ko) 2000-12-18 2000-12-18 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
US10/006,949 US6537925B2 (en) 2000-12-18 2001-12-04 Method for forming Ta2O5 dielectric layer using plasma enhanced atomic layer deposition
TW090131040A TW589925B (en) 2000-12-18 2001-12-14 Method for forming Ta2O5 dielectric layer using plasma enhanced atomic layer deposition
JP2001385328A JP3817621B2 (ja) 2000-12-18 2001-12-18 プラズマ原子層蒸着法を利用したタンタル酸化膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077835A KR100390831B1 (ko) 2000-12-18 2000-12-18 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법

Publications (2)

Publication Number Publication Date
KR20020048623A true KR20020048623A (ko) 2002-06-24
KR100390831B1 KR100390831B1 (ko) 2003-07-10

Family

ID=19703201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0077835A KR100390831B1 (ko) 2000-12-18 2000-12-18 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법

Country Status (4)

Country Link
US (1) US6537925B2 (ko)
JP (1) JP3817621B2 (ko)
KR (1) KR100390831B1 (ko)
TW (1) TW589925B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450685B1 (ko) * 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
US11749563B2 (en) 2018-06-27 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interlayer dielectric layer

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187819B2 (ja) * 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
KR100384850B1 (ko) * 2000-12-14 2003-05-22 주식회사 하이닉스반도체 탄탈륨옥사이드 유전막 형성 방법
JP2003007697A (ja) * 2001-06-21 2003-01-10 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
KR100454758B1 (ko) * 2002-01-14 2004-11-05 주성엔지니어링(주) 탄탈륨 산화막 증착방법
US6794704B2 (en) * 2002-01-16 2004-09-21 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
US7220312B2 (en) * 2002-03-13 2007-05-22 Micron Technology, Inc. Methods for treating semiconductor substrates
JP2004063807A (ja) * 2002-07-29 2004-02-26 Elpida Memory Inc 半導体装置の製造方法
GB0217553D0 (en) * 2002-07-30 2002-09-11 Sheel David W Titania coatings by CVD at atmospheric pressure
US7097782B2 (en) * 2002-11-12 2006-08-29 Micron Technology, Inc. Method of exposing a substrate to a surface microwave plasma, etching method, deposition method, surface microwave plasma generating apparatus, semiconductor substrate etching apparatus, semiconductor substrate deposition apparatus, and microwave plasma generating antenna assembly
US7022605B2 (en) * 2002-11-12 2006-04-04 Micron Technology, Inc. Atomic layer deposition methods
KR100496265B1 (ko) * 2002-11-29 2005-06-17 한국전자통신연구원 반도체 소자의 박막 형성방법
US6803275B1 (en) 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
US7033957B1 (en) 2003-02-05 2006-04-25 Fasl, Llc ONO fabrication process for increasing oxygen content at bottom oxide-substrate interface in flash memory devices
US7399357B2 (en) * 2003-05-08 2008-07-15 Arthur Sherman Atomic layer deposition using multilayers
KR20060007325A (ko) * 2004-07-19 2006-01-24 삼성전자주식회사 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법
KR100631951B1 (ko) * 2004-11-08 2006-10-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US20060210723A1 (en) * 2005-03-21 2006-09-21 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4735601B2 (ja) * 2007-05-14 2011-07-27 ソニー株式会社 原子層蒸着法を用いた薄膜形成方法
US20090325369A1 (en) * 2008-06-30 2009-12-31 Hynix Semiconductor Inc. Semiconductor device and method of fabricating the same
FR2971363B1 (fr) 2011-02-04 2013-09-06 St Microelectronics Crolles 2 Procédé de fabrication et de reoxydation d'un condensateur tin/ta2o5/tin
FR2971362B1 (fr) * 2011-02-04 2013-09-06 St Microelectronics Crolles 2 Procédé de fabrication d'un condensateur tin/ta2o5/tin
US20130065377A1 (en) * 2011-09-09 2013-03-14 Intermolecular, Inc. Interface layer improvements for nonvolatile memory applications
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
FR3111736B1 (fr) * 2020-06-19 2022-08-19 Commissariat Energie Atomique Procédé de réalisation d’une couche sur certaines surfaces seulement d’une structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319571B1 (ko) * 1998-03-12 2002-01-09 루센트 테크놀러지스 인크 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
KR100518518B1 (ko) * 1998-07-16 2006-04-28 삼성전자주식회사 반도체장치의 커패시터 및 그 제조방법
KR100481848B1 (ko) * 1998-12-15 2006-05-16 삼성전자주식회사 화학적결함을제거한유전막제조방법
KR100319884B1 (ko) * 1999-04-12 2002-01-10 윤종용 반도체소자의 커패시터 및 그 제조방법
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
KR100663341B1 (ko) * 2000-08-11 2007-01-02 삼성전자주식회사 원자층 증착 캐패시터 제조방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450685B1 (ko) * 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
US11749563B2 (en) 2018-06-27 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interlayer dielectric layer

Also Published As

Publication number Publication date
JP3817621B2 (ja) 2006-09-06
KR100390831B1 (ko) 2003-07-10
JP2002305195A (ja) 2002-10-18
TW589925B (en) 2004-06-01
US20020086476A1 (en) 2002-07-04
US6537925B2 (en) 2003-03-25

Similar Documents

Publication Publication Date Title
KR100390831B1 (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR100384850B1 (ko) 탄탈륨옥사이드 유전막 형성 방법
US8173554B2 (en) Method of depositing dielectric film having Si-N bonds by modified peald method
US8415259B2 (en) Method of depositing dielectric film by modified PEALD method
US7919416B2 (en) Method of forming conformal dielectric film having Si-N bonds by PECVD
US20050014365A1 (en) Methods of forming cobalt layers for semiconductor devices
KR100639200B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR20020046433A (ko) 원자층 증착법에 의한 캐패시터 제조 방법
KR100583157B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100691004B1 (ko) 반도체 소자의 캐패시터 형성방법
US8049264B2 (en) Method for producing a dielectric material on a semiconductor device and semiconductor device
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR100382611B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100434704B1 (ko) 반도체소자의캐패시터 및 그 제조방법
KR100604672B1 (ko) 하프늄질화막을 구비한 캐패시터 및 그 제조 방법
KR100382610B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100761392B1 (ko) 하프늄을 이용한 캐패시터 제조방법
KR100964270B1 (ko) 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법
KR100538808B1 (ko) 금속막으로 된 하부전극을 구비하는 캐패시터의 제조 방법
KR20010065182A (ko) 반도체 소자의 캐패시터 제조방법
KR20040039982A (ko) 반도체 소자의 캐패시터 제조방법
KR20050057952A (ko) 반도체 소자의 캐패시터 제조방법
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20020052832A (ko) 텅스텐 범프를 갖는 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee