JP4088912B2 - 半導体素子のキャパシタ製造方法 - Google Patents

半導体素子のキャパシタ製造方法 Download PDF

Info

Publication number
JP4088912B2
JP4088912B2 JP2001158517A JP2001158517A JP4088912B2 JP 4088912 B2 JP4088912 B2 JP 4088912B2 JP 2001158517 A JP2001158517 A JP 2001158517A JP 2001158517 A JP2001158517 A JP 2001158517A JP 4088912 B2 JP4088912 B2 JP 4088912B2
Authority
JP
Japan
Prior art keywords
film
capacitor
manufacturing
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001158517A
Other languages
English (en)
Other versions
JP2002064153A (ja
Inventor
秉權 安
東洙 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2002064153A publication Critical patent/JP2002064153A/ja
Application granted granted Critical
Publication of JP4088912B2 publication Critical patent/JP4088912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体メモリ素子のキャパシタ製造方法に関し、より詳細には、ＴａＯＮ薄膜とＡｌ2Ｏ3膜の二重膜構造からなる半導体素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
近来、半導体製造技術の進歩に伴って、メモリ素子の需要が急増している。データ蓄積手段に用いられるキャパシタは、電極の面積と電極間の距離と電極との間に差し込まれる誘電膜の誘電率によりそのキャパシタンスが変わる。
【０００３】
しかし、半導体装置が高集積化することにより、半導体装置でキャパシタ形成領域が狭くなり、その結果、キャパシタの電極面積が小さくなってキャパシタのキャパシタンスが低減される。
【０００４】
これによって、現在、金属膜−絶縁膜−シリコン構造（以下、“ＭＩＳ”という）を有する高誘電率を有するＴａＯＮ薄膜からなるキャパシタを使用しているが、前記ＴａＯＮ薄膜の上部の上部電極で界面特性を向上させるためにＴｉＮ膜を蒸着した後、その上部にポリシリコン膜を蒸着させるという積層構造を使用して上部電極を形成する。
【０００５】
図１は、従来の半導体メモリ素子のＴａＯＮ薄膜のキャパシタ製造方法に関する断面図である。
【０００６】
従来の半導体素子のキャパシタ製造方法は、図１に示すように、下部電極１、例えば、ポリシリコン膜の上部に高誘電率を有する薄膜のＴａＯＮ膜２を蒸着する。
【０００７】
次に、前記ＴａＯＮ薄膜２の上部に積層構造を有するＴｉＮ／ポリシリコン膜３を蒸着する。その際、前記ＴｉＮ／ポリシリコン膜の蒸着において、前駆体であるＴｉＣｌ4と反応ガスＮＨ3を用いて、ＣＶＤチャンバ内でＴｉＮ薄膜を形成してＭＩＳ構造のキャパシタを形成する。
【０００８】
【発明が解決しようとする課題】
しかし、従来の半導体メモリ素子のキャパシタ製造方法においては、次の問題がある。
【０００９】
従来技術は、半導体素子の高集積化に伴って、安定した素子動作に必要なセル当りのキャパシタンスは変化がない一方、キャパシタセルサイズは次第に小さくなって、ＴａＯＮ薄膜の単一膜ではキャパシタの十分なキャパシタンスと低い漏洩電流とを同時に確保することができない。
【００１０】
また、誘電膜である薄膜のＴａＯＮ膜の蒸着後、上部電極であるポリシリコン膜を形成する前、ＴａＯＮ薄膜とポリシリコン膜との界面特性を向上させるため、前駆体であるＴｉＣｌ4と反応ガスＮＨ3とを用いてＣＶＤチャンバ内でＴｉＮ薄膜を形成する工程が追加されるので工程コストが高くなる。
【００１１】
本発明は、前述の諸点に鑑みてなされたもので、その目的は、高いキャパシタンスと低い漏洩電流とを確保し、かつ、優れた界面特性を有する半導体メモリ素子のキャパシタ製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明者は、単一の誘電膜構造でＴａＯＮ薄膜とＡｌ2Ｏ3膜とが積層された二重膜を誘電膜にて構成することにより、キャパシタンスと低い漏洩電流特性を確保し、前記Ａｌ2Ｏ3膜の優れた界面特性を用いてＴａＯＮ薄膜と上部電極との界面特性の向上のためのＴｉＮ膜の蒸着を省略して工程が単純化できることを見いだし、本発明を完成した。
【００１３】
即ち、前述の目的の達成のために構成される本発明は、半導体基板上に下部電極を形成するステップと、前記下部電極上に窒化膜を形成するステップと、前記窒化膜の上部にアモルファスＴａＯＮ薄膜を形成するステップと、前記アモルファスＴａＯＮ薄膜を、ＲＴＰ工程を行ってアモルファスＴａＯＮ薄膜内の窒化膜の含量を増加させるステップと、前記ＴａＯＮ薄膜の上部にAl2O3膜を蒸着して二重膜構造の誘電膜を形成するステップと、前記誘電膜のファーネス真空熱処理を行うステップと、前記Al2O3膜の上部に上部電極を形成するステップとを含んでなることを特徴とする。
【００１４】
また、本発明は、半導体基板上にポリシリコンを蒸着して下部電極を形成するステップと、前記下部電極上にプラズマを用いて窒化膜を形成するステップと、前記窒化膜の上部にアモルファスＴａＯＮ薄膜を形成するステップと、前記アモルファスＴａＯＮ薄膜を，ＲＴＰ工程を行って、アモルファスＴａＯＮ薄膜内の窒化物の含量を増加させるステップと、前記アモルファスＴａＯＮ薄膜の上部にAl2O3膜を形成し、前記アモルファスＴａＯＮ薄膜及び前記 Al 2 O 3 膜が積層された構造の誘電膜を形成するステップと、前記Al 2 O 3 膜のファーネス真空熱処理を行って、前記誘電膜内の不純物を取り除き、前記誘電膜の結晶化及び前記アモルファスＴａＯＮ薄膜内の窒化物の損失を防止するステップと、前記Al2O3膜の上部にポリシリコンを蒸着して上部電極を形成するステップとを含んでなることを特徴とする。
【００１５】
【発明の実施の形態】
以下、添付の図面を参照しながら本発明の半導体素子のキャパシタ製造方法を詳細に説明する。
【００１６】
本発明にかかる半導体素子のキャパシタ製造方法は、図２Ａに示すように、下部電極用ポリシリコン膜１０が蒸着された半導体基板(図示しない)を備える。
【００１７】
次に、前記ポリシリコン膜１０の表面をＨＦやＢＯＥ(Buffer Oxide Etchant)によりエッチングして自然酸化膜(図示しない)を取り除く。
【００１８】
次に、下部電極用ポリシリコン膜１０の上部にＮＨ3ガスをプラズマ処理して窒化膜２０を形成する。前記下部電極の上部に窒化膜の形成工程では、チャンバ内の圧力を０．１Torr〜１．２Torr（１３．３〜１５９．６Ｐａ）に保持し、基板の温度が低温の３００〜５００℃の温度で、１０〜５００ワットのＲ．Ｆパワーを印加して、１０〜６００秒間、ＮＨ3ガスを１０〜５００sccm程度の定量で供給しながらプラズマ処理を行って窒化膜２０を形成する。
【００１９】
次に、図２Ｂに示すように、前記窒化膜の上部に高誘電率を有するアモルファスＴａＯＮ薄膜３０を蒸着する。前記アモルファスのＴａＯＮ薄膜３０の形成工程では、望ましくは、ＰＥＣＶＤ（plasma enhanced CVD）工程を用いて、原料物質であるタンタルエチレート(Ta(OC2H5)5)を１７０〜１９０℃に保持される気化器で気相状態にして、０．１ないし１．２Torr（１３．３〜１５９．６Ｐａ）の低圧力及び３００〜５００℃の温度に保持され，１０〜５００sccmの流量でＮＨ3ガスが供給されるチャンバ内に、Ｔａ蒸気が０．００１sccm〜２sccmの定量で供給されるようにして導入し、１０〜５００ワットのＲ．Ｆパワーを印加してＴａＯＮ薄膜３０を形成する。
【００２０】
次に、後続熱工程により、前記ＴａＯＮ薄膜の窒化物の含量を増加させるために、ＮＨ3ガスが１〜１０slmの流量で供給されるチャンバ内で、７００〜８５０℃の温度を保持し、アニーリング時間を６０〜１８０秒間とするＲＴＰ（rapid thermal processing）工程を行う。
【００２１】
次に、図２Ｃに示すように、前記ＴａＯＮ薄膜３０の上部にＡｌ2Ｏ3膜４０を蒸着して二重膜構造の誘電膜５０を形成する。前記ＴａＯＮ薄膜３０の上部へのＡｌ2Ｏ3膜の蒸着は、原料物質である(CH3)3Alを前駆体にして、H2Oガスが流入されたチャンバ内で、２００〜４５０℃の温度に保持し、０．１〜１Torr（１３．３〜１３３Ｐａ）の圧力を保持して蒸着することにより、ＴａＯＮ薄膜３０とＡｌ2Ｏ3膜とが積層された構造の誘電膜５０を形成する。Ａｌ2Ｏ3膜４０は、ＡＬＤ（原子層蒸着(Atomic Layer Deposition)）法により形成され、厚さ１０〜５０Åである。さらに、Ａｌ2Ｏ3膜の蒸着は0.01sccm〜9sccmの(CH3)3Alを前駆体として用いてチャンバー内で行われる。
【００２２】
次に、後続熱工程により前記誘電膜５０内の不純物除去、及び結晶化並びに前記ＴａＯＮ薄膜４０内の窒化物の損失を防止するためにファーネス真空熱処理（furnace vaccum thermal treatment）を行う。
【００２３】
前記ファーネス真空熱処理はＮ2ガスを用いて、６００〜８５０℃で５〜６０分のアニーリング時間を保持して行う。
【００２４】
次に、図２Ｄに示すように、前記誘電膜５０の上部に上部電極用ポリシリコン膜６０を蒸着して上部電極を形成する。その際、前記上部電極用ポリシリコン膜６０は、望ましくは、１０００Å程度の厚さで蒸着する。
【００２５】
併せて、前記下部電極の形態は、シリンダー型、または、スタック型等、各種変更が可能で、また、下部電極がメタルである構造でもよい。
【００２６】
【発明の効果】
前述のように、本発明は、単一の誘電膜構造でＴａＯＮ薄膜とＡｌ2Ｏ3膜とが積層された二重膜を誘電膜にて構成することにより、キャパシタンスと低い漏洩電流特性を確保し、前記Ａｌ2Ｏ3膜の優れた界面特性を用いてＴａＯＮ薄膜と上部電極との界面特性の向上のためのＴｉＮ膜の蒸着を省略して工程が単純化できる。
【００２７】
これによって、電気的特性が向上した半導体メモリ素子を製造することにより、歩留まり向上の効果がある。
【００２８】
また、本発明は、その要旨を外れない範囲内で各種変更が可能である。
【図面の簡単な説明】
【図１】従来の半導体素子のキャパシタ製造方法を説明するための断面図である。
【図２Ａ】本発明の半導体素子のキャパシタ製造方法を説明するための断面図の一つであり、図２Ｂに続く。
【図２Ｂ】本発明の半導体素子のキャパシタ製造方法を説明するための断面図の一つであり、図２Ｃに続く。
【図２Ｃ】本発明の半導体素子のキャパシタ製造方法を説明するための断面図の一つであり、図２Ｄに続く。
【図２Ｄ】図２Ｃより続く図２Ｄは本発明の半導体素子のキャパシタ製造方法を説明するための断面図の一つである。
【符号の説明】
１ 下部電極
２ ＴａＯＮ
３ ＴｉＮ／ポリシリコン膜
１０ （下部電極用）ポリシリコン膜
２０ 窒化膜
３０ （アモルファス）ＴａＯＮ膜
４０ Ａｌ2Ｏ3膜
５０ 誘電膜
６０ ポリシリコン膜

Claims (17)

  1. 半導体基板上に下部電極を形成するステップと、
    前記下部電極上に窒化膜を形成するステップと、
    前記窒化膜の上部にアモルファスＴａＯＮ薄膜を形成するステップと、
    前記アモルファスＴａＯＮ薄膜を熱処理するステップと、
    前記ＴａＯＮ薄膜の上部にAl2O3膜を形成するステップと,
    前記Al2O3膜のファーネス真空熱処理を行うステップと、
    前記Al2O3膜の上部に上部電極を形成するステップ
    とを含んでなることを特徴とする半導体素子のキャパシタ製造方法。
  2. 前記下部電極が、シリンダー型、または、スタック型構造であることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
  3. 前記窒化膜の形成工程が、チャンバ内の圧力を０．１〜１．２Torr（１３．３〜１５９．６Ｐａ）に，基板の温度を低温の３００〜５００℃の温度に保持し、１０〜５００ワットのＲ．Ｆパワーを印加し、１０〜６００秒間、ＮＨ3ガスを１０〜５００sccmの定量で供給しながらプラズマ処理を行って窒化膜を形成する工程であることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
  4. 前記アモルファスＴａＯＮ薄膜の形成工程が、ＰＥＣＶＤ工程を用いて、原料物質であるタンタルエチレート(Ta(OC2H5)5)を１７０〜１９０℃に保持される気化器で気相状態にして、０．１ないし１．２Torr（１３．３ないし１５９．６Ｐａ）の低圧力及び３００〜５００℃の温度に保持され，１０〜５００sccmの流量でＮＨ3ガスが供給されるチャンバ内に、Ｔａ蒸気が０．００１sccm〜２sccmの定量で供給されるようにして導入し、１０〜５００ワットのＲ．Ｆパワーを印加して行われことを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
  5. 前記アモルファスＴａＯＮ薄膜を熱処理するステップが、該薄膜の窒化物の含量を増加させるためのＲＴＰ工程であり、ＮＨ3ガスが１〜１０slmの流量で供給されるチャンバ内で、７００〜８５０℃の温度を保持し、アニーリング時間を６０秒〜１８０秒間とすることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
  6. 前記ＴａＯＮ薄膜の上部にAl2O3膜を形成するステップが蒸着により行われ、原料物質である(CH3)3Alを前駆体にしてH2Oガスが流入されたチャンバ内で２００〜４５０℃の温度に保持し、０．１〜１Torr（１３．３〜１３３Ｐａ）の圧力を保持して蒸着することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
  7. 前記ファーネス真空熱処理が、Ｎ2ガスを用いて６００〜８５０℃の温度で５〜６０分のアニーリング時間を保持して行われることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
  8. 前記上部電極としてポリシリコン膜を１０００Åの厚さとなるように蒸着することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
  9. 前記下部電極が、ポリシリコンからなることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
  10. 半導体基板上に下部電極を形成するステップと、
    前記下部電極上にプラズマを用いて窒化膜を形成するステップと、
    前記窒化膜の上部にアモルファスＴａＯＮ薄膜を形成するステップと、
    前記アモルファスＴａＯＮ薄膜を、ＲＴＰ工程で処理してアモルファスＴａＯＮ薄膜内の窒化物の含量を増加させるステップと、
    前記アモルファスＴａＯＮ薄膜の上部にAl2O3膜を形成し、前記アモルファスＴａＯＮ薄膜及び前記 Al 2 O 3 膜が積層された構造の誘電膜を形成するステップと、
    前記Al2O3膜のファーネス真空熱処理を行って、前記誘電膜内の不純物を取り除き、前記誘電膜の結晶化及び前記アモルファスＴａＯＮ薄膜内の窒化物の損失を防止するステップと、
    前記Al2O3膜の上部にポリシリコンを蒸着して上部電極を形成するステップ
    とを含んでなることを特徴とする半導体素子のキャパシタ製造方法。
  11. 前記下部電極が、シリンダー型、または、スタック型構造であることを特徴とする請求項１０記載の半導体素子のキャパシタ製造方法。
  12. 前記窒化膜の形成工程が、チャンバ内の圧力を０．１〜１．２Torr（１３．３〜１５９．６Ｐａ）に，基板の温度を低温の３００〜５００℃の温度に保持し、１０〜５００ワットのＲ．Ｆパワーを印加して、１０〜６００秒間、ＮＨ3ガスを１０〜５００sccmの定量で供給しながらプラズマ処理を行って形成することを特徴とする請求項１０記載の半導体素子のキャパシタ製造方法。
  13. 前記アモルファスＴａＯＮ薄膜の形成工程が、ＰＥＣＶＤ工程を用いて原料物質であるタンタルエチレート(Ta(OC2H5)5)を１７０〜１９０℃に保持される気化器で気相状態にして、０．１ないし１．２Torr（１３．３ないし１５９．６Ｐａ）の低圧力及び３００〜５００℃の温度に保持され，１０〜５００sccmの流量でＮＨ3ガスが供給されるチャンバ内に、Ｔａ蒸気が０．００１sccm〜２sccmの定量で供給されるようにして導入し、１０〜５００ワットのＲ．Ｆパワーを印加して行われることを特徴とする請求項１０記載の半導体素子のキャパシタ製造方法。
  14. 前記アモルファスＴａＯＮ薄膜の窒化物の含量を増加させるためのＲＴＰ工程が、ＮＨ3ガスが１〜１０slmの流量が供給されるチャンバ内で７００〜８５０℃の温度を保持し、アニーリング時間を６０秒〜１８０秒間として行われることを特徴とする請求項１０記載の半導体素子のキャパシタ製造方法。
  15. 前記ＴａＯＮ薄膜の上部にAl2O3膜を形成するステップが蒸着により行われ、原料物質である(CH3)3Alを前駆体にし、H2Oガスが流入されたチャンバ内で、２００〜４５０℃の温度に保持し、０．１〜１Torr（１３．３〜１３３Ｐａ）の圧力を保持して蒸着することを特徴とする請求項１０記載の半導体素子のキャパシタ製造方法。
  16. 前記ファーネス真空熱処理が、Ｎ2ガスを用いて６００〜８５０℃の温度で５〜６０分のアニーリング時間を保持して行われることを特徴とする請求項１０記載の半導体素子のキャパシタ製造方法。
  17. 前記上部電極として、ポリシリコン膜を１０００Åの厚さとなるように蒸着することを特徴とする請求項１０記載の半導体素子のキャパシタ製造方法。
JP2001158517A 2000-06-30 2001-05-28 半導体素子のキャパシタ製造方法 Expired - Fee Related JP4088912B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000036811A KR100639200B1 (ko) 2000-06-30 2000-06-30 반도체 메모리 소자의 캐패시터 제조방법
KR2000-36811 2000-06-30

Publications (2)

Publication Number Publication Date
JP2002064153A JP2002064153A (ja) 2002-02-28
JP4088912B2 true JP4088912B2 (ja) 2008-05-21

Family

ID=19675120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001158517A Expired - Fee Related JP4088912B2 (ja) 2000-06-30 2001-05-28 半導体素子のキャパシタ製造方法

Country Status (3)

Country Link
US (2) US6479345B2 (ja)
JP (1) JP4088912B2 (ja)
KR (1) KR100639200B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639200B1 (ko) * 2000-06-30 2006-10-31 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100401525B1 (ko) * 2001-12-28 2003-10-17 주식회사 하이닉스반도체 캐패시터 및 그 제조방법
KR100500940B1 (ko) * 2002-06-21 2005-07-14 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
US6897106B2 (en) 2002-08-16 2005-05-24 Samsung Electronics Co., Ltd. Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
KR100450681B1 (ko) 2002-08-16 2004-10-02 삼성전자주식회사 반도체 메모리 소자의 커패시터 및 그 제조 방법
KR100434709B1 (ko) * 2002-08-30 2004-06-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100761392B1 (ko) * 2002-12-27 2007-09-27 주식회사 하이닉스반도체 하프늄을 이용한 캐패시터 제조방법
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
KR100947064B1 (ko) 2003-08-13 2010-03-10 삼성전자주식회사 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치
JP4573567B2 (ja) * 2004-04-27 2010-11-04 大日本スクリーン製造株式会社 画像記録装置
DE102004024665A1 (de) * 2004-05-18 2005-12-15 Infineon Technologies Ag Verfahren zum Herstellen von dielektrischen Mischschichten und kapazitives Element und Verwendung derselben
US7679124B2 (en) 2004-07-28 2010-03-16 Samsung Electronics Co., Ltd. Analog capacitor and method of manufacturing the same
US7804678B2 (en) * 2007-04-25 2010-09-28 Industrial Technology Research Institute Capacitor devices
JP6451601B2 (ja) * 2015-11-11 2019-01-16 三菱電機株式会社 半導体装置
US11792996B2 (en) * 2021-04-13 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-electrode interface structure for memory

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
US5120572A (en) * 1990-10-30 1992-06-09 Microelectronics And Computer Technology Corporation Method of fabricating electrical components in high density substrates
US5691219A (en) * 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
JPH08115851A (ja) * 1994-10-14 1996-05-07 Ngk Spark Plug Co Ltd 薄膜コンデンサ付きセラミック基板および その製造方法
JPH09266289A (ja) * 1996-03-29 1997-10-07 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
TW468253B (en) * 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
US6458645B2 (en) * 1998-02-26 2002-10-01 Micron Technology, Inc. Capacitor having tantalum oxynitride film and method for making same
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
KR100286011B1 (ko) * 1998-08-04 2001-04-16 황철주 반도체소자의캐퍼시터및그제조방법
JP4809961B2 (ja) * 1998-08-07 2011-11-09 株式会社東芝 半導体装置及びその製造方法
KR100297628B1 (ko) * 1998-10-09 2001-08-07 황 철 주 반도체소자제조방법
KR100272172B1 (ko) * 1998-10-16 2000-11-15 윤종용 반도체장치의 커패시터 및 그 제조방법
KR100326269B1 (ko) * 1998-12-24 2002-05-09 박종섭 반도체소자의고유전체캐패시터제조방법
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법
KR100504435B1 (ko) * 1999-12-23 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR100618683B1 (ko) * 2000-06-01 2006-09-06 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100639200B1 (ko) * 2000-06-30 2006-10-31 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
JP4211210B2 (ja) * 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
KR100400246B1 (ko) * 2000-12-29 2003-10-01 주식회사 하이닉스반도체 고집적 디램용 셀 커패시터의 제조방법
US6492226B1 (en) * 2001-06-15 2002-12-10 Silicon Integrated Systems Corp. Method for forming a metal capacitor in a damascene process
KR100532409B1 (ko) * 2001-08-14 2005-11-30 삼성전자주식회사 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법

Also Published As

Publication number Publication date
US6479345B2 (en) 2002-11-12
US6680228B2 (en) 2004-01-20
KR100639200B1 (ko) 2006-10-31
US20020001164A1 (en) 2002-01-03
JP2002064153A (ja) 2002-02-28
KR20020002596A (ko) 2002-01-10
US20030039091A1 (en) 2003-02-27

Similar Documents

Publication Publication Date Title
JP4088912B2 (ja) 半導体素子のキャパシタ製造方法
JP2001257208A (ja) 半導体装置のゲート絶縁膜形成方法
JP4399845B2 (ja) 半導体素子のキャパシタ製造方法
JPH08264733A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP4406784B2 (ja) 半導体メモリ素子のキャパシタの製造方法
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
JP2001036046A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP4215189B2 (ja) 半導体素子のキャパシタ製造方法
KR100583155B1 (ko) 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
KR20020001378A (ko) 반도체 소자의 캐패시터 제조 방법
JP4088913B2 (ja) 半導体素子のキャパシタ製造方法
JP2002057223A (ja) 半導体素子のキャパシタ及びその製造方法
JP2000228507A (ja) 半導体素子の高誘電体キャパシタ製造方法
KR100761392B1 (ko) 하프늄을 이용한 캐패시터 제조방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
JP2001144271A (ja) 半導体メモリ素子のキャパシタ形成方法
KR100382611B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100382610B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR20020045750A (ko) 반도체 소자의 캐패시터 제조방법
KR100404481B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20040039982A (ko) 반도체 소자의 캐패시터 제조방법
KR20020011229A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees