JP3472220B2 - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法Info
- Publication number
- JP3472220B2 JP3472220B2 JP2000026875A JP2000026875A JP3472220B2 JP 3472220 B2 JP3472220 B2 JP 3472220B2 JP 2000026875 A JP2000026875 A JP 2000026875A JP 2000026875 A JP2000026875 A JP 2000026875A JP 3472220 B2 JP3472220 B2 JP 3472220B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- plasma
- insulating
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
ト型電界効果トランジスタ(薄膜トランジスタもしくは
TFT)等の薄膜デバイスに用いられる結晶性半導体を
得る方法に関するものである。
ランジスタ(TFT)等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、プラズマCVD法や熱CV
D法で形成されたアモルファスシリコン膜を電気炉等の
装置の中で600℃以上の温度で12時間以上の長時間
にわたって結晶化させて作製された。特に十分な特性
(高い電解効果移動度や高い信頼性)を得るためにはよ
り長時間の熱処理が求められていた。
な従来の方法は多くの課題を抱えていた。1つはスルー
プットが低く、したがって、コストが高くなることであ
る。例えば、この結晶化工程に24時間の時間を要する
ものとすると、基板1枚当たりの処理時間を2分とすれ
ば720枚の基板を同時に処理しなければならなかっ
た。しかしながら、例えば、通常使用される管状炉で
は、1度に処理できる基板の枚数は50枚がせいぜい
で、1つの装置(反応管)だけを使用した場合には1枚
当たり30分も時間がかかってしまった。すなわち、1
枚当たりの処理時間を2分とするには、反応管を15本
も使用しなければならなかった。このことは投資規模が
拡大することと、その投資の減価償却が大きく、製品の
コストに跳ね返ることを意味していた。
た。通常、TFTの作製に用いられる基板は石英ガラス
のような純粋な酸化珪素からなるものと、コーニング社
7059番(以下、コーニング7059という)のよう
な無アルカリのホウ珪酸ガラスに大別される。このう
ち、前者は、耐熱性が優れており、通常の半導体集積回
路のウェファープロセスと同じ取扱いができるため、温
度に関しては何ら問題がない。しかしながら、そのコス
トが高く、基板面積の増加と共に指数関数的に急激に増
大する。したがって、現在のところ、比較的小面積のT
FT集積回路にのみ使用されている。
ばコストは十分に低いが、耐熱性の点で問題があり、一
般に歪み点が550〜650℃程度、特に入手しやすい
材料では600℃以下であるので、600℃の熱処理で
は基板に不可逆的な収縮やソリという問題が生じた。特
に基板が対角10インチを越えるような大きなものでは
顕著であった。以上のような理由から、シリコン半導体
膜の結晶化に関しては、550℃以下、4時間以内とい
う熱処理条件がコスト削減に不可欠とされていた。本発
明はこのような条件をクリアする半導体の作製方法およ
び、そのような半導体を用いた半導体装置の作製方法を
提供することを目的とする。
膜を形成する工程と、前記絶縁被膜をプラズマにさらす
工程と、前記工程後、前記絶縁被膜上にアモルファス状
態のシリコン膜を形成する工程と、前記シリコン膜を4
00℃〜600℃で処理する工程を有することを特徴と
する。また、本発明は、基板上に絶縁被膜を形成する工
程と、前記絶縁被膜をマスク材によって選択的に被覆す
る工程と、基板をプラズマにさらす工程と、前記工程
後、前記絶縁被膜上にアモルファス状態のシリコン膜を
形成する工程と、前記シリコン膜を400℃〜600℃
で処理する工程と、前記シリコン膜を選択的にエッチン
グする工程とを有する。
製する工程において、基板上に絶縁被膜を形成する工程
と、前記絶縁被膜をマスク材によって選択的に被覆する
工程と、基板をプラズマにさらす工程と、前記工程後、
前記絶縁被膜上にアモルファス状態のシリコン膜を形成
する工程と、前記シリコン膜を400℃〜600℃で処
理する工程と、前記シリコン膜を選択的にエッチングす
る工程と、先にマスク材で被覆された部分を薄膜トラン
ジスタのチャネル形成領域とする工程とを有することを
特徴とする。
を解決する方法を見出した。本発明人は、基板上に、基
板からの不純物が半導体層に侵入するのを防止するため
の下地の絶縁層を形成した後、一度、プラズマ中にこの
絶縁層をさらし、その後にアモルファスシリコンを堆積
し、熱結晶化することによって、その後に堆積したシリ
コン半導体膜が著しく結晶化しやすくなることを発見し
た。
00℃程度の熱結晶化にかように長時間が要されたの
は、1つには結晶核の発生に時間がかかるためであっ
た。この時間のことを、本発明人は潜伏時間と呼ぶ。本
発明人の観察では、24時間の結晶化工程のうち、最初
の6時間には全く核が形成されず、したがって、ほとん
どアモルファスの状態である。次の6時間の間に核が自
然に発生し、その後に結晶化が始まる。すなわち、従来
の方法では、6〜12時間の潜伏時間を要していた。し
かしながら、このようにして発生した核は極めて無秩序
で、核の密度は場所によってさまざまであった。したが
って、極めて結晶化が進行している領域があるかと思え
ば、全く結晶化が見られない領域もあった。さらに、時
間を重ねると、この結晶化が見られなかった領域にも核
が発生し、あるいは、結晶化した領域が拡がって、次第
に基板全面が結晶化するようになる。このようにして、
基板全面が結晶化するには、さらに12時間以上の時間
が必要であった。
核を発生させる触媒というべき物質が形成される。結晶
核を発生させる触媒とは、例えば、プラズマのダメージ
によって生じた電荷や欠陥、あるいはチャンバーや基板
を構成する材料の被着物等である。具体的には、ニッケ
ル、鉄、コバルト、白金という触媒作用を有する材料が
特に顕著に効果を有することが明らかになった。このよ
うな触媒によって、結晶核の発生が容易となり、潜伏時
間が短縮される。また、この触媒物質の量が多いと、結
晶核が多数発生する。このことは、例えば、プラズマの
処理時間を長くすると、得られる結晶の粒径が微細にな
り、結晶核の密度が高いことから推測される。
極めて均等であることである。このことは、本発明によ
って結晶化させたシリコン膜の表面を軽くエッチングし
て観察することによっても知ることができる。プラズマ
処理後にアモルファスシリコン膜を堆積し、550℃で
4時間の熱処理をおこなった試料を、フッ硝酸によっ
て、少しエッチングして、光学顕微鏡、電子顕微鏡等で
表面を観察すると、クレーターのような穴がほぼ等間隔
で出来ていることがわかる。この穴は、エッチングされ
やすい材料が存在していた箇所と考えられ、すなわち、
シリコン膜中の結晶核の密度を示すものである。したが
って、結晶核を発生させる触媒もこの穴と同じ密度(濃
度)で分布していたものと推測される。
マ発生装置においておこなうと良好な結果が得られる。
また、平行平板型以外にも、例えば陽光柱放電を利用す
るチャンバーにおいても、基板に適当なバイアスを印加
することによって良好な結果が得られる。いずれの場合
にも、プラズマ発生のための電極にニッケル、鉄、コバ
ルトを用いていると良好な結果が得られた。さらに、プ
ラズマ処理の際には基板を100〜500℃に加熱する
と結晶化が容易であった。具体的には200℃以上に加
熱することが好ましい。これは上記の触媒物質が高温で
得られやすいからである。
は、窒素、酸素、アルゴン、ネオン、クリプトンを含む
雰囲気で、これらの割合が10体積%以上であった場合
には特に好ましい結果が得られ、これらのガスを希釈し
て用いる場合には水素もしくはヘリウムで希釈すること
が好ましかった。また、特に良好な結果が得られたシリ
コン膜は真性、または実質的に真性で、公知の2次イオ
ン質量分析(SIMS)法によって、異元素を分析した
ところ、炭素、酸素、窒素の濃度はいずれも1×1019
cm-3以下であった。
するのであるが、一度、プラズマ処理した基板を大気に
さらすとゴミや水分等が付着し、これがシリコン膜の結
晶性に悪影響を与える。すなわち基板内のばらつきが大
きくなる。このような問題を避けるためには、閉ざされ
た系の中で成膜やプラズマ処理をおこない、少なくとも
プラズマ処理された基板を大気にさらすことなく連続的
にアモルファスシリコン膜の成膜がおこなえるような環
境とすることが必要である。さらには、プラズマ処理す
る前には基板または絶縁被膜の表面を十分に清浄な状態
にすることが好ましく、例えば、紫外線照射やオゾン処
理、もしくは紫外線照射とオゾン処理を組み合わせるこ
とによって、表面に存在する炭素や有機物等を除去する
ことが好ましい。
59ガラス基板上の平面状のアモルファスシリコン膜を
結晶化させる方法について記述する。まず、基板上にR
Fスパッタ法によってによって、厚さ2000Åの下地
酸化珪素膜を堆積した。そして、この酸化珪素膜を窒素
プラズマ中で処理した。プラズマ処理装置は平行平板型
の装置で、その概要を図1に示す。なお、電極にはニッ
ケル合金を用いた。 チャンバー・・11、ガス導入系・・12、排気系・・
・13 RF電源・・・14、電極・・15、16、基板・・・
・17 RFプラズマ・・18
下)
500Åのアモルファスシリコン膜を形成した。そし
て、430℃で1時間、水素出しをおこなった後、50
0〜580℃で、10分〜8時間の固相成長をおこなっ
た。
のチャンバーを有する装置において、上記の工程を連続
的におこなってもよい。特に上記の方法では、下地酸化
珪素膜をプラズマ処理した後、一度、大気にさらしてか
らアモルファスシリコンの成膜をおこなう。本発明は表
面の状態に敏感なものであるので、大気にさらされてい
る際に、ゴミなどが基板に付着すると得られる結晶性シ
リコン膜の特性にばらつきを生じさせる原因となる。
ャンバー501はスパッタ装置であり、2つの電極(サ
ンプルホルダー)502と503(バッキングプレー
ト)にRF電源504より電力を供給してプラズマを発
生させる。それぞれの電極の上には、試料の基板506
とターゲット505が置かれてあり、この場合、ターゲ
ットは酸化珪素である。このチャンバーには、酸素/ア
ルゴンの混合ガスを導入するガス系507と窒素ガスを
導入するガス系508が設けられ、酸化珪素の成膜中に
は前者より、また、プラズマ処理中には後者よりガスが
供給される。509は排気系である。
VD装置であり、2つの電極522と523にRF電源
524より電力を供給してプラズマを発生させる。電極
522の上には、試料の基板525が置かれてある。こ
のチャンバーには、シラン/水素の混合ガスを導入する
ガス系526が設けられ、プラズマ反応によって生成し
た被膜が基板525上に形成される。図には示されてい
ないが、これらのチャンバーにおいては基板が適当な温
度にまで加熱される機構となっている。この2つのプラ
ズマチャンバーの間には、予備室510が設けられ、そ
の中には基板511が置かれている。
珪素のスパッタ成膜を終了した後、チャンバー内の雰囲
気を窒素にして、引き続き窒素プラズマ処理とする。こ
のときには酸化珪素のターゲットが存在していると、ス
パッタリングによってさらに酸化珪素膜が堆積すること
となる。この問題を避けるためには、RFパワーを低く
するか、酸化珪素ターゲットがプラズマに触れないよう
にすればよい。幸いなことに、スパッタリングに必要な
RFパワーは100W以上であるのに対し、後で述べる
が、プラズマ処理に最適なパワーは60W以下、好まし
くは20Wであるので、窒素プラズマ処理中に酸化珪素
の堆積が生じることはほとんどなかった。しかし、より
安全を期すためには、酸化珪素成膜用のチャンバーとプ
ラズマ処理用のチャンバーとアモルファスシリコン用の
チャンバーをそれぞれ独立に設けることである。このよ
うにして成膜したアモルファスシリコン膜も上記の条件
で固相結晶化される。
ン法によって、結晶化の度合いを評価した。その結果を
図6、図7に示す。いずれも縦軸は標準試料(シリコン
単結晶)のラマンピークの強度を1としたときの相対強
度である。プラズマ処理をおこなわなかった試料では5
80℃以下、8時間以内ではいかなる結晶化もなかっ
た。しかしながら、プラズマ処理をおこなった試料で
は、RFパワーが20Wのものでも60Wのものでもい
ずれも結晶化したことが観察された。
ワーに依存することがわかる。すなわち、低パワー(2
0W)では、比較的結晶化は進行しにくい。550℃で
結晶化するには少なくとも1時間アニールすることが必
要である。すなわち、潜伏時間は1時間である。しか
し、その後は急激に結晶化が進行し、2時間のアニール
でほぼ飽和状態となる。ラマンのピークは標準試料であ
るシリコン単結晶のものと同程度にまで結晶化が進行し
たことが分かる。
較的結晶化しやすい。例えば、4時間のアニールでは、
既に480℃で結晶化が観察され、550℃のアニール
でも10分で結晶化(潜伏時間10分)し、1時間で飽
和状態となることがわかる。しかし、結晶化の度合いは
低く、ラマン強度は低パワー(20W)のものの70%
弱である。
明できる。すなわち、低パワーの条件では触媒物質の濃
度が低いため核の密度が低い。そのため、結晶化温度は
高く、かつ、時間も長くなる。しかし、核の密度が小さ
いために結晶性が良好であり、ラマン強度は強い。一
方、高パワーの条件では触媒物質の濃度が高く、核の密
度も高いために結晶化しやすい。しかし、そのために他
の核の妨害も受けやすく、結晶性は良くない。しかし、
いずれの場合もプラズマ処理をおこなわなかった場合に
比較すると低温で短時間の結晶化を達成することができ
た。これがプラズマ処理の効果であることは明らかであ
る。本実施例では、触媒物質の濃度を制御する方法とし
て、RFパワーを制御する場合を取り上げたが、その他
にプラズマ処理時の圧力やガスの種類、成分、試料の温
度、処理時間等の要素も重要な制御項目である。
下地酸化膜の処理を選択的におこなうことによって、選
択的に結晶化をおこなう方法に関するものである。図2
にその方法を示す。基板(コーニング7059)21上
に厚さ2000Åの酸化珪素膜22をスパッタ法によっ
て形成し、さらに、耐熱性フォトレジスト24をスピン
コートし、これをパターニングした。そして、この基板
を実施例1と同様に窒素プラズマ中にさらし、下地酸化
膜の露出した部分23をプラズマ処理した。プラズマ処
理の条件としてはRFパワーを60Wとした以外は実施
例1と同一の条件とした。(図2(A))
持されるので、マスク材としては、少なくともそれに耐
えるだけの耐熱性があることが望まれる。また、マスク
材は除去する際に、プラズマを使用しないで除去できる
ことが望ましい。マスク材として耐熱性のフォトレジス
トを用いることは、これらの点で好ましい。また、窒化
チタン、酸化珪素、窒化珪素等の無機材料も使用でき
る。
00Åのアモルファスシリコン膜25を堆積し、続い
て、550℃で4時間のアニールをおこない、結晶化を
おこなった。この結果、先のプラズマ処理の際にマスク
材で覆われていなかった部分を中心として結晶化が進行
し、結晶性シリコン26が観察された。この結晶性シリ
コンは、マスク材で覆われた部分へも拡大し、約5μm
程度進行した。それ以外のマスク材で覆われていた領域
では結晶化は観察されなかった。
った箇所とその周辺の5μmの箇所の結晶性を比較した
際に、後者の方が前者よりも良好な結晶性が得られたと
いうことであった。これは前者では、複数の核が独立に
結晶を成長させ、それらが衝突して結晶成長を制約する
のに対し、後者には核がなく、結晶成長の方向が1方向
であり、いかなる結晶成長の制約も無いからである。
のTFTを得るために、プラズマ処理を選択的におこな
った場合である。具体的にはTFTのチャネル形成領域
(島状半導体領域のソースとドレインの中間の領域で、
ゲイト電極の下に存在する領域)を作製する部分にのみ
マスク材を形成し、プラズマが当たらないようにしたも
のである。ただし、実施例2にも示したように、結晶化
が進行する領域は、アニール温度・時間にも依存する
が、数〜10μmであるので、チャネル長、チャネル幅
がいずれも大きなものは適当でない。
て下地の酸化珪素表面に欠陥が生じ、また、様々な被着
物が付着する。このような欠陥・被着物の一部は、本発
明の結晶核を発生させる触媒となる一方、TFTのチャ
ネル形成領域に存在するとリーク電流の原因となる。ま
た、高い移動度を得んとすれば結晶性が良好なものが好
ましく、実施例2に示したように、プラズマ処理された
部分よりも、その周辺の方が良好である。図3を用いて
本実施例の工程を説明する。
珪素の下地膜31(厚さ2000Å)をスパッタ法によ
って形成した。そして、耐熱性フォトレジストを用いて
マスク32A、32Bを形成した。マスクの大きさはチ
ャネルの大きさと同じで、いずれも5μm×15μmと
した。あるいはこのマスクのパターニングにはゲイト配
線のパターニングを用いてもよい。後で示すようにアモ
ルファスシリコン膜をパターニングしてから結晶化をお
こなうので、同じ効果が得られる。そして、基板をプラ
ズマ33中に置き、図3(A)に示すようにプラズマ処
理をおこなった。用いたプラズマ処理装置は実施例1と
同じである。処理条件は以下の通り。 RFパワー 60W 反応ガス 窒素(流量は100SCCM) 反応時間 5分 基板温度 200℃ 反応圧力 10Pa (到達真空度は10-3Pa以
下)
除去した。その後、減圧CVD法によってアモルファス
シリコン膜を厚さ1500Å形成した。原料ガスとして
はモノシラン(SiH4 )を用いた。さらに、連続的に
550℃で4時間アニールをおこない、結晶化を進行さ
せた。次に、これをパターニングして、島状シリコン領
域34A、34Bを形成した。さらに、プラズマCVD
法によってゲイト絶縁膜として厚さ1000Åの酸化珪
素膜35を形成した。原料ガスはTEOS(テトラ・エ
トキシ・シラン)と酸素を用いた。そして、N型のポリ
シリコンを減圧CVD法によって堆積し、これをパター
ニングしてゲイト配線・電極36A、36Bを形成し
た。(図3(B))
物ドープをおこなった。ドーピングガスとしては、N型
にはフォスフィン(PH3 )を、P型にはジボラン(B
2 H6 )を用いた。加速電圧は、フォスフィンは80k
eV、ジボランは65keVとした。さらに550℃で
4時間アニールすることによって、不純物の活性化をお
こない、不純物領域37を形成した。活性化にはレーザ
ーアニールもしくはフラッシュランプアニールのような
光エネルギーを使用する方法も用いることができる。
(図3(C))
縁物38として、厚さ5000Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極39A、39Bを形成した。
(図3(D)) 出来上がったTFT回路を上方から見た図を図3(E)
に示す。図の一点鎖線の断面が図3(A)〜(D)であ
る。得られたTFTの電解効果移動度はNチャネル型で
40〜60cm2 /Vs、Pチャネル型で30〜50c
m2 /Vsであった。
ゲイトのTFT作製を本発明を用いておこなった場合で
ある。図4を用いて本実施例の工程を説明する。基板
(コーニング7059)40上に酸化珪素の下地膜41
(厚さ2000Å)をスパッタ法によって形成した。そ
して、基板をプラズマ42中に置き、図4(A)に示す
ようにプラズマ処理をおこなった。もちいたプラズマ処
理装置は実施例1と同じものである。処理条件は以下の
通り。 RFパワー 20W 反応ガス アルゴン(流量は100SCCM) 反応時間 5分 基板温度 200℃ 反応圧力 10Pa (到達真空度は10-3Pa以
下)
スシリコン膜43を厚さ1500Å形成した。原料ガス
としてはモノシラン(SiH4 )を用いた。さらに、5
50℃で4時間アニールをおこない、結晶化を進行させ
た。(図4(B)) そして、これをパターニングして、島状シリコン領域4
4を形成した。さらに、プラズマCVD法によってゲイ
ト絶縁膜として厚さ1000Åの酸化珪素膜45を形成
した。原料ガスはTEOS(テトラ・エトキシ・シラ
ン)と酸素を用いた。そして、1%のシリコンを含むア
ルミニウム膜(厚さ5000Å)をスパッタ法によって
堆積し、これをパターニングしてゲイト配線・電極46
を形成した。(図4(C))
コール溶液に浸し、白金を陰極として、アルミニウム配
線46を陽極とし、これに電流を流して陽極酸化をおこ
なった。電流は最初は、2V/分で電圧が上昇するよう
に印加し、220Vに達したところで電圧を一定とし、
電流が10μA/m2 以下になったところで電流を停止
した。この結果、厚さ2000Åの陽極酸化物47が形
成された。(図4(D))
物ドープをおこなった。ドーピングガスとしては、N型
にはフォスフィン(PH3 )を、P型にはジボラン(B
2 H6 )を用いた。加速電圧は、フォスフィンは80k
eV、ジボランは65keVとした。さらにこれをレー
ザーアニールすることによって、不純物の活性化をおこ
ない、不純物領域48を形成した。使用したレーザー
は、KrFレーザー(波長248nm)で、250〜3
00mJ/cm2 のエネルギー密度のレーザー光を5シ
ョット照射した。(図4(E))
縁物49として、厚さ5000Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極50A、50Bを形成した。
(図3(F)) 得られたTFTの電解効果移動度はNチャネル型で40
〜60cm2 /Vs、Pチャネル型で30〜50cm2
/Vsであった。また、このTFTを用いて作製された
シフトレジスタではドレイン電圧17Vで6MHz、2
0Vで11MHzでの動作が確認された。
ァスシリコン結晶化の低温化、短時間化を促進するとい
う意味で画期的なものであり、また、そのための設備、
装置、手法は極めて一般的で、かつ量産性に優れたもの
であるので、産業にもたらす利益は図りしえないもので
ある。
なくとも24時間のアニールが必要とされたために、1
枚当たりの基板処理時間を2分とすれば、アニール炉は
15本も必要とされたのであるが、本発明によって、4
時間以内に短縮することができたので、アニール炉の数
を1/6以下に削減することができる。このことによる
生産性の向上、設備投資額の削減は、基板処理コストの
低下につながり、ひいてはTFT価格の低下とそれによ
る新規需要の喚起につながるものである。このように本
発明は工業上、有益であり、特許されるにふさわしいも
のである。
例1参照)
する例)
図)を示す。
図)を示す。
例1参照)
マン散乱強度のアニール時間依存性を示す。(ピーク比
は、標準試料(単結晶シリコン)のラマン散乱強度を1
としたときの相対強度)
マン散乱強度のアニール温度依存性を示す。(ピーク比
は、標準試料(単結晶シリコン)のラマン散乱強度を1
としたときの相対強度)
入系 13・・・排気系 14・・・RF電
源 15、16・・・電極 17・・・基板
(試料) 18・・・RFプラズマ 21・・・基板 22・・・下地酸
化珪素膜 23・・・プラズマ処理された面 24・・・マスク
材 25・・・アモルファスシリコン膜 26・・・結晶化
シリコン膜 27・・・結晶化していないシリコン膜 30・・・基板 31・・・下地酸
化珪素膜 32・・・マスク材 33・・・プラズ
マ 34・・・結晶性シリコン領域 35・・・ゲイト
絶縁膜(酸化珪素) 36・・・ゲイト電極(N型シリコン) 37・・・不純物領域(ソース、ドレイン) 38・・・層間絶縁物 39・・・ソース
電極、ドレイン電極 40・・・基板 41・・・下地酸
化珪素膜 42・・・プラズマ 43・・・アモル
ファスシリコン領域 44・・・結晶性シリコン領域 45・・・ゲイト
絶縁膜(酸化珪素) 46・・・ゲイト電極(アルミニウム) 47・・・陽極酸化物(酸化アルミニウム) 48・・・不純物領域(ソース、ドレイン) 49・・・層間絶縁物 50・・・ソース
電極、ドレイン電極 501・・・スパッタチャンバー 502・・・電極
(試料側) 503・・・電極(ターゲット側) 504・・・RF
電源 505・・・ターゲット 506・・・試料
(基板) 507・・・ガス(酸素/Ar)系 508・・・ガス
(窒素)系 509・・・排気系 510・・・予備
室 511・・・試料(基板) 521・・・プラ
ズマCVDチャンバー 522・・・電極(試料側) 523・・・電極
(対向側) 524・・・RF電源 525・・・試料
(基板) 526・・・ガス(シラン/水素)系 527・・・
排気系
Claims (4)
- 【請求項1】チャネル形成領域、ソース領域およびドレ
イン領域を有する薄膜トランジスタの作製方法であっ
て、 基板上に絶縁被膜を形成し、 前記絶縁被膜をプラズマ処理することにより、結晶核を
発生させる触媒物質を形成し、 前記絶縁被膜上にアモルファスシリコン膜を形成し、 加熱により前記アモルファスシリコン膜を結晶化させ、
結晶性半導体膜とし、 前記結晶性半導体膜のソース領域およびドレイン領域に
リンを導入した後、熱アニールすることを特徴とする薄
膜トランジスタの作製方法。 - 【請求項2】チャネル形成領域、ソース領域およびドレ
イン領域を有する薄膜トランジスタの作製方法であっ
て、 基板上に絶縁被膜を形成し、 前記絶縁被膜をマスク材によって選択的に覆い、 前記マスク材によって覆われていない絶縁被膜をプラズ
マ処理することにより、結晶核を発生させる触媒物質を
形成し、 前記絶縁被膜上にアモルファスシリコン膜を形成し、 加熱により前記アモルファスシリコン膜を前記結晶核が
発生した部分から一方向に結晶化させ、結晶性半導体膜
とし、 前記結晶性半導体膜のソース領域およびドレイン領域に
リンを導入した後、熱アニールすることを特徴とする薄
膜トランジスタの作製方法。 - 【請求項3】チャネル形成領域、ソース領域およびドレ
イン領域を有する薄膜トランジスタの作製方法であっ
て、 基板上に絶縁被膜を形成し、 前記絶縁被膜をマスク材によって選択的に覆い、 前記マスク材によって覆われていない絶縁被膜をプラズ
マ処理することにより、結晶核を発生させる触媒物質を
形成し、 前記絶縁被膜上にアモルファスシリコン膜を形成し、 加熱により前記アモルファスシリコン膜を前記結晶核が
発生した部分から他の部分へ水平に結晶化させ、結晶性
半導体膜とし、 前記結晶性半導体膜のソース領域およびドレイン領域に
リンを導入した後、熱アニールすることを特徴とする薄
膜トランジスタの作製方法。 - 【請求項4】前記熱アニールは、550℃で4時間行わ
れることを特徴とする請求項1乃至3のいずれか一に記
載の薄膜トランジスタの作製方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000026875A JP3472220B2 (ja) | 1993-02-03 | 2000-02-03 | 薄膜トランジスタの作製方法 |
JP2000061226A JP3472226B2 (ja) | 1993-02-03 | 2000-03-06 | 半導体の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03949993A JP3497198B2 (ja) | 1993-02-03 | 1993-02-03 | 半導体装置および薄膜トランジスタの作製方法 |
JP2000026875A JP3472220B2 (ja) | 1993-02-03 | 2000-02-03 | 薄膜トランジスタの作製方法 |
JP2000061226A JP3472226B2 (ja) | 1993-02-03 | 2000-03-06 | 半導体の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03949993A Division JP3497198B2 (ja) | 1993-02-03 | 1993-02-03 | 半導体装置および薄膜トランジスタの作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000061226A Division JP3472226B2 (ja) | 1993-02-03 | 2000-03-06 | 半導体の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000188404A JP2000188404A (ja) | 2000-07-04 |
JP3472220B2 true JP3472220B2 (ja) | 2003-12-02 |
Family
ID=30003532
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000026875A Expired - Fee Related JP3472220B2 (ja) | 1993-02-03 | 2000-02-03 | 薄膜トランジスタの作製方法 |
JP2000061226A Expired - Fee Related JP3472226B2 (ja) | 1993-02-03 | 2000-03-06 | 半導体の作製方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000061226A Expired - Fee Related JP3472226B2 (ja) | 1993-02-03 | 2000-03-06 | 半導体の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP3472220B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559052B2 (en) * | 2000-07-07 | 2003-05-06 | Applied Materials, Inc. | Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures |
WO2005077525A1 (ja) * | 2004-02-12 | 2005-08-25 | The University Of Tokyo | 結晶薄膜及びその製造方法 |
-
2000
- 2000-02-03 JP JP2000026875A patent/JP3472220B2/ja not_active Expired - Fee Related
- 2000-03-06 JP JP2000061226A patent/JP3472226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3472226B2 (ja) | 2003-12-02 |
JP2000188404A (ja) | 2000-07-04 |
JP2000269135A (ja) | 2000-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3497198B2 (ja) | 半導体装置および薄膜トランジスタの作製方法 | |
US6271066B1 (en) | Semiconductor material and method for forming the same and thin film transistor | |
US6423586B1 (en) | Method for crystallizing semiconductor material without exposing it to air | |
US5962869A (en) | Semiconductor material and method for forming the same and thin film transistor | |
JP3535205B2 (ja) | 薄膜トランジスタの作製方法 | |
US6541313B2 (en) | Transistor and process for fabricating the same | |
US6562672B2 (en) | Semiconductor material and method for forming the same and thin film transistor | |
JP3369244B2 (ja) | 薄膜トランジスタ | |
JPH06267988A (ja) | 半導体回路の作製方法 | |
JP3472220B2 (ja) | 薄膜トランジスタの作製方法 | |
US6706572B1 (en) | Method for manufacturing a thin film transistor using a high pressure oxidation step | |
JP3431681B2 (ja) | 半導体回路の作製方法 | |
KR100326529B1 (ko) | 반도체장치 제작방법 | |
JP3986781B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3986772B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3362023B2 (ja) | 半導体装置の作製方法 | |
JP3369530B2 (ja) | 薄膜トランジスタの作製方法 | |
Crowder et al. | N-shot SLS-processed polycrystalline silicon TFTs | |
JPH0851220A (ja) | 半導体材料およびその作製方法 | |
JP2001230215A (ja) | 半導体装置の作製方法 | |
JPH10144608A (ja) | 半導体薄膜およびそれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080912 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090912 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090912 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110912 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120912 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |