CN1801467A - 薄膜晶体管与多晶硅层的制造方法 - Google Patents
薄膜晶体管与多晶硅层的制造方法 Download PDFInfo
- Publication number
- CN1801467A CN1801467A CN 200510000163 CN200510000163A CN1801467A CN 1801467 A CN1801467 A CN 1801467A CN 200510000163 CN200510000163 CN 200510000163 CN 200510000163 A CN200510000163 A CN 200510000163A CN 1801467 A CN1801467 A CN 1801467A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon layer
- amorphous silicon
- film transistor
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管的制造方法，其包括在基板上形成非晶硅层。然后，形成氮等离子体，以在非晶硅层上形成氮化硅层。接着，将非晶硅层转变成多晶硅层。再图案化多晶硅层，以形成多晶硅岛状物。之后，在基板上形成栅绝缘层，并覆盖多晶硅岛状物。在栅绝缘层上形成栅极，其中栅极位于多晶硅岛状物上方。接下来，于栅极两侧下方之多晶硅岛状物内形成源极/漏极。
Description
技术领域
本发明涉及一种薄膜晶体管与多晶硅层的制造方法，且特别涉及一种使用低温多晶硅薄膜晶体管与低温多晶硅层的制造方法。
背景技术
早期之多晶硅薄膜晶体管(poly-silicon thin filmtransistor，poly-silicon TFT)的制造采用固相结晶(solidphase crystallization，SPC)制造工艺，由于其制造工艺温度高达摄氏1000度，所以必需采用熔点较高的石英基板。此外，由于石英基板成本比玻璃基板贵上许多，且在基板尺寸受限的情况下，因此过去只能发展小型面板(面板大约仅有2至3英寸)。近年来随着激光技术的不断进步，准分子激光退火(excimer laser annealing，ELA)工艺也应用于多晶硅薄膜晶体管的制造工艺中。
准分子激光退火工艺主要是使用激光束照射于非晶硅层(amorphous silicon layer，a-Si layer)，使得非晶硅层熔融(melting)后再结晶(recrystallization)成为多晶硅层(poly-silicon layer)。由于采用准分子激光退火工艺之多晶硅薄膜晶体管制造工艺可在温度摄氏600度以下完成全部制造工艺，因此此种制造工艺所形成之多晶硅薄膜晶体管又被称为低温多晶硅薄膜晶体管(low temperature poly-silicon TFT，LTPS TFT)。
一般而言，于形成非晶硅层之后且在对非晶硅层进行激光退火工艺之前，非晶硅层表面上通常会生成原生氧化物(nativeoxide)。而由于此原生氧化物通常含有分布不均匀的杂质(例如碳、氮、氧或钠离子等)，因此原生氧化物将会影响随后所形成之多晶硅层的质量以及元件特性(device character)。目前常见的做法是使用氢氟酸(HF)去除非晶硅层表面上之原生氧化物。值得注意的是，除了氢氟酸本身就是高危险性的化学材料之外，且在去除原生氧化物薄膜之后，还得进行氢氟酸的清洗工艺(cleaning process)，以去除非晶硅层表面上的氢氟酸，以及非晶硅层的表面处理，以防止再度生成不均匀杂质的原生氧化层，因此此种作法将增加工艺的复杂性。
发明内容
有鉴于此，本发明的目的是提供一种薄膜晶体管的制造方法，以简化薄膜晶体管的制造工艺步骤。
此外，本发明的再一目的是提供一种多晶硅层的制造方法，以改善因非晶硅层表面上之原生氧化物所造成的污染而导致的多晶硅层质量恶化。
本发明提出一种薄膜晶体管的制造方法，包括下列步骤。首先，在基板上形成非晶硅层。然后，形成氮等离子体，以在非晶硅层上形成氮化硅层(silicone nitride layer)。接着，将非晶硅层转变成多晶硅层。图案化多晶硅层，以形成多晶硅岛状物(poly-silicon island)。之后，在基板上形成栅绝缘层，并覆盖多晶硅岛状物。在栅绝缘层上形成栅极，其中栅极位于多晶硅岛状物上方。再来，于栅极两侧下方之多晶硅岛状物内形成源极/漏极。
依照本发明的较佳实施例，上述之形成非晶硅层与形成氮化硅层为现场制造工艺(in-situ process)。
依照本发明的较佳实施例，上述之氮化硅层的厚度例如是介于5至15埃(angstrom)之间。
依照本发明的较佳实施例，上述之氮等离子体所使用之氮气的流量例如是介于5至15每分钟标准升(standard litre perminute，slm)之间。
依照本发明的较佳实施例，上述之将非晶硅层转变成多晶硅层之方式例如是对于非晶硅层进行激光退火工艺。此外，激光退火工艺例如是准分子激光退火工艺。
依照本发明的较佳实施例，在基板上形成非晶硅层之前，上述之薄膜晶体管的制造方法还包括在基板上形成缓冲层(buffer layer)。
依照本发明的较佳实施例，在形成该源极/漏极之后，上述之薄膜晶体管的制造方法还包括在基板上形成图案化介电层，而图案化介电层覆盖栅极，并暴露出部分源极/漏极。接着，在图案化介电层上形成源极/漏极导体层，而源极/漏极导体层与源极/漏极电连接。
本发明提出一种多晶硅层的制造方法，其包括下列步骤。首先，在基板上形成非晶硅层。然后，形成氮等离子体，以在非晶硅层上形成氮化硅层。接着，将非晶硅层转变成多晶硅层。
依照本发明的较佳实施例，上述之形成非晶硅层与形成氮化硅层为现场制造工艺(in-situ process)。
依照本发明的较佳实施例，上述之氮化硅层的厚度例如是介于5至15埃之间。
依照本发明的较佳实施例，上述之氮等离子体所使用之氮气的流量例如是介于5至15slm之间。
依照本发明的较佳实施例，上述之将非晶硅层转变成多晶硅层之方式例如是对于非晶硅层进行激光退火工艺。此外，激光退火工艺例如是准分子激光退火工艺。
依照本发明的较佳实施例，在基板上形成非晶硅层之前，上述之多晶硅层的制造方法还包括在基板上形成缓冲层。
基于上述说明，本发明之薄膜晶体管与多晶硅层的制造方法是于形成非晶硅层之后，采用氮等离子体以在非晶硅层上形成氮化硅层，其中形成非晶硅层与氮化硅层的制造工艺为现场制造工艺，因此本发明能够改善非晶硅层表面上之原生氧化物所造成的污染，且不会增加制造工艺的复杂性。
为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
具体实施方式
图1A至图1B为依照本发明一较佳实施例之多晶硅层的制造方法的示意图。请参照图1A，本实施例之多晶硅层的制造方法包括下列步骤。首先，在基板210上形成非晶硅层230，其中形成非晶硅层230的方式例如是等离子增强化学气相沉积工艺(plasma enhanced chemical vapor deposition process，PECVD process)。然后，形成氮等离子体110，以在非晶硅层230上形成氮化硅层240，其中形成非晶硅层230与形成氮化硅层240为现场制造工艺。换言之，非晶硅层230与氮化硅层240在同一个反应室100中所形成。然而，在另一较佳实施例中，形成非晶硅层230与形成氮化硅层240的步骤也可以不是现场制造工艺。接着，使得非晶硅层230转变成多晶硅层250(如图1B所示)，其中将非晶硅层230转变成多晶硅层250之方式例如是对于非晶硅层230进行激光退火工艺，以使非晶硅层230转变成多晶硅层250。
在一较佳实施例中，氮等离子体110中氮气的流量例如是介于5至15slm之间，亦即将流量为5至15slm的氮气通入反应室100内。此外，氮化硅层240的厚度例如是介于5至15埃之间。由于本发明是在形成非晶硅层230之后，即于同一反应室100内形成氮化硅层240，因此在非晶硅层230上几乎不会有原生氧化物生成，因此能使得随后所形成之多晶硅层250能具有较佳质量。与公知技术采用氢氟酸去除原生氧化物的方式相比，本实施例不仅能够缩减工艺步骤，而且非晶硅层230上更无氢氟酸残留的问题。
请继续参照图1B，在另一较佳实施例中，在形成非晶硅层230之前还包括先在基板210上形成缓冲层220，之后再将非晶硅层230形成于缓冲层220上。此外，形成缓冲层220的方式例如是采用低压化学气相沉积工艺(low pressure CVD process)或是PECVD工艺而形成氧化硅层。更详细而言，缓冲层220例如是单层二氧化硅(SiO2)或是二氧化硅/氮化硅(SiO2/SiNX)之双层结构，而缓冲层220的厚度例如是300nm。值得注意的是，适当厚度的缓冲层220不仅能够避免基板210内之金属离子扩散至非晶硅层230中，更可降低多晶硅层250的冷却速率，以形成较大的硅结晶颗粒。
上述之激光退火工艺例如是准分子激光退火工艺，而准分子激光退火工艺所使用之激光例如是XeCl激光、ArF激光、KrF激光或是XeF激光。值得注意的是，激光退火工艺并不限定使用准分子激光，还可使用固态激光(solid-state laser)，其中固态激光例如是Nd:YAG(Yttrium Aluminum Garnet)激光、Nd:YVO4(Yttrium Ortho Vanadate)激光或二极管激发式固态(diode pumped solid state laser，DPSS)激光等。此外，基板210例如是玻璃(glass)基板、石英(quartz)基板或是塑料(plastic)基板。有关于应用此多晶硅层250的制造方法之薄膜晶体管的制造方法将详述如后。
图2A至图2C为依照本发明一较佳实施例之薄膜晶体管的制造方法的示意图。请参照图2A，在完成多晶硅层250的制造工艺之后，接着图案化多晶硅层250，以形成多晶硅岛状物310，其中图案化多晶硅层250的方式例如是先进行光刻工艺(photolithography process)，再进行蚀刻工艺(etchingprocess)。
然后，在基板210上形成栅绝缘层320，并覆盖多晶硅岛状物310。此外，栅绝缘层320的材质例如是氧化硅、氮化硅或其它绝缘材料。更详细而言，形成氧化硅的方式例如是采用PECVD工艺，并配合SiH4/N2O或TEOS/O2等反应气体。另外，形成氮化硅的方式例如是采用PECVD工艺，并配合反应气体SiH4/NH3。特别地，在形成栅绝缘层320之后，还可对于多晶硅岛状物310进行通道掺杂(channel doping)工艺，以调整多晶硅岛状物310的电品质。
请参照图2B，在栅绝缘层320上形成栅极330，其中栅极330位于多晶硅岛状物310上方。更详细而言，形成栅极330的方式例如先在栅绝缘层320上以溅镀工艺(sputteringprocess)方式形成栅极材料层，其材质例如是铬(Cr)或是其它金属材质。接着，再对此栅极材料层进行光刻工艺与蚀刻工艺，以形成栅极330。
在完成栅极330的制造之后，以栅极330为掩膜(mask)进行离子掺杂(ion doping)工艺，以在栅极330两侧下方之多晶硅岛状物310内形成源极/漏极312。值得住的是，为了改善产生热载流子效应(hot carrier effect)，还包括进行轻掺杂漏极之掺杂工艺(Light Doped Drain doping process，LDD dopingprocess)，以在源极/漏极312之间形成轻掺杂漏极结构(图中未表示出)。特别地，在完成所有的离子掺杂工艺之后，还包括对于上述工艺所形成之结构体进行离子活化(ionactivation)工艺，其中离子活化工艺例如是准分子激光退火法(excimer laser annealing，ELA)、快速加热退火法(rapidthermal annealing，RTA)、高温炉内退火法(furnaceannealing，FA)或自我活化法(self-activation)等。
请参照图2C，然后，在基板210上形成图案化介电层340，而图案化介电层340覆盖栅极330，并暴露出部分源极/漏极312。更详细而言，形成图案化介电层340的方式例如是先以PECVD工艺在基板210上形成介电层，而此介电层的材质例如是氧化硅、氮化硅或其它绝缘材料。接着，利用光刻工艺与蚀刻工艺在介电层内形成多个开口342，以形成图案化介电层340，其中这些开口342暴露出部分源极/漏极312。
接着，在图案化介电层340上形成源极/漏极导体层350，而源极/漏极导体层350填入开口342中，以使源极/漏极导体层350与源极/漏极312电连接，此即大致上完成薄膜晶体管300的制造。此外，源极/漏极导体层350之材质例如是金属或其它导体材质。
综上所述，与公知技术相比，本发明利用氮等离子体在非晶硅层上形成氮化硅层，以改善非晶硅层表面上之原生氧化物所造成的污染，因此所制造出之薄膜晶体管与多晶硅层具有较佳的质量。
此外，由于形成非晶硅层与氮化硅层的制造工艺为现场制造工艺，因此本发明之薄膜晶体管与多晶硅层的制造方法具有及时性与不需额外工艺设备等优点。
另外，在非晶硅层上形成氮化硅层的结果不仅能够减少非晶硅层表面上之原生氧化物，更无须使用氢氟酸去除非晶硅层表面上之原生氧化物。因此，本发明之薄膜晶体管与多晶硅层的制造方法不仅能够节省成本外，更可避免使用危险的氢氟酸。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求书所界定者为准。
附图说明
图1A至图1B为依照本发明一较佳实施例之多晶硅层的制造方法的示意图。
图2A至图2C为依照本发明一较佳实施例之薄膜晶体管的制造方法的示意图。
主要元件标记说明
100：反应室
110：氮等离子体
210：基板
220：缓冲层
230：非晶硅层
240：氮化硅层
250：多晶硅层
310：多晶硅岛状物
312：源极/漏极
320：栅绝缘层
330：栅极
340：图案化介电层
342：开口
350：源极/漏极导体层
Claims (16)
1.一种薄膜晶体管的制造方法，其特征是包括：
在基板上形成非晶硅层；
形成氮等离子体，以在该非晶硅层表面上形成氮化硅层；
将该非晶硅层转变成多晶硅层；
图案化该多晶硅层，以形成多晶硅岛状物；
在该基板上形成栅绝缘层，并覆盖该多晶硅岛状物；
在该栅绝缘层上形成栅极，其中该栅极位于该多晶硅岛状物上方；以及
于该栅极两侧下方之该多晶硅岛状物内形成源极/漏极。
2.根据权利要求1所述之薄膜晶体管的制造方法，其特征是形成该非晶硅层与形成该氮化硅层为现场制造工艺(in-situprocess)。
3.根据权利要求1所述之薄膜晶体管的制造方法，其特征是该氮化硅层之厚度介于5至15埃之间。
4.根据权利要求1所述之薄膜晶体管的制造方法，其特征是该氮等离子体所使用之氮气的流量介于5至15slm之间。
5.根据权利要求1所述之薄膜晶体管的制造方法，其特征是将该非晶硅层转变成该多晶硅层之方式包括对于该非晶硅层进行激光退火工艺。
6.根据权利要求5所述之薄膜晶体管的制造方法，其特征是该激光退火工艺包括准分子激光退火工艺。
7.根据权利要求1所述之薄膜晶体管的制造方法，其特征是在该基板上形成该非晶硅层之前，还包括在该基板上形成缓冲层。
8.根据权利要求1所述之薄膜晶体管的制造方法，其特征是在形成该源极/漏极之后，还包括在基板上形成图案化介电层，该图案化介电层覆盖该栅极，并暴露出部分该源极/漏极。
9.根据权利要求8所述之薄膜晶体管的制造方法，其特征是在形成该图案化介电层之后，还包括在该图案化介电层上形成源极/漏极导体层，而该源极/漏极导体层与该源极/漏极电连接。
10.一种多晶硅层的制造方法，其特征是包括：
在基板上形成非晶硅层；
形成氮等离子体，以在该非晶硅层表面上形成氮化硅层；以及
将该非晶硅层转变成多晶硅层。
11.根据权利要求10所述之多晶硅层的制造方法，其特征是形成该非晶硅层与形成该氮化硅层为现场制造工艺。
12.根据权利要求10所述之多晶硅层的制造方法，其特征是该氮化硅层之厚度介于5至15埃之间。
13.根据权利要求10所述之多晶硅层的制造方法，其特征是该氮等离子体中通入的氮气流量介于5至15slm之间。
14.根据权利要求10所述之多晶硅层的制造方法，其特征是将该非晶硅层转变成该多晶硅层之方式包括对于该非晶硅层进行激光退火工艺。
15.根据权利要求14所述之多晶硅层的制造方法，其特征是该激光退火工艺包括准分子激光退火工艺。
16.根据权利要求10所述之多晶硅层的制造方法，其特征是在该基板上形成该非晶硅层之前，还包括在该基板上形成缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510000163 CN1801467A (zh) | 2005-01-06 | 2005-01-06 | 薄膜晶体管与多晶硅层的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510000163 CN1801467A (zh) | 2005-01-06 | 2005-01-06 | 薄膜晶体管与多晶硅层的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1801467A true CN1801467A (zh) | 2006-07-12 |
Family
ID=36811337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510000163 Pending CN1801467A (zh) | 2005-01-06 | 2005-01-06 | 薄膜晶体管与多晶硅层的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1801467A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8227808B2 (en) | 2007-12-06 | 2012-07-24 | Chimei Innolux Corporation | Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same |
| CN102651311A (zh) * | 2011-12-20 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜 |
-
2005
- 2005-01-06 CN CN 200510000163 patent/CN1801467A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8227808B2 (en) | 2007-12-06 | 2012-07-24 | Chimei Innolux Corporation | Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same |
| CN102651311A (zh) * | 2011-12-20 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜 |
| CN102651311B (zh) * | 2011-12-20 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4850858B2 (ja) | 半導体装置の作製方法 | |
| JP4488039B2 (ja) | 薄膜半導体装置の製造方法 | |
| CN101304045B (zh) | 半导体装置 | |
| US20050236622A1 (en) | Electronic device and method of manufacturing the same | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| JP2008124408A (ja) | 薄膜半導体装置の製造方法 | |
| JP4153500B2 (ja) | 半導体装置の製造方法 | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| CN1716552A (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| US20060145158A1 (en) | Poly-crystalline silicon thin film transistor | |
| CN1801467A (zh) | 薄膜晶体管与多晶硅层的制造方法 | |
| US7968889B2 (en) | Semiconductor device with thinned gate insulating film and polycrystal semiconductor layer and production method thereof | |
| CN108831894A (zh) | 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板 | |
| CN1317735C (zh) | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 | |
| WO2020134937A1 (zh) | 薄膜晶体管的制作方法和显示面板 | |
| CN1314090C (zh) | 形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法 | |
| CN105742370A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100796607B1 (ko) | 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법 | |
| CN100385684C (zh) | 薄膜晶体管及其轻掺杂漏极区的制造方法 | |
| JP2003173969A (ja) | 半導体膜、半導体装置及びこれらの作製方法 | |
| US20060121659A1 (en) | Fabricating method of thin film transistor and poly-silicon layer | |
| JP4337554B2 (ja) | 半導体装置の製造方法 | |
| JP2898365B2 (ja) | 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜 | |
| JP4684877B2 (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |