CN1707810A - 薄膜晶体管和其制造方法 - Google Patents
薄膜晶体管和其制造方法 Download PDFInfo
- Publication number
- CN1707810A CN1707810A CNA2004100997172A CN200410099717A CN1707810A CN 1707810 A CN1707810 A CN 1707810A CN A2004100997172 A CNA2004100997172 A CN A2004100997172A CN 200410099717 A CN200410099717 A CN 200410099717A CN 1707810 A CN1707810 A CN 1707810A
- Authority
- CN
- China
- Prior art keywords
- layer
- cap layer
- film transistor
- cap
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000003054 catalyst Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 50
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 27
- 238000002425 crystallisation Methods 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000008025 crystallization Effects 0.000 claims abstract description 21
- 239000003863 metallic catalyst Substances 0.000 claims description 36
- 238000000137 annealing Methods 0.000 claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims 4
- 239000013078 crystal Substances 0.000 abstract description 22
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 215
- 239000010408 film Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
提供了一种薄膜晶体管和其制造方法。薄膜晶体管包括：形成在衬底上的金属催化剂层，和依次形成在金属催化剂层上的第一帽盖层和第二帽盖层图案。方法包括：在金属催化剂层上形成第一帽盖层，在第一帽盖层上形成并构图第二帽盖层，在已构图的第二帽盖层上形成非晶硅层，扩散金属催化剂，以及结晶非晶硅层形成多晶硅层。以均匀的低浓度扩散结晶催化剂以控制催化剂形成的籽晶的位置，以使得在多晶硅层中的沟道区接近于单晶。因此，薄膜晶体管器件的特性可以得到提高并变得均匀。
Description
相关申请的交叉参考
本申请要求2004年6月9日提交的韩国专利申请No.2004-42348的优先权和权益，这里引入其全部公开供参考。
技术领域
本发明涉及一种薄膜晶体管和其制造方法，尤其涉及一种在非晶硅层下具有金属催化剂层、第一及第二帽盖层的薄膜晶体管和其制造方法。
背景技术
通常，由于其具有高的场效应迁移率，可用于高速电路和CMOS电路，多晶硅层广泛地用作薄膜晶体管的半导体层。使用多晶硅层的薄膜晶体管通常用在有源矩阵液晶显示器(AMLCD)的有源器件中和有机发光二极管(OLED)的开关和驱动器件中。
这里，用在薄膜晶体管中的多晶硅层可以通过直接淀积法、高温退火法和激光退火法制造。激光退火法可以用在低温处理中并实现高场效应迁移率。然而，这需要昂贵的激光设备，因此替代技术被广泛地发展。
目前，由于在比固相结晶(SPC)法更低的温度和更短的时间内进行结晶，利用金属结晶非晶硅的方法被广泛的发展。金属结晶法分为金属诱导结晶(MIC)法和金属诱导横向结晶(MILC)法。然而，即使使用金属结晶法，薄膜晶体管器件的特性也因金属污染而劣化。
同时，为了减小金属的量并制造高质量的多晶硅层，已经开发了一种通过使用离子注入机调整金属离子的浓度经高温处理、快速热退火或激光照射制造高质量的多晶硅层的方法。另外，为了使运用金属诱导结晶法获得的多晶硅层的表面平面化，也开发了一种混合液相金属和粘性有机层、使用旋转涂覆法在其上淀积薄膜、并对产物退火的结晶法。然而，即使使用上述结晶方法，大尺寸晶粒和晶粒均匀性仍是一个问题，这在多晶硅层中是至关重要的。
为了解决上述问题，在韩国专利申请No.2003-0060403中公开了一种使用覆盖层通过结晶法制造多晶硅层的方法。这种方法包括：在衬底上淀积金属催化剂层，在其上形成帽盖层，在帽盖层上形成非晶硅层，使用激光或加热使金属催化剂经帽盖层扩散进入非晶硅层形成籽晶，使用籽晶形成多晶硅层。由于金属催化剂通过覆盖层扩散，这种方法可以防止不必要的金属污染。然而，即使使用这种方法，仍存在难于控制结晶金属催化剂的均匀低浓度和难于控制结晶位置的问题。
发明内容
因此，本发明提供了一种解决了与传统器件有关的上述问题的薄膜晶体管及其制造方法，其中结晶催化剂以均匀的低浓度扩散以控制催化剂形成的籽晶的位置，这样多晶硅层中的沟道区就接近于单晶。因此，可以使薄膜晶体管器件的特性得到提高并变得均匀。
在根据本发明的典型实施例中，薄膜晶体管包括：衬底，形成在衬底上的金属催化剂层，形成在金属催化剂层上的第一帽盖层，形成在第一帽盖层上的第二帽盖层图案，以及形成在第二帽盖层图案上的半导体层图案。衬底可由玻璃制得，金属催化剂可由镍(Ni)形成。
第一帽盖层和第二帽盖层图案可由氮化硅层或氧化硅层形成。优选地，第二帽盖层图案厚于第一帽盖层。另外，第二帽盖层图案可具有高于第一帽盖层的密度。
第二帽盖层图案之间的间隔可为1到50μm。这里，术语“第二帽盖层图案的间隔”指的是一个帽盖层图案和相邻的帽盖层图案之间的距离。
在根据本发明的另一个典型实施例中，薄膜晶体管包括：衬底，形成在衬底上的金属催化剂层，形成在金属催化剂层上的第一帽盖层图案，形成在第一帽盖层图案上的第二帽盖层，以及形成在第二帽盖层上的半导体层图案。衬底可由玻璃制得，金属催化剂可由镍(Ni)形成。
第一帽盖层图案和第二帽盖层可由氮化硅层或氧化硅层形成。优选地，第一帽盖层图案厚于第二帽盖层。另外，第一帽盖层图案可具有高于第二帽盖层的密度。
第一帽盖层图案之间的间隔可为1到50μm。
在根据本发明的另一个典型实施例中，薄膜晶体管的制造方法包括：在衬底上形成金属催化剂层，在金属催化剂层上形成第一帽盖层，在第一帽盖层上形成并构图第二帽盖层，在已构图的第二帽盖层上形成非晶硅层，扩散金属催化剂，以及使非晶硅层结晶以形成多晶硅层。
在根据本发明的另一个典型实施例中，薄膜晶体管的制造方法包括：在衬底上形成金属催化剂层，在金属催化剂层上形成并构图第一帽盖层，在已构图的第一帽盖层上形成第二帽盖层，在第二帽盖层上形成非晶硅层，扩散金属催化剂，以及使非晶硅层结晶以形成多晶硅层。
金属催化剂层可通过等离子体CVD法或溅射法形成，第一帽盖层和第二帽盖层可通过PECVD法形成。
金属催化剂可通过退火工序扩散，退火工序优选在温度200到700℃下进行。非晶硅层可通过退火工序结晶，退火工序优选在温度400到1000℃下进行。
该方法还可包括：在形成多晶硅层之后形成沟道层。沟道层可距离已构图的第一帽盖层的一端至少1到5μm形成。
附图说明
本发明的上述和其他特征将结合所附的附图并参考优选实施例描述，其中：
图1是根据本发明的第一实施例的薄膜晶体管的截面图；
图2是根据本发明的第二实施例的薄膜晶体管的截面图；
图3A到3E是描述根据本发明的第一实施例的薄膜晶体管的制造方法的工序图；
图4A到4E是描述根据本发明的第二实施例的薄膜晶体管的制造方法的工序图。
具体实施方式
现在将在下文中参考附图更充分的描述本发明，附图中示出了本发明的优选实施例。然而本发明可以以不同形式表达，并且不应被解释为限于这里给出的实施例。相反，提供这些实施例是为了使公开变得彻底和完全并将本发明的范围充分地传达给本发明领域的技术人员。在附图中，为了清晰起见放大了层和区域的厚度。整个说明书中相同的数字代表相同的元件。
图1是根据本发明的第一实施例的薄膜晶体管的截面图。
参见图1，金属催化剂层11形成在衬底10上，第一帽盖层12形成在金属催化剂层11上。衬底10优选为绝缘衬底且可以由玻璃制得。金属催化剂层11可以由镍(Ni)形成。第一帽盖层12可由氮化硅层或氧化硅层形成。这里，将氮化硅层或氧化硅层调整为具有小的厚度或低的密度，以致于金属催化剂可以扩散。换句话说，第一帽盖层12用作金属催化剂可扩散的层。
第二帽盖层图案13形成在第一帽盖层12上。第二帽盖层图案13可由氮化硅层或氧化硅层制得。第二帽盖层图案13厚于第一帽盖层12或具有比第一帽盖层12更高的密度以阻止金属催化剂的扩散。换句话说，第二帽盖层图案13作为金属催化剂不可扩散的层。通常，氧化层或氮化层作为杂质扩散的阻碍。因此，凭借高密度的氧化硅层或氮化硅层，可以阻止金属催化剂的扩散。相反，当氧化硅层或氮化硅层具有低密度时，金属催化剂易于扩散。
此外，第二帽盖层图案13被选择性的构图以便结晶催化剂可以扩散到下面描述的非晶硅层中。这里，考虑到对金属催化剂的低浓度控制，第二帽盖层图案之间的间隔优选为1到50μm。
第一帽盖层12和第二帽盖层图案13也作为缓冲层。换句话说，第一帽盖层12和第二帽盖层图案13用于阻止金属催化剂层11的金属和衬底10中的污染物扩散进入硅层。
半导体层图案14形成在第二帽盖层图案13上。源区15、漏区16和沟道层17形成在半导体层图案14中。沟道层17可以由接近单晶的硅层形成。
图2是根据本发明的第二实施例的薄膜晶体管的截面图。
参见图2，金属催化剂层11形成在衬底10上，第一帽盖层图案21形成在金属催化剂层11上。第一帽盖层图案21可由氮化硅层或氧化硅层形成。这里，氮化硅层或氧化硅层被调整为具有大的厚度或高的密度，以使金属催化剂不能扩散。
第二帽盖层22形成在第一帽盖层图案21上。第二帽盖层22可由氮化硅层或氧化硅层制得。第二帽盖层22薄于第一帽盖层图案21或具有比第一帽盖层图案21低的密度从而使得金属催化剂能扩散。换句话说，第二帽盖层22作为金属催化剂可扩散的层。
其它布置和功能与根据本发明的第一实施例的薄膜晶体管中的相同。
图3A到3E是描述根据本发明的第一实施例的薄膜晶体管的制造方法的工序图。
参见图3A，金属催化剂层31淀积在衬底30上。金属催化剂优选由镍(Ni)形成。金属催化剂层31可以通过溅射法淀积。可选择地，金属催化剂层31可使用离子注入或等离子体淀积。这里，在使用等离子体的方法中，金属材料布置在衬底30上并暴露于等离子体中以形成金属催化剂层31。第一帽盖层32形成在金属催化剂层31上。如上所述，由于第一帽盖层32用作金属催化剂可扩散的层，第一帽盖层32形成为具有小的厚度或低的密度，以使得金属催化剂能够扩散。
参见图3B，第二帽盖层形成在第一帽盖层32上。如上所述由于第二帽盖层作为金属催化剂的不可扩散层，其形成为厚于第一帽盖层32或具有高于第一帽盖层32的密度以使得金属催化剂不能扩散。接下来，构图第二帽盖层以形成第二帽盖层图案33。这里，金属催化剂扩散的区域被选择性的构图以使下面描述的籽晶形成在所需的位置。
参见图3C，非晶硅层34形成在第二帽盖层图案33上。非晶硅层34可以通过等离子体增强型化学气相淀积(PECVD)法形成。
参见图3D，金属催化剂层31的金属催化剂扩散。扩散优选通过在温度200到700℃下退火1小时进行。金属催化剂通过退火工序经过第一帽盖层32扩散进入非晶硅层34。扩散的金属催化剂在非晶硅层34中形成了籽晶35。籽晶35指当金属与硅反应时形成的金属硅化物。下面描述的结晶是通过籽晶35进行的。通常，仅有1/100的金属催化剂扩散形成籽晶。未通过第二帽盖层图案33扩散的金属催化剂留在第一帽盖层32上。
参见图3E，非晶硅层34结晶形成多晶硅层36。结晶可通过在炉子中长时间加热的退火工序进行。这里，结晶优选在温度400到1000℃下进行。当在上述温度下进行退火工序时，籽晶35横向生长并与相邻的晶粒接触形成晶界。最后可获得完美的结晶。通过这种结晶法形成的多晶硅层36的晶粒直径达到20至200μm或300μm。因此，晶粒中具有良好结晶性的部分被用作沟道形成区37以形成下述的沟道层。换句话说，半导体层中的沟道层可以形成得接近单晶。
接下来，虽然未示出，多晶硅层36被构图并通过离子注入工艺形成源、漏区和沟道层。换句话说，形成半导体层图案。这里，沟道层17形成在如上所述的沟道形成区37中。优选地，沟道层17距离第二帽盖层图案33的一端至少1到5μm而形成，以形成近于单晶的沟道层。
随后，在半导体层图案上形成栅绝缘层之后，依次在栅绝缘层上淀积金属层和光刻胶层。构图光刻胶层，并将构图后的光刻胶层用作掩模蚀刻金属层以形成栅电极。使用上述产物，最后得到薄膜晶体管。这里，由于第一帽盖层和第二帽盖层图案形成在半导体层图案下面，可以不需另行除去帽盖层而进行该工序。
图4A到4E是描述根据本发明的第二实施例的薄膜晶体管的制造方法的工序图。
参见图4A，金属催化剂层31淀积在衬底30上。在金属催化剂层31上形成并构图第一帽盖层以形成第一帽盖层图案41。这里，金属催化剂扩散的区域被选择性的构图以便为使下面描述的籽晶形成在所需位置。如上所述，由于第一帽盖层图案41作为金属催化剂不可扩散的层，第一帽盖层图案形成为具有大的厚度或高的密度，以使金属催化剂不能扩散。
参见图4B，第二帽盖层42形成在第一帽盖层图案41上。如上所述，由于第二帽盖层42作为金属催化剂可扩散的层，第二帽盖层形成为具有比第一帽盖层图案41更小的厚度或更小的密度以便金属催化剂能够扩散。
参见图4C到4E，非晶硅层34形成在第二帽盖层42上，金属催化剂通过退火工序经由第二帽盖层42扩散进入非晶硅层34。接下来，通过结晶形成多晶硅层36。其它布置和功能与根据本发明的第一实施例的薄膜晶体管中的相同。
从前述内容能够看出，帽盖层在非晶硅层下形成，从而可在非晶硅层结晶之后无需除去帽盖层的额外步骤的情况下执行工序。另外，结晶催化剂以均匀的低浓度扩散以控制由催化剂形成的籽晶的位置，从而多晶硅层中的沟道区接近于单晶。因此，可以使薄膜晶体管器件的特性提高并均匀。
虽然本发明参照其特定的典型实施例而描述，但本领域的技术人员应当理解本发明可在不脱离由附加的权利要求及其等价描述限定的精神和范围的情况下做出各种修正和变形。
Claims (32)
1.一种薄膜晶体管，包括：
衬底，
形成在所述衬底上的金属催化剂层，
形成在所述金属催化剂层上的第一帽盖层，
形成在所述第一帽盖层上的第二帽盖层图案，和
形成在所述第二帽盖层图案上的半导体层图案。
2.如权利要求1所述的薄膜晶体管，其中所述第一帽盖层由氮化硅层和氧化硅层其中之一形成。
3.如权利要求1所述的薄膜晶体管，其中所述第二帽盖层图案由氮化硅层和氧化硅层其中之一形成。
4.如权利要求1所述的薄膜晶体管，其中所述第二帽盖层图案比第一帽盖层厚。
5.如权利要求1所述的薄膜晶体管，其中所述第二帽盖层图案具有比第一帽盖层高的密度。
6.如权利要求1所述的薄膜晶体管，其中所述第二帽盖层图案其间具有1到50μm的间隔。
7.如权利要求1所述的薄膜晶体管，其中所述金属催化剂由镍(Ni)形成。
8.一种薄膜晶体管，包括：
衬底，
形成在所述衬底上的金属催化剂层，
形成在所述金属催化剂层上的第一帽盖层图案，
形成在所述第一帽盖层图案上的第二帽盖层，和
形成在所述第二帽盖层上的半导体层图案。
9.如权利要求8所述的薄膜晶体管，其中所述第一帽盖层图案由氮化硅层和氧化硅层其中之一形成。
10.如权利要求8所述的薄膜晶体管，其中所述第二帽盖层由氮化硅层和氧化硅层其中之一形成。
11.如权利要求8所述的薄膜晶体管，其中所述第一帽盖层图案比第二帽盖层厚。
12.如权利要求8所述的薄膜晶体管，其中所述第一帽盖层图案具有比第二帽盖层高的密度。
13.如权利要求8所述的薄膜晶体管，其中所述第一帽盖层图案其间具有1到50μm的间隔。
14.如权利要求8所述的薄膜晶体管，其中所述金属催化剂由镍(Ni)形成。
15.一种薄膜晶体管的制造方法，包括：
在衬底上形成金属催化剂层，
在所述金属催化剂层上形成第一帽盖层，
在所述第一帽盖层上形成并构图第二帽盖层，
在构图的第二帽盖层上形成非晶硅层，
扩散所述金属催化剂，和
结晶所述非晶硅层以形成多晶硅层。
16.如权利要求15所述的方法，其中所述金属催化剂层通过等离子体化学气相淀积(CVD)法和溅射法其中之一形成。
17.如权利要求15所述的方法，其中所述第一帽盖层和第二帽盖层通过等离子体增强型化学气相淀积(PECVD)法形成。
18.如权利要求15所述的方法，其中所述金属催化剂通过退火扩散。
19.如权利要求18所述的方法，其中所述退火工序在温度200到700℃下进行。
20.如权利要求15所述的方法，其中所述非晶硅层通过退火工序结晶。
21.如权利要求20所述的方法，其中所述退火工序在温度400到1000℃下进行。
22.如权利要求15所述的方法，进一步包括在形成所述多晶硅层之后形成沟道层。
23.如权利要求22所述的方法，其中所述沟道层在距离已构图的第二帽盖层一端至少1到5μm处形成。
24.一种薄膜晶体管的制造方法，包括：
在衬底上形成金属催化剂层，
在所述金属催化剂层上形成并构图第一帽盖层，
在已构图的第一帽盖层上形成第二帽盖层，
在所述第二帽盖层上形成非晶硅层，
扩散所述金属催化剂，和
结晶所述非晶硅层以形成多晶硅层。
25.如权利要求24所述的方法，其中所述金属催化剂层通过等离子体化学气相淀积(CVD)法和溅射法其中之一形成。
26.如权利要求24所述的方法，其中所述第一帽盖层和第二帽盖层通过等离子体增强型化学气相淀积(PECVD)法形成。
27.如权利要求24所述的方法，其中所述金属催化剂通过退火扩散。
28.如权利要求27所述的方法，其中所述退火工序在温度200到700℃下进行。
29.如权利要求24所述的方法，其中所述非晶硅层通过退火工序结晶。
30.如权利要求29所述的方法，其中所述退火工序在温度400到1000℃下进行。
31.如权利要求24所述的方法，进一步包括在形成所述多晶硅层之后形成沟道层。
32.如权利要求31所述的方法，其中所述沟道层在距离已构图的第一帽盖层一端至少1到5μm处形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR42348/04 | 2004-06-09 | ||
| KR1020040042348A KR100600874B1 (ko) | 2004-06-09 | 2004-06-09 | 박막트랜지스터 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1707810A true CN1707810A (zh) | 2005-12-14 |
| CN100401531C CN100401531C (zh) | 2008-07-09 |
Family
ID=35459626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100997172A Active CN100401531C (zh) | 2004-06-09 | 2004-12-31 | 薄膜晶体管和其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7943929B2 (zh) |
| JP (2) | JP4549842B2 (zh) |
| KR (1) | KR100600874B1 (zh) |
| CN (1) | CN100401531C (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611154B1 (ko) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치 |
| KR100731756B1 (ko) * | 2006-06-07 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR101049799B1 (ko) * | 2009-03-03 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101041141B1 (ko) * | 2009-03-03 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101015849B1 (ko) * | 2009-03-03 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR20100100187A (ko) * | 2009-03-05 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 |
| KR101049801B1 (ko) * | 2009-03-05 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치 |
| KR101056428B1 (ko) * | 2009-03-27 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 |
| KR101094295B1 (ko) * | 2009-11-13 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법 |
| KR101049802B1 (ko) | 2009-11-20 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 |
| KR101094302B1 (ko) | 2010-06-03 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101146995B1 (ko) * | 2010-06-16 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법 |
| WO2012005389A1 (ko) * | 2010-07-06 | 2012-01-12 | 노코드 주식회사 | 다결정 실리콘 박막의 제조방법 |
| US8482078B2 (en) | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US5275851A (en) | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| JPH0786607A (ja) | 1993-09-20 | 1995-03-31 | Toshiba Corp | 薄膜トランジスタ |
| US5532854A (en) * | 1994-01-25 | 1996-07-02 | Fergason; James L. | Folded variable birefringerence zeroth order hybrid aligned liquid crystal apparatus |
| US6884698B1 (en) * | 1994-02-23 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with crystallization of amorphous silicon |
| JP3269738B2 (ja) | 1994-09-21 | 2002-04-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3442500B2 (ja) * | 1994-08-31 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| JP3198378B2 (ja) | 1996-03-01 | 2001-08-13 | シャープ株式会社 | 半導体装置の製造方法 |
| JP3240258B2 (ja) | 1996-03-21 | 2001-12-17 | シャープ株式会社 | 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法 |
| US6011275A (en) * | 1996-12-30 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3976828B2 (ja) * | 1997-02-17 | 2007-09-19 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法 |
| JPH11243209A (ja) | 1998-02-25 | 1999-09-07 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器 |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| JP2000315802A (ja) | 2000-01-01 | 2000-11-14 | Semiconductor Energy Lab Co Ltd | 半導体素子の作製方法 |
| GB0006958D0 (en) | 2000-03-23 | 2000-05-10 | Koninkl Philips Electronics Nv | Method of manufacturing a transistor |
| JP4588167B2 (ja) * | 2000-05-12 | 2010-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6746901B2 (en) * | 2000-05-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
| KR20030008752A (ko) * | 2001-07-20 | 2003-01-29 | 학교법인 경희대학교 | 액정디스플레이용 다결정 실리콘 형성 방법 |
| KR100398591B1 (ko) | 2001-09-05 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100473996B1 (ko) | 2002-01-09 | 2005-03-08 | 장 진 | 비정질 실리콘의 결정화 방법 |
| KR100845557B1 (ko) * | 2002-02-20 | 2008-07-10 | 삼성전자주식회사 | 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법 |
| JP4626796B2 (ja) | 2002-10-09 | 2011-02-09 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電子機器 |
| TW569350B (en) * | 2002-10-31 | 2004-01-01 | Au Optronics Corp | Method for fabricating a polysilicon layer |
| WO2004040649A1 (ja) * | 2002-11-01 | 2004-05-13 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置および半導体装置の作製方法 |
| KR100470274B1 (ko) * | 2002-11-08 | 2005-02-05 | 진 장 | 덮개층을 이용한 비정질 물질의 상 변화 방법 |
| US7374976B2 (en) * | 2002-11-22 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin film transistor |
| US7335255B2 (en) * | 2002-11-26 | 2008-02-26 | Semiconductor Energy Laboratory, Co., Ltd. | Manufacturing method of semiconductor device |
| KR101026644B1 (ko) * | 2003-01-08 | 2011-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| TWI328837B (en) * | 2003-02-28 | 2010-08-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP2004319538A (ja) * | 2003-04-10 | 2004-11-11 | Seiko Epson Corp | 半導体装置の製造方法、集積回路、電子光学装置及び電子機器 |
| CN100568457C (zh) * | 2003-10-02 | 2009-12-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| KR100611154B1 (ko) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치 |
-
2004
- 2004-06-09 KR KR1020040042348A patent/KR100600874B1/ko active IP Right Grant
- 2004-12-23 US US11/019,459 patent/US7943929B2/en active Active
- 2004-12-27 JP JP2004377848A patent/JP4549842B2/ja active Active
- 2004-12-31 CN CNB2004100997172A patent/CN100401531C/zh active Active
-
2006
- 2006-07-28 US US11/460,654 patent/US7989326B2/en active Active
-
2009
- 2009-08-07 JP JP2009185138A patent/JP5021005B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20050275019A1 (en) | 2005-12-15 |
| US7989326B2 (en) | 2011-08-02 |
| JP2005354028A (ja) | 2005-12-22 |
| US7943929B2 (en) | 2011-05-17 |
| JP4549842B2 (ja) | 2010-09-22 |
| KR100600874B1 (ko) | 2006-07-14 |
| CN100401531C (zh) | 2008-07-09 |
| JP5021005B2 (ja) | 2012-09-05 |
| JP2009295996A (ja) | 2009-12-17 |
| US20060263951A1 (en) | 2006-11-23 |
| KR20050117133A (ko) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100481508C (zh) | 薄膜晶体管及其制造方法 | |
| US7989326B2 (en) | Thin film transistor and method of fabricating the same | |
| KR100839735B1 (ko) | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 | |
| US7838352B2 (en) | Thin film transistor and method for fabricating the same | |
| US7452790B2 (en) | Method of fabricating thin film transistor | |
| CN1691340A (zh) | 电子装置及制造该电子装置的方法 | |
| CN1738011A (zh) | 薄膜晶体管的制造方法 | |
| CN1725512A (zh) | 半导体器件及其制造方法 | |
| US7601565B2 (en) | Thin film transistor and method of fabricating the same | |
| CN1722385A (zh) | 半导体器件的制造方法及通过该方法制造的半导体器件 | |
| KR20110053041A (ko) | 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 | |
| CN1725440A (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| CN1501437A (zh) | 用于多晶化的掩模和用其制造薄膜晶体管的方法 | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| CN102064089A (zh) | 形成多晶硅层的方法、薄膜晶体管、显示装置及制造方法 | |
| CN1652349A (zh) | 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器 | |
| KR100611658B1 (ko) | 박막트랜지스터의 제조 방법 | |
| TW201117385A (en) | Thin film transistor, method of fabricating the same, organic light emitting diode display device having the same, and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20090109 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Mobile Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung SDI Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20090109 |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121017 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121017 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |