CN104979215A - 低温多晶硅薄膜晶体管及其制备方法 - Google Patents

低温多晶硅薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN104979215A
CN104979215A CN201510350156.7A CN201510350156A CN104979215A CN 104979215 A CN104979215 A CN 104979215A CN 201510350156 A CN201510350156 A CN 201510350156A CN 104979215 A CN104979215 A CN 104979215A
Authority
CN
China
Prior art keywords
layer
ion
ohmic contact
contact layer
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510350156.7A
Other languages
English (en)
Other versions
CN104979215B (zh
Inventor
敏健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510350156.7A priority Critical patent/CN104979215B/zh
Publication of CN104979215A publication Critical patent/CN104979215A/zh
Priority to US15/322,461 priority patent/US9923075B2/en
Priority to PCT/CN2015/092001 priority patent/WO2016206239A1/zh
Application granted granted Critical
Publication of CN104979215B publication Critical patent/CN104979215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种低温多晶硅薄膜晶体管及其制备方法。其中，该方法包括：在衬底基板上形成有源层；利用原子层沉积工艺在所述有源层上形成欧姆接触层，其中，所述欧姆接触层包括多个导电离子层和多个单晶硅层/多晶硅层；在所述欧姆接触层上形成源极和漏极，所述源极和所述漏极通过所述欧姆接触层与所述有源层接触。通过本发明，达到了大大提高柔性基板上LTPS TFT器件的性能的效果。

Description

低温多晶硅薄膜晶体管及其制备方法
技术领域
本发明涉及显示技术领域，尤其是涉及一种低温多晶硅薄膜晶体管及其制备方法。
背景技术
与非晶硅薄膜晶体管(a-Si TFT)相比，低温多晶硅薄膜晶体管(LowTemperature Poly-silicon TFT，LTPS TFT)技术具备诸多优点，如迁移率很高，可达到10-100cm2/Vs左右，同时可以在较低温条件(低于600℃)下制备而成，基底选择灵活，制备成本较低等。
目前，在非柔性的玻璃基底上制备LTPS TFT的工艺过程中，为了使源极、漏极和LTPS有源层之间形成良好的欧姆接触，需要先在LTPS有源层的源漏区域用离子注入工艺进行重掺杂，以达到降低接触电阻的目的，从而能够获得较好的TFT电学特性。值得注意的是，重掺杂之后必须经过600℃以上的高温活化(高温退火)才能基本消除掺杂给有源层带来的大量缺陷。
由于LTPS TFT的诸多优良特性在制备柔性显示器方面具备明显优势，因此已经成为业内柔性显示生产中的最重要材料。
然而，由于目前的柔性工艺温度上限是400℃，因此无法完成离子注入工艺之后的高温活化，导致采用上述非柔性基板TFT制备工艺形成的柔性基板LTPS TFT的器件特性很差，无法避免重掺杂所产生的大量缺陷。
针对上述技术问题，现有技术中并没有提供一种有效的解决方案。
发明内容
本发明的主要目的在于提供一种可以在低于400℃的温度条件下，即可以完成在柔性基板上形成LTPS TFT器件，而避免离子注入工艺和高温活化造成LTPS TFT器件性能较差的技术方案。
为了达到上述目的，本发明提供了一种低温多晶硅薄膜晶体管制备方法，包括：在衬底基板上形成有源层；利用原子层沉积工艺在所述有源层上形成欧姆接触层，其中，所述欧姆接触层包括多个导电离子层和多个单晶硅层/多晶硅层；在所述欧姆接触层上形成源极和漏极，所述源极和所述漏极通过所述欧姆接触层与所述有源层接触。
优选地，形成所述欧姆接触层的步骤包括：在所述有源层上形成栅绝缘层、栅极以及层间绝缘层，其中，所述层间绝缘层位于所述栅极与所述源极和所述漏极之间；利用干刻工艺，在所述层间绝缘层、所述栅绝缘层以及所述有源层上形成通孔；利用原子层沉积工艺，在所述通孔中交叠形成所述导电离子层和所述单晶硅层/多晶硅层。
优选地，所述欧姆接触层的厚度大于等于且小于等于
优选地，所述导电离子层中的离子包括：硼离子或磷离子。
优选地，所述导电离子层中离子的掺杂浓度的范围为：1014～1018个/cm3，在所述导电离子层中的离子为硼离子的情况下，所述掺杂浓度阈值为1015个/cm3。
优选地，衬底基板为柔性基板。
优选地，利用所述原子层沉积工艺形成所述欧姆接触层时的温度小于300℃。
本发明还提供了一种低温多晶硅薄膜晶体管，包括：衬底基板；设置在所述衬底基板上的有源层；设置在所述有源层上的欧姆接触层，所述欧姆接触层包括多个导电离子层和多个单晶硅层/多晶硅层，其中，所述欧姆接触层是利用原子层沉积工艺在所述有源层上形成的；设置在所述欧姆接触层上的源极和漏极，所述源极和所述漏极通过所述欧姆接触层与所述有源层接触。
优选地，所述导电离子层中的离子包括：硼离子或磷离子；所述导电离子层中离子的掺杂浓度的范围为：1014～1018个/cm3，在所述导电离子层中的离子为硼离子的情况下，所述掺杂浓度阈值为1015个/cm3。
优选地，衬底基板为柔性基板，所述欧姆接触层是利用所述原子层沉积工艺在温度小于300℃的情况下形成的。
与现有技术相比，本发明所述的低温多晶硅薄膜晶体管及其制备方法，可以克服采用离子注入和高温活化工艺在柔性基板形成的LTPS TFT器件性能较差的缺陷，只需在柔性基板的温度上限之下的较低温度条件下，可以精确地形成介质面接触良好的欧姆接触层，从而大大提高柔性基板上LTPS TFT器件的性能。
附图说明
图1是根据本发明实施例的低温多晶硅薄膜晶体管制备方法示意图；
图2是根据本发明优选实施例的形成SD通孔后的结构示意图；
图3是根据本发明优选实施例的形成欧姆接触层后的结构示意图；以及
图4是根据本发明优选实施例的最终形成LTPS TFT的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，在柔性基板上制备LTPS TFT的过程中，如果为了在源极和漏极之间形成良好的欧姆接触，需要采用离子注入工艺在源极和漏极之间形成重掺杂区域，同时需要在较高温度下进行长时间(2小时以上)的高温活化。由于高温活化的温度最低应该在600℃以上，柔性基板能承受的最高温度在400℃左右，而400℃的温度条件下几乎没有活化作用，导致目前的柔性显示器背板活化效果很差，使得掺杂造成的缺陷无法修复，从而造成LTPS TFT器件的电学特性无法达标。
为了克服上述缺陷，本发明主要通过应用ALD(Atomic Layer Deposition，原子层沉积)方法在源极和漏极形成一个欧姆接触良好的欧姆接触层，由于ALD工艺的温度条件在400摄氏度以下，而且该工艺的沉积精度较高，因此可以取代离子注入和高温活化两个步骤，在源极和漏极先沉积一层高掺杂的单晶硅或者多晶硅，然后再用磁控溅射设备(sputter)沉积源极和漏极金属，在柔性基板上形成LTPS TFT器件，从而解决了使用现有的离子注入和高温活化工艺在柔性基板上形成的LTPS TFT器件性能过差的问题。
本发明实施例提供了一种低温多晶硅薄膜晶体管制备方法。图1是根据本发明实施例的低温多晶硅薄膜晶体管制备方法示意图，如图1所示，该流程包括以下步骤(步骤S102-步骤S106)：
步骤S102、在衬底基板上形成有源层；
步骤S104、利用原子层沉积工艺在所述有源层上形成欧姆接触层，其中，所述欧姆接触层包括多个导电离子层和多个单晶硅层/多晶硅层；
步骤S106、在所述欧姆接触层上形成源极和漏极，所述源极和所述漏极通过所述欧姆接触层与所述有源层接触。
通过上述步骤，无需进行离子注入和高温活化，而采用原子层沉积工艺直接进行离子掺杂，从而在源极和漏极与有源层之间形成欧姆接触良好的欧姆接触层。
在本发明实施例中，上述步骤S104可以采用这样的方式实现：先在所述有源层上形成栅绝缘层、栅极以及层间绝缘层，其中，所述层间绝缘层位于所述栅极与所述源极和所述漏极之间；接着，利用干刻工艺，在所述层间绝缘层、所述栅绝缘层以及所述有源层上形成通孔；最后，利用原子层沉积工艺，在所述通孔中交叠形成所述导电离子层和所述单晶硅层/多晶硅层。
由于原子层沉积工艺的沉积具有精确度高的特点，因此只需要沉积很薄的一层欧姆接触层即可以保证源极和漏极之间具有较高的电子迁移率，在本实施例中，为了达到较好的效果，可以为需要沉积的所述欧姆接触层的厚度选择一个较优的厚度范围：大于等于且小于等于
目前，通常在有源层中掺杂的导电离子的种类主要是硼离子或磷离子，而本发明实施例仍然可以采用这两种离子，也就是说，在本发明实施例中，优选地，所述导电离子层中的离子可以包括：硼离子或磷离子，当然，只是这两种离子掺杂进有源层后导电率较好，在实际应用中或随着技术的发展，其余离子都是可以考虑的，并不以这两种离子为限。
在本发明实施例中，所述导电离子层中离子的掺杂浓度的范围为：1014～1018个/cm3。需要说明的是，这个掺杂浓度符合重掺杂的条件，从而使掺杂形成的欧姆接触层满足要求。
进一步地，为了简化工艺和增强上述欧姆接触层的导电率，可以优选硼离子作为导电离子层与单晶硅层/多晶硅层进行原子层沉积。在所述导电离子层中的离子为硼离子的情况下，所述掺杂浓度阈值为1015个/cm3。
在本发明实施例中，衬底基板可以为柔性基板。对于柔性基板来说，其所能承受的最高温度是400℃，而原子沉积工艺的温度条件只需在20-300℃，也就是说，利用所述原子层沉积工艺形成所述欧姆接触层时的温度是小于300℃的，因此对于生产基于柔性基板的LTPS TFT来说，上述方法是非常适合的，当然，这并排除采用上述方法来制备非柔性基板的LTPS TFT，只是目前的离子注入和高温活化两个工艺步骤生产出来的非柔性基板的LTPS TFT器件特性更好。
由此可见，对于柔性基板的LTPS TFT的制备工艺来说，本发明实施例主要通过在源漏极两端通过原子层沉积形成欧姆接触层(由于很薄且未与有源层独立设置，也可以称之为过渡层)，这种方法可以避免高温对柔性基板的伤害，同时也避免了离子注入给有源层带来的大量缺陷，对于柔性工艺及柔性产品的量产具有重大意义。
以下结合图2至图4以及优选实施例对上述实施例提供的低温多晶硅薄膜晶体管制备方法进行更加详细的描述。
优选实施例
首先需要说明的是，本优选实施例是对在柔性基板上制备LTPS TFT的过程进行说明的，请同时参考图2至图4，该过程包括以下几个步骤：
(1)在玻璃基板1上制备一层柔性基板2，在实际应用中，该柔性基板可以是PET或PEN，之后在柔性基板上沉积一层平坦层(即buffer层)3，该平坦层可以是SiOx膜层或SiNx膜层，也可以同时使用这两种膜层，进行堆叠沉积，其厚度在到左右，这样可以起到更好的阻挡层和平坦化作用。
(2)在buffer层3上利用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积法)方法沉积一层a-Si，沉积温度控制在400℃以下，厚度为随后在接近400℃的温度条件下进行100分钟以上时间的去氢退火。
(3)用ELA(准分子激光退火)工艺，对沉积的a-Si进行结晶处理，ELA工艺可以采用波长308nm的XeCl激光，激光重叠率在90％到98％之间，经过ELA工艺之后，a-Si在激光能量作用下发生重构，成为多晶硅(poly-Si)层，作为器件的有源层4。
(4)利用离子注入工艺对poly-Si层进行channel dopping(沟道掺杂)，以修正器件的阈值电压，增强器件的稳定性。需要特别说明的是，在本优选实施例中，该步骤是可选的，即在实际工艺中，这一步完全可以省略，而不会影响产品的性能。
(5)用PECVD在已经完成的有源层4上方沉积栅绝缘层(GI)5，该栅绝缘层5可以是SiOx膜层或者SiNx膜层，也可以是这两者的叠加，其厚度范围可以在到之间，当然，厚度可以根据具体的工艺条件选择
(6)利用磁控溅射设备(sputter)沉积栅电极(Gate)，其厚度在到之间，使用的材料可以是Al、Mo、Cu、W等金属，也可以是这些金属的叠加或组合。沉积完成后，利用曝光、显影和刻蚀工艺，完成Gate电极的图形化，形成栅极金属层6。
(7)在栅极金属层6形成之后，为了防止其与源漏电极之间形成短路，需要采用PECVD工艺沉积一个层间绝缘层(ILD)7，其厚度可以在到之间，沉积材料可以是SiOx或SiNx，也可以是两者的叠加，这些沉积过程都在400℃以下完成。
(8)利用干刻(dry etch)工艺，在源极和漏极位置处刻蚀出用于形成源漏电极的通孔8，通孔8和有源层4的poly-Si连通。需要注意的是，在非柔性工艺中，在执行这一步之前，还需要经过SD doping和高于600℃的RTA活化处理，以形成良好的欧姆接触。但是，本优选实施例中省略了这些步骤，更加适用于柔性基板工艺。
此处，为便于理解上述步骤，可以重点参考图2，图2是根据本发明优选实施例的形成SD通孔后的结构示意图。
(9)利用原子层沉积(ALD)工艺，在低于300℃的低温条件下沉积一层重掺杂(掺杂的材料为硼原子，掺杂后形成导电的硼离子)的单晶硅或者多晶硅作为源极和漏极的过渡层(此处称为过渡层，即上述欧姆接触层)10，沉积厚度在到之间。由于沉积材料是单晶硅或者多晶硅，可以和有源层形成良好的接触，同时原子层沉积过程中原子级的沉积精度非常高，从而可以充分修补界面缺陷最终形成良好的欧姆接触。
(10)在沉积完过渡层10之后，利用曝光、显影和刻蚀工艺，完成过渡层10的图形化，使得采用ALD工艺沉积的重掺杂材料在通孔8中和有源层4紧密接触。
此处，为便于理解，可以重点参考图3，图3是根据本发明优选实施例的形成欧姆接触层后的结构示意图。
(11)过渡层10完成图形化之后，利用磁控溅射设备(sputter)沉积源漏电极，其中，电极厚度可以在到之间，使用的材料可以是Al、Mo、Cu、W等金属，也可以是这些金属的叠加或组合。之后，再进行曝光、显影、刻蚀三个步骤，将电极图案化。至此，柔性基板上的LTPS薄膜晶体管就制造完成了。
此处，为便于理解，可以重点参考图4，图4是根据本发明优选实施例的最终形成LTPS TFT的结构示意图。
本优选实施例，不需要进行源极和漏极的重掺杂，避免了离子注入工艺对器件的污染和给有源层带来的大量缺陷，不需要进行离子注入后的高温活化，低的沉积温度和柔性工艺完全兼容，由于原子层沉积可以很精确地保证接触界面处的完全吻合，同时可以在低温下沉积重掺杂的单晶硅或者多晶硅，与源、漏极金属形成良好的欧姆接触。
对应于上述低温多晶硅薄膜晶体管制备方法，本发明实施例还提供了一种低温多晶硅薄膜晶体管(此处不再结合附图进行描述，其制备过程可以参考图2至图4)，该低温多晶硅薄膜晶体管包括：
衬底基板；设置在所述衬底基板上的有源层；设置在所述有源层上的欧姆接触层，所述欧姆接触层包括多个导电离子层和多个单晶硅层/多晶硅层，其中，所述欧姆接触层是利用原子层沉积工艺在所述有源层上形成的；设置在所述欧姆接触层上的源极和漏极，所述源极和所述漏极通过所述欧姆接触层与所述有源层接触。
在本发明实施例中，所述导电离子层中的离子可以包括：硼离子或磷离子；所述导电离子层中离子的掺杂浓度的范围可以为：1014～1018个/cm3，在所述导电离子层中的离子为硼离子的情况下，所述掺杂浓度阈值为1015个/cm3。
在本发明实施例中，衬底基板可以为柔性基板，所述欧姆接触层是利用所述原子层沉积工艺在温度小于300℃的情况下形成的。
通过本发明实施例，由于ALD沉积只需要20-300℃的温度条件，大大低于柔性基板的温度上限，精确的沉积过程使得介面接触良好，同时还可以取得更好的欧姆接触，大幅提升柔性基板上LTPS TFT的器件特性，对运用LTPS的柔性显示技术意义重大。
以上所述是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为包含在本发明的保护范围之内。

Claims (10)

1.一种低温多晶硅薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上形成有源层；
利用原子层沉积工艺在所述有源层上形成欧姆接触层，其中，所述欧姆接触层包括多个导电离子层和多个单晶硅层/多晶硅层；
在所述欧姆接触层上形成源极和漏极，所述源极和所述漏极通过所述欧姆接触层与所述有源层接触。
2.根据权利要求1所述的制备方法，其特征在于，形成所述欧姆接触层的步骤包括：
在所述有源层上形成栅绝缘层、栅极以及层间绝缘层，其中，所述层间绝缘层位于所述栅极与所述源极和所述漏极之间；
利用干刻工艺，在所述层间绝缘层、所述栅绝缘层以及所述有源层上形成通孔；
利用原子层沉积工艺，在所述通孔中交叠形成所述导电离子层和所述单晶硅层/多晶硅层。
3.根据权利要求1所述的制备方法，其特征在于，所述欧姆接触层的厚度大于等于且小于等于
4.根据权利要求1至3中任一项所述的制备方法，其特征在于，所述导电离子层中的离子包括：硼离子或磷离子。
5.根据权利要求4所述的制备方法，其特征在于，
所述导电离子层中离子的掺杂浓度的范围为：1014～1018个/cm3，在所述导电离子层中的离子为硼离子的情况下，所述掺杂浓度阈值为1015个/cm3。
6.根据权利要求1所述的制备方法，其特征在于，衬底基板为柔性基板。
7.根据权利要求6所述的制备方法，其特征在于，利用所述原子层沉积工艺形成所述欧姆接触层时的温度小于300℃。
8.一种低温多晶硅薄膜晶体管，其特征在于，包括：
衬底基板；
设置在所述衬底基板上的有源层；
设置在所述有源层上的欧姆接触层，所述欧姆接触层包括多个导电离子层和多个单晶硅层/多晶硅层，其中，所述欧姆接触层是利用原子层沉积工艺在所述有源层上形成的；
设置在所述欧姆接触层上的源极和漏极，所述源极和所述漏极通过所述欧姆接触层与所述有源层接触。
9.根据权利要求8所述的低温多晶硅薄膜晶体管，其特征在于，
所述导电离子层中的离子包括：硼离子或磷离子；
所述导电离子层中离子的掺杂浓度的范围为：1014～1018个/cm3，在所述导电离子层中的离子为硼离子的情况下，所述掺杂浓度阈值为1015个/cm3。
10.根据权利要求8或9所述的低温多晶硅薄膜晶体管，其特征在于，衬底基板为柔性基板，所述欧姆接触层是利用所述原子层沉积工艺在温度小于300℃的情况下形成的。
CN201510350156.7A 2015-06-23 2015-06-23 低温多晶硅薄膜晶体管及其制备方法 Active CN104979215B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510350156.7A CN104979215B (zh) 2015-06-23 2015-06-23 低温多晶硅薄膜晶体管及其制备方法
US15/322,461 US9923075B2 (en) 2015-06-23 2015-10-15 Low temperature poly-silicon thin film transistor and manufacturing method thereof
PCT/CN2015/092001 WO2016206239A1 (zh) 2015-06-23 2015-10-15 低温多晶硅薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510350156.7A CN104979215B (zh) 2015-06-23 2015-06-23 低温多晶硅薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104979215A true CN104979215A (zh) 2015-10-14
CN104979215B CN104979215B (zh) 2018-01-02

Family

ID=54275610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510350156.7A Active CN104979215B (zh) 2015-06-23 2015-06-23 低温多晶硅薄膜晶体管及其制备方法

Country Status (3)

Country Link
US (1) US9923075B2 (zh)
CN (1) CN104979215B (zh)
WO (1) WO2016206239A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206612A (zh) * 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板的制作方法及显示面板、显示装置
WO2016206239A1 (zh) * 2015-06-23 2016-12-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制备方法
WO2017133106A1 (zh) * 2016-02-06 2017-08-10 无锡威迪变色玻璃有限公司 柔性基板结构及其形成方法，柔性电子器件
CN108932922A (zh) * 2018-07-03 2018-12-04 京东方科技集团股份有限公司 一种修复能力测试装置及方法
CN112420847A (zh) * 2020-10-29 2021-02-26 深圳技术大学 柔性InGaZnO薄膜晶体管制备方法
CN113161292A (zh) * 2021-04-12 2021-07-23 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566401B2 (en) * 2017-06-28 2020-02-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and preparing method therefor, and OLED display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110303921A1 (en) * 2010-06-09 2011-12-15 Min-Chul Shin Display device and method for manufacturing the same
CN102947956A (zh) * 2010-05-25 2013-02-27 美光科技公司 用于半导体结构的欧姆触点
CN102983175A (zh) * 2011-09-05 2013-03-20 广东中显科技有限公司 用原子层沉积的氧化铝作为栅介质的多晶硅薄膜晶体管
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN103985638A (zh) * 2014-05-27 2014-08-13 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管及其制备方法和显示器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642761B1 (ko) * 2005-09-07 2006-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7759142B1 (en) * 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
CN102064108B (zh) * 2010-11-12 2014-11-26 中国电子科技集团公司第五十五研究所 一种制造介质/氮化物复合结构增强型场效应管的方法
US9099433B2 (en) * 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices
US8946776B2 (en) * 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
CN106410027B (zh) 2013-09-24 2019-11-05 京东方科技集团股份有限公司 柔性显示基板及其制备方法、柔性显示装置
CN103730359A (zh) * 2013-10-09 2014-04-16 西安电子科技大学 复合栅介质SiC MISFET器件的制作方法
CN104979215B (zh) * 2015-06-23 2018-01-02 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102947956A (zh) * 2010-05-25 2013-02-27 美光科技公司 用于半导体结构的欧姆触点
US20110303921A1 (en) * 2010-06-09 2011-12-15 Min-Chul Shin Display device and method for manufacturing the same
CN102983175A (zh) * 2011-09-05 2013-03-20 广东中显科技有限公司 用原子层沉积的氧化铝作为栅介质的多晶硅薄膜晶体管
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN103985638A (zh) * 2014-05-27 2014-08-13 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管及其制备方法和显示器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016206239A1 (zh) * 2015-06-23 2016-12-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制备方法
US9923075B2 (en) * 2015-06-23 2018-03-20 Boe Technology Group Co., Ltd. Low temperature poly-silicon thin film transistor and manufacturing method thereof
WO2017133106A1 (zh) * 2016-02-06 2017-08-10 无锡威迪变色玻璃有限公司 柔性基板结构及其形成方法，柔性电子器件
CN106206612A (zh) * 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板的制作方法及显示面板、显示装置
US10644162B2 (en) 2016-08-19 2020-05-05 Boe Technology Group Co., Ltd. Method for manufacturing an array substrate, display panel and display device
CN108932922A (zh) * 2018-07-03 2018-12-04 京东方科技集团股份有限公司 一种修复能力测试装置及方法
CN112420847A (zh) * 2020-10-29 2021-02-26 深圳技术大学 柔性InGaZnO薄膜晶体管制备方法
CN113161292A (zh) * 2021-04-12 2021-07-23 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板

Also Published As

Publication number Publication date
WO2016206239A1 (zh) 2016-12-29
US9923075B2 (en) 2018-03-20
CN104979215B (zh) 2018-01-02
US20170133475A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
CN104979215B (zh) 低温多晶硅薄膜晶体管及其制备方法
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN105161503B (zh) 非晶硅半导体tft背板结构
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
CN104966722A (zh) Tft基板结构及其制作方法
CN105374749B (zh) 一种薄膜晶体管及其制造方法
CN103050410A (zh) 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN104576753B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
CN105304500A (zh) N型tft的制作方法
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN103545319A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN103985638A (zh) 一种低温多晶硅薄膜晶体管及其制备方法和显示器件
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN104952935B (zh) 一种薄膜晶体管结构及其制备方法
CN105742294A (zh) Tft基板的制作方法及制得的tft基板
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
CN106098560A (zh) 顶栅型薄膜晶体管的制作方法
CN103985716B (zh) 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
CN105655404A (zh) 低温多晶硅薄膜晶体管及其制作方法
Bae et al. Roles of Oxygen interstitial defects in atomic-layer deposited InGaZnO thin films with controlling the cationic compositions and gate-stack processes for the devices with subμm channel lengths
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN109119427A (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
CN106952963B (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN105789320A (zh) 金属氧化物薄膜晶体管及其制作方法、阵列基板
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant