CN102983175A - 用原子层沉积的氧化铝作为栅介质的多晶硅薄膜晶体管 - Google Patents

Abstract

本发明提供了一种多晶硅薄膜晶体管，包括：衬底；衬底上的绝缘层；多晶硅有源层，由固相结晶法制成，该多晶硅有源层中具有源区和漏区；多晶硅有源层上的由ALD沉积的氧化铝层，用作栅介质层；氧化铝层上的栅电极。本发明还提供一种多晶硅薄膜晶体管的制造方法。

Description

用原子层沉积的氧化铝作为栅介质的多晶硅薄膜晶体管

技术领域

本发明涉及一种多晶硅薄膜晶体管，特别涉及一种利用原子层沉积的氧化铝作为栅介质的多晶硅薄膜晶体管。

背景技术

低温多晶硅技术(LTPS)在生产像素开关和外围电路这两个应用程序的高性能薄膜晶体管(TFT)方面是最有应用前景的技术之一。所有LTPS技术中，固相结晶法(SPC)在获得高均匀性和低成本多晶硅薄膜(poly-Si)方面是最简单和最直接的方法。然而，由于受SPC poly-Si薄膜内部小晶粒尺寸和高密度的影响，传统的SPC薄膜晶体管会出现高阈值电压(Vth)和差亚阈值斜率(SS)。高阈值电压给设计单独使用p型TFT的反相器带来困难，影响反相器的输出电压范围。差的亚阈值斜率会严重影响电路的速度。这些缺陷限制了SPC薄膜晶体管有源矩阵显示器在驱动电路方面的应用。

发明内容

本发明提供了一种SPC多晶硅薄膜晶体管，其利用原子层沉淀的氧化铝作为栅介质，能够解决SPC薄膜晶体管的高阈值电压(V_th)和差亚阈值斜率(SS)的问题。

本发明提供一种多晶硅薄膜晶体管，包括：

衬底；

衬底上的绝缘层；

多晶硅有源层，由固相结晶法制成，该多晶硅有源层中具有源区和漏区；

多晶硅有源层上的由ALD沉积的氧化铝层，用作栅介质层；

氧化铝层上的栅电极。

根据本发明提供的多晶硅薄膜晶体管，其中氧化铝层的厚度为25nm至75nm。

根据本发明提供的多晶硅薄膜晶体管，其中氧化铝层的厚度为50nm。

根据本发明提供的多晶硅薄膜晶体管，其中衬底为单晶硅、玻璃、石英。

根据本发明提供的多晶硅薄膜晶体管，还包括覆盖栅电极和氧化铝层的低温沉积氧化物层。

根据本发明提供的多晶硅薄膜晶体管，其中低温沉积氧化物层具有延伸到源区、漏区和栅电极的接触孔，接触孔中填充有Si含量为1％的Al材料。

本发明还提供一种多晶硅薄膜晶体管的制造方法，包括：

形成非晶si有源层，再进行固体结晶工艺，形成多晶硅有源层；

利用ALD法在多晶硅有源层上沉积Al₂O₃作为栅介质层；

在栅介质层上形成栅电极。

根据本发明提供的多晶硅薄膜晶体管的制造方法，其中ALD沉积的温度在室温至400摄氏度。

根据本发明提供的多晶硅薄膜晶体管的制造方法，其中ALD沉积的温度为300摄氏度。

根据本发明提供的多晶硅薄膜晶体管的制造方法，其中ALD沉积可在等离子体辅助条件下进行。

本发明提供的以ALD氧化铝作为栅介质的SPC多晶硅薄膜晶体管显示出-2.53V的低阈值电压，电场有效迁移率(u_FE)为17.65cm²/Vs，亚阈值斜率(SS)为529mV/decade。有效的解决SPC薄膜晶体管的高阈值电压(V_th)和差亚阈值斜率(SS)的问题。

附图说明

以下参照附图对本发明实施例作进一步说明，其中：

图1为实施例1中的SPC多晶硅薄膜晶体管的示意图；

图2为Al₂O₃膜的原子力显微镜图像；

图3为栅极电容密度；

图4为以ALD氧化铝作为多晶硅薄膜晶体管的栅介质的传输曲线(实心：G_m，空心：|I_ds|)；

图5为不同V_ds值下测量所得出的关闭状态下的栅极电流。

图6为不同栅介质下薄膜晶体管转换曲线的比较(实心：50nm LPCVD二氧化硅，空心：50nm ALD Al₂O₃)；

图7为ALD氧化铝作为栅介质的多晶硅薄膜晶体管的输出曲线；

图8为50个薄膜晶体管均匀性测量(实心：V_th均匀性，空心：GIDL均匀性)。

具体实施方式

本实施例提供了一种SPC多晶硅薄膜晶体管，其利用原子层沉积(ALD)的氧化铝作为栅介质。

在同样介质厚度的情况下，高k材料比SiO₂能够提供更大的栅极电容。可以吸引更多的载流子，从而降低阈值电压(V_th)和减小亚阈值斜率(SS)。可利用高k材料作为SPC多晶硅薄膜晶体管的栅介质，如电子束蒸发氧化铪，物理气相沉积Pr₂O₃，PrTiO₃等。在高k材料中，氧化铝(Al₂O₃)具有9ev的较大带隙，这能够降低栅极的隧穿。Al₂O₃由于其在与多晶硅接触时具有较高的介电常数和较好的热稳定性，因此很有潜力作为MOSFET的栅介质。

原子层沉淀工艺(ALD)是一种具有精确的自我限制特性的沉积工艺，该沉积工艺能够沉积出覆盖率高和均匀性好的氧化铝。ALD氧化铝作为栅介质的应用在CMOS和GaN高电子迁移率晶体管方面已经得到广泛的研究和报道。然而，还没有将ALD沉积的氧化铝作为栅介质应用在多晶硅薄膜晶体管的相关报道。

本实施例提供的SPC多晶硅薄膜晶体管包括：

c-si(单晶硅片)衬底；

衬底上的热氧化硅层；

热氧化硅层上的多晶硅层，由SPC(固相结晶)工艺形成，作为晶体管的有源层，多晶硅层中具有源区和漏区；

多晶硅层上的氧化铝(Al₂O₃)层，由ALD沉积而成，用作栅介质层；

栅介质层上的栅电极；

LTO(low temperature oxide，低温沉积氧化物)层，覆盖栅电极和氧化铝层，LTO层中具有三个接触孔，三个接触孔分别连接到源区、漏区和栅电极；

Al-1％Si(Si含量为1％的Al)，填充到接触孔中，分别与源区、漏区和栅电极电连接，以作为引出电极。

本实施例提供的SPC多晶硅薄膜晶体管可由以下方法制成：

1)在c-si衬底表面上覆盖500nm的热氧化硅；

2)通过低压化学气相沉积法(LPCVD)沉积100nm的非晶si有源层；

3)执行SPC(固相结晶)工艺：将c-si衬底在N₂条件于600℃下退火24小时；

4)刻蚀以形成有源岛；

5)在300℃温度下通过ALD沉积50nm的Al₂O₃；

6)溅射沉积300nm的铝，并被图案化成栅电极；

7)自对准地以33eV注入硼，注入剂量为4×10¹⁵/cm²，以形成源区和漏区；

8)沉积500nm的LTO，并在LTO中形成接触孔；

9)溅射沉积700nm的Al-1％Si，并进行图案化；

10)将得到的器件在420℃温度下于氮氢混合气氛中退火30分钟，通过在氮氢混合气氛中退火可改善Al-1％Si层与源漏极的接触。

其中在步骤5)的ALD沉积中，ALD的前体是三甲基色氨酸铝和H₂O，基板在下述两个独立的半反应中暴露于前体中：

其中星号表示表面种类。ALD进程以ABABAB序列的形式工作。

图2为步骤5)所得的Al₂O₃膜的原子力显微镜(AFM)图像，该Al₂O₃膜的均方根表面的粗糙度是0.429nm。

作为对照，在425℃温度下用LPCVD沉积50nm的二氧化硅用作栅介质，以比较本实施例提供的SPC多晶硅薄膜晶体管相比于现有技术的效果，除了栅介质外，制造这两种类型的器件的工艺没有其它不同。

一个薄膜晶体管的V_th被定义成在V_ds＝5V时，当I_d达到W/L×10^-7A的V_g。电流开关比率定义为在确定Vds的条件下，测量范围内最大和最小的Ids比率。

μ_FE通过如下公式计算：

${\mathrm{\μ}}_{\mathrm{FE}}=\frac{L{G}_m}{W{C}_{\mathrm{ox}}{V}_{\mathrm{ds}}}$

其中G_m是在V_ds＝0.1V时的跨导，C_ox是栅绝缘体上每单位面积上的电容。GIDL电流被定义为漏区电流在V_g＝5V和V_d＝-5V时所测，由晶体管的宽度所划分。

在频率1KHz下测量具有200m×200m面积的由有源层、栅介质和栅极金属所形成的电容，电容密度的测量结果如图3所示。ALD氧化铝的相对介电常数ε_r约为8.75，利用如下公式：

$\frac{{\mathrm{\ϵ}}_r{\mathrm{\ϵ}}_{o}A}{d}=C_{\mathrm{accumulation}}$

其中ε₀是真空介电常数，A是电容面积，d是电介质厚度。C_accumulation是在积累状态下的最大电容。等效氧化层厚度的计算约为2.3nm。

图4为传输特性和运用ALD氧化铝作为栅介质的SPC TFT的G_m。该曲线在V_ds分别为-0.1V，-0.8V，-1.5V，-2.2V，-2.9V，-3.6V，-4.3V和-5V时测量。由该曲线可以得出，在V_ds＝-0.8V时，器件具有最大的开关比率，为5.9×10⁶。Vds较大时漏电流逐渐上升。当V_ds＝5V时，开关比率为1.46×10⁵。

通过测量栅极电流对关闭状态的漏区电流的来源进行分析。测量结果如图5所示。结果表明：当V_g＝5V时，栅极漏电流在不同的V_ds时都保持在1×10^-10A以下，这表明关闭状态下的电流路径主要是从漏极流向源极。

图6为用ALD氧化铝和LPCVD二氧化硅作为栅介质的器件比较。两种类型的薄膜晶体管的详细参数列于表1。μ_FE，V_th和SS得到了极大的改进。μ_FE从6.69cm²/Vs增加到17.65cm²/Vs，增幅为163.8％。较高的迁移率明显有利于驱动电路的速度和开口率。V_th减小了13.27V，从-15.8V增加到-2.53V。低V_th对于PMOS反相器的设计来说是有利的。SS从2065mV/dec改进到529mV/dec，这对于改进电路的速度很有帮助。

表1：器件参数比较(W/L＝24/10μm)

以ALD氧化铝作为栅介质的多晶硅薄膜晶体管的输出曲线如图7所示。V_ds超过-8.5V才会观察到扭结效应。相比之下，用溅射的氧化铝制作的栅介质的多晶硅SPC薄膜晶体管，其扭结效应在V_ds＝-6.2V时就能观察到。较高的扭结电压证明了较少的陷阱状态和更好的界面质量。

测量了晶圆片上的50个器件的V_th和GIDL电流的均匀性，测量结果如图8所示。V_th平均值为-2.53V，在很小的标准差0.028V范围内。GIDL电流的平均值为6.4×10^-10A，标准差为4.3×10^-11A。

由此可见，以ALD氧化铝作为栅介质的SPC多晶硅薄膜晶体管极大地改进了迁移率，V_th和SS也具有很好的均匀性。这些改进使得SPC TFT具有成为有源矩阵显示器像素开关和驱动电路应用方面的潜力。

根据本发明的一个实施例，其中如本领域公知的，该多晶硅薄膜晶体管可为n型或p型多晶硅薄膜晶体管。

根据本发明的一个实施例，其中多晶硅薄膜晶体管的衬底还可以为玻璃、石英等，衬底上的热氧化硅层也可以被其他绝缘层替换。

根据本发明的一个实施例，ALD沉积氧化铝的工艺最广泛使用的是Al(CH3)3(TMA)作为前驱物，但是如本领域公知的，也可以使用其它前驱物，例如tris-diethylamino aluminum(TDEAA)，Al(CH3)2Cl，Al(NEt2)3，[MeC(NiPr)2]AlEt2等作为前驱物。

根据本发明的一个实施例，其中上述多晶硅薄膜晶体管中的各层的厚度仅为示例性的，而并非限定性的，本领域技术人员可容易的想到根据实际应用而改变各层的厚度。

根据本发明的一个实施例，其中上述多晶硅薄膜晶体管中的Al₂O₃栅介质层的厚度不限于50nm，可在25nm至75nm范围内，优选为40nm至60nm。

根据本发明的一个实施例，其中ALD的温度可以在室温至400摄氏度范围内，优选为300摄氏度。

根据本发明的一个实施例，其中ALD可在等离子辅助的条件下进行(即等离子辅助ALD沉积)，等离子辅助ALD沉积的温度可在室温至400摄氏度范围内。

以上实施例仅仅用于描述本发明的技术方案，而不是对本技术方案进行限制，任何本领域技术人员公知的修改、变化、应用和实施例，都在本发明的精神和教导范围内。

Claims (10)

1.一种多晶硅薄膜晶体管，包括：

衬底；

衬底上的绝缘层；

多晶硅有源层，由固相结晶法制成，该多晶硅有源层中具有源区和漏区；

多晶硅有源层上的由ALD沉积的氧化铝层，用作栅介质层；

氧化铝层上的栅电极。

2.根据权利要求1所述的多晶硅薄膜晶体管，其中氧化铝层的厚度为25nm至75nm。

3.根据权利要求2所述的多晶硅薄膜晶体管，其中氧化铝层的厚度为50nm。

4.根据权利要求1所述的多晶硅薄膜晶体管，其中衬底为单晶硅、玻璃、石英。

5.根据权利要求1所述的多晶硅薄膜晶体管，还包括覆盖栅电极和氧化铝层的低温沉积氧化物层。

6.根据权利要求5所述的多晶硅薄膜晶体管，其中低温沉积氧化物层具有延伸到源区、漏区和栅电极的接触孔，接触孔中填充有Si含量为1％的Al材料。

7.一种制造权利要求1所述的多晶硅薄膜晶体管的方法，包括：

形成非晶si有源层，再进行固体结晶工艺，形成多晶硅有源层；

利用ALD法在多晶硅有源层上沉积Al₂O₃作为栅介质层；

在栅介质层上形成栅电极。

8.根据权利要求7所述的制造方法，其中ALD沉积的温度在室温至400摄氏度。

9.根据权利要求8所述的制造方法，其中ALD沉积的温度为300摄氏度。

10.根据权利要求7所述的制造方法，其中ALD沉积可在等离子体辅助条件下进行。

Images