CN104425623B - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN104425623B
CN104425623B CN201310487270.5A CN201310487270A CN104425623B CN 104425623 B CN104425623 B CN 104425623B CN 201310487270 A CN201310487270 A CN 201310487270A CN 104425623 B CN104425623 B CN 104425623B
Authority
CN
China
Prior art keywords
film transistor
thin film
tft
mathematical expression
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310487270.5A
Other languages
English (en)
Other versions
CN104425623A (zh
Inventor
王旨玄
叶佳俊
辛哲宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
E Ink Holdings Inc
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Publication of CN104425623A publication Critical patent/CN104425623A/zh
Application granted granted Critical
Publication of CN104425623B publication Critical patent/CN104425623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管,包含栅极、源极、漏极、栅绝缘层以及氧化物半导体层。氧化物半导体层包含铟镓锌氧化物,其化学式为InxGayZnzOw,其中x、y及z满足数学式:1.5≤(y/x)≤2以及1.5≤(y/z)≤2。栅绝缘层位于栅极与氧化物半导体层之间。源极和漏极分别连接氧化物半导体层的不同两侧。

Description

薄膜晶体管
技术领域
本发明涉及一种薄膜晶体管,尤其是涉及一种具有铟镓锌氧化物半导体层的薄膜晶体管。
背景技术
金属氧化物半导体晶体管(Metal Oxide Semiconductor Transistor)是利用金属氧化物作为半导体层的薄膜晶体管。相对于非晶硅薄膜晶体管,金属氧化物半导体晶体管具有较高的载流子迁移率(Mobility),因此金属氧化物半导体晶体管拥有较佳的电性表现。此外,金属氧化物半导体晶体管的制造方法也比低温多晶硅薄膜晶体管简单,所以金属氧化物半导体晶体管具有较高的生产效率。然而,一般的金属氧化物半导体晶体管的电性表现并不稳定。举例而言,金属氧化物半导体晶体管的临界电压常常会发生无法预期的偏移现象,这种不稳定性也造成金属氧化物半导体的应用受到限制。因此,目前极需要一种改良的金属氧化物半导体晶体管,期待能够改善金属氧化物半导体晶体管的稳定性。
发明内容
本发明的一个方面提供了一种薄膜晶体管,以便能够改善薄膜晶体管的可靠度,根据本发明一实施方式,此薄膜晶体管的载流子迁移率大于10cm2/Vs,临界电压偏移量小于1.3V,次临界摆幅(subthreshold swing)小于0.6V/dec。此薄膜晶体管包含栅极、源极、漏极、栅绝缘层以及氧化物半导体层。氧化物半导体层包含铟镓锌氧化物,其以化学式InxGayZnzOw表示,其中x、y、z及w分别表示铟、镓、锌及氧的原子数比,且x、y及z满足数学式:1.5≤(y/x)≤2以及1.5≤(y/z)≤2。栅绝缘层位于栅极与氧化物半导体层之间。源极和漏极分别连接氧化物半导体层的不同两侧。
根据本发明一实施方式,x及z满足以下数学式:0.9≤(x/z)≤1.1。
根据本发明一实施方式,y及w满足以下数学式:0.375≤(y/w)≤0.5。
根据本发明一实施方式,当定义(x+y+z)为1时,x满足数学式:0.25≤x≤0.3;y满足数学式:0.42≤y≤0.5;z满足数学式:0.25≤z≤0.3。
根据本发明一实施方式,当定义(x+y+z+w)为1时,x满足数学式:0.125≤x≤0.134;y满足数学式:0.2≤y≤0.25;z满足数学式:0.125≤z≤0.134;w满足数学式:0.5≤w≤0.54。
根据本发明一实施方式,此薄膜晶体管包含栅极、栅绝缘层、氧化物半导体层、源极以及漏极,其特征在于,氧化物半导体层包含铟镓锌氧化物,铟镓锌氧化物以化学式InxGayZnzOw表示,其中x、y、z及w分别表示铟、镓、锌及氧的原子数比,x、y及z满足以下数学式:0.25≤x/(x+y+z)≤0.3;0.42≤y/(x+y+z)≤0.5;以及0.25≤z/(x+y+z)≤0.3。
附图说明
图1为本发明一实施方式的薄膜晶体管的剖面示意图。
图2为本发明一实施方式的薄膜晶体管栅极电压与漏极电流的关系图。
图3为本发明一比较例的薄膜晶体管的栅极电压与漏极电流的关系图
图4为本发明另一实施方式的薄膜晶体管的剖面示意图。
图5为本发明另一实施方式的薄膜晶体管的剖面示意图。
图6为本发明又一实施方式的薄膜晶体管的剖面示意图。
具体实施方式
为了使本发明公开内容的叙述更加详尽与完备,下文针对本发明的实施方式与具体实施例提出了说明性的描述;但这并非实施或运用本发明具体实施例的唯一形式。以下所公开的各实施方式或实施例,在有益的情形下可相互组合或取代,也可在一实施例中附加其他的实施例,而无须进一步的记载或说明。
在以下描述中,将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而,可在没有这些特定细节的情况下实施本发明的实施例。在其他情况下,为简化附图,熟知的结构与装置仅示意性地展示于图中。
图1为本发明一实施方式的薄膜晶体管100的剖面示意图。薄膜晶体管100包含栅极110、栅绝缘层120、氧化物半导体层130、源极140及漏极150。
栅极110配置在基板102上,基板102可为玻璃基板或硅基板。可使用例如溅镀、脉冲激光蒸汽沉积法、电子束蒸发、化学气相沉积等方法形成栅极110。栅极110可以是单层结构或多层结构。栅极110的材料可为具有导电性的金属材料,例如铂、金、镍、铝、钼、铜、钕、铬上述材料的合金或上述材料的组合。此外,可利用光刻工艺过程以形成图案化的栅极110。在其他实施方式中,可使用重掺杂p-型的硅(heavily doped p-type Si)作为栅极110的材料,其为本技术领域的人员所熟知的。
栅绝缘层120覆盖栅极110。在一实施方式中,使用等离子体增强化学气相沉积法(Plasma-enhanced chemical vapor deposition,PECVD)来形成栅绝缘层120。栅绝缘层120的材料可为氮化硅(SiNx)、氧化硅(SiOx)等无机材料或是具有介电特性的高分子有机材料。
氧化物半导体层130位于栅绝缘层120上,并作为薄膜晶体管100的主动层(activelayer)。栅绝缘层120位于栅极110与氧化物半导体层130之间,以避免氧化物半导体层130直接接触栅极110。氧化物半导体层130包含铟镓锌氧化物,铟镓锌氧化物的化学式为InxGayZnzOw,其中x、y、z及w分别表示铟、镓、锌及氧的原子数(摩尔数)比。x、y及z满足以下数学式:
1.5≤(y/x)≤2以及1.5≤(y/z)≤2。
具体的说,在上述铟镓锌氧化物中,镓(Ga)原子对铟(In)原子的原子数比值(y/x)(或称为摩尔数比)为约1.5至约2。镓(Ga)原子对铟(In)原子的原子数比值(y/x)是影响铟镓锌氧化物稳定性的重要因素,此特征让本发明的实施方式具有特殊的技术效果。详细而言,如果铟镓锌氧化物中的镓(Ga)原子对铟(In)原子的原子数比值(y/x)小于约1.5,则所制成的薄膜晶体管的可靠度不佳。举例而言,此薄膜晶体管的临界电压(thresholdvoltage)是不稳定的,当对同一个薄膜晶体管进行多次测量时,所得的临界电压的值并不相同,而且其中的差异太大而无法被接受。本发明的发明人发现,当铟镓锌氧化物中的镓(Ga)的原子数对铟(In)的原子数的比值(y/x)大于约1.5时,能够明显改善薄膜晶体管的可靠度,让薄膜晶体管的电性性能以及临界电压呈现稳定状态。换言之,当铟镓锌氧化物中的镓(Ga)的原子数对铟(In)的原子数的比值(y/x)大于约1.5时,此铟镓锌氧化物的结构是相对稳定的,并让其中的氧空缺浓度呈现稳定状态。另一方面,如果铟镓锌氧化物中的镓(Ga)原子对铟(In)原子的原子数比值(y/x)大于约2时,则铟镓锌氧化物的载流子迁移率(mobility)会大幅下降,导致薄膜晶体管的开路电流降低,从而不利于薄膜晶体管的整体电性表现。因此,本发明的其中一个特征在于,铟镓锌氧化物中镓(Ga)原子对铟(In)原子的原子数比值(y/x)为约1.5至约2。
此外,在上述铟镓锌氧化物中,镓(Ga)原子对锌(Zn)原子的原子数比值(y/z)为约1.5至约2。镓(Ga)原子对锌(Zn)原子的原子数比值(y/z)也是影响铟镓锌氧化物稳定性的重要因素。如果铟镓锌氧化物中镓(Ga)原子对锌(Zn)原子的原子数比值(y/z)小于约1.5,则所制成的薄膜晶体管的可靠度不佳。例如,薄膜晶体管的临界电压(threshold voltage)不稳定。反之,如果铟镓锌氧化物中镓(Ga)原子对锌(Zn)原子的原子数比值(y/z)太高,则会降低薄膜晶体管的载流子迁移率(mobility),导致薄膜电晶体的开路电流下降。另一方面,如果铟镓锌氧化物中锌(Zn)原子的原子数比例太低,会造成薄膜晶体管的临界电压升高,因此不利于薄膜晶体管的应用。本发明的发明人经多次研究分析后发现,当铟镓锌氧化物中镓(Ga)原子对锌(Zn)原子的原子数比值(y/z)为约1.5至约2,不仅能够改善薄膜晶体管的稳定性,还能适当的改善载流子迁移率以及临界电压。
根据以上公开的实施方式,本发明的其中一个特征在于,铟镓锌氧化物中镓(Ga)原子对铟(In)原子的原子数比值(y/x)为约1.5至约2,而且镓(Ga)原子对锌(Zn)原子的原子数比值(y/z)为约1.5至约2。当满足上述两个条件时,能够明显改善薄膜晶体管的可靠度,而且让薄膜晶体管的载流子迁移率大于10cm2/Vs,薄膜晶体管经过1小时的负偏压电压测试(negative bias stress NBS)后,其临界电压偏移量将小于1.3V,且薄膜晶体管的次临界摆幅(subthreshold swing)小于0.6V/dec。
在一实施方式中,铟镓锌氧化物(InxGayZnzOw)的x及z满足以下数学式:0.9≤(x/z)≤1.1。更明确地说,铟镓锌氧化物中铟原子对锌原子的原子数比(摩尔数比)为约0.9至约1.1。在一实例中,铟镓锌氧化物中铟(In)原子的摩尔数实质上等于锌(Zn)原子的摩尔数。
在另一实施方式中,铟镓锌氧化物(InxGayZnzOw)的y及w满足以下数学式:0.375≤(y/w)≤0.5。更明确地说,铟镓锌氧化物中镓(Ga)原子对氧(O)原子的原子数比(摩尔数比)为约0.375至约0.5。举例而言,铟镓锌氧化物的化学式可为In1Ga1.5Zn1O4、In1Ga1.6Zn1O4、In1Ga1.7Zn1O4、In1Ga1.8Zn1O4、In1Ga1.9Zn1O4、或In1Ga2Zn1O4
铟镓锌氧化物的化学式有多种的表示方法,例如In1Ga1.5Zn1O4也可以表示为In0.133Ga0.2Zn0.133O0.533(其中将铟、镓、锌及氧的原子数比例总和定义为1)或者表示为In0.286Ga0.429Zn0.286O1.143(其中将铟、镓及锌的原子数比例总和定义为1)。因此,在一实施方式中,当将铟镓锌氧化物(InxGayZnzOw)的(x+y+z)定义为1来表示铟镓锌氧化物的化学式时,x满足数学式:0.25≤x≤0.3;y满足数学式:0.42≤y≤0.5;z满足数学式:0.25≤z≤0.3。更具体的说,以铟镓锌氧化物中的金属成分(亦即,铟、镓及锌)为100%,则铟原子在金属成分中的原子百分比为约25%至约30%,镓原子在金属成分中的原子百分比为约42%至约50%,锌原子在金属成分中的原子百分比为约25%至约30%。换言之,铟、镓、及锌的原子数比x、y及z满足以下数学式:0.25≤x/(x+y+z)≤0.3;0.42≤y/(x+y+z)≤0.5;以及0.25≤z/(x+y+z)≤0.3。
在其他实施方式中,当铟镓锌氧化物(InxGayZnzOw)的(x+y+z+w)定义为1时,x满足数学式:0.125≤x≤0.134;y满足数学式:0.2≤y≤0.25;z满足数学式:0.125≤z≤0.13;w满足数学式:0.5≤w≤0.54。换言之,在铟镓锌氧化物中,铟原子的百分比为约12.5%至约13.4%,镓原子的百分比为约20%至约25%,锌原子的百分比为约12.5%至约13.4%,氧原子的百分比为约50%至约34%。
根据本发明一实施例,能够使用组成为In1Ga1Zn1O4的靶材,经溅镀工艺过程来形成上述实施方式的铟镓锌氧化物,例如化学式为In1Ga1.5Zn1O4、In1Ga1.6Zn1O4、In1Ga1.7Zn1O4、In1Ga1.8Zn1O4、In1Ga1.9Zn1O4、或In1Ga2Zn1O4的铟镓锌氧化物。在本实施例中,溅镀工艺过程的功率为约3.5kW至约6.5kW。溅镀腔室中的气体为氩气与氧气的混合气体,其中氧气在混合气体中的摩尔百分比为约7.5%至约20%。溅镀腔室的气体压力为约0.34Pa至约0.49Pa。
请回到图1,源极140和漏极150分别连接氧化物半导体层130的不同两侧。可以使用例如溅镀、脉冲激光蒸汽沉积法、电子束蒸发、化学气相沉积等工艺过程以形成源极140和漏极150。源极140和漏极150可包含例如铂、金、镍、铝、钼、铜、钕等金属材料或上述材料的组合。
在一实施方式中,薄膜晶体管100还包含保护层160,保护层160覆盖半导体层130、源极140和漏极150。保护层160具有开口162露出漏极150或源极140的一部分。保护层160的材料可为氧化硅或氮化硅等无机材料或适当的有机高分子材料。此外,薄膜晶体管100还可包含像素电极170,而且像素电极170经由开口162连接至漏极150或源极140。像素电极170可由诸如氧化铟锡(ITO)或氧化铟锌(IZO)等透明导电氧化物所制成。
图2为本发明一实施方式的薄膜晶体管栅极电压与漏极电流的关系图。在图2所示的实施方式中,薄膜晶体管中半导体层的铟镓锌氧化物的化学式为In1Ga1.6Zn1O4。图2为对同一个薄膜晶体管连续测量六次的结果。从图2的结果可以发现,六次的测量结果呈现良好的再现性。本实施方式的薄膜晶体管的载流子迁移率大于约10cm2/Vs,薄膜晶体管的临界电压偏移量小于约1.3V,薄膜晶体管的次临界摆幅(subthreshold swing)小于约0.6V/dec。
图3为本发明一比较例的薄膜晶体管的栅极电压与漏极电流的关系图,其中半导体层中铟镓锌氧化物的化学式为In1Ga0.8Zn1O4。图3为对同一个薄膜晶体管连续测量六次的结果。从图3的结果可以发现,每次测量的栅极电压与漏极电流的关系曲线都不相同,明显有临界电压偏移的现象。从图2及图3的结果可知,根据本发明的实施方式,确实能够有效地改善薄膜晶体管的稳定性及可靠度。
根据本发明的一个或多个实施方式,薄膜晶体管的结构并不限于图1所示的结构。图4为本发明另一实施方式的薄膜晶体管100a的剖面示意图。在薄膜晶体管100a中,栅绝缘层120a为图案化的栅绝缘层120a,栅绝缘层120a覆盖栅极110a,但是栅绝缘层120a仅覆盖基板102的一部分,并未覆盖全部的基板102。源极140a和漏极150a分别由栅绝缘层120a的相对两侧延伸至基板102上。半导体层130a的两端分别位于源极140a和漏极150a上。
图5为本发明另一实施方式的薄膜晶体管100b的剖面示意图。在薄膜晶体管100b中,半导体层130b形成在基板102上。源极140b和漏极150b位于半导体层130b上。栅绝缘层120b覆盖一部分的源极140b、一部分的漏极150b以及一部分的半导体层130b(位于源极140b与漏极150b之间的半导体层130b)。栅极110b配置在栅绝缘层120b上。
图6为本发明又一实施方式的薄膜晶体管100c的剖面示意图。在薄膜晶体管100c中,源极140c和漏极150c形成在基板102上,半导体层130c覆盖一部分的源极140c、一部分的漏极150c以及一部分的基板102(位于源极140c与漏极150c之间的基板102)。栅绝缘层120c配置在半导体层130c上,栅极110c配置在栅绝缘层120c上。
虽然本发明已经以实施方式公开如上,然其并非用来限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可作各种变动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。

Claims (11)

1.一种薄膜晶体管,其特征在于,包含:
氧化物半导体层,包含铟镓锌氧化物,其以化学式InxGayZnzOw表示,其中x、y、z及w分别表示铟、镓、锌及氧的原子数比,且x、y及z满足以下数学式:1.5≤(y/x)≤2以及1.5≤(y/z)≤2;
栅极;
栅绝缘层,其位于上述栅极与上述氧化物半导体层之间;以及
源极及漏极,其分别连接上述氧化物半导体层的不同两侧。
2.如权利要求1所述的薄膜晶体管,其特征在于,其中x及z满足以下数学式:0.9≤(x/z)≤1.1。
3.如权利要求1所述的薄膜晶体管,其特征在于,其中y及w满足以下数学式:0.375≤(y/w)≤0.5。
4.如权利要求1所述的薄膜晶体管,其特征在于,其中当定义(x+y+z)为1时,x满足以下数学式:0.25≤x≤0.3。
5.如权利要求1所述的薄膜晶体管,其特征在于,其中当定义(x+y+z)为1时,y满足以下数学式:0.42≤y≤0.5。
6.如权利要求1所述的薄膜晶体管,其特征在于,其中当定义(x+y+z)为1时,z满足以下数学式:0.25≤z≤0.3。
7.如权利要求1所述的薄膜晶体管,其特征在于,其中当定义(x+y+z+w)为1时,x满足以下数学式:0.125≤x≤0.134。
8.如权利要求1所述的薄膜晶体管,其特征在于,其中当定义(x+y+z+w)为1时,y满足以下数学式:0.2≤y≤0.25。
9.如权利要求1所述的薄膜晶体管,其特征在于,其中当定义(x+y+z+w)为1时,z满足以下数学式:0.125≤z≤0.134。
10.如权利要求1所述的薄膜晶体管,其特征在于,其中当定义(x+y+z+w)为1时,w满足以下数学式:0.5≤w≤0.54。
11.一种薄膜晶体管,包含栅极、栅绝缘层、氧化物半导体层、源极以及漏极,其特征在于,该氧化物半导体层包含铟镓锌氧化物,该铟镓锌氧化物以化学式InxGayZnzOw表示,其中x、y、z及w分别表示铟、镓、锌及氧的原子数比,x、y及z满足以下数学式:
0.25≤x/(x+y+z)≤0.286
0.429≤y/(x+y+z)≤0.5;以及
0.25≤z/(x+y+z)≤0.286。
CN201310487270.5A 2013-09-09 2013-10-17 薄膜晶体管 Active CN104425623B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102132467A TWI566413B (zh) 2013-09-09 2013-09-09 薄膜電晶體
TW102132467 2013-09-09

Publications (2)

Publication Number Publication Date
CN104425623A CN104425623A (zh) 2015-03-18
CN104425623B true CN104425623B (zh) 2017-09-05

Family

ID=52624658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310487270.5A Active CN104425623B (zh) 2013-09-09 2013-10-17 薄膜晶体管

Country Status (3)

Country Link
US (1) US9443986B2 (zh)
CN (1) CN104425623B (zh)
TW (1) TWI566413B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369948A (zh) 2015-12-23 2018-08-03 英特尔公司 用于改进的静电学的非平面igzo器件的制造
CN108336135B (zh) * 2018-03-15 2021-05-14 华南理工大学 一种钕铟锌氧化物薄膜晶体管及其制备方法
CN108735821B (zh) * 2018-05-29 2021-06-08 华南理工大学 一种镨铟锌氧化物薄膜晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102016112A (zh) * 2008-06-10 2011-04-13 Jx日矿日石金属株式会社 溅射用氧化物烧结体靶及其制造方法
CN102082170A (zh) * 2009-08-18 2011-06-01 富士胶片株式会社 非晶态氧化物半导体材料、场效应晶体管和显示装置
TW201219342A (en) * 2010-08-25 2012-05-16 Fujifilm Corp Oxide semiconductor thin film, thin film transistor and device comprising thin film transistor
TW201309616A (zh) * 2011-08-22 2013-03-01 Idemitsu Kosan Co In-Ga-Sn系氧化物燒結體

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5322787B2 (ja) 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
US8865516B2 (en) 2009-06-29 2014-10-21 Sharp Kabushiki Kaisha Oxide semiconductor, thin film transistor array substrate and production method thereof, and display device
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
KR20120059855A (ko) * 2010-12-01 2012-06-11 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102016112A (zh) * 2008-06-10 2011-04-13 Jx日矿日石金属株式会社 溅射用氧化物烧结体靶及其制造方法
CN102082170A (zh) * 2009-08-18 2011-06-01 富士胶片株式会社 非晶态氧化物半导体材料、场效应晶体管和显示装置
TW201219342A (en) * 2010-08-25 2012-05-16 Fujifilm Corp Oxide semiconductor thin film, thin film transistor and device comprising thin film transistor
TW201309616A (zh) * 2011-08-22 2013-03-01 Idemitsu Kosan Co In-Ga-Sn系氧化物燒結體

Also Published As

Publication number Publication date
US9443986B2 (en) 2016-09-13
CN104425623A (zh) 2015-03-18
TW201511288A (zh) 2015-03-16
US20150069379A1 (en) 2015-03-12
TWI566413B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
JP5137146B2 (ja) 半導体素子及びその製造方法
Nehate et al. Work function extraction of indium tin oxide films from MOSFET devices
Jeong et al. Origin of subthreshold swing improvement in amorphous indium gallium zinc oxide transistors
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
KR101758538B1 (ko) 박막 트랜지스터 및 표시 장치
KR101509115B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 상기 산화물을 구비한 박막 트랜지스터의 반도체층 및 박막 트랜지스터
CN105529301B (zh) 阵列基板的制造方法、阵列基板和显示装置
JP6169605B2 (ja) 薄膜トランジスタの製造方法
US8785243B2 (en) Method for manufacturing a thin film transistor array panel
CN104465783A (zh) 薄膜晶体管及其制造方法
Luo et al. Role of rare earth ions in anodic gate dielectrics for indium-zinc-oxide thin-film transistors
US20160300955A1 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN104425623B (zh) 薄膜晶体管
CN108474986A (zh) 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN108064419A (zh) 薄膜晶体管和薄膜晶体管的制备方法和阵列基板
Furuta et al. Effect of surface treatment of gate-insulator on uniformity of bottom-gate ZnO thin film transistors
Li et al. Investigation on the formation mechanism of In–N codoped p-type ZnCdO thin films: experiment and theory
CN104124281B (zh) 双极性薄膜晶体管及其制备方法
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
Wu et al. Effect of Mg doping on the electrical characteristics of high performance IGZO thin film transistors
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
CN105765709B (zh) 阵列基板及其制备方法、显示面板、显示装置
CN108010960B (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant