JP2005340497A - 電極体及びそれを用いた有機薄膜トランジスタ並びにそれらの製造方法 - Google Patents

電極体及びそれを用いた有機薄膜トランジスタ並びにそれらの製造方法 Download PDF

Info

Publication number
JP2005340497A
JP2005340497A JP2004157258A JP2004157258A JP2005340497A JP 2005340497 A JP2005340497 A JP 2005340497A JP 2004157258 A JP2004157258 A JP 2004157258A JP 2004157258 A JP2004157258 A JP 2004157258A JP 2005340497 A JP2005340497 A JP 2005340497A
Authority
JP
Japan
Prior art keywords
electrode body
carbon film
amorphous carbon
drain electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004157258A
Other languages
English (en)
Other versions
JP4892814B2 (ja
Inventor
Shusuke Gamo
秀典 蒲生
Ryuichi Nakamura
隆一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2004157258A priority Critical patent/JP4892814B2/ja
Publication of JP2005340497A publication Critical patent/JP2005340497A/ja
Application granted granted Critical
Publication of JP4892814B2 publication Critical patent/JP4892814B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 低仕事関数及び高仕事関数が可能な電極体を提供する。また、デバイス効率の向上を図ることができる有機薄膜トランジスタとその製造方法を提供する。
【解決手段】 電子吸引基で終端されているアモルファスカーボン膜を有する電極体、若しくは、電子供与基で終端されているアモルファスカーボン膜を有する電極体を提供する。また、チャネルがp型有機半導体の場合には、ソース電極体及び/又はドレイン電極体が、電子吸引基で終端されたアモルファスカーボン膜を有する電極体を、また、チャネルがn型有機半導体の場合には、ソース電極体及び/又はドレイン電極体が、電子供与基で終端されたアモルファスカーボン膜を有する電極体を用いた有機薄膜トランジスタおよびその製造方法を提供する。
【選択図】図1

Description

本発明は、電極体に関する。また、電子ペーパー、有機エレクトロルミネッセンスディスプレイ(有機ELD)、液晶ディスプレイ(LCD)等のフレキシブルあるいはフラットパネルディスプレイのピクセル駆動のためのスイッチング素子として有望な、有機薄膜トランジスタとそれらの製造方法に関するものである。
近年、次世代の高品質・低価格のフラットパネルディスプレイデバイスあるいは電子ペーパーの画素駆動のためのスイッチング素子として、有機薄膜トランジスタ(有機TFT)注目されている。
有機TFTでは、従来の非晶質あるいは多結晶シリコンTFTと比較し、真空装置を使用せず、印刷法等により作製できるため、プロセスの低コスト化が可能である。さらに、100℃以下の低温で作製が可能であるため、フィルムなどのフレキシブルの基材を使用することができる。したがって、有機TFTは、有機ELや電子ペーパーの駆動素子として期待され、各社で開発が進められている。
TFTは、通常電界効果形のトランジスタであるため、チャネルとなる半導体薄膜とゲート絶縁膜近傍の電荷の誘起特性が、最もTFTのデバイス特性を左右する。さらに、チャネルに有機半導体を用いる、有機TFTでは、ソース電極及びドレイン電極と半導体層との間でのキャリア(電子、正孔)の移動特性が、デバイス特性に大きな影響を及ぼす。良好なTFT特性を得るためには、オーム性接触であることが不可欠である。
電極(ソース、ドレイン)と半導体層との界面に生じるキャリアの移動特性は、理論的には両者の仕事関数(半導体の場合はフェルミ準位)で決定される。TFTの場合、チャネルがn型である場合には、電極(ソース、ドレイン)の仕事関数は小さい方が、一方、チャネルがp型である場合には、電極(ソース、ドレイン)の仕事関数は大きい方が、キャリアの移動効率は高くなり、良好なオーム性接触を得ることができる。
TFTのチャネルとして無機半導体を用いた場合には、界面準位やシリサイドの生成により、仕事関数以外の要因が、注入特性に影響する場合も多い。これに対して、特に最近実用化開発で注目されている、チャネルが有機半導体の場合(低分子、高分子)の有機薄膜トランジスタでは、界面準位ができにくいため、電極表面の仕事関数制御が効率向上のために、すなわち実用化のために、不可欠となっている(例えば、特許文献1を参照)。
特開平5−55568号公報
従来は、チャネルがp型有機半導体の場合、高仕事関数電極として、金薄膜が広く用いられている。しかしながら、仕事関数は5.0eV程度と有機半導体層と比較して小さく、デバイス効率の低下を招く原因となっていた。
一方、チャネルがn型有機半導体の場合、低仕事関数電極として、Alなどの金属薄膜が広く用いられている。しかしながら、仕事関数は4.2eV程度と有機半導体層と比較して大きく、デバイス効率の低下を招く原因となっていた。
本発明は、上記状況に鑑みて、チャネルがp型有機半導体の場合には仕事関数が大きく、チャネルがn型有機半導体の場合には仕事関数が小さく、正孔ならびに電子の注入効率が高い、すなわちTFT特性の向上を図ることできる電極体及びそれを用いた有機薄膜トランジスタ並びにそれらの製造方法を提供することを目的とする。
上記目的を達成するために、本発明の第1の発明は、アモルファスカーボン膜を有する電極体であって、該アモルファスカーボン膜は電子吸引基で終端されていることを特徴とする。
また、本発明の第2の発明は、アモルファスカーボン膜を有する電極体であって、該アモルファスカーボン膜は電子供与基で終端されていることを特徴とする。
また、本発明の第3の発明は、前記電子吸引基が、酸素原子あるいはハロゲン原子であることを特徴とする。
また、本発明の第4の発明は、前記電子供与基が、水素原子あるいは炭化水素あるいは水酸基であることを特徴とする。
また、本発明の第5の発明は、前記アモルファスカーボン膜が、ダイヤモンド状カーボン膜であることを特徴とする。
また、本発明の第6の発明は、前記ダイヤモンド状カーボン膜に不純物がドープされていることを特徴とする。
また、本発明の第7の発明は、前記不純物は、窒素、燐、硫黄、硼素、酸素および珪素からなる群から選ばれた少なくとも一種を含むことを特徴とする。
また、本発明の第8の発明は、基体と、この基体上に形成されたゲート電極と、このゲート電極を覆うゲート絶縁膜と、このゲート絶縁膜上に、間隙を隔てて形成されたソース電極体及びドレイン電極体と、これらソース電極体及びドレイン電極体の間隙を覆うp型有機半導体層を備える有機薄膜トランジスタであって、前記ソース電極体及び/又はドレイン電極体が、請求項1、3、5、6、7の何れかに記載の電極体を用いたことを特徴とする。
また、本発明の第9の発明は、基体と、この基体上に形成されたゲート電極と、このゲート電極を覆うゲート絶縁膜と、このゲート絶縁膜上に、間隙を隔てて形成されたソース電極体及びドレイン電極体と、これらソース電極体及びドレイン電極体の間隙を覆うn型有機半導体層を備える有機薄膜トランジスタであって、前記ソース電極体及び/又はドレイン電極体が、請求項2、4、5、6、7の何れかに記載の電極体を用いたことを特徴とする。
また、本発明の第10の発明は、電極体の製造方法において、基体上に、少なくとも、炭化水素及び水素を含む原料ガスを用いたプラズマCVD法によりアモルファスカーボン膜を成膜する工程と、アモルファスカーボン膜を酸素またはハロゲンまたはハロゲン化合物を含むガスを用いたプラズマ処理を施す工程と、を含むことを特徴とする。
また、本発明の第11の発明は、電極体の製造方法において、基体上に、少なくとも、炭化水素及び水素を含む原料ガスを用いたプラズマCVD法によりアモルファスカーボン膜を成膜する工程と、アモルファスカーボン膜を水素または還元性のガスを用いたプラズマ処理を施す工程と、を含むことを特徴とする。
また、本発明の第12の発明は、電極体の製造方法において、前記アモルファスカーボン膜が、ダイヤモンド状カーボン膜であることを特徴とする。
また、本発明の第13の発明は、電極体の製造方法における前記ダイヤモンド状カーボン膜を成膜する工程において、ドープガスとして、窒素、フォスフィン、硫化水素、ジボラン、酸素およびシランからなる群から選ばれた少なくとも一種を添加することを特徴とする。
また、本発明の第13の発明は、有機薄膜トランジスタの製造方法であって、基体上にゲート電極を形成する工程と、該ゲート電極を覆うようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に、間隙を隔ててソース電極体及びドレイン電極体を形成する工程と、該ソース電極体及びドレイン電極体の間隙を覆うようにp型有機半導体層またはn型有機半導体層を形成する工程と、を有する有機薄膜トランジスタの製造方法において、前記ソース電極体及び/又はドレイン電極体の形成工程に、請求項10〜13の何れかに記載の電極体の製造方法を含むことを特徴とする。
このように構成することにより、本発明では、電極体として、アモルファスカーボン膜、特にはダイヤモンド状カーボン膜を使用し、かつその表面を電子吸引基あるいは電子供与基で終端することにより、2.8eVから6.5eVの低仕事関数及び高仕事関数の双方を実現できる。また、この電極体を有機薄膜トランジスタのソース電極体及び/又はドレイン電極体に利用することで、高スイッチング特性を持たせることができる。
以下、本発明の実施の形態について説明する。
電極体自身若しくは電極体の表面層として、アモルファスカーボン膜、特にはダイヤモンド状カーボン膜を使用し、かつその表面を電子吸引基あるいは電子供与基で終端することにより、2.8eVから6.5eVの低仕事関数及び高仕事関数の双方を実現できる。また、この電極体を有機薄膜トランジスタのソース電極体及び/又はドレイン電極体に利用することができる。これは、アモルファスカーボン膜、特にはダイヤモンド状カーボン膜は、導電性をもつあるいはドープにより導電性を付与することができるため、また、成膜条件を制御することにより透明膜が作製できるため、ソース電極体あるいはドレイン電極体の表面層としてだけではなく、ソース電極体あるいはドレイン電極体の電極自体としても適用することができる。
この場合、アモルファスカーボン膜、特にはダイヤモンド状カーボン膜の製法として、炭化水素及び水素を含む原料ガスを用いたプラズマCVD法により成膜し、さらに膜表面を電子吸引性の原子を含むガスあるいは電子供与性の原子を含むガスを用いたプラズマ処理を施すことにより、仕事関数制御ができ、高仕事関数及び低仕事関数が得られる。また、これらの電極体を用いることにより、高いスイッチング特性をもつ有機薄膜トランジスタが得られる。
また、以上の製造方法は、メータースケールに対応できる高周波プラズマを利用しており、ディスプレイなどの大面積デバイスに適した、大面積かつ低温成膜が可能で、実用化に有効な方法である。
次に、本発明の電極体を有機薄膜トランジスタのソース電極体及び/又はドレイン電極体に用いる場合を例に採り、詳細に説明する。
図1は本発明の第1実施例を示す有機薄膜トランジスタ断面図である。
この図において有機薄膜トランジスタは、基体としての絶縁基板11、絶縁基板11上に形成されるゲート電極12、ゲート電極12上に形成されるゲート絶縁膜13、ゲート絶縁膜13上に形成されるソース電極体14及びドレイン電極体15、ゲート絶縁膜13とソース電極体14とドレイン電極体15上に形成されるp型有機半導体層16からなる。
本実施例においては、ソース電極体14およびドレイン電極体15は、高周波プラズマ化学的気相成長法(RF−PECVD)により、基板バイアスを−1000Vとすることで、高導電性のダイヤモンド状カーボン薄膜電極を形成した。このとき膜厚は、200nmとした。
なお、その他の成膜条件として、反応ガスは、メタン20sccm、またはメタン13sccm+窒素6sccm、またはメタン13sccm+アンモニア6sccmのいずれかとし、反応圧力は10mTorrとした。また、基板加熱なしで、基板温度は150℃以下であった。
次に、CFガスを導入し平行平板型の電極を有する反応性イオンエッチング(RIE)装置を用いて、高周波プラズマ処理を行った。
プラズマ処理条件は、CFガス35sccm、反応圧力0.03Torr、高周波パワー300W、処理時間5分とした。
これにより、ソース電極体14およびドレイン電極体15であるダイヤモンド状カーボン薄膜電極表面に、フッ素終端された表面構造が作製できた。このフッ素終端構造は、X線光電子分光法により解析し、C−F構造1aが確認できた。上記でガス種をCFに代わり塩素(Cl)とした場合には、C−Cl構造1bが、酸素(O)あるいは亜酸化窒素(NO)とした場合にはC−O構造1cがそれぞれ確認された。
また、走査型プローブ顕微鏡(SPM)の一種で表面電位の測定ができる、ケルビンプローブ顕微鏡(KFM)により、フッ素終端表面の表面電位を計測し換算したところ、6.5eVの高い表面仕事関数が得られていることがわかった。
図2は本発明の第2実施例を示す有機薄膜トランジスタの断面図である。
この図において有機薄膜トランジスタは、基体としての絶縁基板21、絶縁基板21上に形成されるゲート電極22、ゲート電極22上に形成されるゲート絶縁膜23、そのゲート絶縁膜23上に形成されるソース電極体24及びドレイン電極体25、ゲート絶縁膜23とソース電極体24とドレイン電極体25上に形成されるn型有機半導体層26からなる。
この実施例においては、ソース電極体24およびドレイン電極体25は、RF−PECVDにより、基板バイアスを−1000Vとすることで、高導電性の薄膜電極を形成した。このとき膜厚は、200nmとした。なお、その他の成膜条件は、実施例1に示したものと同じである。
次に、水素ガスを導入し平行平板型の電極を有するRIE装置を用いて、高周波プラズマ処理を行った。
プラズマ処理条件は、水素ガス35sccm、反応圧力0.03Torr、高周波パワー300W、処理時間5分とした。
これにより、ソース電極体24およびドレイン電極体25であるダイヤモンド状カーボン薄膜電極表面に、水素終端された表面構造が作製できた。この水素終端構造は、フーリエ変換赤外線分光分析法(FT−IR)により解析し、C−H構造2aが確認できた。また、KFMにより、水素終端表面の表面電位を計測し換算したところ、2.8eVの低い表面仕事関数が得られていることがわかった。
なお、官能基に水素の他、アルキル基などの炭化水素構造2bあるいは水酸基構造2cをつけても低仕事関数表面を得ることが可能である。
図3は本発明の第3実施例を示す有機薄膜トランジスタの断面図である。
この図において、31は絶縁基板、絶縁基板31上に形成されるゲート電極32、ゲート電極32上に形成されるゲート絶縁膜33、ゲート絶縁膜33上に形成されるソース電極34、ソース電極34上に形成されるソース電極表面層36、ゲート絶縁膜33上に形成されるドレイン電極35、ドレイン電極35上に形成されるドレイン電極表面層37、ソース電極表面層36とドレイン電極表面層37とゲート絶縁膜33上に形成されるp型有機半導体層38からなる。ここで、ソース電極34とソース電極表面層36とでソース電極体を構成し、ドレイン電極35とドレイン電極表面層37とでドレイン電極体を構成している。
この実施例においては、ソース電極表面層36およびドレイン電極表面層37は、RF−PECVDにより、基板バイアスを−1000Vとすることで、高導電性のダイヤモンド状カーボン薄膜電極を形成した。このとき膜厚は、50nmとした。なお、その他の成膜条件は、実施例1に示したものと同じである。
次に、CFガスを導入し平行平板型の電極を有するRIE装置を用いて、高周波プラズマ処理を行った。
プラズマ処理条件は、CFガス35sccm、反応圧力0.03Torr、高周波パワー300W、処理時間3分とした。
これにより、それらソース電極表面層36及びドレイン電極表面層37であるダイヤモンド状カーボン表面に、フッ素終端された表面構造が作製できた。このフッ素終端構造は、X線光電子分光法により解析し、C−F構造が確認できた。また、KFMにより、フッ素終端表面の表面電位を計測し換算したところ、6.5eVの高い表面仕事関数が得られていることがわかった。
図4は本発明の第4実施例を示す有機薄膜トランジスタの断面図である。
この図において有機薄膜トランジスタは、基体としての絶縁基板41、絶縁基板41上に形成されるゲート電極42、ゲート電極42上に形成されるゲート絶縁膜43、ゲート絶縁膜43上に形成されるソース電極44、ソース電極44上に形成されるソース電極表面層46、ゲート絶縁膜43上に形成されるドレイン電極45、ドレイン電極45上に形成されるドレイン電極表面層47、ソース電極表面層46とドレイン電極表面層47とゲート絶縁膜43上に形成されるn型有機半導体層48からなる。ここで、ソース電極44とソース電極表面層46とでソース電極体を構成し、ドレイン電極45とドレイン電極表面層47とでドレイン電極体を構成している。
この実施例においては、ソース電極表面層46およびドレイン電極表面層47は、RF−PECVDにより、基板バイアスを−1000Vとすることで、高導電性のダイヤモンド状カーボン薄膜電極を形成した。このとき膜厚は、50nmとした。なお、その他の成膜条件は、実施例1に示したものと同じである。
次に、水素ガスを導入し平行平板型の電極を有するRIE装置を用いて、高周波プラズマ処理を行った。
プラズマ処理条件は、水素ガス35sccm、反応圧力0.03Torr、高周波パワー300W、処理時間3分とした。
これにより、ソース電極表面層46及びドレイン電極表面層47であるダイヤモンド状カーボン表面に、水素終端された表面構造が作製できた。このフッ素終端構造は、X線光電子分光法により解析し、C−H構造が確認できた。また、KFMにより、フッ素終端表面の表面電位を計測し換算したところ、2.8eVの低い表面仕事関数が得られていることがわかった。
以上、実施例に示したそれぞれのダイヤモンド状カーボンの終端構造とし、図1に示したように、電子吸引基としてフッ素原子に代えて、塩素原子あるいは酸素原子としても同等の低い表面仕事関数を得ることができる。また、図2に示したように、電子供与基として水素原子に代えて、アルキル基などの炭化水素あるいは水酸基としても同等の高い表面仕事関数を得ることができる。
なお、これまでに実施例として示した、絶縁基板としては、ガラス基板を用い、また、ゲート電極としてはスパッタ法によるTa薄膜を、ゲート絶縁膜としてはプラズマCVD法による窒化シリコン膜を用いた。また、ソース電極、ドレイン電極としてはスパッタ法によるAl薄膜を用いた。
上記実施例に詳細に記述したように、ソース電極体あるいはドレイン電極体のアモルファスカーボン膜、特にはダイヤモンド状カーボン薄膜の製法として、具体的には、RF−PECVDを用い成膜する。その後、RIE装置を用いて高周波プラズマ処理をすることで、表面の仕事関数の制御を可能とする。すなわち、プラズマ処理ガスとして、酸素、フッ素、塩素などのハロゲン化合物を用いた場合には、高い表面仕事関数が得られ、一方、水素あるいは還元性ガスを反応ガスとして用いた場合には、低い表面仕事関数が得られる。これらの高いあるいは低い仕事関数をもつ電極表面を用いることにより、高スイッチング特性を示すの有機薄膜トランジスタが得られた。
なお、本発明の製造方法は、ディスプレイなどの大面積デバイスに適した、大面積かつ低温成膜が可能であり、実用化に有効な方法である。
また、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
本発明は、電子ペーパー、有機エレクトロルミネッセンスディスプレイ(有機ELD)、液晶ディスプレイ(LCD)等のフレキシブルあるいはフラットパネルディスプレイのピクセル駆動のためのスイッチング素子として有望な、有機薄膜トランジスタとその製造方法に利用できる。
本発明の第1実施例を示す有機薄膜トランジスタの断面図である。 本発明の第2実施例を示す有機薄膜トランジスタの断面図である。 本発明の第3実施例を示す有機薄膜トランジスタの断面図である。 本発明の第4実施例を示す有機薄膜トランジスタの断面図である。
符号の説明
11,21,31,41・・・絶縁基板
12,22,32,42・・・ゲート電極
13,23,33,43・・・ゲート絶縁膜
14,24・・・ソース電極体
34,44・・・ソース電極
15,25・・・ドレイン電極体
35,45・・・ドレイン電極
16,38・・・p型有機半導体層
26,48・・・n型有機半導体層
1a・・・C−F構造
1b・・・C−Cl構造
1c・・・C−O構造
2a・・・C−H構造
2b・・・C−R構造
2c・・・C−OH構造
36,46・・・ソース電極表面層
37,47・・・ドレイン電極表面層

Claims (14)

  1. アモルファスカーボン膜を有する電極体であって、該アモルファスカーボン膜は電子吸引基で終端されていることを特徴とする電極体。
  2. アモルファスカーボン膜を有する電極体であって、該アモルファスカーボン膜は電子供与基で終端されていることを特徴とする電極体。
  3. 前記電子吸引基が、酸素原子あるいはハロゲン原子であることを特徴とする請求項1記載の電極体。
  4. 前記電子供与基が、水素原子あるいは炭化水素あるいは水酸基であることを特徴とする請求項2記載の電極体。
  5. 前記アモルファスカーボン膜が、ダイヤモンド状カーボン膜であることを特徴とする請求項1〜4の何れかに記載の電極体。
  6. 前記ダイヤモンド状カーボン膜に不純物がドープされていることを特徴とする請求項5に記載の電極体。
  7. 前記不純物は、窒素、燐、硫黄、硼素、酸素および珪素からなる群から選ばれた少なくとも一種を含むことを特徴とする請求項6に記載の電極体。
  8. 基体と、この基体上に形成されたゲート電極と、このゲート電極を覆うゲート絶縁膜と、このゲート絶縁膜上に、間隙を隔てて形成されたソース電極体及びドレイン電極体と、これらソース電極体及びドレイン電極体の間隙を覆うp型有機半導体層を備える有機薄膜トランジスタであって、前記ソース電極体及び/又はドレイン電極体が、請求項1、3、5、6、7の何れかに記載の電極体を用いたことを特徴とする有機薄膜トランジスタ。
  9. 基体と、この基体上に形成されたゲート電極と、このゲート電極を覆うゲート絶縁膜と、このゲート絶縁膜上に、間隙を隔てて形成されたソース電極体及びドレイン電極体と、これらソース電極体及びドレイン電極体の間隙を覆うn型有機半導体層を備える有機薄膜トランジスタであって、前記ソース電極体及び/又はドレイン電極体が、請求項2、4、5、6、7の何れかに記載の電極体を用いたことを特徴とする有機薄膜トランジスタ。
  10. 基体上に、少なくとも、
    炭化水素及び水素を含む原料ガスを用いたプラズマCVD法によりアモルファスカーボン膜を成膜する工程、
    アモルファスカーボン膜を酸素またはハロゲンまたはハロゲン化合物を含むガスを用いたプラズマ処理を施す工程、
    を含むことを特徴とする電極体の製造方法。
  11. 基体上に、少なくとも、
    炭化水素及び水素を含む原料ガスを用いたプラズマCVD法によりアモルファスカーボン膜を成膜する工程、
    アモルファスカーボン膜を水素または還元性のガスを用いたプラズマ処理を施す工程、
    を含むことを特徴とする電極体の製造方法。
  12. 前記アモルファスカーボン膜が、ダイヤモンド状カーボン膜であることを特徴とする請求項10または11に記載の電極体の製造方法。
  13. 前記ダイヤモンド状カーボン膜を成膜する工程において、ドープガスとして、窒素、フォスフィン、硫化水素、ジボラン、酸素およびシランからなる群から選ばれた少なくとも一種を添加することを特徴とする請求項12に記載の電極体の製造方法。
  14. 基体上にゲート電極を形成する工程と、
    該ゲート電極を覆うようにゲート絶縁膜を形成する工程と、
    該ゲート絶縁膜上に、間隙を隔ててソース電極体及びドレイン電極体を形成する工程と、
    該ソース電極体及びドレイン電極体の間隙を覆うようにp型有機半導体層またはn型有機半導体層を形成する工程と、
    を有する有機薄膜トランジスタの製造方法において、前記ソース電極体及び/又はドレイン電極体の形成工程に、請求項10〜13の何れかに記載の電極体の製造方法を含むことを特徴とする有機薄膜トランジスタの製造方法。
JP2004157258A 2004-05-27 2004-05-27 有機薄膜トランジスタの製造方法 Expired - Fee Related JP4892814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004157258A JP4892814B2 (ja) 2004-05-27 2004-05-27 有機薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004157258A JP4892814B2 (ja) 2004-05-27 2004-05-27 有機薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2005340497A true JP2005340497A (ja) 2005-12-08
JP4892814B2 JP4892814B2 (ja) 2012-03-07

Family

ID=35493713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004157258A Expired - Fee Related JP4892814B2 (ja) 2004-05-27 2004-05-27 有機薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP4892814B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248842A (ja) * 2011-05-27 2012-12-13 Pohang Univ Of Science & Technology Academy-Industry Cooperation 電極およびそれを含む電子素子
JP2014212308A (ja) * 2013-04-03 2014-11-13 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
WO2018053707A1 (en) 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131587A (ja) * 1997-07-09 1999-02-02 Futaba Corp 有機エレクトロルミネッセンス素子及びその製造方法
JP2001512145A (ja) * 1997-07-31 2001-08-21 エコール ポリテクニーク フェデラルド ドゥ ローザンヌ エレクトロルミネッセンスデバイス
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
JP2004119210A (ja) * 2002-09-26 2004-04-15 Chi Mei Electronics Corp 画像表示装置、有機el素子および画像表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131587A (ja) * 1997-07-09 1999-02-02 Futaba Corp 有機エレクトロルミネッセンス素子及びその製造方法
JP2001512145A (ja) * 1997-07-31 2001-08-21 エコール ポリテクニーク フェデラルド ドゥ ローザンヌ エレクトロルミネッセンスデバイス
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
JP2004119210A (ja) * 2002-09-26 2004-04-15 Chi Mei Electronics Corp 画像表示装置、有機el素子および画像表示装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248842A (ja) * 2011-05-27 2012-12-13 Pohang Univ Of Science & Technology Academy-Industry Cooperation 電極およびそれを含む電子素子
JP2014212308A (ja) * 2013-04-03 2014-11-13 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
WO2018053707A1 (en) 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
CN108474986A (zh) * 2016-09-21 2018-08-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
JP2019532484A (ja) * 2016-09-21 2019-11-07 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法
EP3516453A4 (en) * 2016-09-21 2020-05-06 Boe Technology Group Co. Ltd. THIN FILM TRANSISTOR, DISPLAY SUBSTRATE AND DISPLAY PANEL INCLUDING SAME, AND MANUFACTURING METHOD THEREOF
CN108474986B (zh) * 2016-09-21 2022-07-05 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板

Also Published As

Publication number Publication date
JP4892814B2 (ja) 2012-03-07

Similar Documents

Publication Publication Date Title
Liu et al. High‐performance flexible transparent thin‐film transistors using a hybrid gate dielectric and an amorphous zinc indium tin oxide channel
Tsao et al. Hydrogen-induced improvements in electrical characteristics of a-IGZO thin-film transistors
US8110453B2 (en) Low temperature thin film transistor process, device property, and device stability improvement
KR101670425B1 (ko) 금속 산질화물 tft들을 위한 캡핑 층들
Park et al. Controllable P‐and N‐type conversion of MoTe2 via oxide interfacial layer for logic circuits
CN102113120B (zh) 用于薄膜晶体管的杂化的介电材料
Yeom et al. 60‐3: Distinguished Paper: Oxide Vertical TFTs for the Application to the Ultra High Resolution Display
US8043978B2 (en) Electronic device and method for producing electronic device
WO2006014612A2 (en) Method of controlling the film properties of a cvd-deposited silicon nitride film
KR102212999B1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
Huang et al. High mechanical and electrical reliability of bottom-gate microcrystalline silicon thin film transistors on polyimide substrate
KR101184232B1 (ko) 박막 트랜지스터 및 그 제조 방법
US8003450B2 (en) Thin film transistor, method of fabricating a thin film transistor and flat panel display device having the same
Hong et al. Structural, optical, and electrical properties of InO x thin films deposited by plasma-enhanced atomic layer deposition for flexible device applications
Park et al. High performance n-type organic–inorganic nanohybrid semiconductors for flexible electronic devices
JP4892814B2 (ja) 有機薄膜トランジスタの製造方法
KR100996644B1 (ko) ZnO TFT의 제조방법
JP4475009B2 (ja) 有機電界発光素子及びその製造方法
Kuo et al. Advanced multilayer amorphous silicon thin-film transistor structure: Film thickness effect on its electrical performance and contact resistance
KR101602834B1 (ko) 산화물 박막 트랜지스터 및 이의 제조방법
KR101081479B1 (ko) 저온 공정을 사용한 실리콘 박막 트랜지스터의 제조방법
CN103258855A (zh) 基于固相结晶技术的多晶硅薄膜晶体管及其制造方法
Ngwashi et al. High Mobility ZnO thin film transistors using the novel deposition of high-k dielectrics
JPH01227475A (ja) アモルファスシリコン薄膜トランジスタ
US7829397B2 (en) Bottom-gate thin film transistor and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees