CN103762245A - 薄膜晶体管、阵列基板及其制备方法、显示装置 - Google Patents

薄膜晶体管、阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103762245A
CN103762245A CN201310683598.4A CN201310683598A CN103762245A CN 103762245 A CN103762245 A CN 103762245A CN 201310683598 A CN201310683598 A CN 201310683598A CN 103762245 A CN103762245 A CN 103762245A
Authority
CN
China
Prior art keywords
electrode
layer
array base
base palte
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310683598.4A
Other languages
English (en)
Other versions
CN103762245B (zh
Inventor
孙建
陈鹏骏
李成
安星俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310683598.4A priority Critical patent/CN103762245B/zh
Publication of CN103762245A publication Critical patent/CN103762245A/zh
Application granted granted Critical
Publication of CN103762245B publication Critical patent/CN103762245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

本发明提供一种薄膜晶体管、阵列基板及其制备方法、显示装置，属于显示技术领域，其可解决现有的薄膜晶体管、阵列基板及其制备方法、显示装置中由于像素尺寸的减少无法在相邻数据线之间同层制作漏极的问题。本发明的薄膜晶体管、阵列基板及其制备方法、显示装置采用了将漏极与栅极同层设置，克服了在数据线垂直方向上由于曝光分辨率不足无法与数据线同层制作漏极的现象。

Description

薄膜晶体管、阵列基板及其制备方法、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管、阵列基板及其制备方法、显示装置。
背景技术
随着薄膜晶体管液晶显示器（Thin Film Transistor LiquidCrystal Display,TFT-LCD）技术的发展，高像素分辨率的显示技术逐渐成为主流，但随着像素分辨率的不断提高，像素尺寸的不断减小，利用现有的薄膜晶体管（TFT）设计存在一个共同的问题是，布线时用来传导像素电压的漏极空间越来越小，直至在现有TFT设计情况下，无法利用漏极来传导像素电压。
如图1所示，现有技术的高级超维场转换模式阵列基板中，每个像素中具有一板状电极，板状电极上设有绝缘层，绝缘层上设有狭缝电极，其中此处以狭缝电极是像素电极3而板状电极是公共电极4作为例子（当然，若狭缝电极是公共电极而板状电极是像素电极也是可行的）；其中，薄膜晶体管的漏极7设置在相邻像素单元的数据线2之间，漏极7与数据线2的之间的距离为D1。
同时，如图2所示，为了简化制备工艺，故源极6和漏极7与数据线2同层设置（即在一次构图工艺中通过同一材料层形成），并且源极6与数据线2连接，数据信号依次经源极6，有源区5，漏极7，过孔8，过孔9传至像素电极3，由于图2为剖面图，像素电极3没有完全剖出。
如图3所示，狭缝电极为像素电极3设置于钝化层15上，过孔9中填充的材料与像素电极3相同，并同时形成；
板状电极为公共电极4设置于平坦化层14上，过孔8中的填充材料与公共电极4相同，并同时形成。
由于像素尺寸的减小，制作时相邻数据线2之间的横向（与数据线垂直方向）曝光分辨率已经无法支持同层制作漏极7。换句话说，D1已经受限于现有技术的数据线2制程的曝光分辨率。
发明内容
本发明的目的是解决现有技术中现有的阵列基板、显示装置中由于像素尺寸的减少无法在相邻数据线之间同层制作漏极的问题，提供一种能够在相邻数据线之间设置漏极的薄膜晶体管、阵列基板及其制备方法、显示装置。
本发明的一个目的是提供一种薄膜晶体管，包括栅极、源极、漏极、有源区，所述的源极、漏极分别与有源区相连，所述的漏极与栅极同层设置。
本发明的另一个目的是提供一种阵列基板，包括衬底以及设置在衬底上的薄膜晶体管，所述的薄膜晶体管包括栅极、源极、漏极、有源区，所述的源极、漏极分别与有源区相连，所述的源极连接数据线，其特征在于，所述的漏极与栅极同层设置。
优选的是，所述漏极与栅极间的连线平行于数据线。
优选的是，在所述的衬底上设有缓冲层，在所述的缓冲层上设有有源层，在所述的有源层上设有栅极绝缘层，在所述的栅极绝缘层上设有栅极；在所述的栅极上设有绝缘层，在所述的绝缘层上设有平坦化层，在所述的平坦化层上设有板状电极，在所述的板状电极上设有钝化层，在所述的钝化层上设有狭缝电极。
优选的是，所述的板状电极为像素电极，所述的狭缝电极为公共电极。
进一步优选的是，所述的像素电极通过平坦化层中的过孔与漏极连接。
优选的是，所述板状电极为公共电极，所述的狭缝电极为像素电极。
进一步优选的是，还包括与公共电极同层设置的连接层，所述的连接层通过设置在绝缘层和平坦化层中的过孔与漏极连接；
所述的像素电极通过钝化层中的过孔与连接层连接。
优选的是，在所述的衬底上还设有与所述有源区相对应的遮光层。
优选的是，所述的阵列基板还包括公共电极和像素电极，在公共电极和像素电极所在的层分别设置过孔，数据信号经源/漏极和所述的过孔传递到像素电极。
优选的是，在所述的基板上还设有与所述有源区相对应的遮光层，所述遮光层相对于有源区更靠近入射光方向。
优选的是，所述公共电极相对于像素电极更靠近入射光方向。
优选的是，所述像素电极相对于公共电极更靠近入射光方向。
本发明的一个目的是提供上述阵列基板的制备方法，包括经构图工艺同时形成漏极和栅极的步骤。
优选的是，在经构图工艺同时形成漏极和栅极的步骤之前还包括通过构图工艺依次形成遮光层、缓冲层、有源层、栅极绝缘层的步骤。
优选的是，在经构图工艺同时形成漏极和栅极的步骤之后还包括通过构图工艺依次形成绝缘层、源极、平坦化层、连接部和公共电极、钝化层、像素电极的步骤。
优选的是，在经构图工艺同时形成漏极和栅极的步骤之后还包括通过构图工艺依次形成绝缘层、源极、平坦化层、像素电极、钝化层、公共电极的步骤。
本发明的另一个目的是提供一种显示装置，包括上述的阵列基板。
本发明的薄膜晶体管、阵列基板及其制备方法、显示装置，采用了将漏极沿数据线方向上与栅极同层设置，克服了在数据线垂直方向上由于曝光分辨率不足无法与数据线同层制作漏极的现象。
附图说明
图1为现有技术中阵列基板的俯视图。
图2为现有技术中阵列基板的A-A向剖视图。
图3为现有技术中阵列基板的C-C向剖视图。
图4为本发明实施1中薄膜晶体管剖视图。
图5为本发明实施2中阵列基板的俯视图，其中，板状电极为公共电极，狭缝电极为像素电极。
图6为本发明实施2中阵列基板的俯视图，其中，板状电极为像素电极，狭缝电极为公共电极。
图7为图5中阵列基板的B-B向剖视图。
图8为图6中阵列基板的B1-B1向剖视图。
图9为图5中阵列基板的D-D向剖视图。
图10为图6中阵列基板的E-E向剖视图。
其中：
1.栅极；2.数据线；3.像素电极；4.公共电极；5.有源层；6.源极；7.漏极；71.漏极；8.过孔；81.连接部；9.过孔；10.玻璃基板；11.缓冲层；12.栅极绝缘层；13.绝缘层；14.平坦化层；15.钝化层；16.遮光层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1
如图4所示，本实施例提供一种薄膜晶体管，包括栅极1、源极6、漏极71、有源区5，所述的源极6、漏极71分别与有源区5相连，漏极71与栅极1同层设置，栅极绝缘层12将栅极1和有源层5绝缘，源极6设置与绝缘层13上。
实施例2
如图5-10所示，本实施例提供一种阵列基板。
如图5、图6所示，阵列基板包括多个长条形像素单元，数据线2位于像素单元的横向的两侧，像素单元的纵向一端设有板状电极和狭缝电极，另一端设有栅极1和连接线；其中，与有源区5连接的漏极71位于有源区5靠近板状电极的一端；栅极1和漏极71之间的距离为D2，现有技术中如图1、2所示的漏极7与数据线2的之间的距离为D1，由于像素单元通常为长条形的，故其纵向尺寸大于横向尺寸，因此D2大于D1。如图6所示，由于将漏极71沿数据线2方向上与栅极1同层设置，避免了在与数据线2垂直方向上由于曝光分辨率不足无法与数据线2同层制作漏极71的现象。
图5和图6区别在于，图5中板状电极为公共电极4，狭缝电极为像素电极3；图6中板状电极为像素电极3，狭缝电极为公共电极4。
图5中的阵列基板的各功能层在剖面上的分布如图7所示，阵列基板包括玻璃基板10，在玻璃基板10设有缓冲层11，在缓冲层11上方设有源层5，有源层5一端连接源极6，另一端连接漏极71；
在有源层5上设有栅极绝缘层12，在栅极绝缘层12上设有栅极1；栅极1上设有绝缘层13；在绝缘层13上设有数据线2，数据线2与源极6相连；在数据线2上设有平坦化层14，在平坦化层14上设有公共电极4，公共电极4上设有钝化层15，在钝化层15上设有像素电极3；
其中，源极6与数据线2同层设置，漏极71与栅极1同层设置。在钝化层15上设有过孔9，填充过孔9的材料与像素电极3的材料相同，并与像素电极3同时形成；
连接部81与公共电极4同层设置，连接部81的材料与公共电极4的材料相同，并与公共电极4同时形成，但连接部81不与公共电极4连接；
连接部81通过绝缘层13和平坦化层14的过孔与漏极71连接；同时，连接部81通过过孔9与像素电极3连接。
这样数据信号依次经源极6，有源区5，漏极71，连接部81，过孔9传至像素电极3。
优选的，阵列基板还可以在玻璃基板10上设有与有源区5相对应的遮光层16，如图7所示。遮光层16用于遮挡入射光照射于有源层5产生漏电流。
图6中的阵列基板的各功能层在剖面上的分布如图8所示。图8所示，板状电极为像素电极3，狭缝电极为公共电极4，此时图8和图7的区别在于，板状电极（像素电极3）与连接部81相连。
为了更加清楚的介绍本发明，本实施例给出位于像素单元一端的板状电极和狭缝电极的剖面图，如图9所示，狭缝电极为像素电极3，板状电极为公共电极4。如图10所示，狭缝电极为公共电极4，板状电极为像素电极3。
实施例3
本实施提供一种上述的阵列基板的制备方法，包括以下制备步骤：
S1）在玻璃基板10，通过构图工艺依次形成遮光层16、缓冲层11、有源层5，栅极绝缘层12。
S2）在栅极绝缘层12上经构图工艺同时形成漏极71和栅极1，即漏极71和栅极1同层设置。
S3）在漏极71上经构图工艺依次形成绝缘层13、源极6、平坦化层14、连接部81和公共电极4、钝化层15、像素电极3的步骤。
当然，也可以将公共电极4后于像素电极3形成，则在漏极71上经构图工艺依次形成绝缘层13、源极6、平坦化层14、像素电极3、钝化层15、公共电极4的步骤。
应当理解的是，通过构图工艺形成功能层是现有技术范畴，在此不再一一赘述。
实施例4
本实施提供一种显示装置，该显示装置包括上述的阵列基板。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (14)

1.一种薄膜晶体管，包括栅极、源极、漏极、有源区，所述的源极、漏极分别与有源区相连，其特征在于，所述的漏极与栅极同层设置。
2.一种阵列基板，包括衬底以及设置在衬底上的薄膜晶体管，所述的薄膜晶体管包括栅极、源极、漏极、有源区，所述的源极、漏极分别与有源区相连，所述的源极连接数据线，其特征在于，所述的漏极与栅极同层设置。
3.如权利要求2所述的阵列基板，其特征在于，所述漏极与栅极间的连线平行于数据线。
4.如权利要求2所述的阵列基板，其特征在于，在所述的衬底上设有缓冲层，在所述的缓冲层上设有有源层，在所述的有源层上设有栅极绝缘层，在所述的栅极绝缘层上设有栅极；在所述的栅极上设有绝缘层，在所述的绝缘层上设有平坦化层，在所述的平坦化层上设有板状电极，在所述的板状电极上设有钝化层，在所述的钝化层上设有狭缝电极。
5.如权利要求4所述的阵列基板，其特征在于，所述的板状电极为像素电极，所述的狭缝电极为公共电极。
6.如权利要求5所述的阵列基板，其特征在于，所述的像素电极通过平坦化层中的过孔与漏极连接。
7.如权利要求4所述的阵列基板，其特征在于，所述板状电极为公共电极，所述的狭缝电极为像素电极。
8.如权利要求7所述的阵列基板，其特征在于，还包括与公共电极同层设置的连接层，所述的连接层通过设置在绝缘层和平坦化层中的过孔与漏极连接；
所述的像素电极通过钝化层中的过孔与连接层连接。
9.如权利要求1-8任一所述的阵列基板，其特征在于，在所述的衬底上还设有与所述有源区相对应的遮光层。
10.一种阵列基板的制备方法，其特征在于，包括经构图工艺同时形成漏极和栅极的步骤。
11.如权利要求10所述的阵列基板的制备方法，其特征在于，在经构图工艺同时形成漏极和栅极的步骤之前还包括通过构图工艺依次形成遮光层、缓冲层、有源层、栅极绝缘层的步骤。
12.如权利要求10所述的阵列基板的制备方法，其特征在于，在经构图工艺同时形成漏极和栅极的步骤之后还包括通过构图工艺依次形成绝缘层、源极、平坦化层、连接部和公共电极、钝化层、像素电极的步骤。
13.如权利要求10所述的阵列基板的制备方法，其特征在于，在经构图工艺同时形成漏极和栅极的步骤之后还包括通过构图工艺依次形成绝缘层、源极、平坦化层、像素电极、钝化层、公共电极的步骤。
14.一种显示装置，其特征在于，包括如权利要求2-9任一所述阵列基板。
CN201310683598.4A 2013-12-13 2013-12-13 薄膜晶体管、阵列基板及其制备方法、显示装置 Active CN103762245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310683598.4A CN103762245B (zh) 2013-12-13 2013-12-13 薄膜晶体管、阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310683598.4A CN103762245B (zh) 2013-12-13 2013-12-13 薄膜晶体管、阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103762245A true CN103762245A (zh) 2014-04-30
CN103762245B CN103762245B (zh) 2019-08-16

Family

ID=50529453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310683598.4A Active CN103762245B (zh) 2013-12-13 2013-12-13 薄膜晶体管、阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN103762245B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091894A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 一种有机发光二极管、阵列基板及其制备方法、显示装置
WO2016090886A1 (zh) * 2014-12-11 2016-06-16 京东方科技集团股份有限公司 阵列基板及其制作方法和显示面板
CN105702687A (zh) * 2016-04-13 2016-06-22 武汉华星光电技术有限公司 Tft基板及其制作方法
WO2018040234A1 (zh) * 2016-08-31 2018-03-08 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法、显示装置
CN110112072A (zh) * 2019-04-08 2019-08-09 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
WO2019233267A1 (zh) * 2018-06-06 2019-12-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
CN115032842A (zh) * 2022-07-01 2022-09-09 武汉华星光电技术有限公司 显示面板及显示终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120069257A1 (en) * 2010-09-20 2012-03-22 Kum Mi Oh Liquid Crystal Display Device with a Built-in Touch Screen and Method for Manufacturing the Same
CN103219391A (zh) * 2013-04-07 2013-07-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103309105A (zh) * 2013-07-05 2013-09-18 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120069257A1 (en) * 2010-09-20 2012-03-22 Kum Mi Oh Liquid Crystal Display Device with a Built-in Touch Screen and Method for Manufacturing the Same
CN103219391A (zh) * 2013-04-07 2013-07-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN103309105A (zh) * 2013-07-05 2013-09-18 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091894A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 一种有机发光二极管、阵列基板及其制备方法、显示装置
WO2016090886A1 (zh) * 2014-12-11 2016-06-16 京东方科技集团股份有限公司 阵列基板及其制作方法和显示面板
US10043831B2 (en) 2014-12-11 2018-08-07 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof and display panel
CN105702687A (zh) * 2016-04-13 2016-06-22 武汉华星光电技术有限公司 Tft基板及其制作方法
WO2018040234A1 (zh) * 2016-08-31 2018-03-08 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法、显示装置
WO2019233267A1 (zh) * 2018-06-06 2019-12-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
US11967620B2 (en) 2018-06-06 2024-04-23 Boe Technology Group Co., Ltd. Thin film transistor, method of manufacturing the same and display device
CN110112072A (zh) * 2019-04-08 2019-08-09 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
CN115032842A (zh) * 2022-07-01 2022-09-09 武汉华星光电技术有限公司 显示面板及显示终端
CN115032842B (zh) * 2022-07-01 2023-11-28 武汉华星光电技术有限公司 显示面板及显示终端

Also Published As

Publication number Publication date
CN103762245B (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN103762245A (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104317089B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN102569187B (zh) 一种低温多晶硅显示装置及其制作方法
CN102308253A (zh) Tft阵列基板和液晶显示面板
CN103474436B (zh) 一种阵列基板及其制作方法、显示装置
CN100438048C (zh) 一种平板显示器中的电极结构及其制造方法
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN102360146A (zh) Tft-lcd阵列基板及其制造方法
CN102790051B (zh) 阵列基板及其制备方法、显示装置
CN104049430A (zh) 一种阵列基板、显示装置及其制造方法
CN102088025A (zh) 薄膜晶体管基板及其制造方法
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN101221961B (zh) 像素结构及其制作方法
JP2016508621A (ja) 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル
CN103984174A (zh) 一种像素结构及其制造方法与修复方法
CN103969875A (zh) 显示基板及其制作方法、掩膜板、掩膜板组
CN102629608A (zh) 一种阵列基板及其制造方法和显示装置
CN104090429B (zh) 阵列基板及其制作方法和液晶显示装置
CN104656305A (zh) 一种彩膜显示层、显示面板及制备方法
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
CN103278989A (zh) 一种显示面板及其制作方法、液晶显示器
CN103715135A (zh) 一种过孔及其制作方法、阵列基板
CN105140181A (zh) Tft阵列基板的制造方法、tft阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant