CN103943637A - 一种阵列基板、其制作方法及显示装置 - Google Patents
一种阵列基板、其制作方法及显示装置 Download PDFInfo
- Publication number
- CN103943637A CN103943637A CN201410143525.0A CN201410143525A CN103943637A CN 103943637 A CN103943637 A CN 103943637A CN 201410143525 A CN201410143525 A CN 201410143525A CN 103943637 A CN103943637 A CN 103943637A
- Authority
- CN
- China
- Prior art keywords
- electrode
- drain electrode
- data wire
- source electrode
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 93
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000011810 insulating material Substances 0.000 claims abstract description 38
- 239000000203 mixture Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 37
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000009413 insulation Methods 0.000 claims description 90
- 238000002161 passivation Methods 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 32
- 230000000717 retained effect Effects 0.000 claims description 27
- 239000011347 resin Substances 0.000 claims description 24
- 229920005989 resin Polymers 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 94
- 239000010409 thin film Substances 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical class [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 235000014692 zinc oxide Nutrition 0.000 description 2
- RNWHGQJWIACOKP-UHFFFAOYSA-N zinc;oxygen(2-) Chemical class [O-2].[Zn+2] RNWHGQJWIACOKP-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板、其制作方法及显示装置，由于在源极、漏极和数据线的表面包覆有绝缘薄膜，这样在绝缘薄膜上方采用构图工艺形成像素电极的图形的过程中，绝缘薄膜可以保护下方的源极和数据线在刻蚀形成像素电极的图形时不被刻蚀剂所腐蚀，可以避免影响显示面板的显示品质；并且，绝缘薄膜是利用绝缘材料代替光刻胶形成源极、漏极和数据线的图形时，对保留在源极、漏极和数据线上方的绝缘材料进行固化处理形成的，因此，绝缘薄膜的形成不会增加掩模次数，还可以省去剥离处理；并且，连接部通过位于漏极上方且贯穿绝缘薄膜的第一过孔将漏极与像素电极电性连接，可以保证显示面板的正常显示功能。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、其制作方法及显示装置。
背景技术
液晶显示屏主要由对向基板，阵列基板，以及位于该两基板之间的液晶层组成。一般地，在阵列基板一侧设置有栅线、数据线、薄膜晶体管（Thin FilmTransistor，TFT）以及像素电极等图形；TFT具体包括：相互绝缘的栅极和有源层，以及与有源层分别电性连接的源极和漏极，其中，栅极与栅线电性连接，源极与数据线电性连接，漏极与像素电极电性连接。在彩膜基板一侧设置有黑矩阵和彩膜层等图形。
目前，在现有的阵列基板的制作过程中，一般先采用一次构图工艺在衬底基板101上形成栅极102和栅线103的图形，如图1a所示；然后在衬底基板101上形成一栅绝缘层；在栅绝缘层上与栅极102的图形对应的区域形成有源层104的图形，如图1b所示；接着形成刻蚀阻挡层105的图形，如图1c所示；采用一次构图工艺形成源极106、漏极107和数据线108的图形，如图1d所示；最后形成与漏极107电性连接的像素电极109的图形，如图1e所示。在形成像素电极109的图形后，一般还会形成绝缘层和公共电极110的图形，如图1f所示。
其中，在形成源极、漏极和数据线的图形后，一般采用光刻胶构图工艺形成像素电极的图形，即先在源极、漏极和数据线的图形上依次层叠形成氧化铟锡（Indium Tin Oxides，ITO）薄膜和光刻胶薄膜；然后对光刻胶薄膜进行曝光、显影处理；接着，利用刻蚀剂对未覆盖光刻胶的ITO薄膜进行刻蚀处理，其中进行刻蚀处理的区域包括覆盖在源极和数据线的图形上方的ITO薄膜；最后，剥离剩余的光刻胶得到像素电极的图形。
在具体实施时，一般采用诸如铜的金属制作源极、漏极和数据线的图形，这样，在对覆盖在源极和数据线的图形上方的ITO薄膜进行刻蚀处理时，刻蚀剂会直接接触到源极和数据线，对源极和数据线造成腐蚀；并且，在后续形成绝缘层时的高温环境还会加速该腐蚀过程，从而影响液晶显示屏的显示品质。
因此，如何避免源极和数据线被刻蚀剂腐蚀，是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此，本发明实施例提供了一种阵列基板、其制作方法及显示装置，用以解决现有技术中存在的源极和数据线被刻蚀剂腐蚀的问题。
因此，本发明实施例提供了一种阵列基板，包括：衬底基板，位于所述衬底基板上的源极、漏极和数据线，以及在所述源极、漏极和数据线所在膜层上设置的像素电极；还包括：连接部，以及包覆于所述源极、漏极和数据线的表面的绝缘薄膜；其中，
所述绝缘薄膜是利用绝缘材料代替光刻胶形成所述源极、漏极和数据线的图形时，对保留在所述源极、漏极和数据线的图形上方的绝缘材料进行固化处理形成的；
所述连接部通过位于所述漏极上方且贯穿所述绝缘薄膜的第一过孔将所述漏极与所述像素电极电性连接。
本发明实施例提供的上述阵列基板，由于在源极、漏极和数据线的表面包覆有绝缘薄膜，这样在绝缘薄膜上方采用构图工艺形成像素电极的图形的过程中，绝缘薄膜可以保护下方的源极和数据线在刻蚀形成像素电极的图形时不被刻蚀剂所腐蚀，可以避免影响显示面板的显示品质，同时，绝缘薄膜还能有效防止源极和数据线与像素电极之间发生短路的问题；由于绝缘薄膜是利用绝缘材料代替光刻胶形成源极、漏极和数据线的图形时，对保留在源极、漏极和数据线上方的绝缘材料进行固化处理形成的，因此，绝缘薄膜的形成不会增加掩模次数，还可以省去剥离处理；并且，连接部通过位于漏极上方且贯穿绝缘薄膜的第一过孔将漏极与像素电极电性连接，可以保证显示面板的正常显示功能。
具体地，在本发明实施例提供的上述阵列基板应用于高级超维场开关型液晶显示屏时，还包括：在所述像素电极上方依次层叠设置的钝化层和公共电极；
所述连接部与所述公共电极同层设置且相互绝缘，且所述第一过孔还贯穿所述钝化层；
所述像素电极与所述源极、漏极和数据线的图形互不重叠，所述连接部通过位于所述像素电极上方且贯穿所述钝化层的第二过孔与所述像素电极电性连接。
或者，具体地，在本发明实施例提供的上述阵列基板应用于高级超维场开关型液晶显示屏时，还包括：位于所述像素电极与所述源极、漏极和数据线所在膜层之间的公共电极，以及位于所述像素电极与所述公共电极之间的钝化层；所述公共电极和所述漏极的图形互不重叠；
所述连接部与所述像素电极同层设置，所述第一过孔还贯穿所述钝化层。
较佳地，为了减小源极、漏极和数据线的电阻，在本发明实施例提供的上述阵列基板中，所述源极、漏极和数据线的材料为铜。
具体地，在本发明实施例提供的上述阵列基板中，所述绝缘薄膜的材料为树脂材料。
进一步地，在本发明实施例提供的上述阵列基板中，还包括：
位于所述源极和漏极下方且与所述源极和漏极电性连接的有源层；
与所述有源层相互绝缘且相对设置的栅极。
本发明实施例还提供了一种阵列基板的制作方法，包括：
在衬底基板上利用绝缘材料代替光刻胶采用一次构图工艺形成源极、漏极和数据线的图形；其中，在进行构图工艺中的刻蚀处理形成所述源极、漏极和数据线的图形之后，对保留在所述源极、漏极和数据线的图形上方的绝缘材料进行固化处理，形成包覆于所述源极、漏极和数据线表面的绝缘薄膜；
在形成有所述绝缘薄膜的衬底基板上形成像素电极和连接部的图形；其中，所述连接部通过位于所述漏极上方且贯穿所述绝缘薄膜的第一过孔将所述漏极与所述像素电极电性连接。
本发明实施例提供的上述阵列基板的制作方法，由于利用绝缘材料代替光刻胶采用一次构图工艺形成源极、漏极和数据线的图形，在进行构图工艺中的刻蚀处理形成源极、漏极和数据线的图形之后，对保留在源极、漏极和数据线的图形上方的绝缘材料进行固化处理，形成包覆于源极、漏极和数据线表面的绝缘薄膜，然后形成像素电极和连接部的图形，这样，绝缘薄膜可以保护下方的源极和数据线在刻蚀形成像素电极的图形时不被刻蚀剂所腐蚀，避免影响显示面板的显示品质，同时，绝缘薄膜还能有效防止源极和数据线与像素电极之间发生短路的问题；并且，绝缘薄膜的形成也不会增加掩模次数，还可以省去剥离处理；此外，形成的连接部通过位于漏极上方且贯穿绝缘薄膜的第一过孔将漏极与像素电极电性连接，从而可以保证显示面板的正常显示功能。
具体地，在本发明实施例提供的上述制作方法中，所述在衬底基板上形成像素电极的图形，具体包括：
在所述衬底基板上形成与所述源极、漏极和数据线的图形互不重叠的像素电极的图形；
在本发明实施例提供的上述制作方法制得的阵列基板应用于高级超维场开关型液晶显示屏时，所述方法，还包括：
在形成有所述像素电极的图形的衬底基板上形成钝化层薄膜，通过刻蚀工艺在位于所述漏极上方的所述绝缘薄膜和所述钝化层薄膜中形成第一过孔；在形成所述第一过孔的同时，在位于所述像素电极上方的所述钝化层薄膜中形成第二过孔；
在所述钝化层的图形上形成相互绝缘的公共电极和连接部的图形；所述连接部通过所述第一过孔与所述漏极电性连接，通过所述第二过孔与所述像素电极电性连接。
或者，具体地，在本发明实施例提供的上述制作方法制得的阵列基板应用于高级超维场开关型液晶显示屏时，所述在衬底基板上形成像素电极和连接部的图形之前，还包括：
在所述衬底基板上形成与所述漏极的图形互不重叠的公共电极的图形；
在形成有所述公共电极的图形的衬底基板上形成钝化层薄膜，通过刻蚀工艺在位于所述漏极上方的所述绝缘薄膜和所述钝化层薄膜中形成第一过孔；
所述在衬底基板上形成像素电极和连接部的图形，具体包括：
在所述钝化层的图形上形成电性连接的像素电极和连接部的图形；所述连接部通过所述第一过孔与所述漏极电性连接。
较佳地，为了保证形成的绝缘薄膜的厚度适中，在本发明实施例提供的上述制作方法中，对保留在所述源极、漏极和数据线的图形上方的绝缘材料进行固化处理，具体包括：
对保留在所述源极、漏极和数据线的图形上方的绝缘材料进行加热处理，加热温度为150℃至220℃，加热时长为10min至2h。
进一步地，在本发明实施例提供的上述制作方法中，所述在衬底基板上形成源极、漏极和数据线的图形之前，还包括：
在衬底基板上采用一次构图工艺形成栅极和栅线的图形；
在形成有所述栅极和栅线的图形的衬底基板上形成一栅绝缘层；
在所述栅绝缘层上与所述栅极对应的区域形成有源层的图形；
在形成有所述有源层的图形的衬底基板上形成刻蚀阻挡层的图形。
本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。
附图说明
图1a-图1f分别为现有技术中阵列基板的制作方法中各步骤的结构示意图；
图2为本发明实施例提供的阵列基板应用于TN型液晶显示屏时的结构示意图；
图3a和图3b分别为本发明实施例提供的阵列基板的结构示意图；
图4为本发明实施例提供的阵列基板的制作方法的流程图；
图5a-图5g分别为本发明实例一中阵列基板的制作方法中各步骤的侧视图；
图6a、图6b和图6c分别为图5f、图5g和图3a对应的俯视图；
图7a-图7c分别为本发明实例二中阵列基板的制作方法中各步骤的俯视图；
图8a和图8b分别为图7a和图7b对应的侧视图。
具体实施方式
下面结合附图，对本发明实施例提供的阵列基板、其制作方法及显示装置的具体实施方式进行详细地说明。
附图中各膜层的形状和厚度不反映阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种阵列基板，如图2所示，包括：衬底基板1，位于衬底基板1上的源极、漏极2和数据线，以及在源极、漏极2和数据线所在膜层上设置的像素电极3；还包括：连接部4，以及包覆于源极、漏极2和数据线的表面的绝缘薄膜5；
绝缘薄膜5是利用绝缘材料代替光刻胶形成源极、漏极2和数据线的图形时，对保留在源极、漏极2和数据线的图形上方的绝缘材料进行固化处理形成的；
连接部4通过位于漏极2上方且贯穿绝缘薄膜5的第一过孔A将漏极2与像素电极3电性连接。
本发明实施例提供的上述阵列基板，由于在源极、漏极2和数据线的表面包覆有绝缘薄膜5，这样在绝缘薄膜5上方采用构图工艺形成像素电极3的图形的过程中，绝缘薄膜5可以保护下方的源极和数据线在刻蚀形成像素电极3的图形时不被刻蚀剂所腐蚀，可以避免影响显示面板的显示品质，同时，绝缘膜层5还能有效防止源极和数据线与像素电极3之间发生短路的问题；由于绝缘薄膜5是利用绝缘材料代替光刻胶采用一次构图工艺形成源极、漏极2和数据线的图形时，对保留在源极、漏极2和数据线的图形上方的绝缘材料进行固化处理形成的，因此，绝缘薄膜5的形成不会增加掩模次数，而且，还能省去构图工艺中的剥离处理；并且，连接部4通过位于漏极2上方且贯穿绝缘薄膜5的第一过孔A将漏极2与像素电极3电性连接，可以保证显示面板的正常显示功能。
在具体实施时，包覆于源极、漏极2和数据线的表面的绝缘薄膜5是利用绝缘材料代替光刻胶形成源极、漏极2和数据线的图形时，对保留在源极、漏极2和数据线的图形上方的绝缘材料进行固化处理形成的，因此，不需要单独采用构图工艺制作绝缘薄膜5，相对于现有技术，本发明实施例提供的上述阵列基板在实际制作过程中不会增加掩模次数；并且，在进行构图工艺中的刻蚀处理形成源极、漏极2和数据线的图形之后，还可以省去对绝缘材料的剥离处理。
在具体实施时，对保留在源极、漏极2和数据线的图形上方的绝缘材料进行固化处理，一般是通过对保留在源极、漏极2和数据线的图形上方的绝缘材料进行加热处理来实现的，将加热温度控制在150℃至220℃范围内，将加热时长控制在10min至2h范围内。
在具体实施时，绝缘薄膜5的材料具体可以为树脂材料，利用树脂材料代替光刻胶采用构图工艺形成源极、漏极2和数据线的图形时，对保留在源极、漏极2和数据线的图形上方的树脂材料进行固化处理，可以使树脂材料向下流动并完全包覆于源极、漏极2和数据线的表面，形成绝缘薄膜5；并且，由于对光刻胶进行固化处理并不能使光刻胶向下流动并完全包覆于源极、漏极2和数据线的表面，因此，采用树脂材料代替光刻胶形成源极、漏极2和数据线的图形。
在具体实施时，本发明实施例提供的上述阵列基板可以应用于扭转向列（Twisted Nematic,TN）型液晶显示屏，如图2所示；或者，也可以应用于高级超维场开关（Adwanced Dimension Switch,ADS）型液晶显示屏，在此不做限定。
在本发明实施例提供的上述阵列基板应用于ADS型液晶显示屏时，如图3a所示，还可以包括：在像素电极3上方依次层叠设置的钝化层6和公共电极7；连接部4与公共电极7同层设置且相互绝缘，即利用相同的材料（例如氧化铟锡（ITO,Indium Tin Oxides）或氧化铟锌（IZO,Idium Zinc Oxides）等）采用一次构图工艺形成连接部4与公共电极7的图形，且第一过孔A还贯穿钝化层6，即第一过孔A贯穿绝缘薄膜5和钝化层6；像素电极3与源极、漏极2和数据线的图形互不重叠，连接部4通过位于像素电极3上方且贯穿钝化层6的第二过孔B与像素电极3电性连接。并且，连接部4通过位于漏极2上方且贯穿绝缘薄膜5和钝化层6的第一过孔A与漏极2电性连接，这样，漏极2通过连接部4与像素电极3实现电性连接。
或者，在本发明实施例提供的上述阵列基板应用于ADS型液晶显示屏时，如图3b所示，还可以包括：位于像素电极3与源极、漏极2和数据线所在膜层之间的公共电极7，以及位于像素电极3与公共电极7之间的钝化层6；公共电极7和漏极2的图形互不重叠；连接部4与像素电极3同层设置，即利用相同的材料（例如氧化铟锡（ITO,Indium Tin Oxides）或氧化铟锌（IZO,IdiumZinc Oxides）等）采用一次构图工艺形成连接部4与像素电极3的图形，第一过孔A还贯穿钝化层6，即第一过孔A贯穿绝缘薄膜5和钝化层6。连接部4通过位于漏极2上方且贯穿绝缘薄膜5和钝化层6的第一过孔A与漏极2电性连接，这样，漏极2通过连接部4与像素电极3实现电性连接。
较佳地，为了减小源极、漏极2和数据线的电阻，一般采用金属铜形成源极、漏极2和数据线的图形，当然，也可以采用其他金属形成源极、漏极2和数据线的图形，在此不做限定。
并且，由于金属铜与衬底基板1或其他膜层之间的粘附性较差，可以在金属铜下方设置诸如MoNb、MoTi或MoW的缓冲层，以防止铜离子向有源层的扩散，还可以提高金属铜与衬底基板1或其他膜层之间的粘附性。
本发明实施例提供的上述阵列基板在具体实施时，阵列基板中的薄膜晶体管可以为底栅型结构，如图2、图3a和图3b所示，阵列基板还可以包括：位于源极和漏极2下方且与源极和漏极2电性连接的有源层8，以及与有源层8相互绝缘且相对设置的栅极9。具体地，可以在栅极9与有源层8之间设置栅绝缘层10实现栅极9与有源层8相互绝缘。
当然，阵列基板中的薄膜晶体管还可以为顶栅型结构，即在源极和漏极2的上方设置与源极和漏极2电性连接的有源层8以及与有源层8相互绝缘且相对设置的栅极9，在此不做限定。
基于同一发明构思，本发明实施例还提供了一种阵列基板的制作方法，如图4所示，具体步骤包括：
S401、在衬底基板上利用绝缘材料代替光刻胶采用一次构图工艺形成源极、漏极和数据线的图形；其中，在进行构图工艺中的刻蚀处理形成源极、漏极和数据线的图形之后，对保留在源极、漏极和数据线的图形上方的绝缘材料进行固化处理，形成包覆于源极、漏极和数据线表面的绝缘薄膜；
具体地，为了减小源极、漏极和数据线的电阻，一般采用诸如铜的金属采用一次构图工艺在衬底基板上形成源极、漏极和数据线的图形，当然，也可以采用其他金属形成源极、漏极和数据线的图形，在此不做限定；
并且，为了防止铜离子向有源层的扩散，可以在采用金属铜形成源极、漏极和数据线的图形之前，形成一层诸如MoNb、MoTi或MoW的缓冲层，同时还可以提高金属铜与衬底基板或其他膜层之间的粘附性；
在具体实施时，绝缘薄膜是利用绝缘材料代替光刻胶形成源极、漏极和数据线的图形时，对保留在源极、漏极和数据线的图形上方的绝缘材料进行固化处理形成的，不需要单独采用构图工艺制作绝缘薄膜，这样，相对于现有技术，本发明实施例提供的上述阵列基板的制作方法不会增加掩模次数；并且，在进行构图工艺中的刻蚀处理形成源极、漏极和数据线的图形之后，还可以省去对绝缘材料的剥离处理；
在具体实施时，绝缘薄膜的材料具体可以为树脂材料，利用树脂材料代替光刻胶采用构图工艺形成源极、漏极和数据线的图形时，对保留在源极、漏极和数据线的图形上方的树脂材料进行固化处理，可以使树脂材料向下流动并完全包覆于源极、漏极和数据线的表面，形成绝缘薄膜；并且，由于对光刻胶进行固化处理并不能使光刻胶向下流动并完全包覆于源极、漏极和数据线的表面，因此，采用树脂材料代替光刻胶形成源极、漏极和数据线的图形；
S402、在形成有绝缘薄膜的衬底基板上形成像素电极和连接部的图形；其中，连接部通过位于漏极上方且贯穿绝缘薄膜的第一过孔将漏极与像素电极电性连接。
本发明实施例提供的上述阵列基板的制作方法，由于利用绝缘材料代替光刻胶采用一次构图工艺形成源极、漏极和数据线的图形，在进行构图工艺中的刻蚀处理形成源极、漏极和数据线的图形之后，对保留在源极、漏极和数据线的图形上方的绝缘材料进行固化处理，形成包覆于源极、漏极和数据线表面的绝缘薄膜，然后形成像素电极和连接部的图形，这样，绝缘薄膜可以保护下方的源极和数据线在刻蚀形成像素电极的图形时不被刻蚀剂所腐蚀，避免影响显示面板的显示品质，同时，绝缘薄膜还能有效防止源极和数据线与像素电极之间发生短路的问题；并且，绝缘薄膜的形成也不会增加掩模次数，还可以省去剥离处理；此外，形成的连接部通过位于漏极上方且贯穿绝缘薄膜的第一过孔将漏极与像素电极电性连接，从而可以保证显示面板的正常显示功能。
在具体实施时，本发明实施例提供的上述制作方法中的步骤S402在衬底基板上形成像素电极的图形，具体可以包括：在衬底基板上形成与源极、漏极和数据线的图形互不重叠的像素电极的图形；并且，在本发明实施例提供的上述制作方法制得的阵列基板应用于ADS型液晶显示屏时，本发明实施例提供的上述制作方法还可以包括：
首先，在形成有像素电极的图形的衬底基板上形成钝化层薄膜，通过刻蚀工艺在位于漏极上方的绝缘薄膜和钝化层薄膜中形成第一过孔；在形成第一过孔的同时，在位于像素电极上方的钝化层薄膜中形成第二过孔；
然后，在钝化层的图形上形成相互绝缘的公共电极和连接部的图形；连接部通过第一过孔与漏极电性连接，通过第二过孔与像素电极电性连接。
或者，在本发明实施例提供的上述制作方法制得的阵列基板应用于ADS型液晶显示屏时，本发明实施例提供的上述制作方法中的步骤S402在衬底基板上形成像素电极和连接部的图形之前，还可以包括：
首先，在衬底基板上形成与漏极的图形互不重叠的公共电极的图形；
然后，在形成有公共电极的图形的衬底基板上形成钝化层薄膜，通过刻蚀工艺在位于漏极上方的绝缘薄膜和钝化层薄膜中形成第一过孔；
具体地，本发明实施例提供的上述制作方法中的步骤S402在衬底基板上形成像素电极和连接部的图形，具体可以包括：在钝化层的图形上形成电性连接的像素电极和连接部的图形；连接部通过第一过孔与漏极电性连接。
较佳地，为了保证形成的绝缘薄膜的厚度适中，本发明实施例提供的上述制作方法中的步骤S401中对保留在源极、漏极和数据线的图形上方的绝缘材料进行固化处理，具体可以包括：对保留在源极、漏极和数据线的图形上方的绝缘材料进行加热处理，将加热温度控制在150℃至220℃范围内，将加热时长控制在10min至2h范围内。
在具体实施时，以制作具有底栅型结构的薄膜晶体管的阵列基板为例进行说明，本发明实施例提供的上述制作方法中的步骤S401在衬底基板上形成源极、漏极和数据线的图形之前，还可以包括：
首先，在衬底基板上采用一次构图工艺形成栅极和栅线的图形；
然后，在形成有栅极和栅线的图形的衬底基板上形成一栅绝缘层；
接着，在栅绝缘层上与栅极对应的区域形成有源层的图形；
最后，在形成有有源层的图形的衬底基板上形成刻蚀阻挡层的图形。
下面以两个具体的实例对上述两种结构（连接部与公共电极或像素电极同层设置）的阵列基板在应用于ADS型液晶显示屏时的制作方法的具体实现方式进行详细说明。
实例一：连接部与公共电极同层设置的阵列基板的制作方法，具体步骤可以包括：
1、在衬底基板上采用一次构图工艺形成栅极和栅线的图形；
2、在形成有栅极和栅线的图形的衬底基板上形成一栅绝缘层；
3、在栅绝缘层上与栅极对应的区域形成有源层的图形；
4、在形成有有源层的图形的衬底基板上形成刻蚀阻挡层的图形；
5、在形成有刻蚀阻挡层11的图形的衬底基板1上形成金属薄膜12，如图5a所示；
6、在形成有金属薄膜12的衬底基板1上涂覆一层树脂材料，如图5b所示；
7、对树脂材料进行曝光、显影处理，如图5c所示；
8、对未覆盖树脂材料的金属薄膜12进行刻蚀处理，得到源极、漏极2和数据线的图形，如图5d所示；
本发明实施例提供的阵列基板的制作方法并没有对上述步骤1-8进行改进，上述步骤的具体实施与现有技术相同，在此不做赘述；
9、对保留在源极、漏极2和数据线的图形上方的树脂材料进行固化处理，得到绝缘薄膜5的图形，如图5e所示；
在具体实施时，对保留在源极、漏极2和数据线的图形上方的树脂材料进行固化处理，可以使树脂材料向下流动并完全包覆于源极、漏极2和数据线的表面，形成绝缘薄膜5的图形；
10、在形成有绝缘薄膜5（图6a中未示出）的衬底基板1上形成与源极13（图5f中未示出）、漏极2和数据线14（图5f中未示出）的图形互不重叠的像素电极3的图形，如图5f和图6a所示；
11、在形成有像素电极3的图形的衬底基板1上形成钝化层6（图6b中未示出）薄膜，通过刻蚀工艺在位于漏极2上方的绝缘薄膜5（图6b中未示出）和钝化层6薄膜中形成第一过孔A；在形成第一过孔A的同时，在位于像素电极3上方的钝化层6薄膜中形成第二过孔B，如图5g和图6b所示；
12、采用一次构图工艺在钝化层6（图6c中未示出）的图形上形成相互绝缘的公共电极7和连接部4的图形；连接部4通过第一过孔A与漏极2电性连接，通过第二过孔B与像素电极3电性连接，如图6c和图3a所示。
实例二：连接部与像素电极同层设置的阵列基板的制作方法，具体步骤可以包括：
1、在衬底基板上采用一次构图工艺形成栅极和栅线的图形；
2、在形成有栅极和栅线的图形的衬底基板上形成一栅绝缘层；
3、在栅绝缘层上与栅极对应的区域形成有源层的图形；
4、在形成有有源层的图形的衬底基板上形成刻蚀阻挡层的图形；
5、在形成有刻蚀阻挡层11的图形的衬底基板1上形成金属薄膜12，如图5a所示；
6、在形成有金属薄膜12的衬底基板1上涂覆一层树脂材料，如图5b所示；
7、对树脂材料进行曝光、显影处理，如图5c所示；
8、对未覆盖树脂材料的金属薄膜12进行刻蚀处理，得到源极、漏极2和数据线的图形，如图5d所示；
本发明实施例提供的阵列基板的制作方法并没有对上述步骤1-8进行改进，上述步骤的具体实施与现有技术相同，在此不做赘述；
9、对保留在源极、漏极2和数据线的图形上方的树脂材料进行固化处理，得到绝缘薄膜5的图形，如图5e所示；
在具体实施时，对保留在源极、漏极2和数据线的图形上方的树脂材料进行固化处理，可以使树脂材料向下流动并完全包覆于源极、漏极2和数据线的表面，形成绝缘薄膜5的图形；
10、在形成有绝缘薄膜5（图7a中未示出）的衬底基板1上形成与源极13（图8a中未示出）、漏极2和数据线14（图8a中未示出）的图形互不重叠的公共电极7的图形，参见图7a和图8a所示；
11、在形成有公共电极7的图形的衬底基板1上形成钝化层6（图7b中未示出）薄膜，通过刻蚀工艺在位于漏极2上方的绝缘薄膜5（图7b中未示出）和钝化层6薄膜中形成第一过孔A；如图7b和图8b所示；
12、采用一次构图工艺在钝化层6（图7c中未示出）的图形上形成电性连接的像素电极3和连接部4的图形；连接部4通过第一过孔A与漏极2电性连接，如图7c和图3b所示。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
本发明实施例提供的一种阵列基板、其制作方法及显示装置，由于在源极、漏极和数据线的表面包覆有绝缘薄膜，这样在绝缘薄膜上方采用构图工艺形成像素电极的图形的过程中，绝缘薄膜可以保护下方的源极和数据线在刻蚀形成像素电极的图形时不被刻蚀剂所腐蚀，可以避免影响显示面板的显示品质；同时，绝缘膜层还能有效防止源极和数据线与像素电极之间发生短路的问题；由于绝缘薄膜是利用绝缘材料代替光刻胶采用一次构图工艺形成源极、漏极和数据线的图形时，对保留在源极、漏极和数据线的图形上方的绝缘材料进行固化处理形成的，因此，绝缘薄膜的形成不会增加掩模次数，而且，还能省去构图工艺中的剥离处理；并且，形成的连接部通过位于漏极上方且贯穿绝缘薄膜的第一过孔将漏极与像素电极电性连接，可以保证显示面板的正常显示功能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种阵列基板，包括：衬底基板，位于所述衬底基板上的源极、漏极和数据线，以及在所述源极、漏极和数据线所在膜层上设置的像素电极；其特征在于，还包括：连接部，以及包覆于所述源极、漏极和数据线的表面的绝缘薄膜；其中，
所述绝缘薄膜是利用绝缘材料代替光刻胶形成所述源极、漏极和数据线的图形时，对保留在所述源极、漏极和数据线的图形上方的绝缘材料进行固化处理形成的；
所述连接部通过位于所述漏极上方且贯穿所述绝缘薄膜的第一过孔将所述漏极与所述像素电极电性连接。
2.如权利要求1所述的阵列基板，其特征在于，还包括：在所述像素电极上方依次层叠设置的钝化层和公共电极；
所述连接部与所述公共电极同层设置且相互绝缘，且所述第一过孔还贯穿所述钝化层；
所述像素电极与所述源极、漏极和数据线的图形互不重叠，所述连接部通过位于所述像素电极上方且贯穿所述钝化层的第二过孔与所述像素电极电性连接。
3.如权利要求1所述的阵列基板，其特征在于，还包括：位于所述像素电极与所述源极、漏极和数据线所在膜层之间的公共电极，以及位于所述像素电极与所述公共电极之间的钝化层；所述公共电极和所述漏极的图形互不重叠；
所述连接部与所述像素电极同层设置，所述第一过孔还贯穿所述钝化层。
4.如权利要求1-3任一项所述的阵列基板，其特征在于，所述源极、漏极和数据线的材料为铜。
5.如权利要求1-3任一项所述的阵列基板，其特征在于，所述绝缘薄膜的材料为树脂材料。
6.如权利要求1-3任一项所述的阵列基板，其特征在于，还包括：
位于所述源极和漏极下方且与所述源极和漏极电性连接的有源层；
与所述有源层相互绝缘且相对设置的栅极。
7.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上利用绝缘材料代替光刻胶采用一次构图工艺形成源极、漏极和数据线的图形；其中，在进行构图工艺中的刻蚀处理形成所述源极、漏极和数据线的图形之后，对保留在所述源极、漏极和数据线的图形上方的绝缘材料进行固化处理，形成包覆于所述源极、漏极和数据线表面的绝缘薄膜；
在形成有所述绝缘薄膜的衬底基板上形成像素电极和连接部的图形；其中，所述连接部通过位于所述漏极上方且贯穿所述绝缘薄膜的第一过孔将所述漏极与所述像素电极电性连接。
8.如权利要求7所述的方法，其特征在于，所述在衬底基板上形成像素电极的图形，具体包括：
在所述衬底基板上形成与所述源极、漏极和数据线的图形互不重叠的像素电极的图形；
所述方法，还包括：
在形成有所述像素电极的图形的衬底基板上形成钝化层薄膜，通过刻蚀工艺在位于所述漏极上方的所述绝缘薄膜和所述钝化层薄膜中形成第一过孔；在形成所述第一过孔的同时，在位于所述像素电极上方的所述钝化层薄膜中形成第二过孔；
在所述钝化层的图形上形成相互绝缘的公共电极和连接部的图形；所述连接部通过所述第一过孔与所述漏极电性连接，通过所述第二过孔与所述像素电极电性连接。
9.如权利要求7所述的方法，其特征在于，所述在衬底基板上形成像素电极和连接部的图形之前，还包括：
在所述衬底基板上形成与所述漏极的图形互不重叠的公共电极的图形；
在形成有所述公共电极的图形的衬底基板上形成钝化层薄膜，通过刻蚀工艺在位于所述漏极上方的所述绝缘薄膜和所述钝化层薄膜中形成第一过孔；
所述在衬底基板上形成像素电极和连接部的图形，具体包括：
在所述钝化层的图形上形成电性连接的像素电极和连接部的图形；所述连接部通过所述第一过孔与所述漏极电性连接。
10.如权利要求7-9任一项所述的方法，其特征在于，对保留在所述源极、漏极和数据线的图形上方的绝缘材料进行固化处理，具体包括：
对保留在所述源极、漏极和数据线的图形上方的绝缘材料进行加热处理，加热温度为150℃至220℃，加热时长为10min至2h。
11.如权利要求7-9任一项所述的方法，其特征在于，所述在衬底基板上形成源极、漏极和数据线的图形之前，还包括：
在衬底基板上采用一次构图工艺形成栅极和栅线的图形；
在形成有所述栅极和栅线的图形的衬底基板上形成一栅绝缘层；
在所述栅绝缘层上与所述栅极对应的区域形成有源层的图形；
在形成有所述有源层的图形的衬底基板上形成刻蚀阻挡层的图形。
12.一种显示装置，其特征在于，包括：如权利要求1-6任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410143525.0A CN103943637B (zh) | 2014-04-10 | 2014-04-10 | 一种阵列基板、其制作方法及显示装置 |
| PCT/CN2014/085492 WO2015154367A1 (zh) | 2014-04-10 | 2014-08-29 | 阵列基板、其制作方法及显示装置 |
| US14/436,930 US9553108B2 (en) | 2014-04-10 | 2014-08-29 | Array substrate, method of manufacturing the same and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410143525.0A CN103943637B (zh) | 2014-04-10 | 2014-04-10 | 一种阵列基板、其制作方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103943637A true CN103943637A (zh) | 2014-07-23 |
| CN103943637B CN103943637B (zh) | 2016-08-31 |
Family
ID=51191230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410143525.0A Expired - Fee Related CN103943637B (zh) | 2014-04-10 | 2014-04-10 | 一种阵列基板、其制作方法及显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9553108B2 (zh) |
| CN (1) | CN103943637B (zh) |
| WO (1) | WO2015154367A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015154367A1 (zh) * | 2014-04-10 | 2015-10-15 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110989259B (zh) * | 2019-12-12 | 2023-01-10 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030122980A1 (en) * | 2001-12-28 | 2003-07-03 | Hyun-Suk Jin | Liquid crystal display device with scattering layer and fabricating method thereof |
| CN101211864A (zh) * | 2006-12-29 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN101614892A (zh) * | 2008-06-25 | 2009-12-30 | 乐金显示有限公司 | 具有最小化显示区的液晶显示设备 |
| CN102645808A (zh) * | 2012-04-20 | 2012-08-22 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| CN103116232A (zh) * | 2011-11-16 | 2013-05-22 | Jsr株式会社 | 阵列基板、液晶显示元件及阵列基板的制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846974B1 (ko) * | 2006-06-23 | 2008-07-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 |
| KR101497425B1 (ko) * | 2008-08-28 | 2015-03-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN102156368A (zh) * | 2011-01-18 | 2011-08-17 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示阵列基板及其制造方法 |
| KR20130126240A (ko) * | 2012-05-11 | 2013-11-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| KR102248645B1 (ko) * | 2013-12-02 | 2021-05-04 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| CN203760478U (zh) * | 2014-03-28 | 2014-08-06 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN103915452B (zh) * | 2014-03-28 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN103943637B (zh) * | 2014-04-10 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN203883007U (zh) * | 2014-04-10 | 2014-10-15 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
-
2014
- 2014-04-10 CN CN201410143525.0A patent/CN103943637B/zh not_active Expired - Fee Related
- 2014-08-29 WO PCT/CN2014/085492 patent/WO2015154367A1/zh active Application Filing
- 2014-08-29 US US14/436,930 patent/US9553108B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030122980A1 (en) * | 2001-12-28 | 2003-07-03 | Hyun-Suk Jin | Liquid crystal display device with scattering layer and fabricating method thereof |
| CN101211864A (zh) * | 2006-12-29 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN101614892A (zh) * | 2008-06-25 | 2009-12-30 | 乐金显示有限公司 | 具有最小化显示区的液晶显示设备 |
| CN103116232A (zh) * | 2011-11-16 | 2013-05-22 | Jsr株式会社 | 阵列基板、液晶显示元件及阵列基板的制造方法 |
| CN102645808A (zh) * | 2012-04-20 | 2012-08-22 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015154367A1 (zh) * | 2014-04-10 | 2015-10-15 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103943637B (zh) | 2016-08-31 |
| US20160064419A1 (en) | 2016-03-03 |
| WO2015154367A1 (zh) | 2015-10-15 |
| US9553108B2 (en) | 2017-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915452B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN102903675B (zh) | 一种tft阵列基板、制作方法及显示装置 | |
| US9209308B2 (en) | Thin film transistor, array substrate and method for manufacturing the same, display device | |
| CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN203894515U (zh) | 一种阵列基板及显示装置 | |
| CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| US10139685B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN103545378A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN103700628B (zh) | 阵列基板制作方法、阵列基板及显示装置 | |
| US20210028200A1 (en) | Array substrate, method for fabricating the same, display panel, and display device | |
| US20170025450A1 (en) | Array substrate and fabrication method thereof, and display device | |
| US10043831B2 (en) | Array substrate and manufacturing method thereof and display panel | |
| WO2016145769A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103838048B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104133313A (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| CN102723309B (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN107507850B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| EP2863435A1 (en) | Array substrate, manufacturing method of same, and display device | |
| CN103489874A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN203760478U (zh) | 一种阵列基板及显示装置 | |
| US9905594B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN203883007U (zh) | 一种阵列基板及显示装置 | |
| CN103995408B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104409510A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160831 |