WO2015154367A1 - 阵列基板、其制作方法及显示装置 - Google Patents

阵列基板、其制作方法及显示装置 Download PDF

Info

Publication number
WO2015154367A1
WO2015154367A1 PCT/CN2014/085492 CN2014085492W WO2015154367A1 WO 2015154367 A1 WO2015154367 A1 WO 2015154367A1 CN 2014085492 W CN2014085492 W CN 2014085492W WO 2015154367 A1 WO2015154367 A1 WO 2015154367A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
pattern
drain
source
drain electrode
Prior art date
Application number
PCT/CN2014/085492
Other languages
English (en)
French (fr)
Inventor
崔承镇
金熙哲
宋泳锡
刘圣烈
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US14/436,930 priority Critical patent/US9553108B2/en
Publication of WO2015154367A1 publication Critical patent/WO2015154367A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种阵列基板、其制作方法及显示装置，由于在源极、漏极（2）和数据线的表面包覆有绝缘薄膜（5），这样在绝缘薄膜（5）上方采用构图工艺形成像素电极（3）的图形的过程中，绝缘薄膜（5）可以保护下方的源极和数据线在刻蚀形成像素电极（3）的图形时不被刻蚀剂所腐蚀，可以避免影响显示面板的显示品质；并且，绝缘薄膜是利用绝缘材料代替光刻胶形成源极、漏极（2）和数据线的图形时，对保留在源极、漏极（2）和数据线上方的绝缘材料进行固化处理形成的，因此，绝缘薄膜的形成不会增加掩模次数，还可以省去剥离处理；并且，连接部（4）通过位于漏极上方且贯穿绝缘薄膜的第一过孔（A）将漏极（2）与像素电极（3）电性连接，可以保证显示面板的正常显示功能。

Description

阵列基板、 其制作方法及显示装置 技术领域
本发明的实施例涉及显示技术领域， 尤其涉及一种阵列基板、 其制作方法 及显示装置。 背景技术
液晶显示屏主要由对向基板， 阵列基板， 以及位于该两基板之间的液晶层 组成。 一般地， 在阵列基板一侧设置有栅线、 数据线、 薄膜晶体管（Thin Film Transistor, TFT ) 以及像素电极等图形； TFT具体包括： 相互绝缘的栅极和有 源层，以及与有源层分别电性连接的源极和漏极，其中，栅极与栅线电性连接， 源极与数据线电性连接， 漏极与像素电极电性连接。 在彩膜基板一侧设置有黑 矩阵和彩膜层等图形。
目前， 在现有的阵列基板的制作过程中， 一般先釆用一次构图工艺在衬底 基板 101上形成栅极 102和栅线 103的图形， 如图 la所示； 然后在衬底基板 101上形成一栅绝缘层； 在栅绝缘层上与栅极 102的图形对应的区域形成有源 层 104的图形，如图 lb所示；接着形成刻蚀阻挡层 105的图形，如图 lc所示； 釆用一次构图工艺形成源极 106、漏极 107和数据线 108的图形，如图 Id所示； 最后形成与漏极 107电性连接的像素电极 109的图形， 如图 le所示。 在形成 像素电极 109的图形后， 一般还会形成绝缘层和公共电极 110的图形， 如图 If 所示。
其中， 在形成源极、 漏极和数据线的图形后， 一般釆用光刻胶构图工艺形 成像素电极的图形， 即先在源极、 漏极和数据线的图形上依次层叠形成氧化铟 锡（ Indium Tin Oxides, ITO )薄膜和光刻胶薄膜；然后对光刻胶薄膜进行曝光、 显影处理； 接着， 利用刻蚀剂对未覆盖光刻胶的 ΙΤΟ薄膜进行刻蚀处理， 其中 进行刻蚀处理的区域包括覆盖在源极和数据线的图形上方的 ΙΤΟ薄膜； 最后， 剥离剩余的光刻胶得到像素电极的图形。
在具体实施时， 一般釆用诸如铜的金属制作源极、 漏极和数据线的图形， 这样， 在对覆盖在源极和数据线的图形上方的 ITO薄膜进行刻蚀处理时， 刻蚀 剂会直接接触到源极和数据线， 对源极和数据线造成腐蚀； 并且， 在后续形成 绝缘层时的高温环境还会加速该腐蚀过程， 从而影响液晶显示屏的显示品质。
因此， 如何避免源极和数据线被刻蚀剂腐蚀， 是本领域技术人员亟需解决 的技术问题。 发明内容
有鉴于此， 本发明实施例提供了一种阵列基板、 其制作方法及显示装置， 用以解决现有技术中存在的源极和数据线被刻蚀剂腐蚀的问题。
根据本发明实施例的一个方面， 提供了一种阵列基板， 包括： 衬底基板， 位于所述衬底基板上的源极、 漏极和数据线； 像素电极； 连接部； 以及包覆于 所述源极、 漏极和数据线的表面的绝缘薄膜， 其中， 所述绝缘薄膜包覆源极、 漏极和数据线， 且所述绝缘薄膜上设置有在漏极上方且贯穿绝缘薄膜的第一过 孔， 所述连接部通过第一过孔将漏极与像素电极电性连接。
可选地， 在本发明实施例提供的上述阵列基板应用于高级超维场开关型液 晶显示屏时， 所述阵列基板还包括： 在所述像素电极上方依次层叠设置的钝化 层和公共电极， 其中：
所述连接部与所述公共电极同层设置且相互绝缘，且所述第一过孔还贯穿 所述钝化层； 所述像素电极与所述源极、 漏极和数据线的图形互不重叠， 所述 连接部通过位于所述像素电极上方且贯穿所述钝化层的第二过孔与所述像素 电极电性连接。
或者，在本发明实施例提供的上述阵列基板应用于高级超维场开关型液晶 显示屏时， 所述阵列基板还包括： 位于所述像素电极与所述源极、 漏极和数据 线所在膜层之间的公共电极， 以及位于所述像素电极与所述公共电极之间的钝 化层， 其中： 所述公共电极和所述漏极的图形互不重叠； 且所述连接部与所述 像素电极同层设置， 所述第一过孔还贯穿所述钝化层。
在一个可选的实施例中， 为了减小源极、 漏极和数据线的电阻， 在本发明 实施例提供的上述阵列基板中， 所述源极、 漏极和数据线的材料为铜。
在一个可选的实施例中， 在本发明实施例提供的上述阵列基板中， 所述绝 缘薄膜的材料为树脂材料。
在一个可选的实施例中， 在本发明实施例提供的上述阵列基板还包括： 位 于所述源极和漏极下方且与所述源极和漏极电性连接的有源层； 与所述有源层 相互绝缘且相对设置的栅极。
根据本发明实施例的另一个方面， 还提供了一种阵列基板的制作方法， 包 括：
在衬底基板上利用绝缘材料代替光刻胶釆用一次构图工艺形成源极、 漏极 和数据线的图形， 其中， 在形成所述源极、 漏极和数据线的图形之后， 对保留 在所述源极、 漏极和数据线的图形上方的绝缘材料进行固化处理， 形成包覆于 所述源极、 漏极和数据线表面的绝缘薄膜； 以及
在形成有所述绝缘薄膜的衬底基板上形成像素电极和连接部的图形， 其中, 所述连接部通过位于所述漏极上方且贯穿所述绝缘薄膜的第一过孔将所述漏 极与所述像素电极电性连接。
在一个可选的实施例中， 在本发明实施例提供的上述制作方法中， 所述在 衬底基板上形成像素电极的图形的步骤包括在所述衬底基板上形成与所述源 极、 漏极和数据线的图形互不重叠的像素电极的图形， 且在本发明实施例提供 的上述制作方法制得的阵列基板应用于高级超维场开关型液晶显示屏时， 所述 方法还包括： 在形成有所述像素电极的图形的衬底基板上形成钝化层薄膜， 通 过刻蚀工艺在位于所述漏极上方的所述绝缘薄膜和所述钝化层薄膜中形成第 一过孔， 以及在位于所述像素电极上方的所述钝化层薄膜中形成第二过孔； 和 在所述钝化层薄膜的图形上形成相互绝缘的公共电极和连接部的图形， 所述连 接部通过所述第一过孔与所述漏极电性连接，且通过所述第二过孔与所述像素 电极电性连接。 于高级超维场开关型液晶显示屏时， 在衬底基板上形成像素电极和连接部的图 形之前， 所述方法还包括： 在所述衬底基板上形成与所述漏极的图形互不重叠 的公共电极的图形； 以及在形成有所述公共电极的图形的衬底基板上形成钝化 层薄膜， 通过刻蚀工艺在位于所述漏极上方的所述绝缘薄膜和所述钝化层薄膜 中形成第一过孔。且所述在衬底基板上形成像素电极和连接部的图形的步骤包 括： 在所述钝化层的图形上形成电性连接的像素电极和连接部的图形； 所述连 接部通过所述第一过孔与所述漏极电性连接。
在一个可选的实施例中， 为了保证形成的绝缘薄膜的厚度适中， 在本发明 实施例提供的上述制作方法中， 对保留在所述源极、 漏极和数据线的图形上方 的绝缘材料进行固化处理的步骤包括： 对保留在所述源极、 漏极和数据线的图 形上方的绝缘材料进行加热处理， 加热温度为 150 °C至 220 °C , 加热时长为 lOmin至 2h。
在一个可选的实施例中， 在本发明实施例提供的上述制作方法中， 在衬底 基板上形成源极、 漏极和数据线的图形之前， 所述方法还包括： 在衬底基板上 釆用一次构图工艺形成栅极和栅线的图形； 在形成有所述栅极和栅线的图形的 衬底基板上形成一栅绝缘层； 在所述栅绝缘层上与所述栅极对应的区域形成有 源层的图形； 在形成有所述有源层的图形的衬底基板上形成刻蚀阻挡层的图形。
本发明实施例的再一方面还提供了一种显示装置， 包括本发明实施例提供 的上述阵列基板。 附图说明
图 la-图 If分别为现有技术中阵列基板的制作方法中各步骤的结构示意图; 图 2为本发明示例性实施例提供的阵列基板应用于 TN型液晶显示屏时的 结构示意图；
图 3a和图 3b分别为本发明示例性实施例提供的阵列基板的结构示意图； 图 4为本发明示例性实施例提供的阵列基板的制作方法的流程图； 图 5a-图 5g分别为本发明示例性实例一中阵列基板的制作方法中各步骤的 侧视图；
图 6a、 图 6b和图 6c分别为图 5f、 图 5g和图 3a对应的俯视图； 图 7a-图 7c分别为本发明示例性实例二中阵列基板的制作方法中各步骤的 俯视图；
图 8a和图 8b分别为图 7a和图 7b对应的侧视图。 具体实施方式
下面结合附图， 对本发明实施例提供的阵列基板、 其制作方法及显示装置 的具体实施方式进行详细地说明。 显然， 所描述的实施例仅仅是本发明一部分 实施例， 而不是全部的实施例。 基于本发明中的实施例， 本领域普通技术人员 在没有做出创造性劳动前提下所获得的所有其他实施例， 都属于本发明保护的 范围。
附图中各膜层的形状和厚度不反映阵列基板的真实比例， 目的只是示意说 明本发明内容。
本发明实施例提供的一种阵列基板， 如图 2所示， 包括： 衬底基板 1 , 位 于衬底基板 1上的源极、 漏极 2和数据线， 以及在源极、 漏极 2和数据线所在 膜层上设置的像素电极 3; 连接部 4; 以及包覆于源极、 漏极 2和数据线的表 面的绝缘薄膜 5 , 其中： 所述绝缘薄膜 5包覆源极、 漏极和数据线， 且所述绝 缘薄膜上设置有在漏极上方且贯穿绝缘薄膜的第一过孔 A, 所述连接部通过第 一过孔 A将漏极 2与像素电极 3电性连接。
绝缘薄膜 5是利用绝缘材料代替光刻胶形成源极、 漏极 2和数据线的图形 时， 对保留在源极、 漏极 2和数据线的图形上方的绝缘材料进行固化处理形成 的。
在附图 2以及后面提及的附图 3a、 3b、 5e、 5f、 5g、 8a、 8b中， 仅仅示出 了源极、 漏极 2和数据线中的漏极 2 , 而没有示出源极和数据线， 但是， 如本 领域技术人员所理解的， 数据线和源极上也同时包覆绝缘薄膜。
在这里，包覆表示绝缘薄膜 5将漏极、源极和数据线的露出部分完全覆盖。 本发明实施例提供的上述阵列基板， 由于在源极、 漏极 2和数据线的表面 包覆有绝缘薄膜 5 , 这样在绝缘薄膜 5上方釆用构图工艺形成像素电极 3的图 形的过程中， 绝缘薄膜 5可以保护下方的源极和数据线在刻蚀形成像素电极 3 的图形时不被刻蚀剂所腐蚀， 可以避免影响显示面板的显示品质， 同时， 绝缘 膜层 5还能有效防止源极和数据线与像素电极 3之间发生短路的问题。 由于绝 缘薄膜 5是利用绝缘材料代替光刻胶釆用一次构图工艺形成源极、 漏极 2和数 据线的图形时， 对保留在源极、 漏极 2和数据线的图形上方的绝缘材料进行固 化处理形成的，因此，相对于现有技术，绝缘薄膜 5的形成不会增加掩模次数， 而且， 并且， 在进行构图工艺中的刻蚀处理形成源极、 漏极 2和数据线的图形 之后， 还能省去对绝缘材料的剥离处理。 并且， 连接部 4通过位于漏极 2上方 且贯穿绝缘薄膜 5的第一过孔 A将漏极 2与像素电极 3电性连接，可以保证显 示面板的正常显示功能。
在具体实施时， 对保留在源极、 漏极 2和数据线的图形上方的绝缘材料进 行固化处理， 可以通过对保留在源极、 漏极 2和数据线的图形上方的绝缘材料 进行加热处理来实现的， 将加热温度控制在 150°C至 220°C范围内， 将加热时 长控制在 lOmin至 2h范围内。
对于不同的绝缘材料， 其固化方式可能不同。
在具体实施时， 绝缘薄膜 5的材料具体可以为树脂材料， 利用树脂材料代 替光刻胶采用构图工艺形成源极、 漏极 2和数据线的图形时， 对保留在源极、 漏极 2和数据线的图形上方的树脂材料进行固化处理， 可以使树脂材料向下流 动并完全包覆于源极、 漏极 2和数据线的表面， 形成绝缘薄膜 5。 由于对光刻 胶进行固化处理并不能使光刻胶向下流动并完全包覆于源极、 漏极 2和数据线 的表面， 因此， 釆用树脂材料代替光刻胶形成源极、 漏极 2和数据线的图形。
绝缘薄膜 5的材料不限于树脂材料， 只要是在固化时可以包覆源极、 漏极 2和数据线的绝缘材料即可。
在具体实施时， 本发明实施例提供的上述阵列基板可以应用于扭转向列 ( Twisted Nematic, TN )型液晶显示屏， 如图 2所示； 或者， 也可以应用于高 级超维场开关 （ Adwanced Dimension Switch, ADS )型液晶显示屏。
在本发明实施例提供的上述阵列基板应用于 ADS型液晶显示屏时， 如图 3a所示， 阵列基板还可以包括： 在像素电极 3 上方依次层叠设置的钝化层 6 和公共电极 7； 连接部 4与公共电极 7同层设置且相互绝缘， 即利用相同的材 料（例如氧化铟锡（ ITO, Indium Tin Oxides )或氧化铟锌（ IZO, Idium Zinc Oxides ) 等）釆用一次构图工艺形成连接部 4与公共电极 7的图形，且第一过孔 A还贯 穿钝化层 6, 即第一过孔 A贯穿绝缘薄膜 5和钝化层 6; 像素电极 3与源极、 漏极 2和数据线的图形互不重叠， 连接部 4通过位于像素电极 3上方且贯穿钝 化层 6的第二过孔 B与像素电极 3电性连接。 并且， 连接部 4通过位于漏极 2 上方且贯穿绝缘薄膜 5和钝化层 6的第一过孔 A与漏极 2电性连接，这样， 漏 极 2通过连接部 4与像素电极 3实现电性连接。
或者，在本发明实施例提供的上述阵列基板应用于 ADS型液晶显示屏时， 如图 3b所示， 阵列基板还可以包括： 位于像素电极 3与源极、 漏极 2和数据 线所在膜层之间的公共电极 7 , 以及位于像素电极 3与公共电极 7之间的钝化 层 6;公共电极 7和漏极 2的图形互不重叠；连接部 4与像素电极 3同层设置， 即利用相同的材料（例如氧化铟锡 ( ITO, Indium Tin Oxides )或氧化铟辞 ( IZO, Idium Zinc Oxides )等）釆用一次构图工艺形成连接部 4与像素电极 3的图形， 第一过孔 A还贯穿钝化层 6 , 即第一过孔 A贯穿绝缘薄膜 5和钝化层 6。 连接 部 4通过位于漏极 2上方且贯穿绝缘薄膜 5和钝化层 6的第一过孔 A与漏极 2 电性连接， 这样， 漏极 2通过连接部 4与像素电极 3实现电性连接。 在一个可选的实施例中， 为了减小源极、 漏极 2和数据线的电阻， 一般釆 用金属铜形成源极、 漏极 2和数据线的图形， 当然， 也可以釆用其他金属形成 源极、 漏极 2和数据线的图形， 在此不做限定。
由于金属铜与衬底基板 1或其他膜层之间的粘附性较差， 可以在金属铜下 方设置诸如 MoNb、 MoTi或 MoW的緩冲层， 以防止铜离子向有源层的扩散， 还可以提高金属铜与衬底基板 1或其他膜层之间的粘附性。
本发明实施例提供的上述阵列基板在具体实施时， 阵列基板中的薄膜晶体 管可以为底栅型结构， 如图 2、 图 3a和图 3b所示， 阵列基板还可以包括： 位 于源极和漏极 2下方且与源极和漏极 2电性连接的有源层 8, 以及与有源层 8 相互绝缘且相对设置的栅极 9。 具体地， 可以在栅极 9与有源层 8之间设置栅 绝缘层 10实现栅极 9与有源层 8相互绝缘。
当然， 阵列基板中的薄膜晶体管还可以为顶栅型结构， 即在源极和漏极 2 的上方设置与源极和漏极 2电性连接的有源层 8以及与有源层 8相互绝缘且相 对设置的栅极 9, 在此不做限定。
基于同一发明构思， 本发明实施例还提供了一种阵列基板的制作方法， 如 图 4所示， 具体步骤包括：
S401、在衬底基板上利用绝缘材料代替光刻胶釆用一次构图工艺形成源极、 漏极和数据线的图形， 其中， 在进行构图工艺中的刻蚀处理形成源极、 漏极和 数据线的图形之后， 对保留在源极、 漏极和数据线的图形上方的绝缘材料进行 固化处理， 形成包覆于源极、 漏极和数据线表面的绝缘薄膜。
具体地， 为了减小源极、 漏极和数据线的电阻， 一般釆用诸如铜的金属釆 用一次构图工艺在衬底基板上形成源极、 漏极和数据线的图形， 当然， 也可以 釆用其他金属形成源极、 漏极和数据线的图形， 在此不做限定。
另外， 为了防止铜离子向有源层的扩散， 可以在采用金属铜形成源极、 漏 极和数据线的图形之前， 形成一层诸如 MoNb、 MoTi或 MoW的緩沖层， 同时 还可以提高金属铜与衬底基板或其他膜层之间的粘附性。 S402、 在形成有绝缘薄膜的衬底基板上形成像素电极和连接部的图形， 其 中， 连接部通过位于漏极上方且贯穿绝缘薄膜的第一过孔将漏极与像素电极电 性连接。
本发明实施例提供的上述阵列基板的制作方法， 也具有根据本发明的实施 例的阵列基板所具有的优点。
在具体实施时， 本发明实施例提供的上述制作方法中的步骤 S402在衬底 基板上形成像素电极的图形， 具体可以包括： 在衬底基板上形成与源极、 漏极 和数据线的图形互不重叠的像素电极的图形。 并且， 在本发明实施例提供的上 述制作方法制得的阵列基板应用于 ADS型液晶显示屏时， 本发明实施例提供 的上述制作方法还可以包括：
首先， 在形成有像素电极的图形的衬底基板上形成钝化层薄膜， 通过刻蚀 工艺在位于漏极上方的绝缘薄膜和钝化层薄膜中形成第一过孔； 在形成第一过 孔的同时， 在位于像素电极上方的钝化层薄膜中形成第二过孔；
然后， 在钝化层的图形上形成相互绝缘的公共电极和连接部的图形； 连接 部通过第一过孔与漏极电性连接， 通过第二过孔与像素电极电性连接。 型液晶显示屏时， 本发明实施例提供的上述制作方法中的步骤 S402在衬底基 板上形成像素电极和连接部的图形之前， 还可以包括：
首先， 在衬底基板上形成与漏极的图形互不重叠的公共电极的图形； 然后， 在形成有公共电极的图形的衬底基板上形成钝化层薄膜， 通过刻蚀 工艺在位于漏极上方的绝缘薄膜和钝化层薄膜中形成第一过孔；
具体地， 本发明实施例提供的上述制作方法中的步骤 S402在衬底基板上 形成像素电极和连接部的图形， 具体可以包括： 在钝化层的图形上形成电性连 接的像素电极和连接部的图形； 连接部通过第一过孔与漏极电性连接。
在可选的实施例中， 为了保证形成的绝缘薄膜的厚度适中， 本发明实施例 提供的上述制作方法中的步骤 S401 中对保留在源极、 漏极和数据线的图形上 方的绝缘材料进行固化处理， 具体可以包括： 对保留在源极、 漏极和数据线的 图形上方的绝缘材料进行加热处理，将加热温度控制在 150°C至 220 °C范围内， 将加热时长控制在 lOmin至 2h范围内。
在具体实施时， 以制作具有底栅型结构的薄膜晶体管的阵列基板为例进行 说明， 本发明实施例提供的上述制作方法中的步骤 S401在衬底基板上形成源 极、 漏极和数据线的图形之前， 还可以包括：
首先， 在衬底基板上釆用一次构图工艺形成栅极和栅线的图形； 然后， 在形成有栅极和栅线的图形的衬底基板上形成一栅绝缘层； 接着， 在栅绝缘层上与栅极对应的区域形成有源层的图形；
最后， 在形成有有源层的图形的衬底基板上形成刻蚀阻挡层的图形。 下面以两个具体的实例对上述两种结构（连接部与公共电极或像素电极同 层设置） 的阵列基板在应用于 ADS型液晶显示屏时的制作方法的具体实现方 式进行详细说明。
对于连接部与公共电极同层设置的情况， 阵列基板的制作方法可以包括如 下步骤：
1、 在衬底基板上釆用一次构图工艺形成栅极和栅线的图形；
2、 在形成有栅极和栅线的图形的衬底基板上形成一栅绝缘层；
3、 在栅绝缘层上与栅极对应的区域形成有源层的图形；
4、 在形成有有源层的图形的衬底基板上形成刻蚀阻挡层的图形；
5、在形成有刻蚀阻挡层 11的图形的衬底基板 1上形成金属薄膜 12,如图 5a所示；
6、 在形成有金属薄膜 12的衬底基板 1上涂覆一层树脂材料， 如图 5b所 示；
7、 对树脂材料进行曝光、 显影处理， 如图 5c所示；
8、 对未覆盖树脂材料的金属薄膜 12进行刻蚀处理， 得到源极、 漏极 2和 数据线的图形， 如图 5d所示； 本发明实施例提供的阵列基板的制作方法并没有对上述步骤 1-8进行改进, 上述步骤的具体实施与现有技术相同， 在此不做赘述；
9、对保留在源极、漏极 2和数据线的图形上方的树脂材料进行固化处理， 得到绝缘薄膜 5的图形， 如图 5e所示；
在具体实施时， 对保留在源极、 漏极 2和数据线的图形上方的树脂材料进 行固化处理， 可以使树脂材料向下流动并完全包覆于源极、 漏极 2和数据线的 表面， 形成绝缘薄膜 5的图形；
10、 在形成有绝缘薄膜 5 (图 6a中未示出） 的衬底基板 1上形成与源极 13 (图 5f中未示出）、 漏极 2和数据线 14 (图 5f 中未示出） 的图形互不重叠 的像素电极 3的图形， 如图 5f和图 6a所示；
11、在形成有像素电极 3的图形的衬底基板 1上形成钝化层 6 (图 6b中未 示出 )薄膜， 通过刻蚀工艺在位于漏极 2上方的绝缘薄膜 5 (图 6b中未示出） 和钝化层 6薄膜中形成第一过孔 A; 在形成第一过孔 A的同时， 在位于像素电 极 3上方的钝化层 6薄膜中形成第二过孔 B, 如图 5g和图 6b所示；
12、 采用一次构图工艺在钝化层 6 (图 6c中未示出）的图形上形成相互绝 缘的公共电极 7和连接部 4的图形；连接部 4通过第一过孔 A与漏极 2电性连 接， 通过第二过孔 B与像素电极 3电性连接， 如图 6c和图 3a所示。
对于连接部与像素电极同层设置的情况， 阵列基板的制作方法可以包括如 下步骤：
1、 在衬底基板上釆用一次构图工艺形成栅极和栅线的图形；
2、 在形成有栅极和栅线的图形的衬底基板上形成一栅绝缘层；
3、 在栅绝缘层上与栅极对应的区域形成有源层的图形；
4、 在形成有有源层的图形的衬底基板上形成刻蚀阻挡层的图形；
5、在形成有刻蚀阻挡层 11的图形的衬底基板 1上形成金属薄膜 12 ,如图 5a所示；
6、 在形成有金属薄膜 12的衬底基板 1上涂覆一层树脂材料， 如图 5b所 7、 对树脂材料进行曝光、 显影处理， 如图 5c所示；
8、 对未覆盖树脂材料的金属薄膜 12进行刻蚀处理， 得到源极、 漏极 2和 数据线的图形， 如图 5d所示；
本发明实施例提供的阵列基板的制作方法并没有对上述步骤 1-8进行改进, 上述步骤的具体实施与现有技术相同， 在此不做赘述；
9、对保留在源极、漏极 2和数据线的图形上方的树脂材料进行固化处理， 得到绝缘薄膜 5的图形， 如图 5e所示；
在具体实施时， 对保留在源极、 漏极 2和数据线的图形上方的树脂材料进 行固化处理， 可以使树脂材料向下流动并完全包覆于源极、 漏极 2和数据线的 表面， 形成绝缘薄膜 5的图形；
10、 在形成有绝缘薄膜 5 (图 7a中未示出） 的衬底基板 1上形成与源极 13 (图 8a中未示出）、 漏极 2和数据线 14 (图 8a中未示出） 的图形互不重叠 的公共电极 7的图形， 参见图 7a和图 8a所示；
11、在形成有公共电极 7的图形的衬底基板 1上形成钝化层 6 (图 7b中未 示出 )薄膜， 通过刻蚀工艺在位于漏极 2上方的绝缘薄膜 5 (图 7b中未示出） 和钝化层 6薄膜中形成第一过孔 A; 如图 7b和图 8b所示；
12、 采用一次构图工艺在钝化层 6 (图 7c中未示出）的图形上形成电性连 接的像素电极 3和连接部 4的图形；连接部 4通过第一过孔 A与漏极 2电性连 接， 如图 7c和图 3b所示。
基于同一发明构思， 本发明实施例还提供了一种显示装置， 包括本发明实 施例提供的上述阵列基板。 该显示装置可以为： 手机、 平板电脑、 电视机、 显 示器、 笔记本电脑、 数码相框、 导航仪等任何具有显示功能的产品或部件。 该 显示装置的实施可以参见上述阵列基板的实施例， 重复之处不再赘述。 明的精神和范围。 这样， 倘若本发明的这些修改和变型属于本发明权利要求及 其等同技术的范围之内， 则本发明也意图包含这些改动和变型在内。

Claims

权 利 要 求 书
1、 一种阵列基板， 包括：
衬底基板；
位于所述衬底基板上的源极、 漏极和数据线；
像素电极；
连接部； 以及
绝缘薄膜， 所述绝缘薄膜包覆源极、 漏极和数据线， 且所述绝缘薄膜上设 置有在漏极上方且贯穿绝缘薄膜的第一过孔， 所述连接部通过第一过孔将漏极 与像素电极电性连接。
2、 如权利要求 1所述的阵列基板， 还包括：
在所述像素电极上方依次层叠设置的钝化层和公共电极，
其中：
所述连接部与所述公共电极同层设置且相互绝缘，且所述第一过孔还贯穿 所述钝化层；
所述像素电极与所述源极、 漏极和数据线的图形互不重叠， 所述连接部通 过位于所述像素电极上方且贯穿所述钝化层的第二过孔与所述像素电极电性 连接。
3、 如权利要求 1所述的阵列基板， 还包括：
位于所述像素电极与所述源极、 漏极和数据线所在膜层之间的公共电极； 以及
位于所述像素电极与所述公共电极之间的钝化层，
其中：
所述公共电极和所述漏极的图形互不重叠； 且
所述连接部与所述像素电极同层设置， 所述第一过孔还贯穿所述钝化层。
4、 如权利要求 1-3中任一项所述的阵列基板， 其中： 所述绝缘薄膜的材料为树脂材料。
5、 如权利要求 1-4中任一项所述的阵列基板， 其中：
所述源极、 漏极和数据线的材料为铜。
6、 如权利要求 1-5中任一项所述的阵列基板， 还包括：
位于所述源极和漏极下方且与所述源极和漏极电性连接的有源层； 以及 与所述有源层相互绝缘且相对设置的栅极。
7、 一种阵列基板的制作方法， 包括步骤：
在衬底基板上利用绝缘材料代替光刻胶釆用一次构图工艺形成源极、 漏极 和数据线的图形， 其中， 在形成所述源极、 漏极和数据线的图形之后， 对保留 在所述源极、 漏极和数据线的图形上方的绝缘材料进行固化处理， 形成包覆于 所述源极、 漏极和数据线表面的绝缘薄膜； 以及
在形成有所述绝缘薄膜的衬底基板上形成像素电极和连接部的图形， 其中, 所述连接部通过位于所述漏极上方且贯穿所述绝缘薄膜的第一过孔将所述漏 极与所述像素电极电性连接。
8、 如权利要求 7所述的方法， 其中：
在衬底基板上形成像素电极的图形的步骤包括： 在所述衬底基板上形成与 所述源极、 漏极和数据线的图形互不重叠的像素电极的图形， 且
所述方法还包括：
在形成有所述像素电极的图形的衬底基板上形成钝化层薄膜， 通过刻蚀工 艺在位于所述漏极上方的所述绝缘薄膜和所述钝化层薄膜中形成第一过孔， 以 及在位于所述像素电极上方的所述钝化层薄膜中形成第二过孔； 以及
在所述钝化层薄膜的图形上形成相互绝缘的公共电极和连接部的图形， 所 述连接部通过所述第一过孔与所述漏极电性连接，且通过所述第二过孔与所述 像素电极电性连接。
9、 如权利要求 7所述的方法， 其中：
在衬底基板上形成像素电极和连接部的图形之前， 所述方法还包括： 在所 述衬底基板上形成与所述漏极的图形互不重叠的公共电极的图形； 以及在形成 有所述公共电极的图形的衬底基板上形成钝化层薄膜， 通过刻蚀工艺在位于所 述漏极上方的所述绝缘薄膜和所述钝化层薄膜中形成第一过孔； 且
所述在衬底基板上形成像素电极和连接部的图形的步骤包括： 在所述钝化 层的图形上形成电性连接的像素电极和连接部的图形； 所述连接部通过所述第 一过孔与所述漏极电性连接。
10、 如权利要求 7-9任一项所述的方法， 其中：
对保留在所述源极、 漏极和数据线的图形上方的绝缘材料进行固化处理的 步骤包括： 对保留在所述源极、 漏极和数据线的图形上方的绝缘材料进行加热 处理， 加热温度为 150°C至 220°C , 加热时长为 lOmin至 2h。
11、 如权利要求 7-9中任一项所述的方法， 其中：
在衬底基板上形成源极、 漏极和数据线的图形之前， 所述方法还包括： 在衬底基板上釆用一次构图工艺形成栅极和栅线的图形；
在形成有所述栅极和栅线的图形的衬底基板上形成一栅绝缘层； 在所述栅绝缘层上与所述栅极对应的区域形成有源层的图形； 以及 在形成有所述有源层的图形的衬底基板上形成刻蚀阻挡层的图形。
12、 一种显示装置， 包括： 如权利要求 1-6中任一项所述的阵列基板。
PCT/CN2014/085492 2014-04-10 2014-08-29 阵列基板、其制作方法及显示装置 WO2015154367A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/436,930 US9553108B2 (en) 2014-04-10 2014-08-29 Array substrate, method of manufacturing the same and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410143525.0A CN103943637B (zh) 2014-04-10 2014-04-10 一种阵列基板、其制作方法及显示装置
CN201410143525.0 2014-04-10

Publications (1)

Publication Number Publication Date
WO2015154367A1 true WO2015154367A1 (zh) 2015-10-15

Family

ID=51191230

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/085492 WO2015154367A1 (zh) 2014-04-10 2014-08-29 阵列基板、其制作方法及显示装置

Country Status (3)

Country Link
US (1) US9553108B2 (zh)
CN (1) CN103943637B (zh)
WO (1) WO2015154367A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943637B (zh) * 2014-04-10 2016-08-31 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN110989259B (zh) * 2019-12-12 2023-01-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122980A1 (en) * 2001-12-28 2003-07-03 Hyun-Suk Jin Liquid crystal display device with scattering layer and fabricating method thereof
CN103116232A (zh) * 2011-11-16 2013-05-22 Jsr株式会社 阵列基板、液晶显示元件及阵列基板的制造方法
CN103915452A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN103943637A (zh) * 2014-04-10 2014-07-23 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN203760478U (zh) * 2014-03-28 2014-08-06 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN203883007U (zh) * 2014-04-10 2014-10-15 京东方科技集团股份有限公司 一种阵列基板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
KR100978265B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101386577B1 (ko) * 2008-06-25 2014-04-18 엘지디스플레이 주식회사 면적이 최소화된 액정표시소자
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN102156368A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
CN102645808A (zh) * 2012-04-20 2012-08-22 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102248645B1 (ko) * 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122980A1 (en) * 2001-12-28 2003-07-03 Hyun-Suk Jin Liquid crystal display device with scattering layer and fabricating method thereof
CN103116232A (zh) * 2011-11-16 2013-05-22 Jsr株式会社 阵列基板、液晶显示元件及阵列基板的制造方法
CN103915452A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN203760478U (zh) * 2014-03-28 2014-08-06 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN103943637A (zh) * 2014-04-10 2014-07-23 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN203883007U (zh) * 2014-04-10 2014-10-15 京东方科技集团股份有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
US20160064419A1 (en) 2016-03-03
CN103943637A (zh) 2014-07-23
US9553108B2 (en) 2017-01-24
CN103943637B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US11049889B2 (en) Method for preparing array substrate by stripping first photo-resist layer through wet etching before forming ohm contact layer and active layer
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
WO2014121562A1 (zh) Tn型阵列基板及其制作方法、显示装置
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
EP3128553B1 (en) Method for fabrication of an array substrate
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2015055030A1 (zh) 阵列基板及其制作方法、显示装置
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
WO2017156877A1 (zh) 阵列基板及其制作方法、显示装置
WO2014146358A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
WO2016023243A1 (zh) 阵列基板及其制造方法、显示装置
CN105529274B (zh) 薄膜晶体管的制作方法、阵列基板和显示装置
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
US20140014979A1 (en) Liquid crystal display device and manufacturing method therefor
WO2015010404A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
WO2017118004A1 (zh) 阵列基板及其制作方法以及显示装置
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
CN109390413A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
WO2015154367A1 (zh) 阵列基板、其制作方法及显示装置
CN203760478U (zh) 一种阵列基板及显示装置
WO2014146362A1 (zh) 阵列基板及其制备方法和显示面板
WO2017049885A1 (zh) 阵列基板的制备方法、阵列基板和显示装置
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14436930

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14888880

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205 DATED 16.12.2016)

122 Ep: pct application non-entry in european phase

Ref document number: 14888880

Country of ref document: EP

Kind code of ref document: A1