CN110989259B - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN110989259B
CN110989259B CN201911275342.3A CN201911275342A CN110989259B CN 110989259 B CN110989259 B CN 110989259B CN 201911275342 A CN201911275342 A CN 201911275342A CN 110989259 B CN110989259 B CN 110989259B
Authority
CN
China
Prior art keywords
electrode
connecting electrode
layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911275342.3A
Other languages
English (en)
Other versions
CN110989259A (zh
Inventor
韦东梅
罗皓
吴博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911275342.3A priority Critical patent/CN110989259B/zh
Publication of CN110989259A publication Critical patent/CN110989259A/zh
Priority to US17/007,780 priority patent/US11532645B2/en
Application granted granted Critical
Publication of CN110989259B publication Critical patent/CN110989259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供了一种阵列基板及其制备方法、显示装置。阵列基板包括设置在基底上的薄膜晶体管，覆盖所述薄膜晶体管的钝化层，设置在所述钝化层上的反射层，以及设置在所述反射层上的第一连接电极，所述第一连接电极通过所述钝化层上设置的第一过孔与所述薄膜晶体管的第一极连接。本发明采用第一连接电极设置在反射层上、反射层通过第一连接电极与薄膜晶体管的第一极连接的结构，通过先制备反射层后制备第一连接电极的工艺，避免了在刻蚀反射层时腐蚀外围区域的周边电路，克服了周边电路出现信赖性问题，提高了周边电路的工作可靠性，有效解决了现有反射型显示装置存在周边电路工作可靠性低等问题。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有体积小、功耗低、无辐射等特点，已得到迅速发展。LCD的主体结构包括对盒(CELL)的薄膜晶体管阵列(Thin FilmTransistor，TFT)基板和彩膜(Color Filter，CF)基板，液晶(Liquid Crystal，LC)分子填充在阵列基板和彩膜基板之间，通过控制公共电极和像素电极来形成驱动液晶偏转的电场，实现灰阶显示。
按照光源方式，LCD可以分为透射型、反射型和半透半反型。其中，反射型显示装置是在阵列基板一侧设置一层全反射层，利用该全反射层对外界入射的自然光线进行反射，从而实现显示。由于反射型显示装置采用自然光作为光源，不需要使用背光源，因而可以大大降低屏幕的功耗，有效增加显示装置的续航时间，特别适用于可穿戴电子设备，如智能手表、智能手环等。但实际应用表明，现有反射型显示装置存在周边电路工作可靠性低等问题。
发明内容
本发明实施例所要解决的技术问题是，提供一种阵列基板及其制备方法、显示装置，以解决现有反射型显示装置存在周边电路工作可靠性低等问题。
为了解决上述技术问题，本发明实施例提供了一种阵列基板，包括设置在基底上的薄膜晶体管，覆盖所述薄膜晶体管的钝化层，设置在所述钝化层上的反射层，以及设置在所述反射层上的第一连接电极，所述第一连接电极通过所述钝化层上设置的第一过孔与所述薄膜晶体管的第一极连接。
可选地，还包括位于外围区域的栅连接电极和源漏连接电极，所述栅连接电极与所述薄膜晶体管的栅电极同层设置，所述源漏连接电极与所述薄膜晶体管的第一极和第二极同层设置。
可选地，还包括位于外围区域的第二连接电极，所述第二连接电极与第一连接电极同层设置，所述钝化层上还设置有暴露出所述栅连接电极的第二过孔和暴露出所述源漏连接电极的第三过孔，所述第二连接电极通过所述第二过孔与栅连接电极连接，通过所述第三过孔与源漏连接电极连接。
可选地，所述第一连接电极和第二连接电极的材料包括非晶态氧化铟锡。
可选地，所述反射层的材料包括铝。
本发明实施例还提供了一种显示装置，包括上述阵列基板。
为了解决上述技术问题，本发明实施例还提供了一种阵列基板的制备方法，包括：
在基底上形成薄膜晶体管；
形成覆盖所述薄膜晶体管的钝化层以及设置在所述钝化层上的反射层；
在所述钝化层上形成暴露出所述薄膜晶体管的第一极的第一过孔；
在所述反射层上形成第一连接电极，所述第一连接电极通过所述第一过孔与所述第一极连接。
可选地，在基底上形成薄膜晶体管，包括：在基底的有效显示区域形成薄膜晶体管，在外围区域形成栅连接电极和源漏连接电极，所述栅连接电极与所述薄膜晶体管的栅电极同层设置，且通过同一次构图工艺形成，所述源漏连接电极与所述薄膜晶体管的第一极和第二极同层设置，且通过同一次构图工艺形成。
可选地，形成覆盖所述薄膜晶体管的钝化层以及设置在所述钝化层上的反射层，包括：
形成覆盖所述薄膜晶体管的钝化层；
在所述钝化层上沉积金属薄膜，通过构图工艺对金属薄膜进行构图，在所述钝化层上形成反射层。
可选地，在所述钝化层上形成暴露出所述薄膜晶体管的第一极的第一过孔，包括：
通过同一次构图工艺，在所述钝化层上形成暴露出所述薄膜晶体管的第一极的第一过孔、暴露出所述栅连接电极的第二过孔和暴露出所述源漏连接电极的第三过孔。
可选地，在所述反射层上形成第一连接电极，所述第一连接电极通过所述第一过孔与所述第一极连接，包括：
通过同一次构图工艺，形成第一连接电极和第二连接电极；所述第一连接电极设置在所述反射层上，通过所述第一过孔与所述第一极连接；所述第二连接电极设置在所述钝化层上，通过所述第二过孔与栅连接电极连接，通过所述第三过孔与源漏连接电极连接。
可选地，所述第一连接电极和第二连接电极的材料包括非晶态氧化铟锡。
可选地，所述反射层的材料包括铝。
本发明实施例提供了一种阵列基板及其制备方法、显示装置，采用第一连接电极设置在反射层上、反射层通过第一连接电极与薄膜晶体管的第一极连接的结构，通过先制备反射层后制备第一连接电极的工艺，避免了在刻蚀反射层时腐蚀外围区域的周边电路，克服了周边电路出现信赖性问题，提高了周边电路的工作可靠性，有效解决了现有反射型显示装置存在周边电路工作可靠性低等问题。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为本发明实施例阵列基板有效显示区域的结构示意图；
图2为本发明实施例阵列基板外围区域的结构示意图；
图3为本发明阵列基板形成栅金属层图案后的平面图；
图4为图3中A-A向的剖面图；
图5为相应外围区域的剖面图；
图6为本发明阵列基板形成有源层图案后的平面图；
图7为图6中A-A向的剖面图；
图8为相应外围区域的剖面图；
图9为本发明阵列基板形成源漏金属层图案后的平面图；
图10为图9中A-A向的剖面图；
图11为相应外围区域的剖面图；
图12为本发明阵列基板形成反射层图案后的平面图；
图13为图12中A-A向的剖面图；
图14为相应外围区域的剖面图；
图15为本发明阵列基板形成过孔图案后的平面图；
图16为图15中A-A向的剖面图；
图17为相应外围区域的剖面图；
图18为本发明阵列基板形成连接电极图案后的平面图。
附图标记说明:
10—基底； 20—栅线； 30—数据线；
40—电容电极； 11—栅电极； 12—第一绝缘层；
13—有源层； 14—源电极； 15—漏电极；
16—第二绝缘层； 17—反射层； 18—第一连接电极；
21—栅连接电极； 22—源漏连接电极； 23—第二连接电极。
具体实施方式
下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本发明的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本发明的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间件间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，可以是第一极为漏电极、第二极为源电极，也可以是第一极为源电极、第二极为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
经本申请发明人研究发现，现有反射型显示装置存在周边电路工作可靠性低等问题，是由于现有制备工艺中周边电路中电极被腐蚀导致的。具体地说，阵列基板包括有效显示区域和布设于有效显示区域外围的外围区域，外围区域设置有包括驱动电路、电极和引线的周边电路。对于扭曲向列(Twisted Nematic，TN)型显示装置，其阵列基板需要通过6次掩膜工艺(6mask)制备。6次掩膜工艺分别为：第一次构图工艺形成包括栅线、栅电极和栅连接电极的栅金属层，栅线和栅电极位于有效显示区域，栅连接电极位于外围区域；第二次构图工艺形成有源层，有源层位于有效显示区域；第三次构图工艺形成包括数据线、源电极、漏电极和源漏连接电极的源漏金属层，数据线、源电极和漏电极位于有效显示区域，源漏连接电极位于外围区域；第四次构图工艺形成开设有过孔的钝化层，过孔包括位于有效显示区域暴露出漏电极的电极过孔和位于外围区域暴露出栅连接电极和源漏连接电极的转接过孔；第五次构图工艺形成透明导电材料的连接层，连接层位于外围区域，通过转接过孔连接栅连接电极和源漏连接电极；第六次构图工艺形成金属材料的反射层，反射层位于有效显示区域，通过电极过孔与漏电极连接，反射层同时作为像素电极。经本申请发明人研究发现，对于先制备连接层、后制备反射层的这种制备流程，由于先制备的透明导电材料的连接层的致密性较差，因而在随后刻蚀金属材料的反射层时，刻蚀液会透过连接层并沿着转接过孔渗到栅金属层和源漏金属层，进而腐蚀栅金属层和源漏金属层。栅金属层和源漏金属层的腐蚀导致外围区域中周边电路出现信赖性问题，如接触不良甚至断路，降低了周边电路的工作可靠性。
为了解决现有反射型显示装置存在周边电路工作可靠性低等问题，本发明实施例提供了一种阵列基板。本发明实施例阵列基板包括设置在基底上的薄膜晶体管，覆盖所述薄膜晶体管的钝化层，设置在所述钝化层上的反射层，以及设置在所述反射层上且与所述反射层连接的第一连接电极，所述第一连接电极通过所述钝化层上设置的第一过孔与所述薄膜晶体管的漏电极连接。
其中，阵列基板还包括位于外围区域的栅连接电极和源漏连接电极，所述栅连接电极与所述薄膜晶体管的栅电极同层设置，且通过同一次构图工艺形成，所述源漏连接电极与所述薄膜晶体管的源电极和漏电极同层设置，且通过同一次构图工艺形成。
其中，还包括位于外围区域的第二连接电极，所述第二连接电极与第一连接电极同层设置，所述钝化层上还设置有暴露出所述栅连接电极的第二过孔和暴露出所述源漏连接电极的第三过孔，所述第二连接电极通过所述第二过孔与栅连接电极连接，通过所述第三过孔与源漏连接电极连接。
其中，所述反射层的材料包括铝Al，所述第一连接电极和第二连接电极的材料包括非晶态氧化铟锡α-ITO。
图1和图2为本发明实施例阵列基板的结构示意图。其中，图1为本发明实施例阵列基板有效显示区域的结构示意图，图2为本发明实施例阵列基板外围区域的结构示意图。如图1和图2所示，本发明实施例阵列基板的主体结构包括：
基底10；
设置在基底10上的栅线(未示出)、栅电极11和栅连接电极21，栅线和栅电极11位于有效显示区域，栅连接电极21位于外围区域；
覆盖栅线、栅电极11和栅连接电极21的第一绝缘层12；
设置在第一绝缘层12上的有源层13，有源层13位于有效显示区域，且位置与栅电极11相对应；
设置在第一绝缘层12上的数据线(未示出)、源电极14、漏电极15和源漏连接电极22，数据线、源电极14和漏电极15位于有效显示区域，源电极14邻近漏电极15的一端设置在有源层13上，漏电极15邻近源电极14的一端也设置在有源层13上，源电极14与漏电极15之间形成导电沟道，源漏连接电极22位于外围区域；
覆盖数据线、源电极14、漏电极15和源漏连接电极22的第二绝缘层16，第二绝缘层16上开设有暴露出漏电极15的第一过孔、暴露出栅连接电极21的第二过孔和暴露出源漏连接电极22的第三过孔，第一过孔位于有效显示区域，第二过孔和第三过孔位于外围区域；
设置在第二绝缘层16上的反射层17，反射层17位于有效显示区域；
设置在反射层17上的第一连接电极18、设置在第二绝缘层16上的第二连接电极23，第一连接电极18位于有效显示区域，与反射层17连接，并通过第一过孔与漏电极15连接，第二连接电极23位于外围区域，通过第二过孔与栅连接电极21连接，通过第三过孔与源漏连接电极22连接。
本发明实施例中，多条栅线和多条数据线垂直交叉限定出多个像素区域，栅电极11、有源层13、源电极14和漏电极15构成薄膜晶体管，设置在像素区域内，反射层17通过第一连接电极18与薄膜晶体管的漏电极15连接，同时作为像素电极。其中，漏电极作为第一极，源电极作为第二极。
其中，反射层的材料采用金属，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料。本发明实施例中，反射层的材料优选采用铝A1。第一连接电极和第二连接电极的材料采用透明导电材料，如氧化铟锡ITO、氧化铟锌IZO或非晶态氧化铟锡α-ITO等。本发明实施例中，第一连接电极和第二连接电极的材料优选采用非晶态氧化铟锡α-ITO。
本发明实施例提供了一种阵列基板，采用第一连接电极设置在反射层上、反射层通过第一连接电极与薄膜晶体管的漏电极连接的结构，由于该结构需先制备反射层后制备第一连接电极，避免了在刻蚀反射层时腐蚀外围区域的周边电路，克服了周边电路出现信赖性问题，提高了周边电路的工作可靠性，有效解决了现有反射型显示装置存在周边电路工作可靠性低等问题。
下面通过本实施例阵列基板的制备过程进一步说明本实施例的技术方案。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺或光刻工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺或光刻工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。
(1)形成栅金属层图案。形成栅金属层图案包括：在基底上沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，在基底10上形成栅线20、栅电极11、电容电极40和栅连接电极21图案，栅线20、栅电极11和电容电极40位于有效显示区域，栅连接电极21位于外围区域，栅线20和栅电极11为一体结构，如图3、图4和图5所示。其中，图3为阵列基板有效显示区域一个像素区域的平面图，图4为图3中A-A向的剖面图，图5为阵列基板外围区域的剖面图。
(2)形成有源层图案。形成有源层图案包括：在形成有前述图案的基底上依次沉积第一绝缘薄膜和有源层薄膜，通过构图工艺对有源层薄膜进行构图，形成覆盖栅金属层图案的第一绝缘层12，以及设置在第一绝缘层12上的有源层13图案，有源层13位于有效显示区域，且有源层13的位置与栅电极11的位置相对应，如图6、图7和图8所示。其中，图6为阵列基板有效显示区域一个像素区域的平面图，图7为图6中A-A向的剖面图，图8为阵列基板外围区域的剖面图。
(3)形成源漏金属层图案。形成源漏金属层图案包括：在形成有前述图案的基底上沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成设置在第一绝缘层12上的数据线30、源电极14、漏电极15和源漏连接电极22图案，数据线30、源电极14和漏电极15位于有效显示区域，源电极14与数据线30为相互连接的一体结构，源电极14邻近漏电极15的一端设置在有源层13上，漏电极15邻近源电极14的一端设置在有源层13上，源电极14与漏电极15之间形成导电沟道，漏电极15还包括与电容电极40重叠的区域，使得漏电极15同时与电容电极40构成存储电容；源漏连接电极22位于外围区域，设置在第一绝缘层12上，如图9、图10和图11所示。其中，图9为阵列基板有效显示区域一个像素区域的平面图，图10为图9中A-A向的剖面图，图11为阵列基板外围区域的剖面图。
前述三次构图工艺中的制备方式以及形成的结构，与相关技术的工艺和结构基本上相同。
(4)形成反射层图案。形成反射层图案包括：在形成有前述图案的基底上依次沉积第二绝缘薄膜和第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，形成覆盖源漏金属层图案的第二绝缘层16，以及设置在第二绝缘层16上的反射层17图案，反射层17位于有效显示区域，如图12、图13和图14所示。其中，图12为阵列基板有效显示区域一个像素区域的平面图，图13为图12中A-A向的剖面图，图14为阵列基板外围区域的剖面图。
(5)形成过孔图案。形成过孔图案包括：在形成有前述图案的基底上，通过构图工艺对第二绝缘层16进行构图，形成第一过孔K1、第二过孔K2和第三过孔K3图案，第一过孔K1位于有效显示区域，第一过孔K1内的第二绝缘层16被刻蚀掉，暴露出漏电极15的表面，第二过孔K2和第三过孔K3位于外围区域，第二过孔K2内的第二绝缘层16和第一绝缘层12被刻蚀掉，暴露出栅连接电极21的表面，第三过孔K3内的第二绝缘层16被刻蚀掉，暴露出源漏连接电极22的表面，如图15、图16和图17所示。其中，图15为阵列基板有效显示区域一个像素区域的平面图，图16为图15中A-A向的剖面图，图17为阵列基板外围区域的剖面图。
(6)形成连接电极图案。形成连接电极图案包括：在形成有前述图案的基底上沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，形成第一连接电极18和第二连接电极23图案，第一连接电极18位于有效显示区域，一部分形成在反射层17上，与反射层17连接，另一部分形成在第二绝缘层16上，通过第一过孔K1与漏电极15连接；第二连接电极23位于外围区域的第二绝缘层16上，通过第二过孔K2与栅连接电极21连接，通过第三过孔K3与源漏连接电极22连接，即栅连接电极21和源漏连接电极22通过第二连接电极23连接，如图18、图1和图2所示，其中，图18为阵列基板有效显示区域一个像素区域的平面图，图1为图18中A-A向的剖面图，图2为阵列基板外围区域的剖面图。
本发明实施例中，基底可以采用玻璃基底、石英基底、塑料基底或者柔性基底。第一金属薄膜和第二金属薄膜可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料，可以是单层结构，也可以是多层复合结构，第三金属薄膜采用铝Al，采用磁控溅射方法(Sputter)沉积。第一绝缘薄膜和第二绝缘薄膜可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层，采用化学气相沉积(CVD)方式或等离子体增强化学气相沉积(PECVD)方式沉积。通常，第一绝缘层也称之为栅绝缘(GI)层，第二绝缘层也称之为钝化(PVX)层。透明导电薄膜采用非晶态氧化铟锡α-ITO，采用磁控溅射方法(Sputter)沉积。
通过前述阵列基板的制备过程可以看出，本发明实施例阵列基板是采用先制备反射层、后制备连接电极的工艺流程制备的，因而形成第一连接电极设置在反射层上、反射层通过第一连接电极与薄膜晶体管的漏电极连接的结构。具体地，前三次构图工艺完成后进行钝化层(第二绝缘层)沉积，但沉积钝化层后不进行构图工艺，而是直接进行反射层构图。由于进行反射层构图之前钝化层没有进行形成过孔的构图工艺，因而在进行反射层构图中刻蚀图案时，钝化层可以起到保护栅金属层和源漏金属层的作用，保证了外围区域包括栅连接电极和源漏连接电极在内的外围电路不会被刻蚀液腐蚀。在反射层构图完成后，才进行钝化层构图，在有效显示区域形成第一过孔，在外围区域形成第二过孔和第三过孔。最后，形成第一连接电极和第二连接电极的构图使得连接电极起到桥联作用，在有效显示区域，反射层通过第一连接电极和第一过孔连接到薄膜晶体管的漏电极，使反射层起到像素电极的作用。在外围区域，栅连接电极和源漏连接电极通过第二连接电极、第二过孔和第三过孔连通。因此，本发明实施例通过先制备反射层后制备连接电极的工艺，形成连接电极设置在反射层上、反射层通过连接电极与漏电极连接的结构，避免了在刻蚀反射层时腐蚀外围区域的周边电路，克服了周边电路出现信赖性问题，提高了周边电路的工作可靠性，有效解决了现有反射型显示装置存在周边电路工作可靠性低等问题。
进一步地，本发明实施例制备阵列基板的构图次数与现有制备方式的构图次数相同，且前三次构图工艺流程与现有制备工艺流程相同，因此本发明实施例的实施没有增加构图次数，不需改变现有工艺设备，工艺兼容性好，实用性强，在成熟的工艺下很好的解决了周边电路被腐蚀的问题，具有良好的应用前景。
本发明实施例所提供的技术方案，既适用于扭曲向列(Twisted Nematic，TN)显示模式的阵列基板，也适用于平面转换(In Plane Switching，IPS)和高级超维场转换(Advanced Super Dimension Switch，ADS)等显示模式的阵列基板。
本发明实施例中，反射层的材料优选采用铝Al，第一、第二连接电极的材料优选采用非晶态氧化铟锡α-ITO。目前，现有反射型显示装置中的反射层通常采用钼/铝/钼(Mo/Al/Mo)三层结构，不仅需要多次沉积，而且反射率较低。本发明实施例的反射层采用高反射率的铝，提高了整体反射率，减小了沉积次数，缩短了制备时间，提高了生产效率。同时，第一、第二连接电极的材料优选采用非晶态氧化铟锡α-ITO，由于非晶态氧化铟锡α-ITO的刻蚀液对铝不具有刻蚀作用，因而保证了反射层的性能。
基于本发明实施例的技术构思，本发明实施例还提供了一种阵列基板的制备方法。本发明实施例阵列基板的制备方法包括：
S1、在基底上形成薄膜晶体管；
S2、形成覆盖所述薄膜晶体管的钝化层以及设置在所述钝化层上的反射层；
S3、在所述钝化层上形成暴露出所述薄膜晶体管的漏电极的第一过孔；
S4、在所述反射层上形成第一连接电极，所述第一连接电极通过所述第一过孔与所述漏电极连接。
其中，步骤S1包括：在基底的有效显示区域形成薄膜晶体管，在外围区域形成栅连接电极和源漏连接电极，所述栅连接电极与所述薄膜晶体管的栅电极同层设置，且通过同一次构图工艺形成，所述源漏连接电极与所述薄膜晶体管的源电极和漏电极同层设置，且通过同一次构图工艺形成。
步骤S1具体包括：
S11、在基底上形成包括栅线、栅电极和栅连接电极的栅金属层，所述栅线和栅电极位于有效显示区域，所述栅连接电极位于外围区域；
S12、形成覆盖所述栅金属层的栅绝缘层；
S13、在所述栅绝缘层上形成有源层，所述有源层位于有效显示区域；
S14、形成包括数据线、源电极、漏电极和源漏连接电极的源漏金属层，所述数据线、源电极与漏电极位于有效显示区域，所述源电极与漏电极之间形成导电沟道，所述源漏连接电极位于外围区域。
其中，步骤S2包括：
S21、形成覆盖所述薄膜晶体管的钝化层；
S22、在所述钝化层上沉积金属薄膜，通过构图工艺对金属薄膜进行构图，在所述钝化层上形成反射层。
其中，步骤S3包括：通过同一次构图工艺，在有效显示区域的所述钝化层上形成暴露出所述薄膜晶体管的漏电极的第一过孔，在外围区域的钝化层上形成暴露出所述栅连接电极的第二过孔，以及暴露出所述源漏连接电极的第三过孔。
其中，步骤S4包括：通过同一次构图工艺，在有效显示区域形成第一连接电极，在外围区域形成第二连接电极；所述第一连接电极设置在所述反射层上，与所述反射层连接，同时通过所述第一过孔与所述漏电极连接；所述第二连接电极设置在所述钝化层上，通过所述第二过孔与栅连接电极连接，通过所述第三过孔与源漏连接电极连接。
其中，反射层的材料采用金属，优选采用如铝A1。第一连接电极和第二连接电极的材料采用透明导电材料，优选采用非晶态氧化铟锡α-ITO。
有关阵列基板的具体制备过程，已在之前的实施例中详细说明，这里不再赘述。
本发明实施例提供了一种阵列基板的制备方法，通过先制备反射层、后制备连接电极的工艺流程，因而在进行反射层构图中刻蚀图案时，钝化层可以起到保护栅金属层和源漏金属层的作用，避免了在刻蚀反射层时腐蚀外围区域的周边电路，克服了周边电路出现信赖性问题，提高了周边电路的工作可靠性，有效解决了现有反射型显示装置存在周边电路工作可靠性低等问题。进一步地，本发明实施例制备阵列基板的构图次数与现有制备方式的构图次数相同，且前三次构图工艺流程与现有制备工艺流程相同，因此本发明实施例的实施没有增加构图次数，不需改变现有工艺设备，工艺兼容性好，实用性强，在成熟的工艺下很好的解决了周边电路被腐蚀的问题，具有良好的应用前景。
本发明实施例还提供了一种显示装置，包括前述的阵列基板。显示装置可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，也可以是智能手表、智能手环等可穿戴电子设备。
近年来，智能手环(手表)因便携方便、可计时、可计步、实现睡眠监控以及彩色显示等功能，越来越受到广大消费者的喜爱，但续航时间难以满足使用要求。本发明实施例所提供的全反射型显示装置，可以有效增加智能手环(手表)的续航时间。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种阵列基板，其特征在于，应用于反射型液晶显示装置，所述阵列基板包括设置在基底上的薄膜晶体管，覆盖所述薄膜晶体管的钝化层，设置在所述钝化层上的反射层，以及设置在所述反射层上的第一连接电极，所述第一连接电极通过所述钝化层上设置的第一过孔与所述薄膜晶体管的第一极连接，所述反射层通过所述第一连接电极与所述薄膜晶体管的第一极连接，同时作为像素电极；所述阵列基板还包括位于外围区域的栅连接电极、源漏连接电极和第二连接电极，所述栅连接电极与所述薄膜晶体管的栅电极同层设置，所述源漏连接电极与所述薄膜晶体管的第一极和第二极同层设置，所述第二连接电极与第一连接电极同层设置，所述钝化层上还设置有暴露出所述栅连接电极的第二过孔和暴露出所述源漏连接电极的第三过孔，所述第二连接电极通过所述第二过孔与栅连接电极连接，通过所述第三过孔与源漏连接电极连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一连接电极和第二连接电极的材料包括非晶态氧化铟锡。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述反射层的材料包括铝。
4.一种显示装置，其特征在于，包括如权利要求1～3任一所述的阵列基板。
5.一种阵列基板的制备方法，其特征在于，应用于反射型液晶显示装置，所述制备方法包括：
在基底的有效显示区域形成薄膜晶体管，在外围区域形成栅连接电极和源漏连接电极，所述栅连接电极与所述薄膜晶体管的栅电极同层设置，且通过同一次构图工艺形成，所述源漏连接电极与所述薄膜晶体管的第一极和第二极同层设置，且通过同一次构图工艺形成；
形成覆盖所述薄膜晶体管的钝化层，在所述钝化层上沉积金属薄膜，通过构图工艺对金属薄膜进行构图，形成设置在所述钝化层上的反射层；
通过同一次构图工艺，在所述钝化层上形成暴露出所述薄膜晶体管的第一极的第一过孔、暴露出所述栅连接电极的第二过孔和暴露出所述源漏连接电极的第三过孔；
通过同一次构图工艺，在所述反射层上形成第一连接电极和第二连接电极，所述第一连接电极设置在所述反射层上，所述第一连接电极通过所述第一过孔与所述第一极连接，所述反射层通过所述第一连接电极与所述薄膜晶体管的第一极连接，同时作为像素电极；所述第二连接电极设置在所述钝化层上，通过所述第二过孔与栅连接电极连接，通过所述第三过孔与源漏连接电极连接。
6.根据权利要求5所述的制备方法，其特征在于，所述第一连接电极和第二连接电极的材料包括非晶态氧化铟锡。
7.根据权利要求5或6所述的制备方法，其特征在于，所述反射层的材料包括铝。
CN201911275342.3A 2019-12-12 2019-12-12 阵列基板及其制备方法、显示装置 Active CN110989259B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911275342.3A CN110989259B (zh) 2019-12-12 2019-12-12 阵列基板及其制备方法、显示装置
US17/007,780 US11532645B2 (en) 2019-12-12 2020-08-31 Array substrate and method of manufacturing the same, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911275342.3A CN110989259B (zh) 2019-12-12 2019-12-12 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN110989259A CN110989259A (zh) 2020-04-10
CN110989259B true CN110989259B (zh) 2023-01-10

Family

ID=70092814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911275342.3A Active CN110989259B (zh) 2019-12-12 2019-12-12 阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US11532645B2 (zh)
CN (1) CN110989259B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445801B (zh) * 2020-05-06 2022-10-11 京东方科技集团股份有限公司 一种显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080063708A (ko) * 2007-01-02 2008-07-07 우 옵트로닉스 코포레이션 어레이 기판의 제조방법
JP2010128323A (ja) * 2008-11-28 2010-06-10 Sharp Corp アクティブマトリクス基板及び液晶表示装置
WO2014007157A1 (ja) * 2012-07-02 2014-01-09 シャープ株式会社 タッチパネルおよびタッチパネル付き表示装置
JP2016085376A (ja) * 2014-10-27 2016-05-19 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617032B1 (ko) * 2003-05-30 2006-08-30 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100603336B1 (ko) * 2004-04-07 2006-07-20 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR101139522B1 (ko) * 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
EP2924498A1 (en) * 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR101308534B1 (ko) * 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5154298B2 (ja) * 2007-08-01 2013-02-27 株式会社ジャパンディスプレイウェスト 液晶表示パネル、その製造方法
KR101308200B1 (ko) 2008-05-06 2013-09-13 엘지디스플레이 주식회사 플렉서블 유기발광 표시장치 및 그 제조 방법
CN101814511B (zh) * 2009-02-23 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102832170A (zh) * 2012-09-06 2012-12-19 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103943637B (zh) * 2014-04-10 2016-08-31 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN105223745A (zh) * 2015-11-03 2016-01-06 信利半导体有限公司 一种半透半反液晶显示阵列基板、制造方法及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080063708A (ko) * 2007-01-02 2008-07-07 우 옵트로닉스 코포레이션 어레이 기판의 제조방법
JP2010128323A (ja) * 2008-11-28 2010-06-10 Sharp Corp アクティブマトリクス基板及び液晶表示装置
WO2014007157A1 (ja) * 2012-07-02 2014-01-09 シャープ株式会社 タッチパネルおよびタッチパネル付き表示装置
JP2016085376A (ja) * 2014-10-27 2016-05-19 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20210183896A1 (en) 2021-06-17
CN110989259A (zh) 2020-04-10
US11532645B2 (en) 2022-12-20

Similar Documents

Publication Publication Date Title
KR100467944B1 (ko) 반사투과형 액정표시장치 및 그의 제조방법
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
EP2711769B1 (en) Array substrate, display panel and method of manufacturing the array substrate
US8866999B2 (en) Liquid crystal display device and method for manufacturing the same
EP2818917B1 (en) Array substrate for liquid crystal display and method of fabricating the same
KR20120014749A (ko) 표시 기판, 표시 장치 및 이의 제조 방법
KR20040086925A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20100022797A (ko) 액정 표시 장치 및 그의 제조 방법
US20080116459A1 (en) Thin film transistor array substrate and method for fabricating same
US9261743B2 (en) Liquid crystal display device having dual link structure and method of manufacturing the same
CN110989259B (zh) 阵列基板及其制备方法、显示装置
CN112631010B (zh) 显示面板及其制备方法、显示装置
CN113093430A (zh) 显示面板及其制备方法、显示装置
KR100942265B1 (ko) 씨오티 구조 액정표시장치 및 제조방법
US7545474B2 (en) Manufacturing method of transflective LCD and transflective LCD thereof
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
CN111856825A (zh) 阵列基板及其制备方法、显示面板及显示装置
KR100417917B1 (ko) 반사투과형 액정표시장치 및 그의 제조방법
KR101022807B1 (ko) 반사형 액정표시장치용 어레이기판과 그 제조방법
CN115032838B (zh) 阵列基板及其制备方法、显示装置
US11860491B2 (en) Display panel, preparation method thereof, and display apparatus
KR20050035684A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20080070320A (ko) 표시 기판 및 이의 제조 방법
KR102545697B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20070072115A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant