CN102832170A - 阵列基板的制造方法及阵列基板、显示装置 - Google Patents
阵列基板的制造方法及阵列基板、显示装置 Download PDFInfo
- Publication number
- CN102832170A CN102832170A CN2012103286923A CN201210328692A CN102832170A CN 102832170 A CN102832170 A CN 102832170A CN 2012103286923 A CN2012103286923 A CN 2012103286923A CN 201210328692 A CN201210328692 A CN 201210328692A CN 102832170 A CN102832170 A CN 102832170A
- Authority
- CN
- China
- Prior art keywords
- pattern
- gate pad
- via hole
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明实施例公开了一种阵列基板的制造方法及阵列基板、显示装置,涉及显示技术领域,解决现有技术形成第一过孔与第三过孔较快,形成第二过孔较慢,造成阵列基板的第二过孔处刻蚀不全或者第一过孔及第三过孔处刻蚀过多的问题。方法包括:在具有栅极图案、栅极垫图案和栅绝缘层的基板上,形成有源层图案和栅极垫过孔,其中栅极垫过孔是在栅极垫图案对应区域上形成的,栅极垫过孔包括栅绝缘层栅极垫过孔;形成源极图案、漏极图案和数据垫图案;形成钝化层,在漏极图案对应区域上对钝化层进行刻蚀形成钝化层漏极过孔,在栅极垫图案对应区域上对钝化层进行刻蚀形成钝化层栅极垫过孔,在数据垫图案对应区域上对钝化层进行刻蚀形成钝化层数据垫过孔。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板的制造方法及阵列基板、显示装置。
背景技术
目前,薄膜场效应晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display,简称TFT-LCD)在显示技术领域中得到了广泛的应用。TFT-LCD中的薄膜场效应晶体管(Thin Film Transistor,简称TFT)有多种,常用的为非晶硅薄膜场效应晶体管(a-Si Thin Film Transistor,简称a-Si TFT)、氧化物薄膜场效应晶体管(Oxide Thin Film Transistor,简称Oxide TFT),其中,Oxide TFT由于其迁移率较高、透光性好、薄膜结构稳定、制备温度低等优点,因此Oxide TFT在TFT-LCD中得到了广泛的应用。
如图1(a)所示,一般阵列基板包括像素部分11(Pixel Part)、数据垫(Data Pad)12以及栅极垫(Gate Pad)13,所述数据垫12与栅极垫13位于所述像素部分11的周边。如图1(b)所示,在当前的Oxide TFT-LCD的阵列基板的制造工艺中,在基板上形成像素电极层111之前,需要在已形成源极101、漏极102以及数据垫图案103的基板上形成钝化层104,刻蚀所述钝化层104以形成所述钝化层104的第一过孔105及第三过孔106,刻蚀所述钝化层104及栅绝缘层108以形成第二过孔109,其中所述第一过孔105与所述漏极102对应,所述第二过孔109与栅极垫图案110对应,所述第三过孔106与数据垫图案103对应。
在实现本发明实施例的过程中,发明人发现现有技术中至少存在如下问题:
在形成第一过孔、第二过孔及第三过孔时,形成第一过孔和第三过孔只需要刻蚀一层钝化层,较容易形成,而形成第二过孔上需要刻蚀栅绝缘层和钝化层共两层,且Oxide TFT-LCD阵列基板中,栅绝缘层和刻蚀阻挡层材料一般为二氧化硅,二氧化硅具有刻蚀速率较慢的特点,造成形成第二过孔较慢,最终造成阵列基板的第二过孔处刻蚀不完全或者第一过孔及第三过孔处刻蚀过多,从而将会影响到整个Oxide TFT-LCD的阵列基板的良率以及性能。
发明内容
本发明的实施例提供一种阵列基板的制造方法及阵列基板,能够解决现有技术中由于形成第一过孔与第三过孔较快,而形成第二过孔较慢,最终造成阵列基板的第二过孔处刻蚀不完全或者第一过孔及第三过孔处刻蚀过多,从而将会影响到整个阵列基板的良率以及性能的问题。
为达到上述目的,本发明采用如下技术方案:
一种阵列基板的制造方法,包括:
在具有栅极图案、栅线图案、栅极垫图案和栅绝缘层的基板上,形成有源层图案和栅极垫过孔,其中所述栅极垫过孔是在所述栅极垫图案对应区域上形成的,所述栅极垫过孔包括栅绝缘层栅极垫过孔,其中所述栅绝缘层栅极垫过孔是通过对所述栅极垫图案对应区域上形成的栅绝缘层进行刻蚀形成的;
在具有所述有源层图案和栅极垫过孔的基板上形成源极图案、漏极图案、数据线图案和数据垫Data Pad图案;
在具有所述源极图案、所述漏极图案和所述栅极垫过孔的基板上形成钝化层,在所述漏极图案对应区域上对所述钝化层进行刻蚀形成钝化层漏极过孔,并在所述栅极垫图案对应区域上对所述钝化层进行刻蚀形成钝化层栅极垫过孔,在所述数据垫图案对应区域上对所述钝化层进行刻蚀形成钝化层数据垫过孔;在具有所述钝化层及所述钝化层漏极过孔和所述钝化层栅极垫过孔的基板上形成像素电极图案,并在所述栅极垫图案对应区域上形成像素电极层栅极垫图案,在所述数据垫图案对应区域上形成像素电极层数据垫图案。
进一步的,所述制造方法,还包括:
在形成所述源极图案和漏极图案之前,在具有所述有源层图案的基板上形成刻蚀阻挡层;由于后续进行构图工艺(例如刻蚀源漏电极层)以形成源极和漏极会导致有源层图案属性的退化,因此在形成有源层图案的基板上形成刻蚀阻挡层以防止所述有源层图案属性的退化。
则所述形成栅极垫过孔的步骤包括:
对所述栅极垫图案对应区域上的栅绝缘层进行刻蚀形成栅绝缘层栅极垫过孔;在具有所述栅绝缘层栅极垫过孔的基板上,形成所述刻蚀阻挡层;在具有所述刻蚀阻挡层的基板上,对所述栅极垫图案对应区域上的刻蚀阻挡层进行刻蚀形成刻蚀阻挡层栅极垫过孔,所述栅极垫过孔包括所述栅绝缘层栅极垫过孔和所述刻蚀阻挡层栅极垫过孔;或者
形成所述刻蚀阻挡层;在具有所述刻蚀阻挡层的基板上,对所述栅极垫图案对应区域上的所述刻蚀阻挡层进行刻蚀形成第二刻蚀阻挡层栅极垫过孔再对所述栅绝缘层进行刻蚀形成第二栅绝缘层栅极垫过孔;所述栅极垫过孔包括所述第二栅绝缘层栅极垫过孔和所述第二刻蚀阻挡层栅极垫过孔。
具体的,所述栅绝缘层栅极垫过孔是:
在所述有源层图案形成之前,通过一次构图工艺对所述栅极垫图案对应区域上形成的栅绝缘层进行刻蚀而形成的;或者,
在形成所述有源层图案之后,通过一次构图工艺对所述栅极垫图案对应区域上的栅绝缘层进行刻蚀而形成的。
进一步的,所述制造方法,还包括:
在形成所述源极图案、漏极图案和数据线图案的同时,在所述栅极垫过孔上形成源漏层栅极垫图案,所述源漏层栅极垫图案覆盖于所述栅极垫图案上。通过所述源漏层栅极垫图案覆盖于所述栅极垫图案上,以保护所述栅极垫图案使得所述栅极垫图案不会在形成栅极垫图案之上的过孔时暴露在外面而被刻蚀。
进一步的,所述源漏层栅极垫图案与所述数据垫图案连接。所述源漏层栅极垫图案与所述数据垫图案为同种金属材料,直接通过金属连接,连接的接触电阻较小,避免了接触电阻过大或接触不良的问题。
可选的,在所述有源层图案形成之后不形成刻蚀阻挡层,所述有源层图案、所述源极图案和所述漏极图案是在一次掩膜版构图工艺中通过多色调工艺形成的。
可选的,所述钝化层、所述钝化层漏极过孔、所述钝化层栅极垫过孔、所述钝化层数据垫过孔以及所述像素电极图案、所述像素电极层栅极垫图案、所述像素电极层数据垫图案是在一次掩膜版构图工艺中通过多色调工艺和离地剥离Lift off工艺形成的。
一种阵列基板,包括衬底基板,以及在衬底基板上形成的薄膜晶体管、数据垫图案、数据线图案、栅极垫图案和栅线图案,所述栅极垫图案对应的过孔上形成有与所述栅极垫图案相接触的源漏层栅极垫图案,所述源漏层栅极垫图案是与所述薄膜晶体管的源极图案、漏极图案和数据线图案同时形成的;其中:
所述栅极垫图案对应的过孔包括栅绝缘层栅极垫过孔和钝化层栅极垫过孔,所述栅绝缘层栅极垫过孔是通过刻蚀所述栅极垫图案对应区域上的栅绝缘层形成的,所述钝化层栅极垫过孔是通过刻蚀所述栅极垫图案对应区域上的钝化层形成的。
可选的,所述栅绝缘层栅极垫过孔是在形成所述薄膜晶体管的源极图案和漏极图案之前,在形成所述薄膜晶体管的有源层图案之后,通过刻蚀所述栅极垫图案对应区域上的栅绝缘层形成的。
进一步的,所述薄膜晶体管还包括刻蚀阻挡层,所述栅极垫图案对应的过孔还包括刻蚀阻挡层栅极垫过孔,所述刻蚀阻挡层栅极垫过孔是:
在栅绝缘层栅极垫过孔形成后的衬底基板上形成刻蚀阻挡层后,通过刻蚀所述栅极垫图案对应区域上的刻蚀阻挡层而形成的;或者,
在栅极垫图案上覆盖栅绝缘层之后且在栅绝缘层栅极垫过孔形成之前的衬底基板上形成刻蚀阻挡层、再通过刻蚀所述栅极垫图案对应区域上的刻蚀阻挡层而形成的;所述栅绝缘层栅极垫过孔是在所述刻蚀阻挡层栅极垫过孔形成之后通过刻蚀所述栅极垫图案对应区域上的栅绝缘层而形成的。
进一步的,所述源漏层栅极垫图案与所述数据垫图案连接,所述数据垫图案是与所述薄膜晶体管的源极图案和漏极图案同时形成的。
所述源漏层栅极垫图案与所述数据垫图案为同种金属材料,直接通过金属连接,连接的接触电阻较小,避免了接触电阻过大或接触不良的问题。
本发明的实施方式还提供了一种显示装置,包括如上所述的任一种阵列基板。
本发明实施例提供的阵列基板的制造方法及阵列基板、显示装置,由于预先在栅绝缘层上形成了栅绝缘层栅极垫过孔,使得后续形成的钝化层漏极过孔、钝化层栅极垫过孔及钝化层数据垫过孔均只需要刻蚀一层钝化层,避免了刻蚀栅极垫图案之上的过孔(例如现有技术中的第二过孔)的厚度与刻蚀钝化层漏极过孔及钝化层数据垫过孔时的厚度不同,且形成栅极垫图案之上的过孔需要刻蚀二氧化硅,刻蚀较慢,造成阵列基板的栅极垫图案之上的过孔处刻蚀不完全或者钝化层漏极过孔处及钝化层数据垫过孔处刻蚀过多的问题,从而提高了整个阵列基板的良率以及性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1(a)为现有技术的Oxide TFT-LCD的阵列基板的平面结构示意图;
图1(b)为现有技术的Oxide TFT-LCD的阵列基板的制造工序示意图;
图2为本发明实施例提供的阵列基板的制造方法的流程图;
图3为本发明实施例提供的阵列基板的制造工序示意图;
图4为本发明又一实施例提供的阵列基板的制造方法的流程图;
图5为本发明又一实施例提供的阵列基板的制造工序示意图一;
图6为本发明又一实施例提供的阵列基板的制造工序示意图二;
图7为本发明实施例提供的阵列基板的结构示意图一;
图8为本发明实施例提供的阵列基板的结构示意图二。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
为使本发明技术方案的优点更加清楚,下面结合附图和实施例对本发明作详细说明。
如图2和图3所示,本发明实施例提供的阵列基板的制造方法,包括:
步骤201、在具有栅极图案301、栅极垫Gate Pad图案302和栅绝缘层303的基板上,形成有源层图案304和栅极垫过孔305;其中在形成栅极图案301和栅极垫图案302的同时还形成栅极线图案(栅极线图案未示出)。
其中,所述栅极垫过孔305是在所述栅极垫图案302对应区域上形成的,所述栅极垫过孔305包括栅绝缘层栅极垫过孔306,其中所述栅绝缘层栅极垫过孔306是通过对所述栅极垫图案302对应区域上形成的栅绝缘层303进行刻蚀形成的。
步骤202、在具有所述有源层图案304和栅极垫过孔305的基板上形成源极图案307、漏极图案308和数据垫Data Pad图案309;其中在形成数据垫图案309的同时还形成数据线图案(数据线图案未示出)。
步骤203、在具有所述源极图案307、所述漏极图案308和所述栅极垫过孔305的基板上形成钝化层310,在所述漏极图案308对应区域上对所述钝化层310进行刻蚀形成钝化层漏极过孔311,并在所述栅极垫图案302对应区域上对所述钝化层310进行刻蚀形成钝化层栅极垫过孔312,在所述数据垫图案309对应区域上对所述钝化层310进行刻蚀形成钝化层数据垫过孔313。
步骤204、在具有所述钝化层310及所述钝化层漏极过孔311和所述钝化层栅极垫过孔312的基板上形成像素电极图案314,并在所述栅极垫图案302对应区域上形成像素电极层栅极垫图案315,在所述数据垫图案309对应区域上形成像素电极层数据垫图案316。
在阵列基板的制造及使用过程中,常常会因桥接、公共电极连接等情况的需要,使得所述像素电极层栅极垫图案315与所述像素电极层数据垫图案316是连接的,从而使得所述栅极垫图案302与所述数据垫图案309连接。
本发明实施例提供的阵列基板的制造方法,由于预先在栅绝缘层上形成了栅绝缘层栅极垫过孔,使得后续形成的钝化层漏极过孔、钝化层栅极垫过孔及钝化层数据垫过孔均只需要刻蚀一层钝化层,避免了刻蚀栅极垫图案之上的过孔(例如现有技术中的第二过孔)的厚度与刻蚀钝化层漏极过孔及钝化层数据垫过孔时的厚度不同,且形成栅极垫图案之上的过孔需要刻蚀二氧化硅,刻蚀较慢,造成阵列基板的栅极垫图案之上的过孔处刻蚀不完全或者钝化层漏极过孔处及钝化层数据垫过孔处刻蚀过多的问题,从而提高了整个阵列基板的良率以及性能。
如图4和图5(步骤402之后执行步骤403和404的方法对应流程)、图6(步骤402之后执行步骤405和406的方法对应流程)所示,本发明又一实施例提供的阵列基板的制造方法,所述方法包括:
步骤401、在基板上形成栅电极层317,通过构图工艺形成栅极图案301和栅极垫图案302;其中在形成栅极图案301和栅极垫图案302的同时还形成栅极线图案(栅极线图案未示出)。
具体的,一般采用溅射或者蒸发的方法,在基板(可以是一种玻璃基板)上形成一层金属薄膜以作为栅电极层,所述金属薄膜一般为铝,或者铝镍合金等材料,但不仅局限于此。
步骤402、在具有栅极图案301和栅极垫图案302的基板上形成栅绝缘层303。执行步骤403或者步骤405。
其中,所述栅绝缘层的厚度一般为200纳米-400纳米,其材料可以采用二氧化硅。
步骤403、在具有所述栅绝缘层303的基板上,通过一次构图工艺对所述栅极垫图案302对应区域上形成的栅绝缘层303进行刻蚀,以形成栅绝缘层栅极垫过孔306。
步骤404、在已形成栅绝缘层栅极垫过孔306的基板上形成有源层322,并形成有源层图案304。执行步骤407。
步骤405、在具有所述栅绝缘层303的基板上形成有源层322。
步骤406、对所述有源层322进行刻蚀以形成所述有源层图案304,同时对所述栅极垫图案302对应区域上形成的栅绝缘层303进行刻蚀,以形成栅绝缘层栅极垫过孔306。执行步骤407。
步骤407、在具有所述栅绝缘层栅极垫过孔306和有源层图案304的基板上形成刻蚀阻挡层318。
步骤408、对所述栅极垫图案302对应区域上的刻蚀阻挡层318进行刻蚀形成刻蚀阻挡层栅极垫过孔319,对所述有源层图案304对应区域上的刻蚀阻挡层318进行刻蚀形成刻蚀阻挡层源极过孔320和刻蚀阻挡层漏极过孔321。继续执行步骤409。
其中,所述栅绝缘层栅极垫过孔306和所述刻蚀阻挡层栅极垫过孔319相对应而形成为一个栅极垫过孔305。此外,所述栅极垫过孔还可以通过如下步骤实现:
可以在步骤406中先不形成栅绝缘层栅极垫过孔306,先执行步骤407形成所述刻蚀阻挡层318,在具有所述刻蚀阻挡层318的基板上,对所述栅极垫图案302对应区域上的所述刻蚀阻挡层318进行刻蚀形成第二刻蚀阻挡层栅极垫过孔再对所述栅绝缘层303进行刻蚀形成第二栅绝缘层栅极垫过孔;所述栅极垫过孔305包括所述第二栅绝缘层栅极垫过孔和所述第二刻蚀阻挡层栅极垫过孔。此处的第二栅绝缘层栅极垫过孔和所述第二刻蚀阻挡层栅极垫过孔的位置与步骤403-408中的栅绝缘层栅极垫过孔306和所述刻蚀阻挡层栅极垫过孔319的位置相同。
步骤409、在具有所述刻蚀阻挡层源极过孔320、刻蚀阻挡层漏极过孔321和刻蚀阻挡层栅极垫过孔319的基板上形成源漏电极金属层322。
步骤410、在具有所述源漏电极金属层322的基板上形成所述刻蚀阻挡层源极过孔320对应的源极图案307、所述刻蚀阻挡层漏极过孔321对应的漏极图案308,并形成数据垫图案309,在所述栅极垫过孔305上形成源漏层栅极垫图案323;同时还形成数据线图案(数据线图案未示出)。
其中,所述源漏层栅极垫图案323覆盖于所述栅极垫图案302上。
所述源漏层栅极垫图案323的形成,是优选的方案,能够防止在后续源漏电极层的刻蚀过程中栅极垫处暴露的栅极金属一起被刻蚀掉。
优选的,所述源漏层栅极垫图案323与所述数据垫图案309连接。
在阵列基板的制造及使用过程中,常常会因桥接、公共电极连接等情况的需要,要求栅极垫与数据垫进行电连接,而现有技术中该连接是通过像素电极层的透明导电薄膜如锡掺杂氧化铟薄膜覆盖栅极垫和数据垫来实现的,而透明导电薄膜的电阻较大,与栅极垫金属和数据垫金属易产生接触电阻过大、电接触不良的问题,针对该问题,本实施例还提供如下的优选方案:
优选地,在通过构图工艺形成所述数据垫图案及源漏电极层图案时,可以直接令所述数据垫图案及源漏电极层图案连接,而所述源漏电极层图案覆盖于所述栅极垫图案上,从而使得源漏电极层金属(源漏电极层图案、数据垫图案)与栅电极层金属(栅极垫图案)能够直接通过金属连接,这样连接的接触电阻较小,避免了接触电阻过大或接触不良的问题。
步骤411、在具有所述源极图案307、所述漏极图案308、源漏层栅极垫图案323和数据垫图案309的基板上形成钝化层310,在所述漏极图案308对应区域上对所述钝化层310进行刻蚀形成钝化层漏极过孔311,并在所述栅极垫图案302对应区域上对所述钝化层310进行刻蚀形成钝化层栅极垫过孔312,在所述数据垫图案309对应区域上对所述钝化层310进行刻蚀形成钝化层数据垫过孔313。
步骤412、在具有所述钝化层310及所述钝化层漏极过孔311和所述钝化层栅极垫过孔312的基板上形成像素电极图案314,并在所述栅极垫图案302对应区域上形成像素电极层栅极垫图案315,在所述数据垫图案309对应区域上形成像素电极层数据垫图案316。
可选的,在所述有源层图案304形成之后不形成刻蚀阻挡层318,所述有源层图案304、所述源极图案307和所述漏极图案308是在一次掩膜版构图工艺中通过多色调工艺形成的;具体地,如可参照现有的技术中的4mask(4次掩膜版)工艺中的多色调工艺,通过多色调工艺将有源层图案和源极图案、漏极图案在一次掩膜版构图工艺中形成。
本申请中所述的多色调工艺可包括灰度色调掩模板(Gray Tone Mask,简称GTM)工艺和半色调掩模板(Half Tone Mask,简称HTM)工艺。
可选的,所述钝化层310、所述钝化层漏极过孔311、所述钝化层栅极垫过孔312、所述钝化层数据垫过孔313以及所述像素电极图案314、所述像素电极层栅极垫图案315、所述像素电极层数据垫图案316是在一次掩膜版构图工艺中通过多色调工艺和离地剥离Lift off工艺形成的;具体地,可参照现有的技术中的3mask(3次掩膜版)工艺中的多色调工艺和离地剥离工艺,其中:
漏极过孔和像素电极图案是通过一次掩膜版构图工艺形成的,如,在形成栅电极、有源层图案、源极、漏极以及钝化层的阵列基板上,形成光刻胶,进行曝光、显影、剥离,其中在源漏电极区域不曝光留下完整厚度的光刻胶,在漏极过孔部分充分曝光不留光刻胶形成过孔,在像素电极区域利用多色调工艺留下部分厚度的光刻胶;然后再对所有区域的光刻胶进行曝光、剥离,由于源漏区域和像素电极区域的光刻胶厚度不同,剥离掉相同厚度的光刻胶后使得源漏区域的光刻胶剩余部分厚度,而像素电极部分的光刻胶全部剥离;然后沉积像素电极层,使得像素电极与过孔处的漏极相接触;然后对源漏区域上的覆盖有像素电极层材料的光刻胶进行剥离,即形成了所需要的晶体管和像素电极;
以上为利用多色调工艺和离地剥离工艺在一次构图工艺中形成钝化层、钝化层漏极过孔和像素电极的过程,本实施例中,也可根据该工艺,在一次掩膜版工艺中形成所述钝化层310、所述钝化层漏极过孔311、所述钝化层栅极垫过孔312、所述钝化层数据垫过孔313以及所述像素电极图案314、所述像素电极层栅极垫图案315以及所述像素电极层数据垫图案316,需要注意的仅是,在形成钝化层漏极过孔311的同时还形成钝化层栅极垫过孔312和所述钝化层数据垫过孔313,在形成所述像素电极图案314时还形成所述像素电极层栅极垫图案315以及所述像素电极层数据垫图案316,其原理是相通的,具体细节不再赘述。
本发明又一实施例提供的阵列基板的制造方法,由于预先在栅绝缘层上形成了栅绝缘层栅极垫过孔,使得后续形成的钝化层漏极过孔、钝化层栅极垫过孔及钝化层数据垫过孔均只需要刻蚀一层钝化层,避免了刻蚀栅极垫图案之上的过孔(例如现有技术中的第二过孔)的厚度与刻蚀钝化层漏极过孔及钝化层数据垫过孔时的厚度不同,且形成栅极垫图案之上的过孔需要刻蚀二氧化硅,刻蚀较慢,造成阵列基板的栅极垫图案之上的过孔处刻蚀不完全或者钝化层漏极过孔处及钝化层数据垫过孔处刻蚀过多的问题,从而提高了整个阵列基板的良率以及性能。
如图7所示,本发明实施例提供一种阵列基板,包括衬底基板324,以及在衬底基板324上形成的薄膜晶体管325、数据垫Data Pad图案309和栅极垫GatePad图案302,所述栅极垫图案302对应的过孔上形成有与所述栅极垫图案302相接触的源漏层栅极垫图案323,所述源漏层栅极垫图案323是与所述薄膜晶体管325的源极图案307和漏极图案308同时形成的。
其中,在衬底基板上还形成有数据线图案和栅线图案(数据线图案和栅线图案未示出)。
其中,所述栅极垫图案302对应的过孔包括栅绝缘层栅极垫过孔306和钝化层栅极垫过孔312,所述栅绝缘层栅极垫过孔306是通过刻蚀所述栅极垫图案302对应区域上的栅绝缘层303形成的,所述钝化层栅极垫过孔312是通过刻蚀所述栅极垫图案302对应区域上的钝化层310形成的。
本发明实施例提供的阵列基板,由于预先在栅绝缘层上形成了栅绝缘层栅极垫过孔,使得后续形成的钝化层漏极过孔、钝化层栅极垫过孔及钝化层数据垫过孔均只需要刻蚀一层钝化层,避免了刻蚀栅极垫图案之上的过孔(例如现有技术中的第二过孔)的厚度与刻蚀钝化层漏极过孔及钝化层数据垫过孔时的厚度不同,且形成栅极垫图案之上的过孔需要刻蚀二氧化硅,刻蚀较慢,造成阵列基板的栅极垫图案之上的过孔处刻蚀不完全或者钝化层漏极过孔处及钝化层数据垫过孔处刻蚀过多的问题,从而提高了整个阵列基板的良率以及性能。
可选的,如图8所示,所述栅绝缘层栅极垫过孔306是在形成所述薄膜晶体管325的源极图案307和漏极图案308之前,在形成所述薄膜晶体管325的有源层图案304之后,通过刻蚀所述栅极垫图案302对应区域上的栅绝缘层303形成的。
进一步的,如图8所示,所述薄膜晶体管325还包括刻蚀阻挡层318,所述栅极垫图案302对应的过孔还包括刻蚀阻挡层栅极垫过孔319,所述刻蚀阻挡层栅极垫过孔319是:
在栅绝缘层栅极垫过孔306形成后的衬底基板324上形成刻蚀阻挡层318后,通过刻蚀所述栅极垫图案302对应区域上的刻蚀阻挡层318而形成的。
或者,在栅极垫图案302上覆盖栅绝缘层303之后且在栅绝缘层栅极垫过孔306形成之前的衬底基板324上形成刻蚀阻挡层318、再通过刻蚀所述栅极垫图案302对应区域上的刻蚀阻挡层318而形成的;所述栅绝缘层栅极垫过孔306是在所述刻蚀阻挡层栅极垫过孔319形成之后通过刻蚀所述栅极垫图案302对应区域上的栅绝缘层303而形成的。
进一步的,如图8所示,所述源漏层栅极垫图案323与所述数据垫图案309连接,所述数据垫图案309是与所述薄膜晶体管的源极图案307和漏极图案308同时形成的。所述源漏层栅极垫图案与所述数据垫图案为同种金属材料,直接通过金属连接,连接的接触电阻较小,避免了接触电阻过大或接触不良的问题。
本发明的实施方式还提供了一种显示装置,包括如上所述的任一种阵列基板。所述显示装置可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
通过以上的实施方式的描述,所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在可读取的存储介质中,如计算机的软盘,硬盘或光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (12)
1.一种阵列基板的制造方法,其特征在于,包括:
在具有栅极图案、栅线图案、栅极垫图案和栅绝缘层的基板上,形成有源层图案和栅极垫过孔,其中所述栅极垫过孔是在所述栅极垫图案对应区域上形成的,所述栅极垫过孔包括栅绝缘层栅极垫过孔,其中所述栅绝缘层栅极垫过孔是通过对所述栅极垫图案对应区域上形成的栅绝缘层进行刻蚀形成的;
在具有所述有源层图案和栅极垫过孔的基板上形成源极图案、漏极图案、数据线图案和数据垫图案;
在具有所述源极图案、所述漏极图案和所述栅极垫过孔的基板上形成钝化层,在所述漏极图案对应区域上对所述钝化层进行刻蚀形成钝化层漏极过孔,并在所述栅极垫图案对应区域上对所述钝化层进行刻蚀形成钝化层栅极垫过孔,在所述数据垫图案对应区域上对所述钝化层进行刻蚀形成钝化层数据垫过孔;在具有所述钝化层及所述钝化层漏极过孔和所述钝化层栅极垫过孔的基板上形成像素电极图案,并在所述栅极垫图案对应区域上形成像素电极层栅极垫图案,在所述数据垫图案对应区域上形成像素电极层数据垫图案。
2.根据权利要求1所述的制造方法,其特征在于,还包括:
在形成所述源极图案和漏极图案之前,在具有所述有源层图案的基板上形成刻蚀阻挡层;
则所述形成栅极垫过孔的步骤包括:
对所述栅极垫图案对应区域上的栅绝缘层进行刻蚀形成栅绝缘层栅极垫过孔;在具有所述栅绝缘层栅极垫过孔的基板上,形成所述刻蚀阻挡层;在具有所述刻蚀阻挡层的基板上,对所述栅极垫图案对应区域上的刻蚀阻挡层进行刻蚀形成刻蚀阻挡层栅极垫过孔,所述栅极垫过孔包括所述栅绝缘层栅极垫过孔和所述刻蚀阻挡层栅极垫过孔;或者
形成所述刻蚀阻挡层;在具有所述刻蚀阻挡层的基板上,对所述栅极垫图案对应区域上的所述刻蚀阻挡层进行刻蚀形成第二刻蚀阻挡层栅极垫过孔再对所述栅绝缘层进行刻蚀形成第二栅绝缘层栅极垫过孔;所述栅极垫过孔包括所述第二栅绝缘层栅极垫过孔和所述第二刻蚀阻挡层栅极垫过孔。
3.根据权利要求1所述的制造方法,其特征在于,
所述栅绝缘层栅极垫过孔是:
在所述有源层图案形成之前,通过一次构图工艺对所述栅极垫图案对应区域上形成的栅绝缘层进行刻蚀而形成的;或者,
在形成所述有源层图案之后,通过一次构图工艺对所述栅极垫图案对应区域上的栅绝缘层进行刻蚀而形成的。
4.根据权利要求1所述的制造方法,其特征在于,还包括:
在形成所述源极图案、漏极图案和数据线图案的同时,在所述栅极垫过孔上形成源漏层栅极垫图案,所述源漏层栅极垫图案覆盖于所述栅极垫图案上。
5.根据权利要求4所述的制造方法,其特征在于,所述源漏层栅极垫图案与所述数据垫图案连接。
6.根据权利要求1所述的制造方法,其特征在于,在所述有源层图案形成之后不形成刻蚀阻挡层,所述有源层图案、所述源极图案和所述漏极图案是在一次掩膜版构图工艺中通过多色调工艺形成的。
7.根据权利要求1所述的制造方法,其特征在于,所述钝化层、所述钝化层漏极过孔、所述钝化层栅极垫过孔、所述钝化层数据垫过孔以及所述像素电极图案、所述像素电极层栅极垫图案、所述像素电极层数据垫图案是在一次掩膜版构图工艺中通过多色调工艺和离地剥离Lift off工艺形成的。
8.一种阵列基板,包括衬底基板,以及在衬底基板上形成的薄膜晶体管、数据垫图案、数据线图案、栅极垫图案和栅线图案,其特征在于,所述栅极垫图案对应的过孔上形成有与所述栅极垫图案相接触的源漏层栅极垫图案,所述源漏层栅极垫图案是与所述薄膜晶体管的源极图案、漏极图案和数据线图案同时形成的;其中:
所述栅极垫图案对应的过孔包括栅绝缘层栅极垫过孔和钝化层栅极垫过孔,所述栅绝缘层栅极垫过孔是通过刻蚀所述栅极垫图案对应区域上的栅绝缘层形成的,所述钝化层栅极垫过孔是通过刻蚀所述栅极垫图案对应区域上的钝化层形成的。
9.根据权利要求8所述的阵列基板,其特征在于,所述栅绝缘层栅极垫过孔是在形成所述薄膜晶体管的源极图案和漏极图案之前,在形成所述薄膜晶体管的有源层图案之后,通过刻蚀所述栅极垫图案对应区域上的栅绝缘层形成的。
10.根据权利要求8所述的阵列基板,其特征在于,所述薄膜晶体管还包括刻蚀阻挡层,所述栅极垫图案对应的过孔还包括刻蚀阻挡层栅极垫过孔,所述刻蚀阻挡层栅极垫过孔是:
在栅绝缘层栅极垫过孔形成后的衬底基板上形成刻蚀阻挡层后,通过刻蚀所述栅极垫图案对应区域上的刻蚀阻挡层而形成的;或者,
在栅极垫图案上覆盖栅绝缘层之后且在栅绝缘层栅极垫过孔形成之前的衬底基板上形成刻蚀阻挡层、再通过刻蚀所述栅极垫图案对应区域上的刻蚀阻挡层而形成的;所述栅绝缘层栅极垫过孔是在所述刻蚀阻挡层栅极垫过孔形成之后通过刻蚀所述栅极垫图案对应区域上的栅绝缘层而形成的。
11.根据权利要求9所述的阵列基板,其特征在于,所述源漏层栅极垫图案与所述数据垫图案连接,所述数据垫图案是与所述薄膜晶体管的源极图案和漏极图案同时形成的。
12.一种显示装置,其特征在于,包括根据权利要求8~11中任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012103286923A CN102832170A (zh) | 2012-09-06 | 2012-09-06 | 阵列基板的制造方法及阵列基板、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012103286923A CN102832170A (zh) | 2012-09-06 | 2012-09-06 | 阵列基板的制造方法及阵列基板、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102832170A true CN102832170A (zh) | 2012-12-19 |
Family
ID=47335240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012103286923A Pending CN102832170A (zh) | 2012-09-06 | 2012-09-06 | 阵列基板的制造方法及阵列基板、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102832170A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015192526A1 (zh) * | 2014-06-18 | 2015-12-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
WO2018176766A1 (zh) * | 2017-03-30 | 2018-10-04 | 京东方科技集团股份有限公司 | 显示基板的制备方法、阵列基板及显示装置 |
CN110989259A (zh) * | 2019-12-12 | 2020-04-10 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
US11327611B2 (en) | 2017-04-28 | 2022-05-10 | Boe Technology Group Co., Ltd. | Touch substrate, manufacturing and driving method thereof, and touch display device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110254011A1 (en) * | 2010-04-19 | 2011-10-20 | Samsung Electronics Co., Ltd. | Display substrate and method of manufacturing the same |
-
2012
- 2012-09-06 CN CN2012103286923A patent/CN102832170A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110254011A1 (en) * | 2010-04-19 | 2011-10-20 | Samsung Electronics Co., Ltd. | Display substrate and method of manufacturing the same |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015192526A1 (zh) * | 2014-06-18 | 2015-12-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
US20160260737A1 (en) * | 2014-06-18 | 2016-09-08 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof and display device |
US9966389B2 (en) * | 2014-06-18 | 2018-05-08 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof and display device |
WO2018176766A1 (zh) * | 2017-03-30 | 2018-10-04 | 京东方科技集团股份有限公司 | 显示基板的制备方法、阵列基板及显示装置 |
US11327611B2 (en) | 2017-04-28 | 2022-05-10 | Boe Technology Group Co., Ltd. | Touch substrate, manufacturing and driving method thereof, and touch display device |
CN110989259A (zh) * | 2019-12-12 | 2020-04-10 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
US11532645B2 (en) | 2019-12-12 | 2022-12-20 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array substrate and method of manufacturing the same, and display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104393000B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
CN102270604B (zh) | 阵列基板的结构及其制造方法 | |
CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
CN108231671A (zh) | 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置 | |
CN106847830B (zh) | 阵列基板及其制作方法、显示面板 | |
CN102655155A (zh) | 阵列基板及其制造方法和显示装置 | |
US10381384B2 (en) | Array substrate, method for manufacturing array substrate, display panel and display device | |
CN100578761C (zh) | 薄膜晶体管阵列基板制造方法 | |
WO2016169355A1 (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
CN104090401A (zh) | 阵列基板及其制备方法、显示装置 | |
TW200910603A (en) | Method for manufacturing a pixel structure of a liquid crystal display | |
TW200525649A (en) | Method of fabricating display panel | |
CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102832170A (zh) | 阵列基板的制造方法及阵列基板、显示装置 | |
CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
CN102969311A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103915451A (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN102723309A (zh) | 一种阵列基板及其制造方法和显示装置 | |
CN102646630A (zh) | 一种tft-lcd阵列基板构造及其制造方法 | |
KR101087398B1 (ko) | 액정표시장치의 패드 구조 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121219 |