CN114114763A - 一种显示基板和显示面板 - Google Patents

一种显示基板和显示面板 Download PDF

Info

Publication number
CN114114763A
CN114114763A CN202010878350.3A CN202010878350A CN114114763A CN 114114763 A CN114114763 A CN 114114763A CN 202010878350 A CN202010878350 A CN 202010878350A CN 114114763 A CN114114763 A CN 114114763A
Authority
CN
China
Prior art keywords
substrate
line
lines
electrode
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010878350.3A
Other languages
English (en)
Other versions
CN114114763B (zh
Inventor
张云天
周茂秀
杨海鹏
戴珂
李萌萌
廖燕平
郭磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Display Lighting Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010878350.3A priority Critical patent/CN114114763B/zh
Priority to US17/773,412 priority patent/US20220382115A1/en
Priority to PCT/CN2021/104954 priority patent/WO2022042061A1/zh
Publication of CN114114763A publication Critical patent/CN114114763A/zh
Application granted granted Critical
Publication of CN114114763B publication Critical patent/CN114114763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开实施例提供一种显示基板，包括基底，设置在基底上的多条第一扫描线、多条第二扫描线、多条数据线、多个公共电极和多个像素电极；第二扫描线与数据线相互平行，第二扫描线、公共电极、像素电极不同层；公共电极位于第二扫描线和数据线远离基底的一侧，且位于像素电极靠近基底的一侧；数据线与第二扫描线中，其中一者在基底上的正投影位于相邻像素电极之间的间隔区，另一者在基底上的正投影与像素电极在基底上的正投影有交叠。

Description

一种显示基板和显示面板
技术领域
本公开实施例属于显示技术领域，具体涉及一种显示基板和显示面板。
背景技术
LCD(液晶显示)领域市场竞争日益激烈，高端显示屏市场是未来竞争的主要领域。超窄边框屏或全面屏的概念是一种高端品质的显示屏概念。目前市场还没有稳定量产的全面屏，各个屏厂也在这个方面着重进行开发。
发明内容
本公开实施例提供一种显示基板和显示面板。
第一方面，本公开实施例提供一种显示基板，包括基底，设置在所述基底上的多条第一扫描线、多条第二扫描线、多条数据线、多个公共电极和多个像素电极；
所述第二扫描线与所述数据线相互平行，所述第二扫描线、所述公共电极、所述像素电极不同层；所述公共电极位于所述第二扫描线和所述数据线远离所述基底的一侧，且位于所述像素电极靠近所述基底的一侧；
所述数据线与所述第二扫描线中，其中一者在所述基底上的正投影位于相邻所述像素电极之间的间隔区，另一者在所述基底上的正投影与所述像素电极在所述基底上的正投影有交叠。
可选地，所述数据线在所述基底上的正投影位于所述像素电极在所述基底上的正投影的中心线上，所述第二扫描线在所述基底上的正投影位于相邻所述像素电极之间的间隔区；
或者，所述数据线在所述基底上的正投影位于相邻所述像素电极之间的间隔区，所述公共电极线在所述基底上的正投影位于所述像素电极在所述基底上的正投影的中心线上。
可选地，所述第二扫描线与所述数据线同层设置；所述第一扫描线设置于所述第二扫描线的靠近所述基底的一侧，所述第二扫描线与所述第一扫描线之间设置有第一绝缘层，各所述第二扫描线通过开设在所述第一绝缘层中的过孔分别连接各所述第一扫描线，以为所述第一扫描线提供输入信号；
所述公共电极和所述像素电极设置于所述第二扫描线的背离所述基底的一侧，所述公共电极与所述像素电极依次远离所述基底排布，且各所述公共电极与各所述像素电极分别相对应；所述公共电极与所述第二扫描线之间设置有第二绝缘层；所述公共电极与所述像素电极之间设置有第三绝缘层。
可选地，所述像素电极排布呈阵列，所述第一扫描线沿所述阵列的行方向延伸，且所述第一扫描线位于任意相邻两行所述像素电极之间的间隔区；
所述第二扫描线和所述数据线沿所述阵列的列方向延伸。
可选地，所述数据线与所述第二扫描线中，在所述基底上的正投影与所述像素电极在所述基底上的正投影有交叠的其中一者的宽度大于在所述基底上的正投影位于相邻所述像素电极之间的间隔区的另一者的宽度。
可选地，所述第二扫描线与所述数据线的厚度相同；
所述第二绝缘层包括第一子层，所述第一子层的厚度大于所述数据线的厚度，所述第一子层与所述数据线的厚度比例范围为3:1～9:1。
可选地，所述第二绝缘层还包括第二子层，所述第二子层和所述第一子层依次远离所述基底叠置；
所述第一子层的厚度大于所述第二子层的厚度，所述第二子层与所述第一子层的厚度比例范围为1:25～1:10。
可选地，所述第二扫描线的数量小于所述数据线的数量；
所述显示基板还包括设置在所述基底上的多条公共电极线，所述公共电极线与所述第二扫描线同层设置，所述公共电极线与所述第二扫描线相互平行；
当所述数据线在所述基底上的正投影与所述像素电极在所述基底上的正投影有交叠时，所述公共电极线在所述基底上的正投影位于部分相邻像素电极之间的间隔区；所述部分相邻像素电极之间的间隔区未设置所述第二扫描线；
当所述数据线在所述基底上的正投影位于相邻所述像素电极之间的间隔区时，所述公共电极线在所述基底上的正投影与部分像素电极在所述基底上的正投影有交叠；所述部分像素电极在所述基底上的正投影与所述第二扫描线在所述基底上的正投影无交叠。
可选地，沿所述数据线的排布方向，所述第二扫描线和所述公共电极线依次交替设置，相邻的所述第二扫描线与所述公共电极线之间的间距相等。
可选地，还包括多个开关管，所述开关管包括栅极、所述第一绝缘层、有源层、源极和漏极；所述栅极和所述第一扫描线同层设置，所述第一绝缘层和所述有源层依次叠置于所述栅极背离所述基底的一侧，所述源极和所述漏极与所述数据线同层设置，且所述源极和所述漏极设置于所述有源层背离所述基底的一侧，且所述源极和所述漏极分设于所述有源层的相对两端并与所述有源层连接；
各所述开关管的所述漏极分别与各所述像素电极对应连接；各所述开关管的所述源极分别与各所述数据线对应连接；各行所述像素电极对应的所述开关管的所述栅极分别与各所述第一扫描线对应连接；
各列所述像素电极中，奇数个的所述像素电极对应的所述开关管的所述源极对应连接一条数据线，偶数个的所述像素电极对应的所述开关管的所述源极对应连接另一条数据线，所述一条数据线和所述另一条数据线相邻。
可选地，连接同一条所述数据线的所述开关管分设于该条所述数据线的两侧或者设置于该条所述数据线的同一侧，且所述开关管靠近该条所述数据线设置。
可选地，所述第二扫描线的数量是所述第一扫描线数量的n倍，n为整数，n＝1,2,3…。
可选地，相邻所述第二扫描线之间等间隔分布，各所述第二扫描线与各所述第一扫描线的连接位置点排布形成直线或折线。
第二方面，本公开实施例还提供一种显示面板，包括上述显示基板，还包括对盒基板，所述对盒基板与所述显示基板相对盒，且所述对盒基板面向所述显示基板中的像素电极；所述对盒基板与所述显示基板相对盒形成的对盒间隙中填充有液晶。
附图说明
附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其它特征和优点对本领域技术人员将变得更加显而易见，在附图中：
图1为公开技术中超窄边框或全面屏中GOA驱动单元的设置俯视示意图；
图2为公开技术中非全面显示屏的像素结构设置俯视示意图；
图3为公开技术中一种全面屏的像素结构设置俯视示意图；
图4为公开的全面屏中竖向扫描线上的栅极驱动信号对数据信号电压和像素电压的拉动示意图；
图5为公开的全面屏中像素电极与数据线和竖向扫描线之间的寄生电容示意图；
图6为本公开实施例中一种显示基板的像素结构设置俯视示意图；
图7为图6中显示基板沿BB剖切线的结构剖视示意图；
图8为本公开实施例中另一种显示基板的像素结构设置俯视示意图；
图9为图8中显示基板沿CC剖切线的结构剖视示意图。
其中附图标记为：
1、基底；2、第一扫描线；3、第二扫描线；4、数据线；5、公共电极；6、像素电极；7、第一绝缘层；8、第二绝缘层；81、第一子层；82、第二子层；9、第三绝缘层；10、开关管；101、栅极；102、源极；103、漏极；11、公共电极线；12、GOA驱动单元；13、竖向扫描线；14、横向扫描线。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案，下面结合附图和具体实施方式对本公开实施例提供的一种显示基板和显示面板作进一步详细描述。
在下文中将参考附图更充分地描述本公开实施例，但是所示的实施例可以以不同形式来体现，且不应当被解释为限于本公开阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
本公开实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了区的具体形状，但并不是旨在限制性的。
超窄边框技术方兴未艾，给消费者的视觉体验带来了巨大的冲击，并且为拼接显示领域带来了更多选择。常规面板产品晶体管栅极驱动单元(简称GOA,下同)位于面板的左右两侧(也即B/D两侧)，无法实现超窄边框或者全面屏产品。目前超窄边框或全面屏技术的设计方案为将原来设置于面板左右两侧的GOA驱动单元12调整至面板A侧(即面板上侧)，如图1所示，即将扫描信号输入端从面板左右两侧移动到数据信号输入侧，使得面板左右两侧的边框做的更小，可以小到1mm以内。但是这也带来了一个超窄边框或全面屏的特有性问题，扫描线的输入有两种，原来的平行于面板长边(即像素阵列行)的扫描线和垂直于面板长边(即像素阵列列)的扫描线，平行于面板长边的扫描线是晶体管控制线，垂直于面板长边的扫描线是扫描信号输入线，通过使竖向扫描信号输入线与横向扫描线连接，能把扫描信号传输到横向扫描线上，从而实现像素阵列行驱动，进而实现面板左侧、右侧、下侧的超窄边框或无边框。如图2和图3所示，竖向扫描线13和数据线4都设置于相邻两列像素电极6之间的间隔区(即被黑矩阵覆盖的区域)，这带来的问题是竖向扫描线13上的扫描信号会对像素电压产生明显拉动，在横向扫描线14和竖向扫描线13连接位置处的像素电压与其它位置的像素电压存在差异，这种差异会导致超窄边框或全面屏出现特有的显示图像不良，如图1所示的“V”字型显示异常(即“V”字型Mura)，即该全面屏的横向扫描线14为双边驱动，“V”字型为横向扫描线14和竖向扫描线13连接位置点排布形成的折线；同时竖向扫描线13上的扫描信号还会拉动数据线4上的数据信号，使得像素电极6左右两边的数据线4对像素电压的拉动不对称，导致出现特异性的串扰等不良。
如图4所示，上述像素结构的全面屏，像素电压V-Pixel在充电结束后，在寄生电容Cgd和Cgp的作用下，在栅极驱动信号VGate跳变的瞬间会对数据信号电压VData和像素电压V-Pixel有个向下的拉动值，如使像素电压产生一个电压损失△Vp，
Figure BDA0002653320850000061
其中，Cdp为像素电极6和数据线4之间的寄生电容，Cgp为像素电极6和竖向扫描线13之间的寄生电容，Cst为像素电极6和公共电极5之间的存储电容；△Vgate为竖向扫描线13上的信号跳变。这个栅极驱动信号VGate跳变对像素电压V-Pixel的拉动是在像素电极6充电完成的瞬间完成的，因此竖向扫描线13与横向扫描线14连接位置的像素与其他位置的像素会出现显示差异，最终导致在宏观上，整个画面会出现例如图1所示的“V”字型显示异常(即“V”字型Mura)。
如图5所示，常规像素电极6左右各有一条数据线4，像素电极6和两条数据线4之间的寄生电容Cdp1和Cdp2在开关管10的影响下以及竖向扫描线13的屏蔽下，寄生电容Cdp1和Cdp2存在差异，这导致左右两条数据线4对像素电极6的串扰程度存在差异△Vd，其中，
Figure BDA0002653320850000062
其中，Cdp1为像素电极6和左边一条数据线4之间的寄生电容，Cdp2为像素电极6和右边一条数据线4之间的寄生电容，Cgp为像素电极6和竖向扫描线13之间的寄生电容，Cst为像素电极6和公共电极5之间的存储电容；△Vdata1为左边一条数据线4上的信号变化；△Vdata2为右边一条数据线4上的信号变化。这使得像素电极6左右两边的数据线4对像素电压的拉动不对称，会出现特异性的串扰(即Crosstalk)等不良，严重影响全面屏的显示效果。
针对上述像素结构的全面屏所存在的显示异常和特异性串扰等不良问题，本公开实施例提供一种显示基板及其制备方法、显示面板。
本公开实施例提供一种显示基板，如图6和图7所示，包括基底1，设置在基底1上的多条第一扫描线2、多条第二扫描线3、多条数据线4、多个公共电极5和多个像素电极6；第二扫描线3与数据线4相互平行，第二扫描线3、公共电极5、像素电极6不同层；公共电极5位于第二扫描线3和数据线4远离基底1的一侧，且位于像素电极6靠近基底1的一侧；数据线4与第二扫描线3中，其中一者在基底1上的正投影位于相邻像素电极6之间的间隔区，另一者在基底1上的正投影与像素电极6在基底1上的正投影有交叠。
可选地，第二扫描线3与数据线4同层设置；第一扫描线2设置于第二扫描线3的靠近基底1的一侧，第二扫描线3与第一扫描线2之间设置有第一绝缘层7，各第二扫描线3通过开设在第一绝缘层7中的过孔分别连接各第一扫描线2，以为第一扫描线2提供输入信号；公共电极5和像素电极6设置于第二扫描线3的背离基底1的一侧，公共电极5与像素电极6依次远离基底1排布，且各公共电极5与各像素电极6分别相对应；公共电极5与第二扫描线3之间设置有第二绝缘层8；公共电极5与像素电极6之间设置有第三绝缘层9。
其中，第二扫描线3为与其连接的第一扫描线2提供栅极驱动信号，第一扫描线2将该栅极驱动信号提供给开关管10，以使开关管10开启，此时，数据线4向像素电极6提供数据信号。公共电极5与像素电极6相对应叠置，使该显示基板成为能实现ADS(Advanced SuperDimension Switch，高级超维场转换技术)显示模式的显示基板。
通过使数据线4与第二扫描线3中，其中一者在基底1上的正投影位于相邻像素电极6之间的间隔区，另一者在基底1上的正投影与像素电极6在基底1上的正投影有交叠，由于数据线4或第二扫描线3与像素电极6在基底1上的正投影有交叠，即数据线4或第二扫描线3至少局部位于像素电极6在基底1上的正投影区域，使同层设置的数据线4与第二扫描线3之间的间距相对于现有设计中数据线与竖向栅极线都位于相邻像素电极之间的间隔区时的间距增大，这使得数据线4与第二扫描线3之间的寄生电容Cgd大大降低，从而使得第二扫描线3上的栅极驱动信号关断时对数据线4上的数据信号的下拉明显减小，进而使得第二扫描线3上的栅极驱动信号关断时对像素电极6的像素电压的下拉明显减小，最终使第二扫描线3与第一扫描线2连接处的像素电极6的像素电压与其他位置的像素电极6的像素电压之间的差异大大减小，改善或消除了显示画面的显示异常(如“V”字型Mura)；同时，由于数据线4和第二扫描线3与像素电极6之间设置有公共电极5，当数据线4位于像素电极6的中间位置时，公共电极5能够对数据线4与像素电极6之间的电场形成屏蔽，使数据线4与像素电极6之间基本无寄生电容，从而大大改善了由于左右两侧数据线4与像素电极6之间的寄生电容差异所导致的左右两侧数据线4对像素电极6的串扰差异不良；当第二扫描线3在基底1上的正投影与像素电极6在基底1上的正投影有交叠时，公共电极5能够对第二扫描线3与像素电极6之间的电场形成屏蔽，使第二扫描线3与像素电极6之间基本无寄生电容，从而使得第二扫描线3上的栅极驱动信号关断时对像素电极6的像素电压的下拉明显减小或不再出现；最终使第二扫描线3与第一扫描线2连接处的像素电极6的像素电压与其他位置的像素电极6的像素电压之间的差异大大减小，改善或消除了显示画面的显示异常(如“V”字型Mura)；且数据线4与其左右两个像素电极6之间的寄生电容是相同的，即数据线4对其左右两个像素电极6的像素电压的拉动是对称的，不会存在因为数据线4对像素电极6的像素电压的拉动不对称导致的数据线4对左右两侧像素电极6的串扰差异不良的问题，改善了该显示基板的显示画质。
本实施例中，可选地，数据线4在基底1上的正投影位于像素电极6在基底1上的正投影的中心线上，第二扫描线3在基底1上的正投影位于相邻像素电极6之间的间隔区。如此设置，确保相邻数据线4与第二扫描线3之间的间距最大，从而不仅能进一步使第二扫描线3上的栅极驱动信号关断时对像素电极6的像素电压的下拉减小，最终使第二扫描线3与第一扫描线2连接处的像素电极6的像素电压与其他位置的像素电极6的像素电压之间的差异大大减小，改善或消除了显示画面的显示异常，而且能进一步改善数据线4对像素电极6的像素电压的拉动不对称导致的数据线4对左右两侧像素电极6的串扰差异不良的问题，从而进一步改善了该显示基板的显示画质。
可选地，显示基板还包括多个开关管10，开关管10包括栅极101、第一绝缘层7、有源层、源极102和漏极103；栅极101和第一扫描线2同层设置，第一绝缘层7和有源层依次叠置于栅极101背离基底1的一侧，源极102和漏极103与数据线4同层设置，且源极102和漏极103设置于有源层背离基底1的一侧，且源极102和漏极103分设于有源层的相对两端并与有源层连接；各开关管10的漏极103分别与各像素电极6对应连接；各开关管10的源极102分别与各数据线4对应连接；各行像素电极6对应的开关管10的栅极101分别与各第一扫描线2对应连接；各列像素电极6中，奇数个的像素电极6对应的开关管10的源极102对应连接一条数据线4，偶数个的像素电极6对应的开关管10的源极102对应连接另一条数据线4，一条数据线4和另一条数据线4相邻。如此设置，能够实现该显示基板的点翻转显示模式，由于上述结构的显示基板在采用列翻转显示模式时，常会出现“摇头纹”的显示画面异常，所以该显示基板采用点翻转显示模式，能够避免出现显示画面异常，改善显示画质。
可选地，连接同一条数据线4的开关管10分设于该条数据线4的两侧或者设置于该条数据线4的同一侧，且开关管10靠近该条数据线4设置。其中，开关管10设置于第一扫描线2所在的相邻像素电极6之间的间隔区域，且开关管10被黑矩阵覆盖。如此设置，无论数据线4对应位于相邻像素电极6之间的间隔区还是对应位于像素电极6的中心线上，显示基板各像素结构中开关管10的布局都趋于一致，从而避免开关管10布局差异所导致的显示图像差异，改善显示画质。
可选地，像素电极6排布呈阵列，第一扫描线2沿阵列的行方向X延伸，且第一扫描线2位于任意相邻两行像素电极6之间的间隔区；第二扫描线3和数据线4沿阵列的列方向Y延伸。即第二扫描线3沿直线方向延伸，如此设置，相对于公开技术中非直线走线的第二扫描线，能够缩短第二扫描线3的走线长度，从而减小第二扫描线3的电阻，进而使第二扫描线3上传输的栅极驱动信号衰减减小，确保了栅极驱动信号在传输过程中的信号大小一致性，从而提升了其驱动的一致性和显示基板的显示品质；同时，本实施例中第二扫描线3和数据线4的上述设置，在第二扫描线3沿直线方向延伸的情况下，同样能确保显示基板中各像素结构(包括像素电极6、开关管10、数据线4、第一扫描线2和第二扫描线3)的物理布局一致，从而减小了显示基板由于像素结构物理布局差异所导致的显示图像差异，提升了显示画质。
可选地，数据线4的宽度大于第二扫描线3的宽度。数据线4与第二扫描线3的宽度是指垂直于其延伸方向的尺寸。如此设置，能使数据线4的电阻明显减小，从而减小数据线4上数据信号在传输过程中的损耗，提升显示画质；另外，由于数据线4设置于像素电极6在基底1上的正投影的中心线上，所以宽度较宽的数据线4具有足够的安置空间，同时，由于数据线4设置于像素电极6在基底1上的正投影的中心线上，所以数据线4与第二扫描线3之间的间距能确保最远，这使得数据线4与第二扫描线3之间的寄生电容Cgd大大降低，从而使得第二扫描线3上的栅极驱动信号关断时对数据线4上的数据信号的下拉明显减小，进而使得第二扫描线3上的栅极驱动信号关断时对像素电极6的像素电压的下拉明显减小，最终使第二扫描线3与第一扫描线2连接处的像素电极6的像素电压与其他位置的像素电极6的像素电压之间的差异大大减小，改善或消除了显示画面的显示异常。
可选地，第二扫描线3与数据线4的厚度相同；第二绝缘层8包括第一子层81，第一子层81的厚度大于数据线4的厚度，第一子层81与数据线4的厚度比例范围为3:1～9:1。其中，第一子层81的厚度范围为2.0～2.5μm。数据线4的厚度范围为
Figure BDA0002653320850000101
第一子层81采用透明有机树脂材料。采用透明有机树脂材料，一方面能够透光，便于实现像素电极6区域的透光；另一方面，树脂材料能够形成膜层较厚的第一子层81。
可选地，第二绝缘层8还包括第二子层82，第二子层82和第一子层81依次远离基底1叠置；第一子层81的厚度大于第二子层82的厚度，第二子层82与第一子层81的厚度比例范围为1:25～1:10。其中，第二子层82的厚度范围为
Figure BDA0002653320850000111
第二子层82采用氮化硅或氧化硅材料。第二子层82起到缓冲层的作用，在第二子层82上形成第一子层81，能够增强有机树脂材料的第一子层81在数据线4和第二扫描线3上的牢固性能，使第一子层81与数据线4和第二扫描线3之间不容易脱离。
本实施例中，基于第二绝缘层8中第一子层81和第二子层82的上述设置，由于第一子层81的厚度较厚，所以使第二扫描线3与像素电极6之间的寄生电容Cgp、数据线4与像素电极6之间的寄生电容Cdp以及第二扫描线3与数据线4之间的寄生电容Cgd都大大减小，同时，由于有机树脂材料的介电常数比无机绝缘材料(如氮化硅、氧化硅等)小，从而能进一步减小第二扫描线3与像素电极6之间的寄生电容Cgp、数据线4与像素电极6之间的寄生电容Cdp以及第二扫描线3与数据线4之间的寄生电容Cgd，进而使相互之间寄生电容较大所导致的第二扫描线3上的栅极驱动信号关断时对数据线4上的数据信号下拉以及对像素电极6的像素电压下拉都明显减小，最终使第二扫描线3与第一扫描线2连接处的像素电极6的像素电压与其他位置的像素电极6的像素电压之间的差异大大减小，改善或消除了显示画面的显示异常。
可选地，第三绝缘层9的厚度范围为
Figure BDA0002653320850000112
第三绝缘层9采用氮化硅或氧化硅材料。相对于公开技术中公共电极与像素电极之间的整体绝缘层厚度，本实施例中设置于公共电极5与像素电极6之间的第三绝缘层9的厚度大大减小，这使公共电极5与像素电极6之间的电容Cst明显增大，从而使像素电压的保持能力增大，由于公共电极5与像素电极6之间的电容Cst远远大于第二扫描线3与像素电极6之间的寄生电容Cgp和数据线4与像素电极6之间的寄生电容Cdp，所以，上述第三绝缘层9的厚度设置，使得第二扫描线3上的栅极驱动信号关断时对数据线4上的数据信号的下拉明显减小，同时使得第二扫描线3上的栅极驱动信号关断时对像素电极6的像素电压的下拉明显减小，从而使第二扫描线3与第一扫描线2连接处的像素电极6的像素电压与其他位置的像素电极6的像素电压之间的差异大大减小，改善或消除了显示画面的显示异常。
可选地，公共电极5为面状电极块，像素电极6为狭缝电极。如此设置，能够更好地实现该显示基板的ADS(Advanced Super Dimension Switch，高级超维场转换技术)显示模式显示，从而更好地实现该显示基板的广视角显示。
可选地，第二扫描线3的数量小于数据线4的数量；显示基板还包括设置在基底1上的多条公共电极线11，公共电极线11与第二扫描线3同层设置，公共电极线11与第二扫描线3相互平行；公共电极线11在基底1上的正投影位于部分相邻像素电极6之间的间隔区；该部分相邻像素电极6之间的间隔区未设置第二扫描线3。由于第二扫描线3的数量小于数据线4的数量，所以部分相邻像素电极6之间的间隔区内未设置第二扫描线3，通过在未设置第二扫描线3的相邻像素电极6之间的间隔区内设置公共电极线11，能使相邻像素电极6之间的间隔区内信号线的布局趋于一致，从而使显示基板中各像素结构(包括像素电极6、开关管10、数据线4、第一扫描线2、第二扫描线3和公共电极线11)的物理布局趋于一致，进而减小了显示基板由于像素结构物理布局差异所导致的显示图像差异，提升了显示画质。
可选地，沿数据线4的排布方向，第二扫描线3和公共电极线11依次交替设置，相邻的第二扫描线3与公共电极线11之间的间距相等。如此设置，能够进一步确保相邻像素电极6之间的间隔区内信号线的布局趋于一致，从而使显示基板中各像素结构(包括像素电极6、开关管10、数据线4、第一扫描线2、第二扫描线3和公共电极线11)的物理布局进一步趋于一致，进而减小了显示基板由于像素结构物理布局差异所导致的显示图像差异，提升了显示画质。
可选地，第二扫描线3的数量是第一扫描线2数量的n倍，n为整数，n＝1,2,3…。当第二扫描线3的数量为第一扫描线2数量的1倍时，第二扫描线3与第一扫描线2一一对应连接，从而实现各条第一扫描线2上栅极驱动信号的输入。当第二扫描线3的数量为第一扫描线2数量的2倍时，两条第二扫描线3对应连接一条第一扫描线2，从而实现第二扫描线3对第一扫描线2的双边驱动，即两条第二扫描线3分别向一条第一扫描线2上的两个位置点输入相同的栅极驱动信号，如此能够改善或避免第一扫描线2两端的栅极驱动信号在传输过程中出现大小差异，从而改善或避免栅极驱动信号在传输过程中的大小差异所导致的显示图像差异，提升显示画质。当第二扫描线3的数量为第一扫描线2数量的3倍以上时，能够进一步改善或避免栅极驱动信号在传输过程中的大小差异所导致的显示图像差异，提升显示画质，其改善原理相同，不再赘述。
可选地，相邻第二扫描线3之间等间隔分布，各第二扫描线3与各第一扫描线2的连接位置点排布形成直线或折线。当第二扫描线3的数量为第一扫描线2数量的1倍时，各第二扫描线3与各第一扫描线2的连接位置点排布形成直线；当第二扫描线3的数量为第一扫描线2数量的2倍以上时，各第二扫描线3与各第一扫描线2的连接位置点排布形成折线；无论各第二扫描线3与各第一扫描线2的连接位置点排布形成直线还是折线，第二扫描线3与第一扫描线2连接处的像素电极6的像素电压与其他位置的像素电极6的像素电压之间的差异都不再明显(基本可以忽略)，改善或消除了显示画面在直线或折线位置处的显示异常(如“V”字型Mura)。
基于显示基板的上述结构，本实施例还提供一种显示基板的制备方法，包括在基底上形成多条第一扫描线、多条第二扫描线、多条数据线、多个公共电极和多个像素电极；第二扫描线与数据线相互平行，第二扫描线、公共电极、像素电极不同层；公共电极位于第二扫描线和数据线远离所述基底的一侧，且位于所述像素电极靠近所述基底的一侧；数据线与第二扫描线中，其中一者在基底上的正投影位于相邻像素电极之间的间隔区，另一者在基底上的正投影与像素电极在基底上的正投影有交叠。
本实施例中显示基板的制备方法具体包括：依次在基底上形成第一扫描线、第一绝缘层、第二扫描线和数据线、第二绝缘层、公共电极、第三绝缘层和像素电极；第二扫描线与数据线通过一次工艺同时形成，各第二扫描线通过开设在第一绝缘层中的过孔分别连接各第一扫描线，以为第一扫描线提供输入信号；各公共电极与各像素电极分别相对应。
可选地，该显示基板的制备方法还包括形成多条公共电极线；公共电极线与第二扫描线通过一次工艺同时形成，公共电极线与第二扫描线相互平行；公共电极线在基底上的正投影位于未设置第二扫描线的相邻像素电极之间的间隔区。
可选地，显示基板的制备方法还包括形成多个开关管；形成开关管包括依次在基底上形成栅极、第一绝缘层、有源层、源极和漏极；栅极和第一扫描线通过一次工艺同时形成，源极和漏极与数据线通过一次工艺同时形成，源极和漏极分设于有源层的相对两端并与有源层连接。
本实施例中，显示基板的具体制备过程为：
1)溅射、曝光、显影、刻蚀一层金属，形成第一扫描线和开关管的栅极；第一扫描线的厚度范围为
Figure BDA0002653320850000141
2)通过化学气相沉积一层SiNx，形成第一绝缘层，即栅绝缘层；第一绝缘层的厚度范围为
Figure BDA0002653320850000142
3)化学气相沉积，曝光、显影、刻蚀一层半导体层，形成开关管的有源层；有源层的厚度为
Figure BDA0002653320850000143
4)溅射、曝光、显影、刻蚀一层金属，形成数据线、第二扫描线、公共电极线、开关管的源极和漏极；数据线、第二扫描线和公共电极线的厚度范围为
Figure BDA0002653320850000144
5)通过化学气相沉积一层SiNx，形成第二绝缘层的第二子层，即有机膜缓冲层；第二子层的厚度范围为
Figure BDA0002653320850000145
6)涂覆、曝光、显影形成第二绝缘层的第一子层，即透明有机树脂材料层；第一子层的厚度范围为2.0um-2.5um；
7)溅射、曝光、显影、刻蚀第一层ITO金属层，形成公共电极；公共电极的厚度范围为
Figure BDA0002653320850000146
8)通过化学气相沉积一层SiNx，形成第三绝缘层；第三绝缘层的厚度范围为
Figure BDA0002653320850000147
9)溅射、曝光、显影、刻蚀第二层ITO金属层，形成像素电极；像素电极的厚度范围为
Figure BDA0002653320850000148
显示基板中各膜层的具体制备工艺均为传统工艺，这里不再赘述。
本公开实施例还提供一种显示基板，与上述实施例中不同的是，如图8和图9所示，数据线4在基底1上的正投影位于相邻像素电极6之间的间隔区，第二扫描线3在基底1上的正投影位于像素电极6在基底1上的正投影的中心线上。如此设置，确保相邻数据线4与第二扫描线3之间的间距最大，从而不仅能进一步使第二扫描线3上的栅极驱动信号关断时对像素电极6的像素电压的下拉减小，最终使第二扫描线3与第一扫描线2连接处的像素电极6的像素电压与其他位置的像素电极6的像素电压之间的差异大大减小，改善或消除了显示画面的显示异常，而且能进一步改善数据线4对像素电极6的像素电压的拉动不对称导致的数据线4对左右两侧像素电极6的串扰差异不良的问题，从而进一步改善了该显示基板的显示画质。
可选地，第二扫描线3的宽度大于数据线4的宽度。数据线4与第二扫描线3的宽度是指垂直于其延伸方向的尺寸。如此设置，能使第二扫描线3的电阻明显减小，从而减小第二扫描线3上栅极驱动信号在传输过程中的损耗，提升显示画质；另外，由于第二扫描线3设置于像素电极6在基底1上的正投影的中心线上，所以宽度较宽的第二扫描线3具有足够的安置空间，同时，由于第二扫描线3设置于像素电极6在基底1上的正投影的中心线上，所以数据线4与第二扫描线3之间的间距能确保最远，这使得数据线4与第二扫描线3之间的寄生电容Cgd大大降低，从而使得第二扫描线3上的栅极驱动信号关断时对数据线4上的数据信号的下拉明显减小，进而使得第二扫描线3上的栅极驱动信号关断时对像素电极6的像素电压的下拉明显减小，最终使第二扫描线3与第一扫描线2连接处的像素电极6的像素电压与其他位置的像素电极6的像素电压之间的差异大大减小，改善或消除了显示画面的显示异常。
可选地，第二扫描线3的数量小于数据线4的数量；显示基板还包括设置在基底1上的多条公共电极线11，公共电极线11与第二扫描线3同层设置，公共电极线11与第二扫描线3相互平行；公共电极线11在基底1上的正投影与部分像素电极6在基底1上的正投影有交叠；该部分像素电极6在基底1上的正投影与第二扫描线3在基底1上的正投影无交叠。
其中，由于第二扫描线3的数量小于数据线4的数量，所以部分像素电极6在基底1上的正投影与第二扫描线3在基底1上的正投影无交叠，通过使公共电极线11在基底1上的正投影与该部分像素电极6在基底1上的正投影有交叠，能使像素电极6在基底1上的正投影区域内信号线的布局趋于一致，从而使显示基板中各像素结构(包括像素电极6、开关管10、数据线4、第一扫描线2、第二扫描线3和公共电极线11)的物理布局趋于一致，进而减小了显示基板由于像素结构物理布局差异所导致的显示图像差异，提升了显示画质。
本实施例中显示基板的其他结构与上述实施例中相同，此处不再赘述。
基于显示基板的上述结构，本实施例还提供一种该显示基板的制备方法，该显示基板的制备方法与上述实施例中显示基板的制备方法相同，此处不再赘述。
上述公开实施例中所提供的显示基板，通过使数据线与第二扫描线中，其中一者在基底上的正投影位于相邻像素电极之间的间隔区，另一者在基底上的正投影与像素电极在基底上的正投影有交叠，由于数据线或第二扫描线与像素电极在基底上的正投影有交叠，即数据线或第二扫描线至少局部位于像素电极在基底上的正投影区域，使同层设置的数据线与第二扫描线之间的间距相对于现有设计中数据线与竖向栅极线都位于相邻像素电极之间的间隔区时的间距增大，这使得数据线与第二扫描线之间的寄生电容大大降低，从而使得第二扫描线上的栅极驱动信号关断时对数据线上的数据信号的下拉明显减小，进而使得第二扫描线上的栅极驱动信号关断时对像素电极的像素电压的下拉明显减小，最终使第二扫描线与第一扫描线连接处的像素电极的像素电压与其他位置的像素电极的像素电压之间的差异大大减小，改善或消除了显示画面的显示异常(如“V”字型Mura)；同时，由于数据线和第二扫描线与像素电极之间设置有公共电极，当数据线位于像素电极的中间位置时，公共电极能够对数据线与像素电极之间的电场形成屏蔽，使数据线与像素电极之间基本无寄生电容，从而大大改善了由于左右两侧数据线与像素电极之间的寄生电容差异所导致的左右两侧数据线对像素电极的串扰差异不良；当第二扫描线在基底上的正投影与像素电极在基底上的正投影有交叠时，公共电极能够对第二扫描线与像素电极之间的电场形成屏蔽，使第二扫描线与像素电极之间基本无寄生电容，从而使得第二扫描线上的栅极驱动信号关断时对像素电极的像素电压的下拉明显减小或不再出现；最终使第二扫描线与第一扫描线连接处的像素电极的像素电压与其他位置的像素电极的像素电压之间的差异大大减小，改善或消除了显示画面的显示异常(如“V”字型Mura)；且数据线与其左右两个像素电极之间的寄生电容是相同的，即数据线对其左右两个像素电极的像素电压的拉动是对称的，不会存在因为数据线对像素电极的像素电压的拉动不对称导致的数据线对左右两侧像素电极的串扰差异不良的问题，改善了该显示基板的显示画质。
本公开实施例还提供一种显示面板，包括上述实施例中的显示基板，还包括对盒基板，对盒基板与显示基板相对盒，且对盒基板面向显示基板中的像素电极；对盒基板与显示基板相对盒形成的对盒间隙中填充有液晶。
本实施例中的显示面板为液晶显示面板，通过采用上述实施例中的显示基板，使该显示面板能实现ADS(Advanced Super Dimension Switch，高级超维场转换技术)显示模式。
该显示面板，通过采用上实施例中的显示基板，使该显示面板中不同位置的像素电极的像素电压趋于一致，且该显示面板不会因为数据线对像素电极的像素电压拉动不对称导致数据线对左右两侧像素电极的串扰差异不良，改善了该显示面板的显示画质，提升了该显示面板的显示效果。
本公开实施例所提供的显示面板可以为LCD面板、LCD电视、显示器、手机、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (14)

1.一种显示基板，其特征在于，包括基底，设置在所述基底上的多条第一扫描线、多条第二扫描线、多条数据线、多个公共电极和多个像素电极；
所述第二扫描线与所述数据线相互平行，所述第二扫描线、所述公共电极、所述像素电极不同层；所述公共电极位于所述第二扫描线和所述数据线远离所述基底的一侧，且位于所述像素电极靠近所述基底的一侧；
所述数据线与所述第二扫描线中，其中一者在所述基底上的正投影位于相邻所述像素电极之间的间隔区，另一者在所述基底上的正投影与所述像素电极在所述基底上的正投影有交叠。
2.根据权利要求1所述的显示基板，其特征在于，所述数据线在所述基底上的正投影位于所述像素电极在所述基底上的正投影的中心线上，所述第二扫描线在所述基底上的正投影位于相邻所述像素电极之间的间隔区；
或者，所述数据线在所述基底上的正投影位于相邻所述像素电极之间的间隔区，所述公共电极线在所述基底上的正投影位于所述像素电极在所述基底上的正投影的中心线上。
3.根据权利要求1或2所述的显示基板，其特征在于，所述第二扫描线与所述数据线同层设置；所述第一扫描线设置于所述第二扫描线的靠近所述基底的一侧，所述第二扫描线与所述第一扫描线之间设置有第一绝缘层，各所述第二扫描线通过开设在所述第一绝缘层中的过孔分别连接各所述第一扫描线，以为所述第一扫描线提供输入信号；
所述公共电极和所述像素电极设置于所述第二扫描线的背离所述基底的一侧，所述公共电极与所述像素电极依次远离所述基底排布，且各所述公共电极与各所述像素电极分别相对应；所述公共电极与所述第二扫描线之间设置有第二绝缘层；所述公共电极与所述像素电极之间设置有第三绝缘层。
4.根据权利要求3所述的显示基板，其特征在于，所述像素电极排布呈阵列，所述第一扫描线沿所述阵列的行方向延伸，且所述第一扫描线位于任意相邻两行所述像素电极之间的间隔区；
所述第二扫描线和所述数据线沿所述阵列的列方向延伸。
5.根据权利要求4所述的显示基板，其特征在于，所述数据线与所述第二扫描线中，在所述基底上的正投影与所述像素电极在所述基底上的正投影有交叠的其中一者的宽度大于在所述基底上的正投影位于相邻所述像素电极之间的间隔区的另一者的宽度。
6.根据权利要求4所述的显示基板，其特征在于，所述第二扫描线与所述数据线的厚度相同；
所述第二绝缘层包括第一子层，所述第一子层的厚度大于所述数据线的厚度，所述第一子层与所述数据线的厚度比例范围为3:1～9:1。
7.根据权利要求6所述的显示基板，其特征在于，所述第二绝缘层还包括第二子层，所述第二子层和所述第一子层依次远离所述基底叠置；
所述第一子层的厚度大于所述第二子层的厚度，所述第二子层与所述第一子层的厚度比例范围为1:25～1:10。
8.根据权利要求3所述的显示基板，其特征在于，所述第二扫描线的数量小于所述数据线的数量；
所述显示基板还包括设置在所述基底上的多条公共电极线，所述公共电极线与所述第二扫描线同层设置，所述公共电极线与所述第二扫描线相互平行；
当所述数据线在所述基底上的正投影与所述像素电极在所述基底上的正投影有交叠时，所述公共电极线在所述基底上的正投影位于部分相邻像素电极之间的间隔区；所述部分相邻像素电极之间的间隔区未设置所述第二扫描线；
当所述数据线在所述基底上的正投影位于相邻所述像素电极之间的间隔区时，所述公共电极线在所述基底上的正投影与部分像素电极在所述基底上的正投影有交叠；所述部分像素电极在所述基底上的正投影与所述第二扫描线在所述基底上的正投影无交叠。
9.根据权利要求8所述的显示基板，其特征在于，沿所述数据线的排布方向，所述第二扫描线和所述公共电极线依次交替设置，相邻的所述第二扫描线与所述公共电极线之间的间距相等。
10.根据权利要求3所述的显示基板，其特征在于，还包括多个开关管，所述开关管包括栅极、所述第一绝缘层、有源层、源极和漏极；所述栅极和所述第一扫描线同层设置，所述第一绝缘层和所述有源层依次叠置于所述栅极背离所述基底的一侧，所述源极和所述漏极与所述数据线同层设置，且所述源极和所述漏极设置于所述有源层背离所述基底的一侧，且所述源极和所述漏极分设于所述有源层的相对两端并与所述有源层连接；
各所述开关管的所述漏极分别与各所述像素电极对应连接；各所述开关管的所述源极分别与各所述数据线对应连接；各行所述像素电极对应的所述开关管的所述栅极分别与各所述第一扫描线对应连接；
各列所述像素电极中，奇数个的所述像素电极对应的所述开关管的所述源极对应连接一条数据线，偶数个的所述像素电极对应的所述开关管的所述源极对应连接另一条数据线，所述一条数据线和所述另一条数据线相邻。
11.根据权利要求10所述的显示基板，其特征在于，连接同一条所述数据线的所述开关管分设于该条所述数据线的两侧或者设置于该条所述数据线的同一侧，且所述开关管靠近该条所述数据线设置。
12.根据权利要求3所述的显示基板，其特征在于，所述第二扫描线的数量是所述第一扫描线数量的n倍，n为整数，n＝1,2,3…。
13.根据权利要求12所述的显示基板，其特征在于，相邻所述第二扫描线之间等间隔分布，各所述第二扫描线与各所述第一扫描线的连接位置点排布形成直线或折线。
14.一种显示面板，其特征在于，包括权利要求1-13任意一项所述的显示基板，还包括对盒基板，所述对盒基板与所述显示基板相对盒，且所述对盒基板面向所述显示基板中的像素电极；所述对盒基板与所述显示基板相对盒形成的对盒间隙中填充有液晶。
CN202010878350.3A 2020-08-27 2020-08-27 一种显示基板和显示面板 Active CN114114763B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010878350.3A CN114114763B (zh) 2020-08-27 2020-08-27 一种显示基板和显示面板
US17/773,412 US20220382115A1 (en) 2020-08-27 2021-07-07 Display substrate and display panel
PCT/CN2021/104954 WO2022042061A1 (zh) 2020-08-27 2021-07-07 一种显示基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010878350.3A CN114114763B (zh) 2020-08-27 2020-08-27 一种显示基板和显示面板

Publications (2)

Publication Number Publication Date
CN114114763A true CN114114763A (zh) 2022-03-01
CN114114763B CN114114763B (zh) 2023-08-08

Family

ID=80352583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010878350.3A Active CN114114763B (zh) 2020-08-27 2020-08-27 一种显示基板和显示面板

Country Status (3)

Country Link
US (1) US20220382115A1 (zh)
CN (1) CN114114763B (zh)
WO (1) WO2022042061A1 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385200A (zh) * 2010-08-27 2012-03-21 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN102566168A (zh) * 2010-12-30 2012-07-11 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示装置
CN102645808A (zh) * 2012-04-20 2012-08-22 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
KR20140078266A (ko) * 2012-12-17 2014-06-25 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판
CN104049429A (zh) * 2014-06-18 2014-09-17 南京中电熊猫液晶显示科技有限公司 一种像素结构及其制作方法
CN104246593A (zh) * 2012-04-27 2014-12-24 夏普株式会社 液晶显示元件和液晶显示装置
CN105223749A (zh) * 2015-10-10 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105932029A (zh) * 2016-06-08 2016-09-07 京东方科技集团股份有限公司 一种阵列基板、其制作方法、触控显示面板及显示装置
CN205787506U (zh) * 2016-06-21 2016-12-07 上海纪显电子科技有限公司 阵列基板和液晶显示装置
CN106647073A (zh) * 2016-10-20 2017-05-10 友达光电股份有限公司 主动元件阵列基板
CN109240017A (zh) * 2018-11-22 2019-01-18 上海天马微电子有限公司 显示面板和显示装置
KR102081598B1 (ko) * 2013-05-31 2020-02-26 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527306B (zh) * 2009-04-14 2011-01-05 深圳华映显示科技有限公司 主动组件数组基板及液晶显示面板
CN102629053A (zh) * 2011-08-29 2012-08-08 京东方科技集团股份有限公司 阵列基板及显示装置
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
CN106200176A (zh) * 2016-08-25 2016-12-07 深圳市华星光电技术有限公司 显示面板及显示器
JP6768724B2 (ja) * 2018-01-19 2020-10-14 株式会社Ｊｏｌｅｄ 表示装置および表示パネルの駆動方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385200A (zh) * 2010-08-27 2012-03-21 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN102566168A (zh) * 2010-12-30 2012-07-11 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示装置
CN102645808A (zh) * 2012-04-20 2012-08-22 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN104246593A (zh) * 2012-04-27 2014-12-24 夏普株式会社 液晶显示元件和液晶显示装置
KR20140078266A (ko) * 2012-12-17 2014-06-25 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판
KR102081598B1 (ko) * 2013-05-31 2020-02-26 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
CN104049429A (zh) * 2014-06-18 2014-09-17 南京中电熊猫液晶显示科技有限公司 一种像素结构及其制作方法
CN105223749A (zh) * 2015-10-10 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105932029A (zh) * 2016-06-08 2016-09-07 京东方科技集团股份有限公司 一种阵列基板、其制作方法、触控显示面板及显示装置
CN205787506U (zh) * 2016-06-21 2016-12-07 上海纪显电子科技有限公司 阵列基板和液晶显示装置
CN106647073A (zh) * 2016-10-20 2017-05-10 友达光电股份有限公司 主动元件阵列基板
CN109240017A (zh) * 2018-11-22 2019-01-18 上海天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
WO2022042061A1 (zh) 2022-03-03
CN114114763B (zh) 2023-08-08
US20220382115A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
US8692967B2 (en) Pixel array, polymer stabilized alignment liquid crystal display panel, and electro-optical apparatus
US7705946B2 (en) High quality and ultra large screen liquid crystal display device and production method thereof
KR101469028B1 (ko) 표시 장치
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
KR20090011156A (ko) 표시 장치
US20140132867A1 (en) Liquid crystal display and manufacturing method thereof
TWI518382B (zh) 畫素結構及具有此畫素結構的顯示面板
CN104007591A (zh) 一种像素结构及其制作方法
KR101482479B1 (ko) 어레이 기판 및 액정 디스플레이 패널
US5654731A (en) Shielded pixel structure for liquid crystal displays
CN113109972A (zh) 阵列基板、显示面板及显示装置
JPWO2009041112A1 (ja) 表示装置
CN114114763B (zh) 一种显示基板和显示面板
TWI406038B (zh) 應用具有極性延伸部之畫素之多域垂直配向液晶顯示器
KR20120005753A (ko) 박막 트랜지스터 표시판
TWI416230B (zh) 畫素陣列
KR100559219B1 (ko) 박막 트랜지스터 액정표시장치
CN216083350U (zh) 阵列基板、显示面板及显示装置
CN115516370A (zh) 阵列基板及显示装置
CN114721189A (zh) 一种显示面板及显示装置
CN116594234A (zh) 一种阵列基板、显示面板和显示装置
CN114764203A (zh) 一种显示面板及显示装置
CN117031837A (zh) 液晶显示面板
CN114063356A (zh) 阵列基板及显示面板
CN117651900A (zh) 显示基板及其制备方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant