JPH1152421A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH1152421A
JPH1152421A JP21201597A JP21201597A JPH1152421A JP H1152421 A JPH1152421 A JP H1152421A JP 21201597 A JP21201597 A JP 21201597A JP 21201597 A JP21201597 A JP 21201597A JP H1152421 A JPH1152421 A JP H1152421A
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
thin film
film transistor
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21201597A
Other languages
English (en)
Inventor
Yuichi Masutani
雄一 升谷
Yasunori Niwano
泰則 庭野
Kazuhiro Kobayashi
和弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21201597A priority Critical patent/JPH1152421A/ja
Publication of JPH1152421A publication Critical patent/JPH1152421A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 パネル開口率を低下させることなく、また短
絡欠陥の発生率の増加を抑えながら、斜めクロストーク
を解消する。 【解決手段】 本発明の液晶表示装置は、薄膜トランジ
スタアレイ基板と、対向基板と、液晶とからなる液晶表
示装置であって、複数の走査線と、該走査線間に該走査
線に垂直方向に配置される複数の矩形の画素電極と、該
画素電極間に該画素電極に平行に配置される複数の矩形
の対向電極と、該両電極を覆う絶縁膜と、該絶縁膜上に
前記走査線に交差して配置される複数の信号線と、薄膜
トランジスタとが前記薄膜トランジスタアレイ基板上に
形成されており、前記薄膜トランジスタアレイ基板に平
行に電界が形成されて前記液晶が駆動され、前記絶縁膜
を介して前記信号線の下層でかつ該信号線の両側に位置
する2つの前記対向電極が一体に形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アクティブマトリ
ックス型の液晶表示装置に関する。
【0002】
【従来の技術】アクティブマトリックス型の液晶表示装
置において、液晶に印加する電界の方向を基板に対して
平行な方向とする方式が、広視野角をえる手法として主
に用いられている(たとえば、特開平8−254712
号公報)。この方式を採用すると、視角方向を変化させ
た際のコントラストの変化、階調レベルの反転がほとん
どなくなることが明らかにされている(たとえば、「As
ia Display ′95」、1995年、The Institute of
Television Enginners of Japan,およびThe Society fo
r Information Display、 M.Oh-e、他、p.577−58
0)。
【0003】図14は、この方式を用いた従来の液晶表
示装置の一画素の構造を模式的に示した平面説明図であ
る。図14において、1は走査線であり、2は信号線で
あり、3は共通配線であり、4は薄膜トランジスタ(th
in film transistor、以下、単にTFTという)であ
り、5は対向電極であり、6は画素電極であり、7は蓄
積容量であり、12は対向基板に形成されたブラックマ
トリックスである。図に示した1〜7は、TFTアレイ
基板上に形成されており、12は、TFTアレイ基板に
対向して配置される対向基板上に形成されている。走査
線1を経て供給される走査信号によりスイッチングされ
るTFT4を介して信号線2から画素電極6に映像信号
を供給し、対向電極5とのあいだで基板に対して平行な
方向の電界を形成して液晶を駆動させる。対向電極5は
共通配線3に接続されている。画素電極6は対向電極5
または共通配線3と絶縁膜を介して重ね、画素電極の電
位を保持するための蓄積容量7を形成する。12は対向
基板に形成されたブラックマトリックスである。
【0004】図15は、図14に示した一画素の等価回
路を示した等価回路図であり、図16は、TFTアレイ
基板全体での等価回路図である。これを図16のように
マトリックス状に配置し、液晶表示装置を構成する。図
15および図16において、図14中に示した要素と同
じ要素には同じ符号を付して示したほか、20は走査線
駆動回路であり、30は信号線駆動回路であり、40は
共通配線用電源である。各走査線1は走査線駆動回路2
0に接続されており、TFT4をONにするための信号
が順次印加される。また、各信号線2は、信号線駆動回
路30に接続されており、それぞれの配線に必要な映像
信号が印加される。
【0005】図17は、前述した従来の液晶表示装置に
おける信号線2近傍の断面を、隣接する2画素について
模式的に示した断面説明図である。図17において、図
14〜15に示した要素と同じ要素には同じ符号を付し
て示している。透過光に対して、画素電極6と対向電極
5のあいだに発生する、基板に水平な方向の電界により
光の透過率を制御している。8は対向電極5の上に形成
したゲート絶縁膜であり、さらにその上に信号線2、画
素電極6が形成されている。また、9はそれらを覆う保
護膜であり、10aはTFTアレイ基板であり、10b
は、カラーフィルタを有した対向基板であり、12は配
線間の漏れ光を遮光するためのブラックマトリックスで
あり、13はオーバーコート層であり、Lは視認方向で
あり、Wは重ね幅であり、重ね幅についてはのちに説
明する。TFTアレイ基板10aと対向基板9とは、液
晶11をはさんで組み合わされる。
【0006】
【発明が解決しようとする課題】図14〜図17で説明
した、従来の液晶表示装置の表示特性における課題であ
る斜め方向視野からの縦クロストークについて以下に説
明する。図18および19は、縦クロストークを説明す
る表示の例を示した説明図である。図でDは黒表示で
あり、Dは白表示である。縦クロストークとは、たと
えば、図18に示すような黒表示Dの中に窓状のパタ
ーンの白表示、いわゆる白ウインドウ(以下、白ウィン
ドウという)の白表示Dを表示しようとしたばあい
に、図19に示した例のように白ウインドウの上下の輝
度が他の黒表示を示している部分に対して明るいように
変化した黒表示D′になるという表示上の問題であ
る。以下、電圧を印加しない状態で黒表示Dとなるモ
ード(以下、ノーマリーブラックモードという)での例
を説明する。
【0007】図18に示したような黒表示中に白ウイン
ドウを表示したばあい、画面中の白ウインドウの部分と
その上下の部分の画素にかかわる信号線2(図17)に
は、黒表示部分の選択期間中(走査線1にTFT4をO
Nにする信号が加わっている期間)には対向電極5とほ
ぼ同じ電圧が加わっており、白表示部分の選択期間中に
は白表示Dに必要な電圧が加わっている。液晶には電
極間の電位差の絶対値を時間平均した値の電圧が実効的
に加わると考えられる。したがって、たとえば、黒表示
の選択期間と白表示Dの選択期間が等しいばあい
(白ウインドウ表示領域の高さと、ウインドウ上下の黒
表示部の高さの和が等しいばあい)、ウインドウ上下の
画素には、信号線2と対向電極5のあいだに、白表示に
必要な電圧の約半分(中間調レベル)の実効電位が加わ
ることになる。このとき信号線2と対向電極5とのあい
だには基板に水平な方向の電界が発生し、この電界が発
生した領域中の液晶はこの電界にしたがって透過モード
となる。したがって、図17の左方向Lから見たばあ
い、信号線2と対向電極5のあいだを透過する光が視認
される。このため、ウインドウの上下の部分が明るく視
認され、斜め方向から見るとクロストークとなる。図1
7は左方向の視認方向Lから見たばあいを示したが、右
方向から見たばあいでも同様である。したがって、正面
から見たばあいにはクロストークが視認されなくても、
左右から見たばあいには、図19に示すようなクロスト
ーク(白ウインドウ表示部の上下部分が明るくなる)が
視認されるという、横方向電界を用いた液晶表示装置特
有の問題がある。
【0008】この問題を解決するためには、図17に示
した対向基板のブラックマトリックス12と、アレイ基
板の信号線に隣接した対向電極5の重ね幅(W)をで
きるだけ大きく設計する必要があるが、この幅の決定に
はパネル組立時のアレイ基板と対向基板の重ね合わせズ
レも考慮しなければならず、4μmから15μm程度の
幅が必要となる。このためには、図14に示した信号線
に隣接した対向電極5の幅を太くする必要があり、対向
電極の幅を太くするとパネル開口率(図14において、
破線(対向ブラックマトリックス12の領域に一致す
る)で囲まれた部分から対向電極5と画素電極6の部分
を差し引いた面積と画素面積全体の割合)が小さくな
り、表示が暗くなるという問題がある。
【0009】また、特開平7−306417号公報、特
開平8−286176号公報において、高い開口率を実
現するために信号線2と対向電極5を若干(約1μm)
重ねた例が示されている。このばあい、斜めクロストー
クの発生は減少するようであるが、信号線2が覆う対向
電極5の段差部分の長さが長くなるため段差部分での短
絡欠陥が発生しやすいという問題がある。結局、表示の
明るさを犠牲にしたり、短絡欠陥が発生する危険を伴っ
たりすることなしに斜めクロストークを改善しうる方法
は実現されていない。
【0010】本発明は、パネル開口率を低下させること
なく、また短絡欠陥の発生率の増加を抑えながら、前記
斜めクロストークを解消することを目的としている。
【0011】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の請求項1にかかわる液晶表示装置は、
薄膜トランジスタアレイ基板と、該薄膜トランジスタア
レイ基板に対向する対向基板と、該薄膜トランジスタア
レイ基板と該対向基板とのあいだに挟持される液晶とか
らなる液晶表示装置であって、互いに平行な複数の走査
線と、該走査線間に該走査線に垂直方向に配置される複
数の矩形の画素電極と、該画素電極間に該画素電極に平
行に配置される複数の矩形の対向電極と、該両電極を覆
う絶縁膜と、該絶縁膜上に前記走査線に交差して配置さ
れる互いに平行な複数の信号線と、前記走査線と該信号
線との交点近傍に配置される薄膜トランジスタとが前記
薄膜トランジスタアレイ基板上に形成されており、前記
走査線と前記信号線とによって区画される領域が画素で
あり、前記画素電極と前記対向電極とのあいだに、前記
薄膜トランジスタアレイ基板に平行に電界が形成されて
前記液晶が駆動され、前記絶縁膜を介して前記信号線の
下層でかつ該信号線の両側に位置する2つの前記対向電
極が一体に形成されている。
【0012】本発明の請求項2にかかわる液晶表示装置
は、前記信号線の下層の長さ方向の少なくとも一部に、
前記薄膜トランジスタの半導体膜と同時に形成された半
導体膜が配置されているので、短絡欠陥発生を抑制しう
る点で好ましい。
【0013】本発明の請求項3にかかわる前記信号線の
下層のほぼ全体に、前記薄膜トランジスタの半導体膜と
同時に形成された半導体膜が配置されているので、短絡
欠陥発生を抑制できる点で好ましい。
【0014】本発明の請求項4にかかわる液晶表示装置
は、薄膜トランジスタアレイ基板と、該薄膜トランジス
タアレイ基板に対向する対向基板と、該薄膜トランジス
タアレイ基板と該対向基板とのあいだに挟持される液晶
とからなり、互いに平行な複数の走査線と、該走査線間
に該走査線に垂直方向に配置される複数の矩形の画素電
極と、該画素電極間に該画素電極に平行に配置される複
数の矩形の対向電極と、該両電極を覆う絶縁膜と、該絶
縁膜上に前記走査線に交差して配置される互いに平行な
複数の信号線と、前記走査線と該信号線との交点近傍に
配置される薄膜トランジスタとが前記薄膜トランジスタ
アレイ基板上に形成されており、前記走査線と前記信号
線とによって区画される領域が画素であり、前記画素電
極と前記対向電極とのあいだに、前記薄膜トランジスタ
アレイ基板に平行に電界が形成されて前記液晶が駆動さ
れる液晶表示装置であって、前記信号線の長さ方向の少
なくとも一部が、前記絶縁膜を介して前記信号線の下層
でかつ該信号線の両側に位置する2つの対向電極のう
ち、いずれか1つの対向電極に重なるように配置されて
いる。
【0015】本発明の請求項5にかかわる液晶表示装置
は、前記信号線の下層の長さ方向の少なくとも一部に、
前記薄膜トランジスタの半導体膜と同時に形成された半
導体膜が配置されているので、短絡欠陥発生を抑制しう
る点で好ましい。
【0016】本発明の請求項6にかかわる液晶表示装置
は、前記信号線の下層のほぼ全体に、前記薄膜トランジ
スタの半導体膜と同時に形成された半導体膜が配置され
ているので、短絡欠陥発生を抑制できる点で好ましい。
【0017】本発明の請求項7にかかわる液晶表示装置
は、薄膜トランジスタアレイ基板と、該薄膜トランジス
タアレイ基板に対向する対向基板と、該薄膜トランジス
タアレイ基板と該対向基板とのあいだに挟持される液晶
とからなる液晶表示装置であって、互いに平行な複数の
走査線と、該走査線間に該走査線に垂直方向に配置され
る複数の矩形の画素電極と、該画素電極間に該画素電極
に平行に配置される複数の矩形の対向電極と、該両電極
を覆う絶縁膜と、該絶縁膜上に前記走査線に交差して配
置される互いに平行な複数の信号線と、前記走査線と該
信号線との交点近傍に配置される薄膜トランジスタとが
前記薄膜トランジスタアレイ基板上に形成されており、
前記走査線と前記信号線とによって区画される領域が画
素であり、前記画素電極と前記対向電極とのあいだに、
前記薄膜トランジスタアレイ基板に平行に電界が形成さ
れて前記液晶が駆動され、前記信号線の下層の長さ方向
の少なくとも一部に、前記薄膜トランジスタの半導体膜
と同時に形成された半導体膜が配置され、かつ、前記信
号線の長さ方向の少なくとも一部が、該信号線に隣接す
る2つの対向電極のうち、少なくともいずれか1つの対
向電極に重なっている。
【0018】本発明の請求項8にかかわる液晶表示装置
は、薄膜トランジスタアレイ基板と、該薄膜トランジス
タアレイ基板に対向する対向基板と、該2枚の基板のあ
いだに挟持される液晶とからなる液晶表示装置であっ
て、互いに平行な複数の走査線と、該走査線間に該走査
線に垂直方向に配置される複数の矩形の画素電極と、該
画素電極間に該画素電極に平行に配置される複数の矩形
の対向電極と、該両電極を覆う絶縁膜と、該絶縁膜上に
前記走査線に交差して配置される互いに平行な複数の信
号線と、前記走査線と該信号線との交点近傍に配置され
る薄膜トランジスタとが前記薄膜トランジスタアレイ基
板上に形成されており、前記走査線と前記信号線とによ
って区画される領域が画素であり、前記画素電極と前記
対向電極とのあいだに、前記薄膜トランジスタアレイ基
板に平行に電界が形成されて前記液晶が駆動され、前記
信号線の下層の長さ方向の少なくとも一部に、前記薄膜
トランジスタの半導体膜と同時に形成された半導体膜が
配置され、かつ、該同時に形成された半導体膜が、前記
絶縁膜を介して前記信号線の下層でかつ該信号線の両側
に位置する2つの対向電極のうちの少なくともいずれか
1つの対向電極の少なくとも一部に重なるように配置さ
れている。
【0019】本発明の請求項9にかかわる液晶表示装置
は、前記信号線の長さ方向の少なくとも一部が、該信号
線に隣接する2つの対向電極のうちいずれか1つの対向
電極に重なるように配置されているので、寄生容量を低
減しうる点で好ましい。
【0020】本発明の請求項10にかかわる液晶表示装
置は、前記信号線の下層のほぼ全体に、前記薄膜トラン
ジスタの半導体膜と同時に形成された半導体膜が配置さ
れているので、短絡欠陥発生を抑制できる点で好まし
い。
【0021】本発明の請求項11にかかわる液晶表示装
置は、前記対向基板上に、前記信号線と対向するよう
に、絶縁材料からなるブラックマトリックスが設けられ
ているので、寄生容量を削減でき、信号線と対向電極を
重ねることによる寄生容量の増加を相殺できる点で好ま
しい。
【0022】本発明の請求項12にかかわる液晶表示装
置は、前記ブラックマトリックスが絶縁材料である有機
樹脂であるので、寄生容量を削減でき、信号線と対向電
極を重ねることによる寄生容量の増加分を相殺できる点
で好ましい。
【0023】本発明の請求項13にかかわる液晶表示装
置は、前記ブラックマトリックスが島状に形成されてい
るので、信号線と対向基板とのあいだの容量を低減しう
る点で好ましい。
【0024】
【発明の実施の形態】以下、添付図面を参照しつつ、本
発明の実施の形態について詳細に説明する。
【0025】実施の形態1.図1は本発明の第1の実施
の形態によるTFT集積装置の連続する2画素の平面説
明図であり、図2はその信号線2近傍(図1のA−A線
断面)の断面構造説明である。以下、製造方法とあわせ
て説明する。
【0026】図1および図2において、図14〜18に
示した要素と同じ要素には同じ符号を付して示してい
る。基板10a上に走査線1と、対向電極5と、共通配
線3とを同時に形成する。このとき、Cr、Al、M
o、Ta、Cu、Al−Cu、Al−Si−Cu、T
i、W(タングステン)などの単体、あるいはこれらの
合金、あるいはITOなどの透明材料、あるいはこれら
を積層した構造で、それぞれ膜厚50nmから800n
m程度の厚さでスパッタ法などにより形成する。この走
査線1はTFT4のゲート電極としても機能する。前記
走査線1、対向電極5および共通配線3を同時に形成す
る際のエッチング方法としては、断面が台形状になるテ
ーパーエッチングを用いてもよいが、膜厚が薄い(たと
えば、300nm程度以下)ばあいには、断面が長方形
となるようなエッチング方法を用いてもよい。以上、走
査線1、共通電極3、対向電極5を同時に形成する方法
を説明したが、それぞれを別に形成してもよい。
【0027】つぎに、ゲート絶縁膜8を全面に堆積した
のち、TFT4を形成する。ゲート絶縁膜8はTFT4
のゲート絶縁膜としても機能する。また、ゲート絶縁膜
8は、窒化シリコン、酸化シリコンまたは前記ゲート電
極材料の酸化膜、またはそれらの積層膜を用い、200
nm〜600nm程度の厚さになるように堆積する。ま
た、TFT4にはチャネルエッチ型TFTまたはチャネ
ル保護膜型TFTのどちらを用いてもよい。信号線2お
よび画素電極6はTFTのソース・ドレイン領域形成と
同時に形成する。その際、図1および2に示したように
対向電極5を隣り合う画素間で一体化し、ゲート絶縁膜
8を介して信号線2と重なるようにする。また、前記信
号線2および画素電極6は、Cr、Al、Mo、Ta、
Cu、Al−Cu、Al−Si−Cu、Ti、W(タン
グステン)などの単体、あるいはこれらを主成分とする
合金、あるいはITOなどの透明材料、あるいはこれら
を積層した構造で形成する。ここでは、信号線2と画素
電極6を同時に形成する例を示したが、それぞれを別の
材料を用いて形成してもよい。最後に、保護膜9を窒化
シリコン、酸化シリコンなどの透明絶縁膜により形成す
る。以上により、信号線2と対向電極5のあいだに光漏
れを起こす隙間がない、基板面に対し水平方向の電界を
印加する方式のTFTアレイ基板を作製することができ
る。さらに、このTFTアレイ基板をカラーフィルター
付きの対向基板10bと液晶11をはさむようにセル組
をし、駆動回路などを接続することにより液晶表示装置
を作製できる。13は、対向基板10b上に形成された
オーバーコート層である。
【0028】また、たとえば屋外や窓の近く、車内な
ど、直射日光があたるような外光強度の強い条件下での
使用のばあいでは、電極からの反射光強度を低減するた
めには、少なくとも、対向電極5、画素電極6の表面は
Cr、MoOx、CrOx、TiNx、TiSix、T
iWx、WSix、MoSix、CrSix、TaSi
xなどの、反射率Rが低い低反射材料とするとよい。
【0029】また、本実施の形態は信号線2の下の絶縁
膜を介してさらに絶縁膜の下の対向電極5と重ねた例を
示したが、信号線2の上に形成した絶縁膜(保護膜)を
介してさらにその上に形成した対向電極と重ねてもよ
い。
【0030】本発明の液晶表示装置では、信号線2と対
向電極5のあいだからの光漏れがなく、斜め方向から見
てもクロストークが見えない良好な表示特性がえられ
る。また、斜め方向のクロストークの発生を防ぐため
に、従来の構造において必要であった対向基板のブラッ
クマトリックスとの重ね合わせの幅(図17に示したW
)および重ね合わせ精度を設計時に考慮しなければな
らないという必要がなく、信号線2に隣接する対向電極
5の幅を従来例と比較して5μm〜10μm程度小さく
することができる。したがって、開口率を大きくでき、
明るい表示をうることができる。
【0031】また、対向電極を隣り合う画素で一体化し
たことにより、信号線2と対向電極5を重ねてこのあい
だを遮光するばあいにおいて、信号線2が覆う対向電極
5の段差部分の長さを短くでき、短絡欠陥の増加を抑え
ることができる。
【0032】実施の形態2.実施の形態1では、画素電
極6を信号線2と同一層すなわちゲート絶縁膜8上に形
成するばあいを示したが、画素電極6を走査線1と同一
の層に形成してもよい。図3は本実施の形態にかかわる
信号線の近傍の構造を示した断面説明図であり、図1お
よび図2に示した要素と同じ要素には同じ符号を付して
示している。このばあい、図3に示すように画素電極6
と対向電極5とが同一の層に形成されるため、同じ写真
製版工程によりパターニングでき、写真製版工程の重ね
合わせのズレによる電極間隔のばらつきの発生を防ぐこ
とができる。
【0033】また、図12に示すように対向電極5を隣
り合う画素どうしのあいだで一体化せずに、少なくとも
その長さ方向の一部で信号線2と重ねてもよい。対向電
極5を一体化させたばあいと比較し、信号線2と対向電
極5とのあいだの寄生容量を低減できる。
【0034】実施の形態3.実施の形態1では信号線2
と対向電極5をゲート絶縁膜のみを介して重ねる例を示
したが、信号線2の長さ方向の少なくとも一部の下層
で、信号線2とゲート絶縁膜8とのあいだにTFT4の
チャネルに用いる材料であるアモルファスシリコン膜1
4を形成してもよい。このばあいの構造の平面説明図を
図4に示しており、信号線2の近傍の構造の、図4に示
したB−B線断面の断面説明図を図5に示しており、T
FT4の構造の断面説明図を図6に示す。図中の要素に
付した符号は図1〜3などと共通である。以下、製造方
法とあわせて説明する。
【0035】実施の形態1と同様の方法によりゲート絶
縁膜8までを形成したのち、アモルファスシリコン膜1
4、不純物をドープした不純物ドープアモルファスシリ
コン膜15を堆積し、この2つの膜を同時にパターニン
グする。この際、信号線2の下に信号線2よりも太いパ
ターンで形成する。信号線2を形成したのち、信号線2
をマスクとして不純物ドープアモルファスシリコン膜1
5をエッチングすることにより、図6に示したTFTを
形成できる。これにより、信号線2の下に、TFTの形
成と同時にアモルファスシリコン膜14、不純物ドープ
アモルファスシリコン膜15を形成した構造とすること
ができる。
【0036】またこのばあい、短絡欠陥の発生率を低減
できるため、図7に示すように、対向電極5を隣り合う
画素間で一体化せずに、信号線2の長さ方向の少なくと
も一部と重ねてもよい。図7は対向電極5を信号線2と
重ねたばあいの構造を示す平面説明図であり、図中の要
素に付した符号は図1〜3などと共通である。
【0037】なお本実施の形態では、画素電極6を信号
線2と同一層に形成するばあいを示したが、画素電極6
を走査線1と同一層に形成してもよい。このばあい、画
素電極6と対向電極5とが同一の層に形成される。
【0038】また、前述したような外光強度の強い条件
下での使用のばあいでは、電極からの反射光強度を低減
するためには、少なくとも、対向電極5、画素電極6の
表面はCr、MoOx、CrOx、TiNx、TiSi
x、TiWx、WSix、MoSix、CrSix、T
aSixなどの低反射材料とすることができる。
【0039】本実施の形態によれば、信号線2と対向電
極5とのあいだの容量を10%〜50%程度削減し、信
号線2の信号遅延を10%〜50%程度削減できる。ま
た、ゲート絶縁膜8のピンホールなどで発生する短絡欠
陥の発生率を低減することができる。また、対向電極5
を一体化せずに信号線2と重ねたばあいは信号線2と対
向電極5とのあいだの寄生容量をさらに10%〜50%
程度削減できる。
【0040】実施の形態4.実施の形態1、2および3
では、対向電極5を信号線2と重ねたが、信号線2の下
に、信号線2の長さ方向の少なくとも一部の下層に、ま
たは信号線2の長さ方向のほぼ全体に、形成したアモル
ファスシリコン膜14のみの少なくとも一部を信号線の
両側に位置する2つの対向電極のうち少なくともいずれ
か1つの対向電極5とゲート絶縁膜を介して重ねてもよ
い。このばあいの構造を示す平面説明図を図8に示して
おり、信号線2の近傍の構造を示す、図8に示したC−
C線断面の断面説明図を図9に示す。図中の要素に付し
た符号は図1〜7などと共通である。製造方法について
は実施の形態4とほぼ同じであるため、その説明を省略
する。
【0041】本実施の形態にかかわる液晶表示装置で
は、信号線2の下に形成したアモルファスシリコン膜1
4と対向電極5とがゲート絶縁膜を介して重ねられてい
る。アモルファスシリコン膜14はほとんど光を通さな
いため、信号線2と対向電極5のあいだからの光漏れが
ほとんどなく、斜め方向から見てもクロストークがほと
んど見えない良好な表示特性がえられる。また、従来、
斜め方向のクロストークの発生を防ぐために必要であっ
た対向基板のブラックマトリックスとの重ね合わせの幅
(図17に付したW)を設計時に考慮する必要がな
く、信号線2に隣接する対向電極5の幅を従来例と比較
して5μm〜10μm程度小さくすることができる。し
たがって、開口率を大きくでき明るい表示をうることが
できる。
【0042】また、実施例1よりも信号線2と対向電極
5のあいだの容量を1/2程度以下に低減でき、信号遅
延を1/2程度以下に低減できる。また、信号線2と対
向電極5の重なる面積を1/10程度まで小さくでき、
信号線2と対向電極5の短絡欠陥の発生率を1/10程
度まで低減できる。
【0043】実施の形態5.実施の形態1〜4では、信
号線2の両側の画素の対向電極5とほぼ画素の全範囲に
おいて重ねるばあいを示したが、片側の画素の対向電極
5と重ねてもよいし、全範囲でなく少なくとも一部で重
ねてもよい。製造方法は実施の形態1と同じであるため
省略する。その他の点は実施の形態1〜4と同じであ
り、信号線の下層の長さ方向に半導体膜(アモルファス
シリコン膜14および不純物ドープアモルファスシリコ
ン膜15)を形成することができることなども同様であ
る。
【0044】一例として実施の形態3のばあいで、対向
電極5を信号線2の片側の画素と重ねた例を図13に示
す。図13は、このばあいの信号線の近傍の構造を示す
断面説明図であり、図中の要素に付した符号は図1〜図
12などと共通である。対向基板10bにはブラックマ
トリックス12を形成している。この様な構成にするこ
とにより、対向基板のブラックマトリックス12と対向
電極5の重ね合わせマージンは片側の画素(図の左側の
画素)のみで確保すればよく、また信号線2と対向電極
5のあいだに発生する寄生容量は半分程度以下に低減で
きる。
【0045】これらのばあい、信号線2と対向電極5の
あいだの容量を実施の形態1に対して小さくできる。こ
のとき、斜めクロストークの改善率や、開口率低減の抑
制効果は実施の形態1と比較して小さいが、信号線2、
共通配線3における信号遅延の増加を抑えることができ
る。
【0046】実施の形態6.実施の形態1〜4において
対向基板にブラックマトリックスを設けるばあいに、樹
脂などの絶縁性材料のブラックマトリックスを用いると
よい。
【0047】透明電極が対向基板上ほぼ全面に形成され
ているTNモードの液晶表示装置とは異なり、横方向電
界モードの液晶表示装置のばあいは対向基板上にITO
などの導電体の透明電極を形成しなくてもよい。したが
って、TNモードのばあいと比較して、液晶層を介して
信号線2と対向基板のあいだで発生する寄生容量をなく
すことができるという利点がある。ブラックマトリック
スに導電性材料を用いると、信号線2とのあいだに寄生
容量が発生してしまうが、ブラックマトリックスに絶縁
性材料を用いることにより、寄生容量が発生せず、信号
線2の容量増加を低減し、信号線2の遅延が少なく、輝
度傾斜の小さい液晶表示装置を作製できる。また、ブラ
ックマトリックスを用いることにより信号線2などから
の反射光を低減でき、外光が入射したばあいにも良好な
表示をえることができる。
【0048】実施の形態7.実施の形態1〜4において
対向基板にブラックマトリックスを設けるとき、導電性
材料のブラックマトリックスを用いることができ、この
ばあいに、ブラックマトリックスを短冊状に形成し、種
々の島状に形成することができる。図10(a)は従来
のブラックマトリックスの平面説明図であり、図10
(b)は前記短冊状に形成したブラックマトリックスの
平面説明図でなり、図11は、さらに別の形態に形成し
たブラックマトリックスの平面説明図である。図10お
よび図11において、12a、12b、12c、12
d、12e、12f、12g、12hおよび12iはい
ずれもブラックマトリックスである。図10(b)で
は、一画素ごとにブラックマトリックスを信号線と走査
線の両方を切り離した例を示したが、図11に示すよう
にしてもよい。
【0049】横方向電界モードの液晶表示装置のばあ
い、対向基板にはITOを用いない。(TNモードの液
晶表示装置のばあいはITOが全面に形成されている)
このため、短冊状ブラックマトリックスを採用して島状
に形成し、これらのブラックマトリックスを電気的に浮
かせることにより、液晶層を介して信号線2と対向基板
とのあいだで発生する容量を低減することができる。こ
れと、実施の形態1から4のTFTアレイ基板を組み合
わせることにより、全体での信号線2の容量増加を低減
し、液晶表示装置を作製できる。
【0050】
【発明の効果】本発明の請求項1にかかわる液晶表示装
置は、絶縁膜を介して信号線の下層でかつ該信号線の両
側に位置する2つの対向電極が一体に形成されているの
で、信号線が覆う対向電極の段差部分の長さを短くで
き、短絡欠陥の増加を抑えることができ、斜めクロスト
ークを低減できるという効果を奏する。
【0051】本発明の請求項2にかかわる液晶表示装置
は、信号線の下層の長さ方向の少なくとも一部に、薄膜
トランジスタの半導体膜と同時に形成された半導体膜が
配置されているので、短絡欠陥の発生を低減できるとい
う効果を奏する。
【0052】本発明の請求項3における液晶表示装置
は、信号線の下層のほぼ全体に、薄膜トランジスタの半
導体膜と同時に形成された半導体膜が配置されているの
で、短絡欠陥の発生を低減できるという効果を奏する。
【0053】本発明の請求項4にかかわる液晶表示装置
は、信号線の長さ方向の少なくとも一部が、絶縁膜を介
して前記信号線の下層でかつ該信号線の両側に位置する
2つの対向電極のうち、いずれか1つの対向電極に重な
るように配置されているので、信号線と対向電極とのあ
いだの寄生容量を低減でき、斜めクロストークを低減で
きるという効果を奏する。
【0054】本発明の請求項5にかかわる液晶表示装置
は、信号線の下層の長さ方向の少なくとも一部に、薄膜
トランジスタの半導体膜と同時に形成された半導体膜が
配置されているので、短絡欠陥の発生を低減できるとい
う効果を奏する。
【0055】本発明の請求項6にかかわる液晶表示装置
は、信号線の下層のほぼ全体に、薄膜トランジスタの半
導体膜と同時に形成された半導体膜が配置されているの
で、短絡欠陥の発生を低減できるという効果を奏する。
【0056】本発明の請求項7にかかわる液晶表示装置
は、信号線の下層の長さ方向の少なくとも一部に、薄膜
トランジスタの半導体膜と同時に形成された半導体膜が
配置され、かつ、信号線の長さ方向の少なくとも一部
が、該信号線に隣接する2つの対向電極のうち、少なく
ともいずれか1つの対向電極に重なるように配置されて
いるので、信号線と対向電極とのあいだの寄生容量を低
減できるともに短絡欠陥の発生を低減でき、斜めクロス
トークを低減できるという効果を奏する。
【0057】本発明の請求項8にかかわる液晶表示装置
は、信号線の下層の長さ方向の少なくとも一部に、薄膜
トランジスタの半導体膜と同時に形成された半導体膜が
配置され、かつ、同時に形成された半導体膜が、絶縁膜
を介して信号線の下層でかつ該信号線の両側に位置する
2つの対向電極のうちの少なくともいずれか1つの対向
電極の少なくとも一部に重なるように配置されているの
で、短絡欠陥の発生を低減でき、かつ信号線と対向電極
とのあいだの寄生容量を低減でき、斜めクロストークを
低減できるという効果を奏する。
【0058】本発明の請求項9にかかわる液晶表示装置
は、信号線の長さ方向の少なくとも一部が、該信号線に
隣接する2つの対向電極のうちいずれか1つの対向電極
に重なるように配置されているので、信号線と対向電極
とのあいだの寄生容量を低減できるという効果を奏す
る。
【0059】本発明の請求項10にかかわる液晶表示装
置は、信号線の下層のほぼ全体に、薄膜トランジスタの
半導体膜と同時に形成された半導体膜が配置されている
ので、短絡欠陥の発生を低減できるという効果を奏す
る。
【0060】本発明の請求項11にかかわる液晶表示装
置は、対向基板上に、信号線と対向するように、絶縁材
料からなるブラックマトリックスが設けられているの
で、寄生容量が発生せず、信号の遅延がなく、輝度傾斜
の小さい液晶表示装置をうるという効果を奏する。
【0061】本発明の請求項12にかかわる液晶表示装
置は、ブラックマトリックスが有機樹脂であるので、寄
生容量を削減でき、信号線と対向電極を重ねることによ
る寄生容量の増加分を相殺できるという効果を奏する。
【0062】本発明の請求項13にかかわる液晶表示装
置は、ブラックマトリックスが島状に形成されているの
で、電気的に浮かせて信号線と対向基板とのあいだの容
量を低減するという効果を奏する。
【図面の簡単な説明】
【図1】 本発明の一実施の形態にかかわる二画素の構
造を示す平面説明図である。
【図2】 本発明の一実施の形態にかかわる信号線近傍
の構造を示す断面説明図である。
【図3】 本発明の他の実施の形態にかかわる信号線近
傍の構造を示す断面説明図である。
【図4】 本発明の他の実施の形態にかかわる二画素の
構造を示す平面説明図である。
【図5】 本発明の他の実施の形態にかかわる信号線近
傍の構造を示す断面説明図である。
【図6】 本発明の他の実施の形態にかかわるTFTの
構造を示す断面説明図である。
【図7】 本発明の他の実施の形態にかかわる二画素の
構造を示す断面説明図である。
【図8】 本発明の他の実施の形態にかかわる二画素の
構造を示す断面説明図である。
【図9】 本発明の他の実施の形態にかかわる信号線近
傍の構造を示す断面説明図である。
【図10】 本発明の他の実施の形態にかかわるブラッ
クマトリックスを示す平面説明図である。
【図11】 本発明の他の実施の形態にかかわるブラッ
クマトリックスを示す平面説明図である。
【図12】 本発明の他の実施の形態にかかわる信号線
近傍の構造を示す断面説明図である。
【図13】 本発明の他の実施の形態にかかわる信号線
近傍の構造を示す断面説明図である。
【図14】 従来の画素の構造を示す平面説明図であ
る。
【図15】 従来の画素の構造を示す等価回路を示す等
価回路図である。
【図16】 従来のTFTアレイ基板全体の等価回路を
示す等価回路図である。
【図17】 従来の信号線近傍の構造を示す断面説明図
である。
【図18】 クロストークの発生を説明するための平面
説明図である。
【図19】 クロストークの発生を説明するための平面
説明図である。
【符号の説明】
1 走査線、2 信号線、3 共通配線、4 TFT、
5 対向電極、6 画素電極、7 蓄積容量、8 ゲー
ト絶縁膜、9 保護膜、10a TFTアレイ基板、1
0b 対向基板、11 液晶、12 ブラックマトリッ
クス、13 オーバーコート層、14 アモルファスシ
リコン膜、15 不純物ドープアモルファスシリコン
膜、20 走査線駆動回路、30 信号線駆動回路、4
0 共通配線用電源。

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 薄膜トランジスタアレイ基板と、該薄膜
    トランジスタアレイ基板に対向する対向基板と、該薄膜
    トランジスタアレイ基板と該対向基板とのあいだに挟持
    される液晶とからなる液晶表示装置であって、互いに平
    行な複数の走査線と、該走査線間に該走査線に垂直方向
    に配置される複数の矩形の画素電極と、該画素電極間に
    該画素電極に平行に配置される複数の矩形の対向電極
    と、該両電極を覆う絶縁膜と、該絶縁膜上に前記走査線
    に交差して配置される互いに平行な複数の信号線と、前
    記走査線と該信号線との交点近傍に配置される薄膜トラ
    ンジスタとが前記薄膜トランジスタアレイ基板上に形成
    されており、前記走査線と前記信号線とによって区画さ
    れる領域が画素であり、前記画素電極と前記対向電極と
    のあいだに、前記薄膜トランジスタアレイ基板に平行に
    電界が形成されて前記液晶が駆動され、前記絶縁膜を介
    して前記信号線の下層でかつ該信号線の両側に位置する
    2つの前記対向電極が一体に形成されてなる液晶表示装
    置。
  2. 【請求項2】 前記信号線の下層の長さ方向の少なくと
    も一部に、前記薄膜トランジスタの半導体膜と同時に形
    成された半導体膜が配置されてなる請求項1記載の液晶
    表示装置。
  3. 【請求項3】 前記信号線の下層のほぼ全体に、前記薄
    膜トランジスタの半導体膜と同時に形成された半導体膜
    が配置されてなる請求項1記載の液晶表示装置。
  4. 【請求項4】 薄膜トランジスタアレイ基板と、該薄膜
    トランジスタアレイ基板に対向する対向基板と、該薄膜
    トランジスタアレイ基板と該対向基板とのあいだに挟持
    される液晶とからなり、互いに平行な複数の走査線と、
    該走査線間に該走査線に垂直方向に配置される複数の矩
    形の画素電極と、該画素電極間に該画素電極に平行に配
    置される複数の矩形の対向電極と、該両電極を覆う絶縁
    膜と、該絶縁膜上に前記走査線に交差して配置される互
    いに平行な複数の信号線と、前記走査線と該信号線との
    交点近傍に配置される薄膜トランジスタとが前記薄膜ト
    ランジスタアレイ基板上に形成されており、前記走査線
    と前記信号線とによって区画される領域が画素であり、
    前記画素電極と前記対向電極とのあいだに、前記薄膜ト
    ランジスタアレイ基板に平行に電界が形成されて前記液
    晶が駆動される液晶表示装置であって、前記信号線の長
    さ方向の少なくとも一部が、前記絶縁膜を介して前記信
    号線の下層でかつ該信号線の両側に位置する2つの対向
    電極のうち、いずれか1つの対向電極に重なるように配
    置されてなる液晶表示装置。
  5. 【請求項5】 前記信号線の下層の長さ方向の少なくと
    も一部に、前記薄膜トランジスタの半導体膜と同時に形
    成された半導体膜が配置されてなる請求項4記載の液晶
    表示装置。
  6. 【請求項6】 前記信号線の下層のほぼ全体に、前記薄
    膜トランジスタの半導体膜と同時に形成された半導体膜
    が配置されてなる請求項4記載の液晶表示装置。
  7. 【請求項7】 薄膜トランジスタアレイ基板と、該薄膜
    トランジスタアレイ基板に対向する対向基板と、該薄膜
    トランジスタアレイ基板と該対向基板とのあいだに挟持
    される液晶とからなる液晶表示装置であって、互いに平
    行な複数の走査線と、該走査線間に該走査線に垂直方向
    に配置される複数の矩形の画素電極と、該画素電極間に
    該画素電極に平行に配置される複数の矩形の対向電極
    と、該両電極を覆う絶縁膜と、該絶縁膜上に前記走査線
    に交差して配置される互いに平行な複数の信号線と、前
    記走査線と該信号線との交点近傍に配置される薄膜トラ
    ンジスタとが前記薄膜トランジスタアレイ基板上に形成
    されており、前記走査線と前記信号線とによって区画さ
    れる領域が画素であり、前記画素電極と前記対向電極と
    のあいだに、前記薄膜トランジスタアレイ基板に平行に
    電界が形成されて前記液晶が駆動され、前記信号線の下
    層の長さ方向の少なくとも一部に、前記薄膜トランジス
    タの半導体膜と同時に形成された半導体膜が配置され、
    かつ、前記信号線の長さ方向の少なくとも一部が、該信
    号線に隣接する2つの対向電極のうち、少なくともいず
    れか1つの対向電極に重なるように配置されてなる液晶
    表示装置。
  8. 【請求項8】 薄膜トランジスタアレイ基板と、該薄膜
    トランジスタアレイ基板に対向する対向基板と、該2枚
    の基板のあいだに挟持される液晶とからなる液晶表示装
    置であって、互いに平行な複数の走査線と、該走査線間
    に該走査線に垂直方向に配置される複数の矩形の画素電
    極と、該画素電極間に該画素電極に平行に配置される複
    数の矩形の対向電極と、該両電極を覆う絶縁膜と、該絶
    縁膜上に前記走査線に交差して配置される互いに平行な
    複数の信号線と、前記走査線と該信号線との交点近傍に
    配置される薄膜トランジスタとが前記薄膜トランジスタ
    アレイ基板上に形成されており、前記走査線と前記信号
    線とによって区画される領域が画素であり、前記画素電
    極と前記対向電極とのあいだに、前記薄膜トランジスタ
    アレイ基板に平行に電界が形成されて前記液晶が駆動さ
    れ、前記信号線の下層の長さ方向の少なくとも一部に、
    前記薄膜トランジスタの半導体膜と同時に形成された半
    導体膜が配置され、かつ、該同時に形成された半導体膜
    が、前記絶縁膜を介して前記信号線の下層でかつ該信号
    線の両側に位置する2つの対向電極のうちの少なくとも
    いずれか1つの対向電極の少なくとも一部に重なるよう
    に配置されてなる液晶表示装置。
  9. 【請求項9】 前記信号線の長さ方向の少なくとも一部
    が、該信号線に隣接する2つの対向電極のうちいずれか
    1つの対向電極に重なるように配置されてなる請求項8
    記載の液晶表示装置。
  10. 【請求項10】 前記信号線の下層のほぼ全体に、前記
    薄膜トランジスタの半導体膜と同時に形成された半導体
    膜が配置されてなる請求項8記載の液晶表示装置。
  11. 【請求項11】 前記対向基板上に、前記信号線と対向
    するように、絶縁材料からなるブラックマトリックスが
    設けられてなる請求項1、2、3、4、5、6、7、
    8、9または10記載の液晶表示装置。
  12. 【請求項12】 前記ブラックマトリックスが有機樹脂
    である請求項11記載の液晶表示装置。
  13. 【請求項13】 前記対向基板上に、前記信号線と対向
    するようにブラックマトリックスが島状に形成されてな
    る請求項1、2、3、4、5、6、7、8、9または1
    0記載の液晶表示装置。
JP21201597A 1997-08-06 1997-08-06 液晶表示装置 Pending JPH1152421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21201597A JPH1152421A (ja) 1997-08-06 1997-08-06 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21201597A JPH1152421A (ja) 1997-08-06 1997-08-06 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH1152421A true JPH1152421A (ja) 1999-02-26

Family

ID=16615476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21201597A Pending JPH1152421A (ja) 1997-08-06 1997-08-06 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH1152421A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250958A (ja) * 1999-12-28 2001-09-14 Nec Corp アクティブマトリックス基板およびその製造方法
JP2001324727A (ja) * 2000-05-12 2001-11-22 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002287164A (ja) * 2001-03-26 2002-10-03 Matsushita Electric Ind Co Ltd 液晶表示素子
JP2003107509A (ja) * 2001-09-25 2003-04-09 Hannstar Display Corp 同平面切換モードの液晶表示素子の製造方法
JP2010087527A (ja) * 1998-12-31 2010-04-15 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087527A (ja) * 1998-12-31 2010-04-15 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2010085998A (ja) * 1998-12-31 2010-04-15 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001250958A (ja) * 1999-12-28 2001-09-14 Nec Corp アクティブマトリックス基板およびその製造方法
JP2001324727A (ja) * 2000-05-12 2001-11-22 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002287164A (ja) * 2001-03-26 2002-10-03 Matsushita Electric Ind Co Ltd 液晶表示素子
JP2003107509A (ja) * 2001-09-25 2003-04-09 Hannstar Display Corp 同平面切換モードの液晶表示素子の製造方法

Similar Documents

Publication Publication Date Title
JP4130490B2 (ja) 液晶表示装置
JP3307181B2 (ja) 透過型表示装置
US7342621B2 (en) Thin film transistor substrate for a liquid crystal display wherein a black matrix formed on the substrate comprises an inner aperture formed completely within the black matrix
KR940004322B1 (ko) 액정표시장치 및 그 제조방법
KR100493869B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US6259200B1 (en) Active-matrix display apparatus
JP3401589B2 (ja) Tftアレイ基板および液晶表示装置
US5426523A (en) Liquid crystal display having a light blocking film on stepped portions
JPH09230380A (ja) アクティブマトリクス基板及び液晶表示装置
US6862068B2 (en) Liquid crystal display device having particular pixel electrodes and particular counter electrodes
US6885416B2 (en) Flat panel display with a non-matrix light shielding structure
US6654073B1 (en) Liquid crystal display having storage capacitance electrodes and method of fabricating the same
JP2002116712A (ja) 表示装置および表示装置の製造方法
JP3339190B2 (ja) 液晶表示装置
JP4023522B2 (ja) 電気光学装置及びプロジェクタ
JP4082433B2 (ja) 面内スイッチング型液晶表示装置
JPH1152421A (ja) 液晶表示装置
JP4496600B2 (ja) 電気光学装置及びプロジェクタ
JP2001021916A (ja) マトリクスアレイ基板
JP2006201814A5 (ja)
JP2803677B2 (ja) 液晶表示装置
KR100669077B1 (ko) 액정표시장치 액티브패널의 구조 및 그 제조방법
JP4066607B2 (ja) 電気光学装置及びプロジェクタ
JPH1172801A (ja) 液晶表示装置
JP2002006329A (ja) 液晶表示パネル

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060704