JP2010085998A - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ基板及びその製造方法 Download PDFInfo
- Publication number
- JP2010085998A JP2010085998A JP2009297604A JP2009297604A JP2010085998A JP 2010085998 A JP2010085998 A JP 2010085998A JP 2009297604 A JP2009297604 A JP 2009297604A JP 2009297604 A JP2009297604 A JP 2009297604A JP 2010085998 A JP2010085998 A JP 2010085998A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- line
- data
- electrode
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Abstract
【課題】ＴＦＴ用薄膜トランジスタ基板の製造工程を単純化する。
【解決手段】絶縁基板と、その上に形成されており、ゲート線及びゲート電極を含むゲート配線と、前記ゲート線と平行な共通信号線及び前記共通信号線に連結され縦方向に伸びる共通電極を含む共通配線と、前記共通配線及び前記ゲート配線を覆うゲート絶縁膜と、一部は前記ゲート電極と重畳する半導体パターンと、前記半導体パターンの上部の縦方向に形成されて前記ゲート線と交差するデータ線と、前記データ線と連結されたソース電極と、前記ソース電極と分離された前記ゲート電極を中心にあり前記ソース電極と対向するドレーン電極とを含むデータ配線及び前記ドレーン電極と連結された画素電極を含む画素配線とを含み、少なくとも前記画素電極の下部に形成された前記半導体パターンは前記画素電極の外に出るように形成されている液晶表示装置用薄膜トランジスタ基板。
【選択図】図４８
【解決手段】絶縁基板と、その上に形成されており、ゲート線及びゲート電極を含むゲート配線と、前記ゲート線と平行な共通信号線及び前記共通信号線に連結され縦方向に伸びる共通電極を含む共通配線と、前記共通配線及び前記ゲート配線を覆うゲート絶縁膜と、一部は前記ゲート電極と重畳する半導体パターンと、前記半導体パターンの上部の縦方向に形成されて前記ゲート線と交差するデータ線と、前記データ線と連結されたソース電極と、前記ソース電極と分離された前記ゲート電極を中心にあり前記ソース電極と対向するドレーン電極とを含むデータ配線及び前記ドレーン電極と連結された画素電極を含む画素配線とを含み、少なくとも前記画素電極の下部に形成された前記半導体パターンは前記画素電極の外に出るように形成されている液晶表示装置用薄膜トランジスタ基板。
【選択図】図４８
Description
本発明は液晶表示装置用薄膜トランジスタ基板及びその製造方法に関する。
液晶表示装置は現在最も広く使用されている平板表示装置の１つであって、電場を形成するための２つの電極が形成されている２枚の基板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることで光の透過量を調節する表示装置である。
２つの電極はそれぞれの基板に全て形成されることもでき、１つの基板に全て形成されることもできる。この時、スイッチング素子として、薄膜トランジスタを有する基板には少なくとも１つの電極が形成されている。
一般に、液晶表示装置の薄膜トランジスタ基板には、多数の画素電極と、画素電極に伝達される画像信号を制御する多数の薄膜トランジスタが形成されている。このような薄膜トランジスタ基板は多数のマスクを利用した写真エッチング工程で製作されるが、生産費用を節減するためには写真エッチング工程の数を減少させるのが好ましく、現在は通常５または６回の写真エッチング工程によって完成される。
一般に、液晶表示装置の薄膜トランジスタ基板には、多数の画素電極と、画素電極に伝達される画像信号を制御する多数の薄膜トランジスタが形成されている。このような薄膜トランジスタ基板は多数のマスクを利用した写真エッチング工程で製作されるが、生産費用を節減するためには写真エッチング工程の数を減少させるのが好ましく、現在は通常５または６回の写真エッチング工程によって完成される。
４回の写真エッチング工程で液晶表示装置を製造する多様な方法が韓国特許出願第９５−１８９号で提案されている。しかし、実際に液晶表示装置の基板を完成するためには、それぞれの薄膜トランジスタに電気的信号を伝達するための配線が必要であり、各配線を外部の駆動回路に電気的に接続させるためのパッドが必ず必要であるため、パッドを含んだ製造工程を提示しなければならない。しかし、韓国特許出願第９５−１８９号にはパッドを形成する方法が記載されていない。
また、他の従来の技術として、A TFT Manufactured by 4Masks Process with New Photolithography（Chang Wook Hanなど、Proceedings of The 18th International Display Research Conference Asia Display 98、p. 1109-1112、1998．9.28-10.1）（以下、“アジアディスプレイと称する）に４枚のマスクを用いて薄膜トランジスタを製造する方法が記載されている。
一方、画素に印加された電圧を長時間保存するために維持畜電器を形成する場合が普通である。維持畜電器は、ゲート電極及びゲート線と同一な層に形成された維持容量電極と、保護膜上に形成された画素電極とを重畳して形成する。ここで、維持容量電極はゲート絶縁膜、半導体層及び保護膜で覆われており、画素電極は下部のゲート絶縁膜無しで直接基板上に形成されている。このため画素電極を維持容量電極と重畳させるためには画素電極を基板上からゲート絶縁膜、半導体層及び保護膜からなる三層膜上にあげなければならないため段差が激しくなって断線が発生するおそれがある。
一方、前記韓国出願第９５−１９８号に示すように、従来の一般的な写真エッチング工程は、感光膜を２つの部分、即ち、光に照射される部分と照射されない部分とに分けて露光させた後に現像することによって、感光膜が全然なかったり一定の厚さで存在したりする。これによってエッチング深さも一定である。しかし、“Han et al.”には特定の部分のみにグリッドが存在するマスクを使用して陽の感光膜を露光することによって、グリッド部分に照射される光の量を減少させて他の部分より厚さの薄い部分が存在する感光膜パターンを形成する技術が記載されている。このような状態でエッチングを行うと、感光膜の下部膜のエッチング深さが異なるようになる。しかし、Han et al.の場合にはグリッドマスクで処理し得る領域が限定されているため広範囲な領域を処理することができなかったり、広範囲な領域を処理することができても全体的に均一なエッチング深さを有するように処理することは困難である。
また、米国特許第４，２３１、８１１号、第５，６１８，６４３号、第４，４１５，２６２号及び日本国特開昭６１−１８１１３０号などにもHan et al.の技術と類似した製造方法が開示すが、同一な問題点を有している。
本発明は前記問題点を解決するためのものであって、その目的は、液晶表示装置用薄膜トランジスタ基板の製造工程を単純化することによって製造原価を節減し収率を向上させることにある。
本発明は前記問題点を解決するためのものであって、その目的は、液晶表示装置用薄膜トランジスタ基板の製造工程を単純化することによって製造原価を節減し収率を向上させることにある。
本発明の他の目的は、広い面積を互いに異なる高さにエッチングすると共に１つのエッチング深さにおいては均一なエッチング深さを有するようにすることにある。
本発明は前記のような課題を解決するために、一度の写真工程で部分的に異なる厚さを有する感光膜パターンを形成してゲートパッドを露出させる接触窓を少なくとも１つ以上の他の薄膜と共にパターニングしたり、データ配線とその下部の半導体パターンを共にパターニングして形成する。
この時、半導体パターンはデータ配線の外に出るように形成することができる。
具体的には、画面表示部と周辺部とを含む絶縁基板の上に前記画面表示部のゲート線及びゲート電極と前記周辺部のゲートパッドを含むゲート配線と画面表示部の共通電極及び共通信号線を含む共通配線とを形成する。次いで、ゲートパッドの少なくとも一部分は覆わず、画面表示部の基板とゲート配線とを覆うゲート絶縁膜パターンの上部に半導体層パターンと接触層パターンとを形成する。次いで、接触層パターンの上に画面表示部のデータ線とソース電極及びドレーン電極と周辺部のデータパッドとを含むデータ配線を形成し、データ配線の上に保護絶縁膜パターンを形成する。次いで、ドレーン電極と連結され画素信号線と画素電極とを含む画素配線を形成する。この時、ゲート絶縁膜パターンは部分に応じて厚さが異なる感光膜パターンを使用して形成し、感光膜パターンを用いたエッチング過程で保護絶縁膜パターン及び半導体パターンを共に形成する。
具体的には、画面表示部と周辺部とを含む絶縁基板の上に前記画面表示部のゲート線及びゲート電極と前記周辺部のゲートパッドを含むゲート配線と画面表示部の共通電極及び共通信号線を含む共通配線とを形成する。次いで、ゲートパッドの少なくとも一部分は覆わず、画面表示部の基板とゲート配線とを覆うゲート絶縁膜パターンの上部に半導体層パターンと接触層パターンとを形成する。次いで、接触層パターンの上に画面表示部のデータ線とソース電極及びドレーン電極と周辺部のデータパッドとを含むデータ配線を形成し、データ配線の上に保護絶縁膜パターンを形成する。次いで、ドレーン電極と連結され画素信号線と画素電極とを含む画素配線を形成する。この時、ゲート絶縁膜パターンは部分に応じて厚さが異なる感光膜パターンを使用して形成し、感光膜パターンを用いたエッチング過程で保護絶縁膜パターン及び半導体パターンを共に形成する。
ここで、感光膜パターンは第１部分、第１部分より厚い第２部分、第２部分より厚い第３部分を有し、第１部分はゲートパッドの上部に位置し第２部分は前記画面表示部に位置するように整列するのが好ましい。
感光膜パターンは前記保護絶縁膜の上に形成され、ゲート絶縁膜パターン、半導体層パターン及び保護絶縁膜パターンを形成するためには、まず、一度のエッチング工程を通して第１部分の下の保護絶縁膜及び半導体層をッチングすると共に第２部分をエッチングする。次いで、アッシング工程を通して第２部分を除去してその下の保護絶縁膜を露出させた後、感光膜パターンをマスクとして保護絶縁膜及びゲート絶縁膜をエッチングして第２部分の下の半導体層を露出させると共に第１部分の下のゲートパッドを露出させる第１接触窓を形成する。次いで、感光膜パターンをマスクとして第２部分で前記半導体層を除去する。
感光膜パターンは前記保護絶縁膜の上に形成され、ゲート絶縁膜パターン、半導体層パターン及び保護絶縁膜パターンを形成するためには、まず、一度のエッチング工程を通して第１部分の下の保護絶縁膜及び半導体層をッチングすると共に第２部分をエッチングする。次いで、アッシング工程を通して第２部分を除去してその下の保護絶縁膜を露出させた後、感光膜パターンをマスクとして保護絶縁膜及びゲート絶縁膜をエッチングして第２部分の下の半導体層を露出させると共に第１部分の下のゲートパッドを露出させる第１接触窓を形成する。次いで、感光膜パターンをマスクとして第２部分で前記半導体層を除去する。
第１部分の保護絶縁膜及び半導体層をエッチングする段階でデータパッドを露出させる第２接触窓を形成することができ、第１接触窓を形成する段階でデータパッドを露出させる第２接触窓を形成することもできる。
また、第１接触窓を形成する段階でドレーン電極を露出させる第２接触窓を形成することができ、第１部分の保護絶縁膜及び半導体層をエッチングする段階でドレーン電極を露出させる第２接触窓を形成することもできる。
また、第１接触窓を形成する段階でドレーン電極を露出させる第２接触窓を形成することができ、第１部分の保護絶縁膜及び半導体層をエッチングする段階でドレーン電極を露出させる第２接触窓を形成することもできる。
また、画素電極を形成する段階で露出されているゲートパッドとデータパッドとをそれぞれ覆う補助ゲートパッドと補助データパッドとを形成することができる。
感光膜パターンは透過率の異なる光マスクを用いた露光によって形成することができ、第２部分に対応する光マスクの透過率は第１部分に対応する光マスクの透過率の２０％ないし６０％であり、第３部分に対応する光マスクの透過率は３％未満であるのが好ましい。
感光膜パターンは透過率の異なる光マスクを用いた露光によって形成することができ、第２部分に対応する光マスクの透過率は第１部分に対応する光マスクの透過率の２０％ないし６０％であり、第３部分に対応する光マスクの透過率は３％未満であるのが好ましい。
この時、光マスクはマスク基板と少なくとも１つ以上のマスク層とを有し、第１部分及び第２部分に対応する部分の光透過率の差はマスク層を光透過率が互いに異なる物質から形成することによって調節することができ、マスク層の厚さを変更することによって調節することができ、マスク層に露光器の分解能より小さな大きさのスリットまたはグリッドパターンを形成することによって形成することもできる。
保護膜パターンはデータ線の一部を露出させる多数の第１接触窓を有しており、画素配線を形成する段階で第１接触窓を通してデータ線と連結される補助データ線を形成することができる。
ここで、感光膜パターンは陽性感光膜であるのが好ましい。
本発明による他の製造方法では、まず、絶縁基板の上にゲート線及びこれと連結されるゲート電極を含むゲート配線と共通電極を含む共通配線とを形成する。次いで、ゲート配線及び共通配線を覆うゲート絶縁膜、半導体パターン、半導体パターンの上に抵抗性接触層パターンを形成し、接触層の上に互いに分離されて形成されているソース電極とドレーン電極及びソース電極と連結されたデータ線を含むデータ配線を形成する。次いで、ドレーン電極の一部以外の前記データ配線を覆う保護膜パターンを形成し、ドレーン電極と連結されて前記共通電極と共に電場を生成し、前記データ配線と異なる層に画素電極を形成する。この時、ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通して行われ、感光膜パターンはソース電極及びドレーン電極の間に位置する第１部分と第１部分より厚い第２部分及び第１部分より薄い第３部分を含む。
ここで、感光膜パターンは陽性感光膜であるのが好ましい。
本発明による他の製造方法では、まず、絶縁基板の上にゲート線及びこれと連結されるゲート電極を含むゲート配線と共通電極を含む共通配線とを形成する。次いで、ゲート配線及び共通配線を覆うゲート絶縁膜、半導体パターン、半導体パターンの上に抵抗性接触層パターンを形成し、接触層の上に互いに分離されて形成されているソース電極とドレーン電極及びソース電極と連結されたデータ線を含むデータ配線を形成する。次いで、ドレーン電極の一部以外の前記データ配線を覆う保護膜パターンを形成し、ドレーン電極と連結されて前記共通電極と共に電場を生成し、前記データ配線と異なる層に画素電極を形成する。この時、ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通して行われ、感光膜パターンはソース電極及びドレーン電極の間に位置する第１部分と第１部分より厚い第２部分及び第１部分より薄い第３部分を含む。
写真エッチング工程に使用されるマスクは一番目の部分、一番目の部分より少ない光を透過させる二番目の部分及び一番目及び二番目の部分より多い光を透過させる三番目の部分を含むのが好ましい。
感光膜パターンは陽性感光膜であるのが好ましく、マスクの一番目、二番目、三番目の部分は露光過程で感光膜パターンの第１、第２、第３部分にそれぞれ対応するように整列されるのが好ましい。
感光膜パターンは陽性感光膜であるのが好ましく、マスクの一番目、二番目、三番目の部分は露光過程で感光膜パターンの第１、第２、第３部分にそれぞれ対応するように整列されるのが好ましい。
ここで、一番目の部分は光の一部分のみが透過されることができ、二番目の部分は光の大部分が遮断され、三番目の部分は光の大部分が透過されることができる。
この時、マスクの一番目の部分は光の一部のみを透過させるために半透明膜を含むことができ、露光段階で使用される光源の分解能より大きさが小さいパターンを含むことができる。
この時、マスクの一番目の部分は光の一部のみを透過させるために半透明膜を含むことができ、露光段階で使用される光源の分解能より大きさが小さいパターンを含むことができる。
感光膜パターンの第１部分はリフローを通して形成することができる。
ここで、感光膜パターンの第１部分の厚さは第２部分の厚さの半以下であるのが好ましく、感光膜パターンの第２部分の厚さは１μｍないし２μｍであり、感光膜パターンの第１部分の厚さは２，０００〜５，０００Åの範囲であるのが好ましい。
ここで、感光膜パターンの第１部分の厚さは第２部分の厚さの半以下であるのが好ましく、感光膜パターンの第２部分の厚さは１μｍないし２μｍであり、感光膜パターンの第１部分の厚さは２，０００〜５，０００Åの範囲であるのが好ましい。
データ配線と接触層パターン及び半導体パターンを１つのマスクを使用して形成することができる。
この時、ゲート絶縁膜、前記半導体パターン、前記接触層パターン及び前記データ配線を形成するためには、まず、ゲート絶縁膜、半導体層、接触層及び導電層を蒸着する。次いで、導電層の上に感光膜を塗布し、マスクを通して露光し、現像して第２部分がデータ配線の上部に位置するように感光膜パターンを形成する。次いで、第３部分の下の導電層とその下部の接触層及び半導体層、第１部分とその下の導電層及び接触層、そして第２部分の一部の厚さをエッチングしてそれぞれ導電層、接触層、半導体層からなるデータ配線、接触層パターン、半導体パターンを形成し、感光膜パターンを除去する。
この時、ゲート絶縁膜、前記半導体パターン、前記接触層パターン及び前記データ配線を形成するためには、まず、ゲート絶縁膜、半導体層、接触層及び導電層を蒸着する。次いで、導電層の上に感光膜を塗布し、マスクを通して露光し、現像して第２部分がデータ配線の上部に位置するように感光膜パターンを形成する。次いで、第３部分の下の導電層とその下部の接触層及び半導体層、第１部分とその下の導電層及び接触層、そして第２部分の一部の厚さをエッチングしてそれぞれ導電層、接触層、半導体層からなるデータ配線、接触層パターン、半導体パターンを形成し、感光膜パターンを除去する。
より詳しくは、データ配線、接触層パターン、半導体パターンを形成するためには、まず、第３部分の下の導電層を湿式または乾式エッチングして接触層を露出させ、第３部分の下の接触層及びその下の半導体層を第１部分と共に乾式エッチングして第３部分の下のゲート絶縁膜を露出させると共に半導体層からなる半導体パターンを完成する。次いで、アッシング工程を通して第１部分を除去してその下の導電層を露出させ、第１部分の下の導電層とその下の接触層とをエッチングして除去することによってデータ配線と接触層パターンとを完成する。
第１部分はデータ配線の周辺部に対応する部分にも形成することができる。
保護膜パターンはデータ線を露出させる第１接触窓を有しており、保護膜の上部に第１接触窓を通して前記データ線と連結され画素電極と同一な層に補助データ線を形成することができる。
このような方法で製造された液晶表示装置用薄膜トランジスタ基板には、基板の上に横方向に伸びているゲート線とゲート線に連結されたゲート電極とを含むゲート配線と；ゲート線と同一な方向に伸びている共通信号線及び共通信号線に連結された共通電極を含む共通配線と；共通電極と平行に配列されている画素電極を含む画素配線とが形成されている。ゲート配線、共通配線及び画素配線を覆っているゲート絶縁膜の上には半導体からなる半導体パターンが形成されており、その上には縦方向に伸びているデータ線、データ線に連結されたソース電極、ソース電極と分離されてゲート電極を中心にしてソース電極と対向するドレーン電極を含むデータ配線が形成されている。データ配線の上にはゲート絶縁膜と共にドレーン電極及び画素配線を露出させる第１接触窓を有する保護膜パターンが形成されており、保護膜パターンの上には第１接触窓を通してドレーン電極と画素配線とを連結する補助導電膜が形成されている。
保護膜パターンはデータ線を露出させる第１接触窓を有しており、保護膜の上部に第１接触窓を通して前記データ線と連結され画素電極と同一な層に補助データ線を形成することができる。
このような方法で製造された液晶表示装置用薄膜トランジスタ基板には、基板の上に横方向に伸びているゲート線とゲート線に連結されたゲート電極とを含むゲート配線と；ゲート線と同一な方向に伸びている共通信号線及び共通信号線に連結された共通電極を含む共通配線と；共通電極と平行に配列されている画素電極を含む画素配線とが形成されている。ゲート配線、共通配線及び画素配線を覆っているゲート絶縁膜の上には半導体からなる半導体パターンが形成されており、その上には縦方向に伸びているデータ線、データ線に連結されたソース電極、ソース電極と分離されてゲート電極を中心にしてソース電極と対向するドレーン電極を含むデータ配線が形成されている。データ配線の上にはゲート絶縁膜と共にドレーン電極及び画素配線を露出させる第１接触窓を有する保護膜パターンが形成されており、保護膜パターンの上には第１接触窓を通してドレーン電極と画素配線とを連結する補助導電膜が形成されている。
補助導電膜は共通配線と重畳して維持容量を形成するのが好ましく、透明な導電性物質であるＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）からなるものが好ましい。
保護膜パターンはデータ線を露出させる第２接触窓を有することができ、第２接触窓を通してデータ線と連結されており、補助導電膜と同一な層に補助データ線がさらに形成されることができる。
保護膜パターンはデータ線を露出させる第２接触窓を有することができ、第２接触窓を通してデータ線と連結されており、補助導電膜と同一な層に補助データ線がさらに形成されることができる。
半導体パターンとデータ配線との間には不純物でドーピングされている抵抗性接触層パターンがさらに形成されることができ、接触層パターンはデータ配線と同一な形態を有することができる。
半導体パターンは、薄膜トランジスタチャンネル部以外はデータ配線と同一な形態を有することができる。
半導体パターンは、薄膜トランジスタチャンネル部以外はデータ配線と同一な形態を有することができる。
この時、半導体パターンはデータ配線の外に出るように形成されることができる。
本発明の他の製造方法では、絶縁基板の上にゲート線及びこれと連結されたゲート電極を含むゲート配線と共通電極を含む共通配線とを形成する。ゲート配線及び共通配線を覆うゲート絶縁膜の上部に半導体パターン及び抵抗性接触層パターンを形成し、接触層の上に互いに分離されて形成されているソース電極とドレーン電極及びソース電極と連結されたデータ線を含むデータ配線を形成する。次いで、ドレーン電極の一部以外のデータ配線を覆う保護膜パターンを形成し、ドレーン電極と連結されて共通電極と共に電場を生成する画素電極を形成する。この時、ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通して行われ、前記感光膜パターンはソース電極及びドレーン電極の間及び少なくとも画素電極の周辺部に位置する第１部分と第１部分より厚い第２部分及び第１部分より薄い第３部分を含む。
本発明の他の製造方法では、絶縁基板の上にゲート線及びこれと連結されたゲート電極を含むゲート配線と共通電極を含む共通配線とを形成する。ゲート配線及び共通配線を覆うゲート絶縁膜の上部に半導体パターン及び抵抗性接触層パターンを形成し、接触層の上に互いに分離されて形成されているソース電極とドレーン電極及びソース電極と連結されたデータ線を含むデータ配線を形成する。次いで、ドレーン電極の一部以外のデータ配線を覆う保護膜パターンを形成し、ドレーン電極と連結されて共通電極と共に電場を生成する画素電極を形成する。この時、ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通して行われ、前記感光膜パターンはソース電極及びドレーン電極の間及び少なくとも画素電極の周辺部に位置する第１部分と第１部分より厚い第２部分及び第１部分より薄い第３部分を含む。
ここで、半導体パターンの一部は少なくとも画素電極の外に出るように形成するのが好ましい。
感光膜パターンは感光度が互いに異なる上部膜及び下部膜からなる二重膜から形成するのが好ましい。
このような方法で形成された液晶表示装置用薄膜トランジスタ基板には、基板の上に横方向のゲート線及びゲート線の一部であるゲート電極を含むゲート配線と、ゲート線と平行な共通信号線及び共通信号線に連結されて縦方向に伸びている線形の共通電極を含む共通配線とが形成されている。共通配線及びゲート配線を覆うゲート絶縁膜の上には一部は前記ゲート電極と重畳している半導体パターンが形成されており、半導体パターンの上部には縦方向に伸びて前記ゲート線と交差するデータ線とデータ線と連結されているソース電極とソース電極と分離されておりゲート電極を中心にいてソース電極と対向するドレーン電極を含むデータ配線及びドレーン電極と連結されており共通電極と平行に対向する線形の画素電極を含む画素配線が形成されている。この時、少なくとも画素電極の下部に形成された半導体パターンは画素電極の外に出るように形成されている。
感光膜パターンは感光度が互いに異なる上部膜及び下部膜からなる二重膜から形成するのが好ましい。
このような方法で形成された液晶表示装置用薄膜トランジスタ基板には、基板の上に横方向のゲート線及びゲート線の一部であるゲート電極を含むゲート配線と、ゲート線と平行な共通信号線及び共通信号線に連結されて縦方向に伸びている線形の共通電極を含む共通配線とが形成されている。共通配線及びゲート配線を覆うゲート絶縁膜の上には一部は前記ゲート電極と重畳している半導体パターンが形成されており、半導体パターンの上部には縦方向に伸びて前記ゲート線と交差するデータ線とデータ線と連結されているソース電極とソース電極と分離されておりゲート電極を中心にいてソース電極と対向するドレーン電極を含むデータ配線及びドレーン電極と連結されており共通電極と平行に対向する線形の画素電極を含む画素配線が形成されている。この時、少なくとも画素電極の下部に形成された半導体パターンは画素電極の外に出るように形成されている。
ここで、半導体パターンは画素電極の外に０．５μｍ以上出るのが好ましい。
ゲート配線はゲート線と連結されて外部から走査信号の印加を受けるゲートパッドをさらに含み、データ配線はデータ線と連結されて外部からデータ信号の印加を受けるデータパッドをさらに含み、ゲート絶縁膜と共にゲートパッド及びデータパッドをそれぞれ露出させる接触窓を有する保護膜をさらに含むことができる。
ゲート配線はゲート線と連結されて外部から走査信号の印加を受けるゲートパッドをさらに含み、データ配線はデータ線と連結されて外部からデータ信号の印加を受けるデータパッドをさらに含み、ゲート絶縁膜と共にゲートパッド及びデータパッドをそれぞれ露出させる接触窓を有する保護膜をさらに含むことができる。
画素配線はドレーン電極と画素電極とを連結する画素信号線をさらに含むことができ、画素信号線は横方向に伸びているのが好ましい。
本発明による他の液晶表示装置用薄膜トランジスタ基板には、基板の上に横方向に伸びているゲート線とゲート線に連結されたゲート電極とを含むゲート配線と；ゲート線と同一な方向に伸びている共通信号線及び共通信号線に連結された共通電極を含む共通配線とが形成されている。ゲート配線及び共通配線を覆っているゲート絶縁膜の上部には半導体からなる半導体パターンが形成されており、その上には縦方向に伸びているデータ線、データ線に連結されたソース電極、ソース電極と分離されてゲート電極を中心にしてソース電極と対向するドレーン電極を含むデータ配線が形成されている。データ配線及び半導体パターンの一部を覆っており、ドレーン電極を露出させる第１接触窓を有する保護膜パターンの上部には第１接触窓を通してドレーン電極と連結されており、共通電極と平行に配列されて電場を形成する画素電極と、画素電極とドレーン電極とを連結する画素信号線を含む画素配線が形成されている。
本発明による他の液晶表示装置用薄膜トランジスタ基板には、基板の上に横方向に伸びているゲート線とゲート線に連結されたゲート電極とを含むゲート配線と；ゲート線と同一な方向に伸びている共通信号線及び共通信号線に連結された共通電極を含む共通配線とが形成されている。ゲート配線及び共通配線を覆っているゲート絶縁膜の上部には半導体からなる半導体パターンが形成されており、その上には縦方向に伸びているデータ線、データ線に連結されたソース電極、ソース電極と分離されてゲート電極を中心にしてソース電極と対向するドレーン電極を含むデータ配線が形成されている。データ配線及び半導体パターンの一部を覆っており、ドレーン電極を露出させる第１接触窓を有する保護膜パターンの上部には第１接触窓を通してドレーン電極と連結されており、共通電極と平行に配列されて電場を形成する画素電極と、画素電極とドレーン電極とを連結する画素信号線を含む画素配線が形成されている。
画素配線は共通配線と重畳して維持容量を形成するのが好ましい。
保護膜パターンはデータ線を露出させる第２接触窓を有することができ、第２接触窓を通してデータ線と連結されており画素配線と同一な層に形成されている補助データ線をさらに含むことができる。
保護膜パターンはデータ線を露出させる第２接触窓を有することができ、第２接触窓を通してデータ線と連結されており画素配線と同一な層に形成されている補助データ線をさらに含むことができる。
以上のように、本発明は薄膜の新たな写真エッチング方法を通じて液晶表示装置用薄膜トランジスタ基板の製造工程数を減少させ、工程を単純化して製造原価を低下させることができる。また、広い面積を互いに異なる深さにエッチングしながら１つのエッチング深さに対しては均一なエッチング深さを有するようにする。また、配線を二重に形成することによって配線の断線を防止することができ、データ配線と画素配線とを半導体パターンの内側に形成してこれらの段差を階段状に形成することによって上部に形成される保護膜のプロファイルを緩慢にしてラビング工程の際に発生する配向不良を最少化することができる。
以下、本発明の実施形態例について添付図面に基づいて詳しく説明する。
第１実施形態例では、ゲートパッドを露出させる接触窓を他の１つ或いは複数の薄膜と同時にパターニングし、画面表示部では他の薄膜のみをパターニングしゲート絶縁膜を残し、ゲートパッド部ではゲート絶縁膜を完全に除去する。
第１実施形態例では、ゲートパッドを露出させる接触窓を他の１つ或いは複数の薄膜と同時にパターニングし、画面表示部では他の薄膜のみをパターニングしゲート絶縁膜を残し、ゲートパッド部ではゲート絶縁膜を完全に除去する。
まず、図１ないし５に基づいて本発明の実施形態例による薄膜トランジスタ基板の構造について詳しく説明する。
図１に示すように、１つの絶縁基板に同時に多数の液晶表示装置用パネル領域を形成する。例えば、図１のように、１つのガラス基板１に４つの液晶表示装置用パネル領域１１０、１２０、１３０、１４０を形成する。形成されるパネルが薄膜トランジスタパネルである場合、パネル領域１１０、１２０、１３０、１４０は多数の画素からなる画面表示部１１１、１２１、１３１、１４１と周辺部１１２、１２２、１３２、１４２とを含む。画面表示部１１１、１２１、１３１、１４１には、主に薄膜トランジスタ、配線及び画素電極などが行列の形態に反復して配置されている。周辺部１１２、１２２、１３２、１４２には、駆動素子と連結される要素、即ち、パッドとその外の静電気保護回路などが配置される。
図１に示すように、１つの絶縁基板に同時に多数の液晶表示装置用パネル領域を形成する。例えば、図１のように、１つのガラス基板１に４つの液晶表示装置用パネル領域１１０、１２０、１３０、１４０を形成する。形成されるパネルが薄膜トランジスタパネルである場合、パネル領域１１０、１２０、１３０、１４０は多数の画素からなる画面表示部１１１、１２１、１３１、１４１と周辺部１１２、１２２、１３２、１４２とを含む。画面表示部１１１、１２１、１３１、１４１には、主に薄膜トランジスタ、配線及び画素電極などが行列の形態に反復して配置されている。周辺部１１２、１２２、１３２、１４２には、駆動素子と連結される要素、即ち、パッドとその外の静電気保護回路などが配置される。
このような液晶表示装置を形成する時には、通常、ステッパー（stepper）露光器を使用する。この露光器を使用する場合、画面表示部１１１、１２１、１３１、１４１及び周辺部１１２、１２２、１３２、１４２を多数の区域に分け、区域別に同一のマスクまたは異なる光マスクを使用して薄膜上にコーティングされた感光膜を露光し、露光した後に基板全体を現像して感光膜パターンを形成してから、下部の薄膜をエッチングすることによって特定の薄膜パターンを形成する。このような薄膜パターンを反復して形成することによって液晶表示装置用薄膜トランジスタ基板が完成される。
しかし、ステッパー露光器を使用せずに一度に露光することもできる。また、１つの絶縁基板に１つの液晶表示パネルのみを形成することもできる。
図２は図１の１つのパネル領域に形成された液晶表示装置用薄膜トランジスタ基板の配置を概略的に示した配置図である。
図２に示すように、一点鎖線１に囲まれた画面表示部には多数の薄膜トランジスタ３と、それぞれの薄膜トランジスタ３に電気的に連結されている画素電極９０と、ゲート線２２及びデータ線６２を含む配線などとが形成されている。画面表示部の外の周辺部には、ゲート線２２の端に連結されたゲートパッド２４とデータ線６２の端に連結されたデータパッド６４とが配置されている。静電気放電による素子破壊を防止するために、ゲート線２２及びデータ線６２をそれぞれ電気的に連結して等電位に形成するためのゲート線短絡バー４及びデータ線短絡バー５が配置されている。ゲート線短絡バー４及びデータ線短絡バー５は短絡バー連結部６を通じて電気的に連結されている。この短絡バー４、５は後で除去される。これらを除去する時に基板を除去する線が図面の符号２である。又は、ゲート線短絡バー４及びデータ線短絡バー５と、絶縁膜（図示していない）を間においている短絡バー連結部６とを連結するために絶縁膜に形成されている。
図２は図１の１つのパネル領域に形成された液晶表示装置用薄膜トランジスタ基板の配置を概略的に示した配置図である。
図２に示すように、一点鎖線１に囲まれた画面表示部には多数の薄膜トランジスタ３と、それぞれの薄膜トランジスタ３に電気的に連結されている画素電極９０と、ゲート線２２及びデータ線６２を含む配線などとが形成されている。画面表示部の外の周辺部には、ゲート線２２の端に連結されたゲートパッド２４とデータ線６２の端に連結されたデータパッド６４とが配置されている。静電気放電による素子破壊を防止するために、ゲート線２２及びデータ線６２をそれぞれ電気的に連結して等電位に形成するためのゲート線短絡バー４及びデータ線短絡バー５が配置されている。ゲート線短絡バー４及びデータ線短絡バー５は短絡バー連結部６を通じて電気的に連結されている。この短絡バー４、５は後で除去される。これらを除去する時に基板を除去する線が図面の符号２である。又は、ゲート線短絡バー４及びデータ線短絡バー５と、絶縁膜（図示していない）を間においている短絡バー連結部６とを連結するために絶縁膜に形成されている。
図２では薄膜トランジスタ基板に画素電極のみが形成されている場合を例としてあげたが、次の具体的な実施形態例では画素電極及び共通電極の両方が全て薄膜トランジスタ基板に形成されている場合を例としてあげる。
図３ないし５は、図２の画面表示部の薄膜トランジスタと画素電極、共通電極及び配線と周辺部のパッドを拡大して示したものであって、図３は配置図であり、図４及び５は図３のIV−IV’線及びＶ−Ｖ’線の断面図である。
図３ないし５は、図２の画面表示部の薄膜トランジスタと画素電極、共通電極及び配線と周辺部のパッドを拡大して示したものであって、図３は配置図であり、図４及び５は図３のIV−IV’線及びＶ−Ｖ’線の断面図である。
まず、絶縁基板１０の上にアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ alloy）、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属または導電体からなるゲート配線が形成されている。ゲート配線は、横方向に伸びている走査信号線またはゲート線２２、ゲート線２２の端に連結されて外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッド２４及びゲート線２２の一部である薄膜トランジスタのゲート電極２６を含む。
また、基板１０の上にはゲート配線と同一な物質からなる共通配線が形成されている。共通配線はゲート線２２と平行に横方向に伸びている共通電極線２７と、共通電極線２７の縦方向の分枝である共通電極２８とを含む。図示してはいないが、共通電極線２７の端に形成されて共通電極信号の印加を受けて共通電極線２７に伝達する共通電極線パッドが、ゲートパッド２４とほぼ同一な形態に形成されている。
ゲート配線２２、２４、２６は単一層から形成することもできるが、二重層または三重層から形成することもできる。二重層以上に形成する場合には、一層は抵抗の小さい物質から形成し、他の層は他の物質との接触特性の良好な物質から形成するのが好ましい。
ゲート配線２２、２４、２６及び共通配線２７、２８の上には窒化珪素（ＳｉＮx）などからなるゲート絶縁膜３０が形成され、ゲート配線２２、２４、２６及び共通配線２７、２８を覆っている。
ゲート配線２２、２４、２６及び共通配線２７、２８の上には窒化珪素（ＳｉＮx）などからなるゲート絶縁膜３０が形成され、ゲート配線２２、２４、２６及び共通配線２７、２８を覆っている。
ゲート絶縁膜３０の上には水素化アモルファスシリコン（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４２、４８が形成されている。半導体パターン４２、４８の上にはリン（Ｐ）などのｎ型不純物で高濃度にドーピングされている接触層パターン５５、５６が形成されている。
接触層パターン５５、５６の上には、ＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合金、Ｔａなどの導電物質からなるデータ配線が形成されている。データ配線は、縦方向に形成されているデータ線６２と、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６４と、データ線６２の分枝である薄膜トランジスタのソース電極６５とからなるデータ線部を含む。また、データ線部６２、６４、６５と分離されておりゲート電極２６に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６もデータ配線に含む。
接触層パターン５５、５６の上には、ＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合金、Ｔａなどの導電物質からなるデータ配線が形成されている。データ配線は、縦方向に形成されているデータ線６２と、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６４と、データ線６２の分枝である薄膜トランジスタのソース電極６５とからなるデータ線部を含む。また、データ線部６２、６４、６５と分離されておりゲート電極２６に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６もデータ配線に含む。
データ配線６２、６４、６５、６６もゲート配線２２、２４、２６と同様に単一層から形成することもできるが、二重層または三重層から形成することもできる。もちろん、二重層以上に形成する場合には一層は抵抗の小さい物質から形成し他の層は他の物質との接触特性が良好な物質から形成するのが好ましい。
接触層パターン５５、５６は、その下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６との接触抵抗を低下させる役割を果し、データ配線６２、６４、６５、６６と同一の形態を有する。即ち、データ線部用の接触層パターン５５はデータ線部６２、６４、６５と同一であり、ドレーン電極用の接触層パターン５６はドレーン電極６６と同一である。
接触層パターン５５、５６は、その下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６との接触抵抗を低下させる役割を果し、データ配線６２、６４、６５、６６と同一の形態を有する。即ち、データ線部用の接触層パターン５５はデータ線部６２、６４、６５と同一であり、ドレーン電極用の接触層パターン５６はドレーン電極６６と同一である。
一方、半導体パターン４２、４８は、画面表示部内でデータ配線６２、６４、６５、６６及び接触層パターン５５、５６、５８と類似した形態を有する。具体的には、薄膜トランジスタのチャンネル部では、データ線部６２、６４、６５、特にソース電極６５とドレーン電極６６とが分離されており、データ線部用接触層５５とドレーン電極用接触層パターン５６とが分離されている。薄膜トランジスタ用半導体パターン４２はここで切れずに連結されて薄膜トランジスタのチャンネルを生成する。一方、周辺部の半導体パターン４８はゲートパッド２４部分以外の周辺部全体にわたって形成されている。
データ線部６２、６４、６５及びドレーン電極６６と半導体パターン４２とは、保護膜７０で覆われている。保護膜７０は半導体パターン４２、４８とほぼ同一な形態を有しており、ドレーン電極６６、データ線６２及びデータパッド６４を露出させる接触窓７１、７２、７６を有している。また、保護膜７０はゲート絶縁膜３０及び半導体パターン４２と共にゲートパッド２４を露出させる接触窓７４を有しており、ゲート線２２のうちのデータ線６２と重複する部分以外の部分は覆っていない。保護膜７０は窒化珪素またはアクリル系などの有機絶縁物質からなることができ、半導体パターン４２のうちの少なくともソース電極６５とドレーン電極６６との間に位置するチャンネル部分を覆って保護する役割を果す。
ゲート線２２及びデータ線６２に囲まれた領域のゲート絶縁膜３０の上には、共通電極線２７と平行な画素信号線８７及び共通電極２８と平行な画素電極８８が形成されている。画素信号線８７は保護膜７０の上に延長され、接触窓７１を通してドレーン電極６６と物理的・電気的に連結され薄膜トランジスタから画像信号を受けて共通電極２７と共に電場を生成する。
ここで、図面に示されてはいないが、画素配線８７、８８または共通配線２７、２８を延長して互いに重畳しないように形成することによって、維持畜電器を形成することができる。
保護膜７０の上にはデータ線６２に沿って形成されている補助データ線８２が形成されている。補助データ線８２は保護膜７０に形成された接触窓７２を通してデータ線６２と連結されている。また、補助データ線８２はデータパッド６４の上に延長され、接触窓７６を通してデータパッド６４と連結される補助データパッド８６を形成する。また、ゲートパッド２４の上には接触窓７４を通してこれと連結される補助ゲートパッド８４が形成されている。補助ゲートパット８４は、ゲートパッド２４と外部回路装置との接着性を補完しゲートパッドを保護する役割を果すもので、必須のものではなく適用如何は選択的である。
保護膜７０の上にはデータ線６２に沿って形成されている補助データ線８２が形成されている。補助データ線８２は保護膜７０に形成された接触窓７２を通してデータ線６２と連結されている。また、補助データ線８２はデータパッド６４の上に延長され、接触窓７６を通してデータパッド６４と連結される補助データパッド８６を形成する。また、ゲートパッド２４の上には接触窓７４を通してこれと連結される補助ゲートパッド８４が形成されている。補助ゲートパット８４は、ゲートパッド２４と外部回路装置との接着性を補完しゲートパッドを保護する役割を果すもので、必須のものではなく適用如何は選択的である。
以下、本発明の実施形態例による液晶表示装置用基板の製造方法について図６ａないし図１９と前述の図３ないし５とに基づいて詳しく説明する。
まず、図６ａ〜８に示すように、金属などの導電体層をスパッタリングなどの方法で１，０００Åないし３，０００Åの厚さに蒸着し、第１マスクを用いて乾式または湿式エッチングして、基板１０の上にゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線と、共通電極線２７、共通電極線パッド（図示しない）及び共通電極２８を含む共通配線とを形成する。
まず、図６ａ〜８に示すように、金属などの導電体層をスパッタリングなどの方法で１，０００Åないし３，０００Åの厚さに蒸着し、第１マスクを用いて乾式または湿式エッチングして、基板１０の上にゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線と、共通電極線２７、共通電極線パッド（図示しない）及び共通電極２８を含む共通配線とを形成する。
次に、図９及び１０に示すように、ゲート絶縁膜３０、半導体層４０、接触層５０をそれぞれ１，５００〜５，０００Å、５００〜１，５００Å、３００〜６００Åの厚さで連続して化学気相蒸着法により蒸着する。次いで、金属などの導電体層６０をスパッタリングなどの方法で１，５００〜３，０００Åの厚さに蒸着する。次いで、第２マスクを用いて導電体層６０及びその下の接触層５０をパターニングし、データ線６２、データパッド６４、ソース電極６５などデータ線部とその下部のデータ線部接触層パターン５５と、ドレーン電極６６と、その下部のドレーン電極用導電体パターン５６とを形成する。
図１２、図１８及び図１９に示すように、窒化珪素をＣＶＤ方法で蒸着したり有機絶縁物質をスピンコーティングして３，０００Å以上の厚さを有する保護膜７０を形成する。その後、第３マスクを用いて保護膜７０、半導体層４０及びゲート絶縁膜３０をパターニングし、接触窓７１、７２、７４、７６を含むこれらのパターンを形成する。この時、周辺部Ｐではゲートパッド２４の上の保護膜７０、半導体層４０及びゲート絶縁膜３０を除去するが（データパッド６４の上の保護膜７０も除去）、画面表示部Ｄでは保護膜７０及び半導体層４０のみを除去して（ドレーン電極６６及びデータ線６２の一部の上の保護膜７０も除去）必要な部分のみにチャンネルが形成されるように半導体層パターンを形成しなければならない。このために、部分に応じて厚さが異なる感光膜パターンを形成しこれをエッチングマスクにして下部の膜を乾式エッチングする。これを図１３〜１９を通して詳しく説明する。
まず、保護膜７０の上に感光膜ＰＲ、好ましくは、陽性の感光膜を５，０００〜３０，０００Åの厚さに塗布した後、第３マスク３００、４１０、４２０を通じて露光する。露光後の感光膜ＰＲは、図１３及び１６に示すように、画面表示部Ｄと周辺部Ｐとで異なる。即ち、画面表示部Ｄの感光膜ＰＲのうちの光に露出された部分Ｃは表面から一定の深さまでのみ光に反応して高分子が分解されその下では高分子がそのまま残っている。一方、周辺部Ｐの感光膜ＰＲはこれとは異なって光に露出された部分Ｂが下部まで全て光に反応して高分子が分解された状態になる。ここで、画面表示部Ｄまたは周辺部Ｐで光に露出される部分Ｃ、Ｂは保護膜７０が除去される部分である。
このためには、画面表示部Ｄに使用するマスク３００及び周辺部Ｐに使用するマスク４１０、４２０の構造を変更する方法を使用することが可能であり、ここでは３つの方法を提示する。
第１の方法は、図１５（ａ）及び（ｂ）に示すように、マスク３００、４００は通常、基板３１０、４１０とその上のクロムなどからなる不透明なパターン層３２０、４２０、パターン層３２０、４２０及び露出された基板３１０、４１０を覆っているペリクル（pellicle）３３０、４３０からなる。画面表示部Ｄに使用されるマスク３００のペリクル３３０の光透過率が、周辺部Ｐに使用されるマスク４００のペリクル４３０の光透過率より低いように調節する。画面表示部Ｄのペリクル３３０の透過率が、周辺部Ｐのペリクル４３０の透過率の１０％〜８０％、好ましくは２０％〜６０％程度の範囲にあるようにする。
第１の方法は、図１５（ａ）及び（ｂ）に示すように、マスク３００、４００は通常、基板３１０、４１０とその上のクロムなどからなる不透明なパターン層３２０、４２０、パターン層３２０、４２０及び露出された基板３１０、４１０を覆っているペリクル（pellicle）３３０、４３０からなる。画面表示部Ｄに使用されるマスク３００のペリクル３３０の光透過率が、周辺部Ｐに使用されるマスク４００のペリクル４３０の光透過率より低いように調節する。画面表示部Ｄのペリクル３３０の透過率が、周辺部Ｐのペリクル４３０の透過率の１０％〜８０％、好ましくは２０％〜６０％程度の範囲にあるようにする。
第２の方法は、図１６及び１７に示すように、画面表示部Ｄのマスク３００には全面にわたってクロム層３５０を約１００〜３００Åの厚さに残して透過率を低める。一方、周辺部Ｐのマスク４００にはこのようなクロム層を残さない。この時、画面表示部Ｄに使用されるマスク３００のペリクル３４０は周辺部Ｐのペリクル４３０と同一な透過率を有するようにすることが可能である。
ここで、前記２つの方法を混用して使用することができるのは勿論である。
前記２つの方法はステッパーを使用した分割露光の場合に適用し得るものであって、画面表示部Ｄと周辺部Ｐとが異なるマスクを使用して露光されるため可能なのである。このように分割露光する場合にはこれ以外にも画面表示部Ｄと周辺部Ｐとの露光時間を異なるようにすることによって厚さを調節することができる。
前記２つの方法はステッパーを使用した分割露光の場合に適用し得るものであって、画面表示部Ｄと周辺部Ｐとが異なるマスクを使用して露光されるため可能なのである。このように分割露光する場合にはこれ以外にも画面表示部Ｄと周辺部Ｐとの露光時間を異なるようにすることによって厚さを調節することができる。
しかし、画面表示部Ｄと周辺部Ｐとを分割露光せずに１つのマスクを使用して露光することもできる。この場合に適用されることができるマスクの構造を図１７に基づいて詳しく説明する。
台３の方法では、図１１に示すように、マスク５００の基板５１０の上には透過率調節膜５５０が形成されている。透過率調節膜５５０の上にはパターン層５２０が形成されている。透過率調節膜５５０は画面表示部Ｄではパターン層５２０の下部だけでなく全面にわたって形成されているが、周辺部Ｐではパターン層５５０の下部のみに形成されている。つまり、基板５１０の上には高さの異なる２つ以上のパターンが形成されていることになる。
台３の方法では、図１１に示すように、マスク５００の基板５１０の上には透過率調節膜５５０が形成されている。透過率調節膜５５０の上にはパターン層５２０が形成されている。透過率調節膜５５０は画面表示部Ｄではパターン層５２０の下部だけでなく全面にわたって形成されているが、周辺部Ｐではパターン層５５０の下部のみに形成されている。つまり、基板５１０の上には高さの異なる２つ以上のパターンが形成されていることになる。
勿論、周辺部Ｐでも透過率調節膜を形成することができるが、この場合には周辺部Ｐの透過率調節膜の透過率が画面表示部Ｐの透過率調節膜５５０の透過率より高くなければならない。
このような透過率調節膜５５０を有する光マスク５００を製造する時には、まず、基板５００の上に透過率調節膜５５０と、この透過率調節膜５５０とはエッチング比が異なるパターン層５２０とを連続して積層する。全面にわたって感光膜（図示しない）を塗布し露光、現像した後、感光膜をエッチングマスクにしてパターン層５２０をエッチングする。残っている感光膜を除去した後、再び周辺部Ｐの接触窓に対応する位置の透過率調節膜を露出させる新たな感光膜パターン（図示しない）を形成してから、これをエッチングマスクにして透過率調節膜５５０をエッチングすることによって光マスク５００を完成する。
このような透過率調節膜５５０を有する光マスク５００を製造する時には、まず、基板５００の上に透過率調節膜５５０と、この透過率調節膜５５０とはエッチング比が異なるパターン層５２０とを連続して積層する。全面にわたって感光膜（図示しない）を塗布し露光、現像した後、感光膜をエッチングマスクにしてパターン層５２０をエッチングする。残っている感光膜を除去した後、再び周辺部Ｐの接触窓に対応する位置の透過率調節膜を露出させる新たな感光膜パターン（図示しない）を形成してから、これをエッチングマスクにして透過率調節膜５５０をエッチングすることによって光マスク５００を完成する。
このような方法以外にも光源の分解能より小さな大きさのスリットまたは格子形態の微細パターンを有するマスクを使用して透過率を調節することもできる。
感光膜ＰＲのうち、下部に反射率の高い金属層、即ちゲート配線２２、２４、２６、共通配線２７、２８またはデータ配線６２、６４、６５、６６がある部分は、反射された光によって露光時に他の部分より光の照射量が多くなるおそれがある。これを防止するために下部からの反射光を遮断する層をおいたり着色された感光膜ＰＲを使用することができる。
感光膜ＰＲのうち、下部に反射率の高い金属層、即ちゲート配線２２、２４、２６、共通配線２７、２８またはデータ配線６２、６４、６５、６６がある部分は、反射された光によって露光時に他の部分より光の照射量が多くなるおそれがある。これを防止するために下部からの反射光を遮断する層をおいたり着色された感光膜ＰＲを使用することができる。
このような方法で感光膜ＰＲを露光した後で現像すると、図１３及び１４において、メッシュ表示された部分が除去された感光膜パターンＰＲが形成される。即ち、ゲートパッド２４及びデータパッド６４の上には感光膜が形成されていない。ゲートパッド２４及びデータパッド６４以外の全ての周辺部Ｐ及び画面表示部Ｄでは、データ線部６２、６４、６５及びドレーン電極６６と、これらの間の半導体層４０との上部には厚い感光膜Ａが形成されている。画面表示部Ｄでは、ドレーン電極６６の上部及びデータ線６２の一部及びその他の部分には薄い感光膜Ｂが形成される。
この時、感光膜ＰＲの薄い部分の厚さは、最初の厚さの約１／４〜１／７程度、即ち、３５０〜１０，０００Å程度、より好ましくは、１，０００〜６，０００Åである。一例をあげると、感光膜ＰＲの最初の厚さと２５，０００〜３０，０００Åとし、画面表示部Ｄの透過率を３０％とすることで薄い感光膜の厚さを３，０００〜５，０００Åとすることができる。しかし、残す厚さは乾式エッチングの工程条件によって決定されなければならないので、このような工程条件に応じてマスクのペリクル、残留クロム層の厚さまたは透過率調節膜の透過率や露光時間などを調節しなければならない。
このような薄い厚さの感光膜は、通常の方法で感光膜を露光、現像した後にリフローを通じて形成することもできる。
次いで、乾式エッチング方法で感光膜パターンＰＲ及びその下部の膜、即ち、保護膜７０、半導体層４０及びゲート絶縁膜３０に対するエッチングを進める。
この時、前記で言及したように、感光膜パターンＰＲのうちのＡ部分は完全に除去されずに残っていなければならず、Ｂ部分の下部の保護膜７０、半導体層４０及びゲート絶縁膜３０が除去されなければならず、Ｃ部分の下部では保護膜７０及び半導体層４０のみを除去しゲート絶縁膜３０は除去されてはならない。
次いで、乾式エッチング方法で感光膜パターンＰＲ及びその下部の膜、即ち、保護膜７０、半導体層４０及びゲート絶縁膜３０に対するエッチングを進める。
この時、前記で言及したように、感光膜パターンＰＲのうちのＡ部分は完全に除去されずに残っていなければならず、Ｂ部分の下部の保護膜７０、半導体層４０及びゲート絶縁膜３０が除去されなければならず、Ｃ部分の下部では保護膜７０及び半導体層４０のみを除去しゲート絶縁膜３０は除去されてはならない。
このためには、感光膜パターンＰＲとその下部の膜とを同時にエッチングすることができる乾式エッチング方法を使用するのが好ましい。即ち、乾式エッチング方法を使用すると、図１８及び１９に示すように、感光膜のないＢ部分の下部の保護膜７０、半導体層４０及びゲート絶縁膜３０の３つの層と、Ｃ部分の薄い厚さの感光膜、保護膜７０及び半導体層４０の３つの層とを同時にエッチングすることができる。但し、画面表示部Ｄのデータ線６２の一部及びドレーン電極６６部分と、周辺部Ｐのデータパッド６４部分とでは、導電体層６０が除去されないようにエッチング選択性がある条件を選択しなければならない。この時、感光膜パターンＰＲのＡ部分もある程度の厚さまでエッチングされる。
従って、一度のマスク工程と乾式エッチング方法とを通して、画面表示部Ｄでは保護膜７０及び半導体層４０のみを除去して接触窓７１、７２及び半導体パターン４２を形成することができる。また、周辺部Ｐでは保護膜７０、半導体層４０及びゲート絶縁膜３０を全て除去して接触窓７４、７６を形成することができる。
最後に、残っているＡ部分の感光膜パターンを除去し、図３〜５に示すように、４００〜５００Åの厚さの導電体層を蒸着し、第４マスクを使用してエッチングして画素信号線８７及び画素電極８８、補助データ線８２、補助ゲートパッド８４及び補助データパッド８６を形成する。
このように、本実施形態例ではゲートパッド２４を露出させる接触窓７４を保護膜パターン７０及び半導体パターン４２、４８と共に１つのマスクを用いて形成する場合を説明しているが、接触窓７４はその他の膜をパターニングする時に共に形成することもでき、これは当業者として当然に考えることができる範疇にある。特に、本発明は乾式エッチング方法でエッチングされる薄膜のパターニングに有効な方法である。
このように、本実施形態例ではゲートパッド２４を露出させる接触窓７４を保護膜パターン７０及び半導体パターン４２、４８と共に１つのマスクを用いて形成する場合を説明しているが、接触窓７４はその他の膜をパターニングする時に共に形成することもでき、これは当業者として当然に考えることができる範疇にある。特に、本発明は乾式エッチング方法でエッチングされる薄膜のパターニングに有効な方法である。
本発明の第２及び第３実施形態例では、同一層に形成されるソース電極とドレーン電極とを分離する時に２つの電極の間に薄い感光膜パターンを形成することによって、半導体パターンとデータ配線とを共に形成する製造工程を単純化する。
まず、図２０〜２２に基づいて本発明の第２実施形態例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。
まず、図２０〜２２に基づいて本発明の第２実施形態例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。
図２０は本発明の第２実施形態例による液晶表示装置用薄膜トランジスタ基板の配置図である。図２１及び２２はそれぞれ図２０に示す薄膜トランジスタ基板のＸIV−ＸIV’線及びＸＶ−ＸＶ’線の断面図である。
まず、絶縁基板１０の上にゲート配線２２、２４、２６、共通配線２７、２８及び画素配線が形成される。画素配線は、共通電極２８と平行に対向し、画像信号が伝達される画素電極２５及び画素電極２５の下端に連結されている。画素配線は、後述するドレーン電極６６と連結されて画像信号の伝達を受ける画素電極連結部または画素信号線２３を含む。
まず、絶縁基板１０の上にゲート配線２２、２４、２６、共通配線２７、２８及び画素配線が形成される。画素配線は、共通電極２８と平行に対向し、画像信号が伝達される画素電極２５及び画素電極２５の下端に連結されている。画素配線は、後述するドレーン電極６６と連結されて画像信号の伝達を受ける画素電極連結部または画素信号線２３を含む。
ゲート配線２２、２４、２６、共通配線２７、２８及び画素配線２３、２５は、単一層から形成することもできるが、二重層または三重層から形成することもできる。二重層以上に形成する場合には一層は抵抗の小さな物質から形成し、他の層は他の物質から形成するのが好ましい。特にパッド用物質として使用されるＩＴＯとの接触特性が良好な物質は好ましく用いられる。その理由は、外部と電気的に連結されるパッド部を補強するために、パッド部は配線用物質とパッド用物質とを共に形成するためである。パッド用物質をＩＴＯから形成する場合、ＩＴＯとの接触特性が良好な物質としてはクロム（Ｃｒ）、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などがあり、Ｃｒ／Ａｌ（またはＡｌ合金） の二重層またはＡｌ／Ｍｏの二重層をその例としてあげることができる。
ゲート配線２２、２４、２６、共通配線２７、２８及び画素配線２３、２５の上は、窒化珪素（ＳｉＮx）などからなるゲート絶縁膜３０で覆われている。
ゲート絶縁膜３０の上には、薄膜トランジスタチャンネルが形成されるチャンネル部Ｃを含む半導体パターン４２が形成されている。半導体パターン４２の上には接触層パターン５５、５６が形成されている。
ゲート絶縁膜３０の上には、薄膜トランジスタチャンネルが形成されるチャンネル部Ｃを含む半導体パターン４２が形成されている。半導体パターン４２の上には接触層パターン５５、５６が形成されている。
接触層パターン５５、５６の上にはデータは緯線６２、６４、６５、６６が形成されている。ここで、ドレーン電極６６は画素電極連結部２３の上部まで延長されている。
一方、半導体パターン４２は、薄膜トランジスタのチャンネル部Ｃを除き、データ配線６２、６４、６５、６６及び接触層パターン５５、５６と同一な形態を有する。具体的には、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの残りの部分と僅かに異なる。即ち、薄膜トランジスタのチャンネル部Ｃでデータ線部６２、６４、６５、特にソース電極６５とドレーン電極６６とが分離さており、データ線部の中間層５５とドレーン電極用接触層パターン５６とが分離されている。しかし、薄膜トランジスタ用半導体パターン４２はここで切れずに連結されて薄膜トランジスタのチャンネルを生成する。
一方、半導体パターン４２は、薄膜トランジスタのチャンネル部Ｃを除き、データ配線６２、６４、６５、６６及び接触層パターン５５、５６と同一な形態を有する。具体的には、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの残りの部分と僅かに異なる。即ち、薄膜トランジスタのチャンネル部Ｃでデータ線部６２、６４、６５、特にソース電極６５とドレーン電極６６とが分離さており、データ線部の中間層５５とドレーン電極用接触層パターン５６とが分離されている。しかし、薄膜トランジスタ用半導体パターン４２はここで切れずに連結されて薄膜トランジスタのチャンネルを生成する。
データ配線６２、６４、６５、６６及びデータ配線で覆われない半導体パターン４２を覆う保護膜７０は、ゲート絶縁膜３０と共にデータ線６２、データパッド６４及びゲートパッド２４を露出させる接触窓７２、７６、７４を有している。また、ゲート絶縁膜３０と共にドレーン電極６６と画素信号線２３とを露出させる接触窓７１を有している。
保護膜７０の上には、データ配線と電気的に連結されている補助データ配線が形成されている。補助データ配線は、接触窓７２、７６を通してデータ配線６２、６４と連結されている補助データ線部８２、８６を含む。さらに、補助データ配線は、接触窓７１を通してドレーン電極６６及び画素電極連結部２３と連結されてこれらを電気的に連結し、共通電極２８と一部重畳して維持容量を形成する補助導電膜として補助画素信号線８７を含む。ここでは、補助画素信号線８７を共通電極２８と重畳させて維持容量を形成したが、ドレーン電極６６のみを利用して維持容量を形成することもできる。また、維持容量を充分に確保するために、共通電極２８とドレーン電極６６とを、または補助画素信号線８７を、多様に変形された構造から形成することができる。この時、補助データ配線８２、８４、８６、８７はＩＴＯ（indium tin oxide）やＩＺＯ（indium zinc oxide）などの透明な導電物質または不透明な導電物質から形成されることができる。
以下、本発明の第２実施形態例による液晶表示装置用基板の製造方法について図２３〜３９と前述の図２０〜２２とに基づいて詳しく説明する。
まず、図２３〜２５に示すように、金属などの導電体層をスパッタリングなどの方法で１，０００〜３，０００Åの厚さに蒸着し、第１マスクを用いて乾式または湿式エッチングして、ゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線と、共通信号線２７及び共通電極２８を含む共通配線と、画素電極２５及び画素電極連結部２３を含む画素配線とを基板１０の上に形成する。
まず、図２３〜２５に示すように、金属などの導電体層をスパッタリングなどの方法で１，０００〜３，０００Åの厚さに蒸着し、第１マスクを用いて乾式または湿式エッチングして、ゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線と、共通信号線２７及び共通電極２８を含む共通配線と、画素電極２５及び画素電極連結部２３を含む画素配線とを基板１０の上に形成する。
その次、図２６及び２７に示すように、ゲート絶縁膜３０、半導体層４０及び中間層５０を、それぞれ１，５００〜５，０００Å、５００〜２，０００Å、３００〜６００Åの厚さに化学気相蒸着法を用いて連続して蒸着する。次いで、金属などの導電体層６０をスパッタリングなどの方法で１，５００〜３，０００Åの厚さに蒸着した後、その上に感光膜１１０を１〜２μｍの厚さに塗布する。
その後、第２マスクを通じて感光膜１１０に光を照射した後で現像し、図２８〜３０に示すように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうちの薄膜トランジスタのチャンネル部Ｃ、即ちソース電極６５とドレーン電極６６との間に位置した第１部分１１４は、データ配線部Ａ、即ちデータ配線６２、６４、６５、６６が形成される部分に位置した第２部分１１２より厚さが小さくなるようにし、その他の部分Ｂの感光膜は全て除去する。この時、チャンネル部Ｃに残っている感光膜１１４の厚さとデータ配線部Ａに残っている感光膜１１２の厚さとの比は、後述するエッチング工程における工程条件に応じて異なるようにしなければならない。具体的には、第１部分１１４の厚さを第２部分１１２の厚さの１／２以下とするのが好ましい。また、第２部分の厚さは１．６〜１．９μｍ程度に形成し、第１部分１１４の厚さは２，０００〜５，０００Å以下、さらには３，０００〜４，０００Å程度に形成するのが好ましい。ここで、感光膜が陽性である場合、データ配線部Ａの透過率は３％以下が好ましい。チャンネル部Ｃの透過率は２０〜６０％、より好ましくは３０〜４０％が好ましい。その他の部分Ｂの透過率は９０％以上になるようにマスクを製作するのが好ましい。
このように、位置に応じて感光膜の厚さを異にする方法として多様なものがあり得、ここでは陽性感光膜を使用する場合に対して２つの方法を提示する。この場合、感光膜の厚さは通常的な厚さより厚い１．６〜２μｍ程度に形成するのがよく、これは現像後に残った膜を容易に調節するようにするためである。
そのうちの第１の方法は、マスクに解像度より小さいパターン、例えばスリットまたは格子形態のパターンを形成したり、半透明膜をおいて光の照射量を調節することである。この時、スリットパターンの線幅または間隔は露光時に使用される露光器の分解能より小さいようにして透過率のみを調節することができるようにしなければならない。一方、半透明膜を利用する場合にはマスクを製作する時に膜の厚さを調節して光の透過率を調節することができ、異なる透過率を有する多数の膜を多層膜として形成して光の透過率を調節することができる。この時、光の照射量を調節するためにはクロム（Ｃｒ）、ＭｇＯ、ＭｏＳｉ、ａ−Ｓｉなどを利用することができる。
そのうちの第１の方法は、マスクに解像度より小さいパターン、例えばスリットまたは格子形態のパターンを形成したり、半透明膜をおいて光の照射量を調節することである。この時、スリットパターンの線幅または間隔は露光時に使用される露光器の分解能より小さいようにして透過率のみを調節することができるようにしなければならない。一方、半透明膜を利用する場合にはマスクを製作する時に膜の厚さを調節して光の透過率を調節することができ、異なる透過率を有する多数の膜を多層膜として形成して光の透過率を調節することができる。この時、光の照射量を調節するためにはクロム（Ｃｒ）、ＭｇＯ、ＭｏＳｉ、ａ−Ｓｉなどを利用することができる。
このように光の透過率を調節し得るスリットパターンまたは半透明膜が形成されているマスクを通して感光膜に光を照射すると、感光膜の高分子は光によって分解され、光の照射量が増加するほど高分子の分解程度が異なるようになる。光に完全に露出される部分の高分子が完全に分解される時に露光を終了すると、光に直接露出される部分に比べてスリットまたは半透明膜が形成されている部分の照射量が少ないので、この部分で感光膜分子は分解されない状態である。この時、露光時間を長くすると、全ての部分の高分子が完全に分解されるのでそのようにならないようにしなければならない。次いで、感光膜を現像すると、高分子が分解されない部分の感光膜はほぼ初期状態の厚さとして残り、スリットパターンまたは半透明膜によって光が少なく照射される部分には中間厚さの感光膜が残り、光によって完全に分解された部分には感光膜がほとんど残らない。このような方法を利用すると、部分的に異なる厚さを有する感光膜パターン１１２、１１４を形成することができる。
第２の方法は、感光膜のリフローを用いることである。この場合には、光が完全に透過し得る部分と光が完全に透過し得ない部分とに区分された通常のマスクを使用して感光膜が全然なかったり一定の厚さで残っている通常の感光膜パターンを形成する。次いで、このような感光膜パターンをリフローさせて残っている感光膜が無い部分に流れるようにして中間厚さを有する新たな感光膜パターンを形成する。
このような方法を通じて位置に応じて厚さが互いに異なる感光膜パターン１１２、１１４が形成される。
次いで、感光膜パターン１１２、１１４及びその下部の膜、即ち導電体層６０、中間層５０及び半導体層４０に対するエッチングを進める。この時、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っており、チャンネル部Ｃには半導体層のみが残っていなければならない。また、残りの部分Ｂには上記３つの層６０、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
次いで、感光膜パターン１１２、１１４及びその下部の膜、即ち導電体層６０、中間層５０及び半導体層４０に対するエッチングを進める。この時、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っており、チャンネル部Ｃには半導体層のみが残っていなければならない。また、残りの部分Ｂには上記３つの層６０、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
まず、図３１及び３２に示すように、残りの部分Ｂの露出されている導電体層６０を除去してその下部の中間層５０を露出させる。この過程では乾式エッチングまたは湿式エッチング方法を全て使用することができる。エッチングは、導電体層６０はエッチングされ感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うのが良い。しかし、乾式エッチングの場合、導電体層６０のみをエッチングし感光膜パターン１１２、１１４をエッチングしない条件を探すのが難しいので、感光膜パターン１１２、１１４も共にエッチングされる条件下で行うことができる。この場合には湿式エッチングの場合より第１部分１１４の厚さを厚くすることにより、この過程で第１部分１１４が除去されて下部の導電体層６０が露出されることが発生しないようにする。
導電体層６０がＭｏまたはＭｏＷ合金、ＡｌまたはＡｌ合金、Ｔａのうちのいずれかである場合には、乾式エッチングまたは湿式エッチングのうちのいずれのものでも可能である。しかし、Ｃｒは乾式エッチング方法では除去されにくいため、導電体層６０がＣｒであれば湿式エ ッチングのみを用いるのが良い。導電体層６０がＣｒである湿式エッチングの場合にはエッチング液としてＣｅＮＨＯ3を使用することができる。また、導電体層６０がＭｏまたはＭｏＷである乾式エッチングの場合のエッチング気体としては、ＣＦ4とＨＣｌとの混合気体またはＣＦ4とＯ2との混合気体を使用することができる。後者の場合には感光膜に対するエッチング比もほぼ類似している。
このようにすると、図３１及び３２に示すように、チャンネル部Ｃ及びデータ配線部Ｂの導電体層、即ち、ソース／ドレーン用導電体パターン６７のみが残りその他の部分Ｂの導電体層６０は全て除去されることによってその下部の中間層５０が露出される。この時、残った導電体パターン６７はソース及びドレーン電極６５、６６が分離されずに連結されている点以外はデータ配線６２、６４、６５、６６の形態と同一である。また、乾式エッチングを使用する場合、感光膜パターン１１２、１１４もある程度の厚さでエッチングされる。
次いで、図３３及び３４に示すように、その他の部分Ｂの露出された中間層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層及び中間層はエッチング選択性がほとんど無い）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行わなければならない。とりわけ、特に、感光膜パターン１１２、１１４と半導体層４０とに対するエッチング比がほぼ同一な条件でエッチングするのが好ましい。例えば、ＳＦ6とＨＣｌとの混合気体またはＳＦ6とＯ2との混合気体を使用すれば、ほぼ同一な厚さで２つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０とに対するエッチング比が同一な場合、第１部分１１４の厚さは半導体層４０の厚さと中間層５０の厚さとの和と同一であるかそれより小さくなければならない。
このようにすると、図３３及び３４に示すように、チャンネル部Ｃの第１部分１１４が除去されてソース／ドレーン用導電体パターン６７が露出され、その他の部分Ｂの中間層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部Ａの第２部分１１２もエッチングされるので厚さが薄くなる。また、この段階で半導体パターン４２が完成される。図面符号５７はそれぞれソース／ドレーン用導電体パターン６７の下部の中間層パターンを指す。
次いで、アッシング（ashing）を通じてチャンネル部Ｃのソース／ドレーン用導電体パターン６７の表面に残っている感光膜の残りものを除去する。アッシングする方法としてはプラズマ気体を利用したりマイクロ波（microwave）を利用することができ、主に使用する組成物としては酸素をあげることができる。
次いで、図３５及び３６に示すように、チャンネル部Ｃのソース／ドレーン用導電体パターン６７及びその下部のソース／ドレーン用中間層パターン５７をエッチングして除去する。この時、エッチングはソース／ドレーン用導電体パターン６７及び中間層パターン５７の両方に対して乾式エッチングのみを行うことができ、ソース／ドレーン用導電体パターン６７に対しては湿式エッチング、中間層パターン５７に対しては乾式エッチングを行うことができる。前者の場合、ソース／ドレーン用導電体パターン６７及び中間層パターン５７のエッチング選択比が大きい条件下でエッチングを行うのが好ましい。エッチング選択比が大きくない場合にはエッチング終点を探すことが難しいため、チャンネル部Ｃに残る半導体パターン４２の厚さを調節しにくいからである。例えば、ＳＦ6とＯ2との混合気体を使用してソース／ドレーン用導電体パターン６７をエッチングする。湿式エッチングと乾式エッチングとを交互に行う後者の場合、湿式エッチングされるソース／ドレーン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５７はほとんどエッチングされないので階段形態に形成される。中間層パターン５７及び半導体パターン４２をエッチングする時に使用するエッチング気体の例としては、前記で言及したＣＦ4とＨＣｌとの混合気体またはＣＦ4とＯ2との混合気体をあげることができる。ＣＦ4とＯ2との混合気体を使用すれば均一な厚さで半導体パターン４２を残ることができる。この時、図３６に示すように、半導体パターン４２の一部が除去されて厚さが薄くなることもでき感光膜パターンの第２部分１１２もこの時にある程度の厚さでエッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行わなければならず、第２部分１１２がエッチングされてその下部のデータ配線６２、６４、６５、６６が露出されないように感光膜パターンが厚いのが好ましい。
次いで、図３５及び３６に示すように、チャンネル部Ｃのソース／ドレーン用導電体パターン６７及びその下部のソース／ドレーン用中間層パターン５７をエッチングして除去する。この時、エッチングはソース／ドレーン用導電体パターン６７及び中間層パターン５７の両方に対して乾式エッチングのみを行うことができ、ソース／ドレーン用導電体パターン６７に対しては湿式エッチング、中間層パターン５７に対しては乾式エッチングを行うことができる。前者の場合、ソース／ドレーン用導電体パターン６７及び中間層パターン５７のエッチング選択比が大きい条件下でエッチングを行うのが好ましい。エッチング選択比が大きくない場合にはエッチング終点を探すことが難しいため、チャンネル部Ｃに残る半導体パターン４２の厚さを調節しにくいからである。例えば、ＳＦ6とＯ2との混合気体を使用してソース／ドレーン用導電体パターン６７をエッチングする。湿式エッチングと乾式エッチングとを交互に行う後者の場合、湿式エッチングされるソース／ドレーン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５７はほとんどエッチングされないので階段形態に形成される。中間層パターン５７及び半導体パターン４２をエッチングする時に使用するエッチング気体の例としては、前記で言及したＣＦ4とＨＣｌとの混合気体またはＣＦ4とＯ2との混合気体をあげることができる。ＣＦ4とＯ2との混合気体を使用すれば均一な厚さで半導体パターン４２を残ることができる。この時、図３６に示すように、半導体パターン４２の一部が除去されて厚さが薄くなることもでき感光膜パターンの第２部分１１２もこの時にある程度の厚さでエッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行わなければならず、第２部分１１２がエッチングされてその下部のデータ配線６２、６４、６５、６６が露出されないように感光膜パターンが厚いのが好ましい。
このようにすると、ソース電極６５とドレーン電極６６とが分離されながらデータ配線６２、６４、６５、６６とその下部の接触層パターン５５、５６とが完成される。
最後に、データ配線部Ａに残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去を、チャンネル部Ｃのソース／ドレーン用導電体パターン６７を除去した後にその下の中間層パターン５７を除去する前に行うこともできる。
最後に、データ配線部Ａに残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去を、チャンネル部Ｃのソース／ドレーン用導電体パターン６７を除去した後にその下の中間層パターン５７を除去する前に行うこともできる。
また、データ配線を乾式エッチングの可能な物質から形成する場合には、前述のように数度の中間工程を経ず、感光膜パターンの厚さを調節して一度のエッチング工程で接触層パターン、半導体層パターン、データ配線を形成することができる。即ち、Ｂ部分の金属層６０、接触層５０及び半導体層４０をエッチングする間、Ｃ部分では感光膜パターン１１４及びその下部の接触層５０をエッチングし、かつＡ部分では感光膜パターン１１２の一部のみをエッチングする条件を選択して、１度の工程で形成することもできる。
前述のように、湿式エッチングと乾式エッチングとを交互に行ったり乾式エッチングのみを使用することができる。後者の場合には１種類のエッチングのみを使用するので工程が比較的簡便であるが、適したエッチング条件を探すことが難しい。反面、前者の場合にはエッチング条件を探すことが比較的容易であるが、工程が後者に比べて複雑である。
このようにしてデータ配線６２、６４、６５、６６を形成した後、図３７〜３９に示すように窒化珪素をＣＶＤ方法で蒸着したり有機絶縁物質をスピンコーティングし、厚さ２、０００Å以上の保護膜７０を形成する。次いで、第３マスクを用いて保護膜７０をゲート絶縁膜３０と共にエッチングし、データ線６２、ゲートパッド２４、データパッド６４及びドレーン電極６６と画素信号線２３とをそれぞれ露出させる接触窓７２、７４、７６及び７１を形成する。
最後に、図２０〜２２に示すように、透明な導電物質または不透明な導電物質を蒸着し第４マスクを用いてエッチングして補助データ配線８２、８４、８７及び補助ゲートパッド８６を形成する。
このように本実施形態例ではデータ配線６２、６４、６５、６６とその下部の接触層パターン５５、５６及び半導体パターン４２を１つのマスクを用いて形成して製造工程を単純化することができる。また、データ配線を二重に形成して配線の断線を防止することができる。
このように本実施形態例ではデータ配線６２、６４、６５、６６とその下部の接触層パターン５５、５６及び半導体パターン４２を１つのマスクを用いて形成して製造工程を単純化することができる。また、データ配線を二重に形成して配線の断線を防止することができる。
また、本発明の実施形態例ではデータ配線６２、６４、６５、６６を形成した後で補助データ線８２、８４、８７を形成したが、順序を変えて形成することもできる。
本発明の第２実施形態例ではチャンネル部Ｃ以外の半導体パターン４２とデータ配線６２、６４、６５、６６を同一の形態に形成したが、半導体パターン４２がデータ配線６２、６４、６５、６６の外に出るように形成することもできる。これについて図面に基づいて詳しく説明する。
本発明の第２実施形態例ではチャンネル部Ｃ以外の半導体パターン４２とデータ配線６２、６４、６５、６６を同一の形態に形成したが、半導体パターン４２がデータ配線６２、６４、６５、６６の外に出るように形成することもできる。これについて図面に基づいて詳しく説明する。
図４０は本発明の第３実施形態例による液晶表示装置用薄膜トランジスタ基板の配置図である。図４１は図４０のＸＸIV−ＸＸIV’線の断面図であり、図４２は図４０のＸＸＶ−ＸＸＶ’線の断面図である。
図４０〜４２に示すように、第３実施形態例による薄膜トランジスタ基板の構造は第２実施形態例と類似している。但し、半導体パターン４２がデータ配線６２、６４、６５、６６の外に出るように形成されている
次いで、このような本発明の第３実施形態例による液晶表示装置用基板の製造方法について図４３〜４７と前述の図４０〜４２とに基づいて詳しく説明する。図４３〜４５は本発明の第３実施形態例による液晶表示装置用薄膜トランジスタ基板の製造工程を示した図面であって、図２６及び２７の次の段階を示したものである。
図４０〜４２に示すように、第３実施形態例による薄膜トランジスタ基板の構造は第２実施形態例と類似している。但し、半導体パターン４２がデータ配線６２、６４、６５、６６の外に出るように形成されている
次いで、このような本発明の第３実施形態例による液晶表示装置用基板の製造方法について図４３〜４７と前述の図４０〜４２とに基づいて詳しく説明する。図４３〜４５は本発明の第３実施形態例による液晶表示装置用薄膜トランジスタ基板の製造工程を示した図面であって、図２６及び２７の次の段階を示したものである。
本発明の第３実施形態例による製造方法の大部分は第２実施形態例の製造方法と類似している。
しかし、第２実施形態例と異なって、図４３及び４４に示すように、感光膜１１０を塗布し第２マスクを用いた写真工程で感光膜パターン１１２、１１４を形成し、薄い厚さを有する感光膜パターン１１４を薄膜トランジスタのチャンネル部Ｃだけでなくデータ配線部Ａの周りの周辺にも形成する。
しかし、第２実施形態例と異なって、図４３及び４４に示すように、感光膜１１０を塗布し第２マスクを用いた写真工程で感光膜パターン１１２、１１４を形成し、薄い厚さを有する感光膜パターン１１４を薄膜トランジスタのチャンネル部Ｃだけでなくデータ配線部Ａの周りの周辺にも形成する。
次いで、図４６及び４７に示すように、第２実施形態例と同様に感光膜パターン１１２、１１４を用いて半導体パターン４２を形成し、感光膜パターン１１２を用いてデータ配線６２、６４、６５、６６を半導体パターン４２の内側に形成し、データ配線６２、６４、６５、６６または感光膜パターン１１２をマスクにして中間層５０をエッチングして中間層パターン５５、５６を完成する。この時、半導体パターン４２の一部がエッチングされ得る。
以後の製造工程を第２実施形態例と同様に進め、図４０〜４２に示すように、保護膜７０と補助データ配線８２、８４、８７及び補助ゲートパッド８６とを形成する。
本発明の第４実施形態例では半導体パターンが少なくともデータ配線及び画素配線の外に出るように形成しながら、３枚のマスクを用いて薄膜トランジスタ基板を製造する。まず、図４８及び４９に基づいて３枚のマスクを用いて製造された本発明の第４実施形態例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。
本発明の第４実施形態例では半導体パターンが少なくともデータ配線及び画素配線の外に出るように形成しながら、３枚のマスクを用いて薄膜トランジスタ基板を製造する。まず、図４８及び４９に基づいて３枚のマスクを用いて製造された本発明の第４実施形態例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。
図４８は本発明の第４実施形態例による液晶表示装置用薄膜トランジスタ基板である。図４９は図４８に示す薄膜トランジスタ基板のＸＸIX−ＸＸIX’線の断面図であって、薄膜トランジスタ部、画素部、ゲートパッド部及びデータパッド部を示す。
絶縁基板１０の上にゲート配線２２、２４、２６及び共通配線２７、２８が形成されている。
絶縁基板１０の上にゲート配線２２、２４、２６及び共通配線２７、２８が形成されている。
ゲート配線２２、２４、２６及び共通配線２７、２９を覆うゲート絶縁膜３０の上部には半導体パターン４２が形成されており、半導体パターン４２の上には接触層５５、５６が形成されている。接触層５５、５６の上には、金属の単一膜やＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）を含む多重膜などからなるデータ配線６２、６４、６５、６６及び画素配線６８、６９が形成されている。
ここで、接触層５５、５６とデータ配線６２、６４、６５、６６及び画素配線６８、６９は互いに同一の形態に形成されている。これらは、図４８及び４９に示すように、半導体パターン４２の内側に半導体パターン４２の幅より狭く半導体パターン４２と類似した形態に形成されている。半導体パターン４２とデータ配線６２、６４、６５、６６及び画素配線６８、６９との端部の段差は階段状に二重に形成される。特に、画像が表示される画素部で画素電極６８とその下部に形成されている半導体パターン４２との端部の段差を階段状に形成することによって以後に形成される保護膜のプロファイルを緩慢に形成してラビング不良による光漏れ現象を最少化することができる。
データ配線６２、６４、６５、６６及び画素配線６８、６９とこれらで覆われない半導体パターン４２を覆う保護膜７０とには、データパッド６４を露出させる接触窓７４が形成されている。この時、図４９に示すように、半導体パターン４２及びデータ配線６２、６４、６５、６６と画素配線６８、６９との端部の段差が階段状に二重に形成され、半導体パターン４２とデータ配線６２、６４、６５、６６とを覆う保護膜７０が緩慢に形成される。このように保護膜７０で発生する傾斜が緩慢であれば、以後に形成される配向膜をラビング（rubbing）する時に発生するラビング不良を最少化して光漏れ現象を減少させることができる。
次いで、このような本発明の第４実施形態例による構造の液晶表示装置用薄膜トランジスタ基板の製造方法について図４８及び４９と図５０〜５５に基づいて詳しく説明する。
図５０及び５２は本発明の実施形態例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順序によって順に示したものである。図５１、図５３、図５４及び図５５はそれぞれ図５０及び５２のＸＸＸｂ−ＸＸＸｂ’及びＸＸＸＩｂ−ＸＸＸＩｂ’線の断面図である。
図５０及び５２は本発明の実施形態例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順序によって順に示したものである。図５１、図５３、図５４及び図５５はそれぞれ図５０及び５２のＸＸＸｂ−ＸＸＸｂ’及びＸＸＸＩｂ−ＸＸＸＩｂ’線の断面図である。
まず、図５０〜５１に示すように、絶縁基板１０の上部に第１マスクを用いた写真工程でパターニングし、ゲート線２２、ゲート電極２６及びゲートパッド２４を含むゲート配線と、横方向の共通電極線２７及び共通電極線２７の分枝である縦の共通電極２８を含む共通配線とを形成する。
その次に、図５２及び図５５に示すように、ゲート絶縁膜３０と、アモルファスシリコンからなる半導体層４０と、ドーピングされたアモルファスシリコン層５０と、データ配線用金属あるいはＩＴＯまたはＩＺＯを含む多重膜からなるデータ用導体層６０との４重層を連続して積層する。その後、第２マスクを用いた１度の写真工程でパターニングし、半導体パターン４２と接触層５５、５６とデータ配線６２、６４、６５、６６と画素配線６８、６９とを形成する。この時、図５２及び５５に示すように、データ配線６２、６４、６５、６６と画素配線６８、６９、とりわけ画素電極６８の外に出るように半導体パターン４２を形成し、データパターンと半導体パターンとが二重の階段状段差を有するように形成するのが好ましい。その理由は、以後に形成される保護膜のプロファイル（profile）を緩慢にするためである。このためには部分的に厚さが異なる感光膜パターンを形成し、これをエッチングマスクにして下部の膜をエッチングしなければならない。これを図５３及び５４に基づいて詳しく説明する。
その次に、図５２及び図５５に示すように、ゲート絶縁膜３０と、アモルファスシリコンからなる半導体層４０と、ドーピングされたアモルファスシリコン層５０と、データ配線用金属あるいはＩＴＯまたはＩＺＯを含む多重膜からなるデータ用導体層６０との４重層を連続して積層する。その後、第２マスクを用いた１度の写真工程でパターニングし、半導体パターン４２と接触層５５、５６とデータ配線６２、６４、６５、６６と画素配線６８、６９とを形成する。この時、図５２及び５５に示すように、データ配線６２、６４、６５、６６と画素配線６８、６９、とりわけ画素電極６８の外に出るように半導体パターン４２を形成し、データパターンと半導体パターンとが二重の階段状段差を有するように形成するのが好ましい。その理由は、以後に形成される保護膜のプロファイル（profile）を緩慢にするためである。このためには部分的に厚さが異なる感光膜パターンを形成し、これをエッチングマスクにして下部の膜をエッチングしなければならない。これを図５３及び５４に基づいて詳しく説明する。
まず、図５３に示すように、データ用導体層６０の上部に陽性の感光膜１００を塗布した後、第２マスク２００を用いて露光する。この時、第２マスク２００には、現像後に残る感光膜の厚さが異なるように形成するために、光の透過率が部分的に異なるものを使用する。第２マスク２００において、データ配線及び画素配線に対応する第１部分Ａの光透過率は０〜３％程度であり、第１部分Ａ以外の半導体パターンに対応する第２部分Ｃの光透過率は２０〜６０％程度、好ましくは３０〜４０％程度であり、第１及び第２部分Ａ、Ｃ以外の第３部分Ｂの光透過率は９０％以上であるのが好ましい。図５３に太線で示した部分は現像後に残る感光膜１００の厚さを示す。この時、Ｂに対応する部分の感光膜１００は完全に除去してもよい。Ｃに対応する部分の感光膜１００は２，０００〜５，０００Å、好ましくは３，０００〜４，０００Å程度残し、Ａに対応する部分では１μｍ以上残すのが好ましい。
この時、陽性の感光膜を使用することもでき、Ｃに対応する部分とＢに対応する部分とで感光膜の厚さを均一に形成するために、感光度の異なる上部膜及び下部膜からなる二重の感光膜を使用することもできる。
また、透過される光の強さを異なるように調節するためにモザイク形態の凹凸や、透明または透明のパターン、スリットパターンを形成することができ、このような形態が形成されているコーティング膜を形成することもできる。また、光透過率の異なる薄膜を使用することもでき、薄膜の厚さを異にして透過率が異なるように調節することもできる。
また、透過される光の強さを異なるように調節するためにモザイク形態の凹凸や、透明または透明のパターン、スリットパターンを形成することができ、このような形態が形成されているコーティング膜を形成することもできる。また、光透過率の異なる薄膜を使用することもでき、薄膜の厚さを異にして透過率が異なるように調節することもできる。
この時、パターンまたは凹凸の大きさは露光段階で使用される光源の分解能より小さくなければならない。
次いで、図５４に示すように、部分的に異なる厚さを有する感光膜パターン１００をエッチングマスクにして乾式エッチングでデータ用導体層６０、ドーピングされたアモルファスシリコン層５０及び半導体層４０をエッチングし、半導体パターン４２を完成する。ここで、ゲート絶縁膜３０を露出させ半導体パターン４２を完成する間に、Ａ及びＣに対応する部分でも感光膜は一部エッチングされる。この時、半導体パターン４２の縁の上部Ｃに対応する部分では感光膜１００が完全に除去されないように、図５３の工程で感光膜パターン１００を十分な厚さで残すのが好ましい。
次いで、図５４に示すように、部分的に異なる厚さを有する感光膜パターン１００をエッチングマスクにして乾式エッチングでデータ用導体層６０、ドーピングされたアモルファスシリコン層５０及び半導体層４０をエッチングし、半導体パターン４２を完成する。ここで、ゲート絶縁膜３０を露出させ半導体パターン４２を完成する間に、Ａ及びＣに対応する部分でも感光膜は一部エッチングされる。この時、半導体パターン４２の縁の上部Ｃに対応する部分では感光膜１００が完全に除去されないように、図５３の工程で感光膜パターン１００を十分な厚さで残すのが好ましい。
次いで、アッシング工程を実施して半導体パターン４２の縁の上部に薄く残っている感光膜１００を除去し、残されたＡ部分の感光膜１００をエッチングマスクにしてデータ導体層６０を乾式エッチングして、図５２及び５５に示すように、データ配線６２、６４、６５、６６及び画素配線６８、６９を完成する。
このように、透過率が異なるように調節することができるマスクを用いて感光膜の厚さを部分的に異なるように形成し、これをエッチングマスクとして使用すれば一つのマスクを用いたパターニング工程で半導体パターン４２をデータ配線６２、６４、６５、６６及び画素配線６８、６９の外に、好ましくは０．５ μｍ以上、出るように形成することができる。
このように、透過率が異なるように調節することができるマスクを用いて感光膜の厚さを部分的に異なるように形成し、これをエッチングマスクとして使用すれば一つのマスクを用いたパターニング工程で半導体パターン４２をデータ配線６２、６４、６５、６６及び画素配線６８、６９の外に、好ましくは０．５ μｍ以上、出るように形成することができる。
次いで、データ配線６２、６４、６５、６６及び画素配線６８、６９またはその上部に残っている感光膜をマスクにして、露出されたドーピングされたアモルファスシリコン層５０をエッチングしてデータ配線及び画素配線と同一な形態の接触層５５、５６を完成し、残留する感光膜をアッシング工程によって完全に除去する。
最後に、図４８及び４９に示すように、基板１０の上部に保護膜７０を積層し、ゲート絶縁膜３０と共にパターニングして、ゲートパッド２４及びデータパッド６４を露出させる接触窓７４、７６を形成する。
本発明の第５実施形態例では部分的に異なる厚さを有する感光膜パターンをエッチングマスクとして用いてデータ配線と半導体パターンとを共に形成し、画素配線は保護膜の上部に形成する。まず、図５６及び５７に基づいて本発明の第４実施形態例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。
本発明の第５実施形態例では部分的に異なる厚さを有する感光膜パターンをエッチングマスクとして用いてデータ配線と半導体パターンとを共に形成し、画素配線は保護膜の上部に形成する。まず、図５６及び５７に基づいて本発明の第４実施形態例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。
図５６は本発明の第５実施形態例による液晶表示装置用薄膜トランジスタ基板であり、図５７は図５６に示した薄膜トランジスタ基板のＸＸＸＶ−ＸＸＸＶ’線の断面図であって、薄膜トランジスタ部、画素部、ゲートパッド部及びデータパッド部を示す。
絶縁基板１０の上にゲート配線２２、２４、２６及び共通配線２７、２８が形成されている。
絶縁基板１０の上にゲート配線２２、２４、２６及び共通配線２７、２８が形成されている。
ゲート配線２２、２４、２６及び共通配線２７、２９を覆うゲート絶縁膜３０の上部には半導体パターン４２が形成されており、半導体パターン４２の上には接触層５５、５６が形成されている。接触層５５、５６の上にはデータ配線６２、６４、６５、６６が形成されている。
ここで、接触層５５、５６とデータ配線６２、６４、６５、６６とは互いに同一の形態に形成されている。第２実施形態例のように薄膜トランジスタのチャンネル部以外の半導体パターン４２は、データ配線６２、６４、６５、６６及び接触層パターン５５、５６と同一な形態を有する。勿論、第３及び第４実施形態例のように半導体パターン４２がデータ配線６２、６４、６５、６６の外に出るように形成されて階段状の段差を有するように形成されることもできる。
ここで、接触層５５、５６とデータ配線６２、６４、６５、６６とは互いに同一の形態に形成されている。第２実施形態例のように薄膜トランジスタのチャンネル部以外の半導体パターン４２は、データ配線６２、６４、６５、６６及び接触層パターン５５、５６と同一な形態を有する。勿論、第３及び第４実施形態例のように半導体パターン４２がデータ配線６２、６４、６５、６６の外に出るように形成されて階段状の段差を有するように形成されることもできる。
データ配線６２、６４、６５、６６とこれらで覆われない半導体パターン４２を覆う保護膜７０とには、データ線６２、ドレーン電極６６及びデータパッド６４をそれぞれ露出させる接触窓７１、７２及び７６が形成されている。ゲート絶縁膜３０と共にゲートパッド２４を露出させる接触窓７４も形成されている。
ゲート線２２及びデータ線６２に囲まれた領域の保護膜７０の上には、共通電極線２７と平行で接触窓７１を通してドレーン電極と連結されている画素信号線８７及び共通電極２８と平行な画素電極８８を含む画素配線が形成されている。
ゲート線２２及びデータ線６２に囲まれた領域の保護膜７０の上には、共通電極線２７と平行で接触窓７１を通してドレーン電極と連結されている画素信号線８７及び共通電極２８と平行な画素電極８８を含む画素配線が形成されている。
ここで、図面に図示してはいないが、画素配線８７、８８または共通配線２７、２８を延長して互いに重畳するように形成することによって、維持畜電器を形成することができる。
保護膜７０の上には、データ線６２と重畳し接触窓７２を通してデータ線６２と連結されている補助データ線８２、補助データ線８２に連結されており接触窓７６を通してデータパッド６４と連結される補助データパッド８６及び接触窓７４を通してゲートパッド７４と連結されている補助ゲートパッド８４を含む補助配線が形成されている。ここで、補助パッド８４、８６は外部回路装置との接着性を補完しパッドを保護する役割を果すものであって必須のものではなく、適用如何は選択的である。
保護膜７０の上には、データ線６２と重畳し接触窓７２を通してデータ線６２と連結されている補助データ線８２、補助データ線８２に連結されており接触窓７６を通してデータパッド６４と連結される補助データパッド８６及び接触窓７４を通してゲートパッド７４と連結されている補助ゲートパッド８４を含む補助配線が形成されている。ここで、補助パッド８４、８６は外部回路装置との接着性を補完しパッドを保護する役割を果すものであって必須のものではなく、適用如何は選択的である。
次いで、本発明の第５実施形態例による構造の液晶表示装置用薄膜トランジスタ基板の製造方法について図５６及び５７と図５８〜６３に基づいて詳しく説明する。
図５８，６０及び６４は本発明の実施形態例によって製造する中間過程における薄膜トランジスタ基板の配置図で、製造順序によって順に示したものである。図５９及び図６１と、図６２と、図６３と及び６５とは、それぞれ図５８のＸＸＸVIｂ−ＸＸＸVIｂ’線の断面図と、図６０のＸＸＸVIIｂ−ＸＸＸVIIｂ’線の断面図と、図６４のＸＸＸＸｂ−ＸＸＸＸｂ’線の断面図とである。
図５８，６０及び６４は本発明の実施形態例によって製造する中間過程における薄膜トランジスタ基板の配置図で、製造順序によって順に示したものである。図５９及び図６１と、図６２と、図６３と及び６５とは、それぞれ図５８のＸＸＸVIｂ−ＸＸＸVIｂ’線の断面図と、図６０のＸＸＸVIIｂ−ＸＸＸVIIｂ’線の断面図と、図６４のＸＸＸＸｂ−ＸＸＸＸｂ’線の断面図とである。
まず、図５８〜５９に示すように、第４実施形態例のように絶縁基板１０の上部に第１マスクを用いた写真エッチング工程で、ゲート線２２、ゲート電極２６及びゲートパッド２４を含むゲート配線と共通電極線２７及び共通電極２８を含む共通配線とを形成する。
次に、図６０及び図６３に示すように、ゲート絶縁膜３０、アモルファスシリコンからなる半導体層４０、ドーピングされたアモルファスシリコン層５０及びデータ用導体層６０の４重層を連続して積層する。その後、第２マスクを用いた一度の写真工程でパターニングし、半導体パターン４２、接触層５５、５６及びデータ配線６２、６４６５、６６を形成する。この時にも半導体パターン４２と接触層５５、５６とデータ配線６２、６４、６５、６６とを１つのマスクを用いた写真エッチング工程で形成するためには、第１ないし第４実施形態例と同様な方法で部分的に厚さが異なる感光膜パターンを形成し、これをエッチングマスクにして下部の膜をエッチングしなければならない。これを図６１及び図６２を通じて詳しく説明する。
次に、図６０及び図６３に示すように、ゲート絶縁膜３０、アモルファスシリコンからなる半導体層４０、ドーピングされたアモルファスシリコン層５０及びデータ用導体層６０の４重層を連続して積層する。その後、第２マスクを用いた一度の写真工程でパターニングし、半導体パターン４２、接触層５５、５６及びデータ配線６２、６４６５、６６を形成する。この時にも半導体パターン４２と接触層５５、５６とデータ配線６２、６４、６５、６６とを１つのマスクを用いた写真エッチング工程で形成するためには、第１ないし第４実施形態例と同様な方法で部分的に厚さが異なる感光膜パターンを形成し、これをエッチングマスクにして下部の膜をエッチングしなければならない。これを図６１及び図６２を通じて詳しく説明する。
まず、図６１に示すように、データ用導体層６０の上部に感光膜を塗布した後、第２実施形態例と同様な方法で第２マスクを用いて露光し現像して、感光膜パターン１１２、１１４を形成する。ここで、感光膜が陽性である場合、データ配線に対応する第１部分Ａの光透過率は０〜３％程度であり、薄膜トランジスタのチャンネル部である第２部分Ｃの光透過率は２０〜６０％程度、好ましくは３０〜４０％程度であり、第１及び第２部分Ａ、Ｃ以外の第３部分Ｂの光透過率は９０％以上であるマスクを使用するのが好ましい。この時、Ｃ部分の感光膜パターン１１４は２，０００〜５，０００Å、好ましくは３，０００〜４、０００Å程度残し、Ａ部分１１２には１μｍ以上残すのが好ましい。
この時にも、それぞれの感光膜パターン１１２、１１４の厚さを均一に形成するために感光度の異なる上部膜及び下部膜からなる二重の感光膜を使用することができる。
次いで、図６２に示すように、部分的に異なる厚さを有する感光膜パターン１１２、１１４をエッチングマスクとして使用し、乾式エッチングでデータ用導体層６０、ドーピングされたアモルファスシリコン層５０及び半導体層４０をエッチングしてまず半導体パターン４２を完成する。ここで、ゲート絶縁膜３０を露出させ半導体パターン４２を完成する間に感光膜パターン１１２、１１４も一部エッチングされる。この時、感光膜パターン１１４が完全に除去されないように図３７ｂの工程で感光膜パターン１１４を十分な厚さで残すのが好ましい。
次いで、図６２に示すように、部分的に異なる厚さを有する感光膜パターン１１２、１１４をエッチングマスクとして使用し、乾式エッチングでデータ用導体層６０、ドーピングされたアモルファスシリコン層５０及び半導体層４０をエッチングしてまず半導体パターン４２を完成する。ここで、ゲート絶縁膜３０を露出させ半導体パターン４２を完成する間に感光膜パターン１１２、１１４も一部エッチングされる。この時、感光膜パターン１１４が完全に除去されないように図３７ｂの工程で感光膜パターン１１４を十分な厚さで残すのが好ましい。
次いで、アッシング工程を実施して感光膜パターン１１４を除去し、残されたＡ部分の感光膜パターン１１２をエッチングマスクにしてデータ導体層６０をエッチングして、図５８及び図６３に示すように、データ配線６２、６４、６５、６６を完成する。
ここでも、半導体パターン４２を第４実施形態例のようにデータ配線６２、６４、６５、６６の外に出るように形成することができる。
ここでも、半導体パターン４２を第４実施形態例のようにデータ配線６２、６４、６５、６６の外に出るように形成することができる。
次いで、データ配線６２、６４、６５、６６またはその上部に残っている感光膜をマスクにして、露出されたドーピングされたアモルファスシリコン層５０をエッチングして接触層５５、５６を完成する。残留する感光膜をアッシング工程を通じて完全に除去する。
その次に、図６４及び６５に示すように、基板１０の上部に保護膜７０を積層しゲート絶縁膜３０と共にパターニングしてデータ線６２、ドレーン電極６６、ゲートパッド２４及びデータパッド６４をそれぞれ露出させる接触窓７２、７１、７４及び７６を形成する。
その次に、図６４及び６５に示すように、基板１０の上部に保護膜７０を積層しゲート絶縁膜３０と共にパターニングしてデータ線６２、ドレーン電極６６、ゲートパッド２４及びデータパッド６４をそれぞれ露出させる接触窓７２、７１、７４及び７６を形成する。
最後に、図５６及び５７に示すように、基板１０の上部に透明または不透明導電物質を積層しパターニングして、補助データ線８２、補助データパッド８６及び補助ゲートパッド８４を含む補助配線と、画素信号線８７及び画素電極８８を含む画素配線とを形成する。
また、このような本発明の実施形態例による製造方法では平面駆動方式の液晶表示装置を例としてあげたが、反射膜を通して自然光を用いて画像を表示する反射型液晶表示装置の製造方法にも適用することが可能である。
また、このような本発明の実施形態例による製造方法では平面駆動方式の液晶表示装置を例としてあげたが、反射膜を通して自然光を用いて画像を表示する反射型液晶表示装置の製造方法にも適用することが可能である。
３ 薄膜トランジスタ
４ ゲート線短絡バー
５ データ線短絡バー
６ 短絡バー連結部
２２ ゲート線
２４ ゲートパッド
２６ ゲート電極
２７ 共通電極線
２８ 共通電極
３０ ゲート絶縁膜
６２ データ線
６４ データパッド
６５ ソース電極
６６ ドレーン電極
７０ 保護膜
７１、７２、７４、７６ 接触窓
９０ 画素電極
１１０、１２０、１３０、１４０ 液晶表示装置用パネル領域
１１１、１２１、１３１、１４１ 画面表示部
１１２、１２２、１３２、１４２ 周辺部
４ ゲート線短絡バー
５ データ線短絡バー
６ 短絡バー連結部
２２ ゲート線
２４ ゲートパッド
２６ ゲート電極
２７ 共通電極線
２８ 共通電極
３０ ゲート絶縁膜
６２ データ線
６４ データパッド
６５ ソース電極
６６ ドレーン電極
７０ 保護膜
７１、７２、７４、７６ 接触窓
９０ 画素電極
１１０、１２０、１３０、１４０ 液晶表示装置用パネル領域
１１１、１２１、１３１、１４１ 画面表示部
１１２、１２２、１３２、１４２ 周辺部
Claims (4)
- 絶縁基板と、
前記基板の上に形成されており、横方向のゲート線及び前記ゲート線の一部であるゲート電極を含むゲート配線と、前記ゲート線と平行な共通信号線及び前記共通信号線に連結されて縦方向に伸びている線形の共通電極を含む共通配線と、
前記共通配線及び前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上部に形成されており、一部は前記ゲート電極と重畳している半導体パターンと、
前記半導体パターンの上部に形成されており、縦方向に形成されて前記ゲート線と交差するデータ線と、前記データ線と連結されているソース電極と、前記ソース電極と分離されており前記ゲート電極を中心にいて前記ソース電極と対向するドレーン電極とを含むデータ配線及び前記ドレーン電極と連結されており前記共通電極と平行に対向する線形の画素電極を含む画素配線とを含み、
少なくとも前記画素電極の下部に形成された前記半導体パターンは前記画素電極の外に出るように形成されている液晶表示装置用薄膜トランジスタ基板。 - 前記半導体パターンは前記画素電極の外に０．５μｍ以上出るように形成されている請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記ゲート配線は前記ゲート線と連結されて外部から走査信号の印加を受けるゲートパッドをさらに含み、
前記データ配線は前記データ線と連結されて外部からデータ信号の印加を受けるデータパッドをさらに含み、
前記ゲート絶縁膜と共に前記ゲートパッド及び前記データパッドをそれぞれ露出させる接触窓を有する保護膜をさらに含む請求項１又は２に記載の液晶表示装置用薄膜トランジスタ基板。 - 前記ドレーン電極と前記画素電極とを連結する画素信号線をさらに含み、
前記画素信号線は横方向に伸びている請求項１から３のいずれか１つに記載の液晶表示装置用薄膜トランジスタ基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063759A KR100283519B1 (ko) | 1998-12-31 | 1998-12-31 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR1019990006602A KR100590753B1 (ko) | 1999-02-27 | 1999-02-27 | 액정표시장치용박막트랜지스터기판및그제조방법 |
| KR1019990050048A KR100670050B1 (ko) | 1999-11-11 | 1999-11-11 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000000160A Division JP4761600B2 (ja) | 1998-12-31 | 2000-01-04 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010085998A true JP2010085998A (ja) | 2010-04-15 |
Family
ID=27349881
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000000160A Expired - Lifetime JP4761600B2 (ja) | 1998-12-31 | 2000-01-04 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2009297604A Pending JP2010085998A (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2009297573A Expired - Fee Related JP5238923B2 (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000000160A Expired - Lifetime JP4761600B2 (ja) | 1998-12-31 | 2000-01-04 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009297573A Expired - Fee Related JP5238923B2 (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6287899B1 (ja) |
| JP (3) | JP4761600B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170037751A (ko) * | 2015-09-25 | 2017-04-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN107844001A (zh) * | 2017-09-04 | 2018-03-27 | 深圳市华星光电技术有限公司 | 一种显示面板 |
Families Citing this family (148)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704133B2 (en) | 1998-03-18 | 2004-03-09 | E-Ink Corporation | Electro-optic display overlays and systems for addressing such displays |
| US7075502B1 (en) | 1998-04-10 | 2006-07-11 | E Ink Corporation | Full color reflective display with multichromatic sub-pixels |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| KR100333274B1 (ko) | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US6524876B1 (en) * | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| US7030412B1 (en) * | 1999-05-05 | 2006-04-18 | E Ink Corporation | Minimally-patterned semiconductor devices for display applications |
| US6380559B1 (en) * | 1999-06-03 | 2002-04-30 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
| US7411211B1 (en) | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| KR100348995B1 (ko) * | 1999-09-08 | 2002-08-17 | 엘지.필립스 엘시디 주식회사 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
| JP4897995B2 (ja) * | 1999-11-05 | 2012-03-14 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板 |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| US6876405B1 (en) | 2000-02-10 | 2005-04-05 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display with a novel structure of thin film transistor substrate |
| US6678018B2 (en) * | 2000-02-10 | 2004-01-13 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| KR100366768B1 (ko) * | 2000-04-19 | 2003-01-09 | 삼성전자 주식회사 | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100503128B1 (ko) * | 2000-09-04 | 2005-07-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP4342711B2 (ja) * | 2000-09-20 | 2009-10-14 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| JP3548711B2 (ja) * | 2000-09-25 | 2004-07-28 | シャープ株式会社 | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 |
| JP2002107745A (ja) * | 2000-09-27 | 2002-04-10 | Seiko Epson Corp | 電気光学装置 |
| JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 |
| US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
| JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
| KR100769160B1 (ko) * | 2000-12-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 테스트 패드 |
| JP4462775B2 (ja) | 2001-03-02 | 2010-05-12 | Ｎｅｃ液晶テクノロジー株式会社 | パターン形成方法及びそれを用いた液晶表示装置の製造方法 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4943589B2 (ja) * | 2001-04-26 | 2012-05-30 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置の製造方法 |
| KR100792466B1 (ko) * | 2001-05-21 | 2008-01-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
| KR100720099B1 (ko) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP4876341B2 (ja) * | 2001-07-13 | 2012-02-15 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
| KR100833955B1 (ko) * | 2001-07-27 | 2008-05-30 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시장치용 어레이 기판 |
| TWI237141B (en) * | 2001-09-25 | 2005-08-01 | Hannstar Display Corp | Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit |
| KR100796795B1 (ko) | 2001-10-22 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100858297B1 (ko) * | 2001-11-02 | 2008-09-11 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조 방법 |
| JP2003140188A (ja) * | 2001-11-07 | 2003-05-14 | Hitachi Ltd | 液晶表示装置 |
| KR100450701B1 (ko) * | 2001-12-28 | 2004-10-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100652047B1 (ko) * | 2001-12-29 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| JP3857140B2 (ja) * | 2002-01-07 | 2006-12-13 | シャープ株式会社 | 液晶用マトリクス基板の製造方法 |
| JP3857142B2 (ja) * | 2002-01-11 | 2006-12-13 | シャープ株式会社 | 液晶用マトリクス基板の製造方法 |
| JP4004835B2 (ja) * | 2002-04-02 | 2007-11-07 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタアレイ基板の製造方法 |
| TW535296B (en) * | 2002-05-31 | 2003-06-01 | Chunghwa Picture Tubes Ltd | Method for producing thin film transistor |
| KR100878236B1 (ko) * | 2002-06-12 | 2009-01-13 | 삼성전자주식회사 | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
| KR100878239B1 (ko) * | 2002-09-06 | 2009-01-13 | 삼성전자주식회사 | 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| GB2396244B (en) * | 2002-12-09 | 2006-03-22 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same |
| KR20040050245A (ko) * | 2002-12-09 | 2004-06-16 | 삼성전자주식회사 | 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법 |
| KR100484092B1 (ko) * | 2002-12-26 | 2005-04-18 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
| KR100497096B1 (ko) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 |
| KR100497095B1 (ko) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 |
| KR100503129B1 (ko) * | 2002-12-28 | 2005-07-22 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
| KR100500147B1 (ko) | 2002-12-31 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| KR100904270B1 (ko) | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| JP2004302466A (ja) * | 2003-03-29 | 2004-10-28 | Lg Philips Lcd Co Ltd | 水平電界印加型液晶表示装置及びその製造方法 |
| KR100470208B1 (ko) * | 2003-04-03 | 2005-02-04 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
| KR100560401B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100973806B1 (ko) * | 2003-06-26 | 2010-08-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| TWI366054B (en) * | 2003-06-27 | 2012-06-11 | Samsung Electronics Co Ltd | Contact structure of conductive films and thin film transistor array panel including the same |
| KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| KR100980010B1 (ko) * | 2003-07-14 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR100980015B1 (ko) * | 2003-08-19 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101034181B1 (ko) * | 2003-08-21 | 2011-05-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100560468B1 (ko) * | 2003-09-16 | 2006-03-13 | 삼성에스디아이 주식회사 | 화상 표시 장치와 그 표시 패널 |
| CN100371813C (zh) * | 2003-10-14 | 2008-02-27 | Lg.菲利浦Lcd株式会社 | 面内切换型液晶显示装置中的液晶显示板及其制造方法 |
| KR100560405B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100566816B1 (ko) * | 2003-11-04 | 2006-04-03 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100796582B1 (ko) | 2003-12-26 | 2008-01-21 | 후지필름 가부시키가이샤 | 노광방법 및 장치 |
| JP4599840B2 (ja) * | 2003-12-26 | 2010-12-15 | ソニー株式会社 | ディスプレイ装置 |
| KR100710164B1 (ko) * | 2003-12-30 | 2007-04-20 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식 액정 표시 장치 |
| JP4521694B2 (ja) * | 2004-03-09 | 2010-08-11 | Ｈｏｙａ株式会社 | グレートーンマスク及び薄膜トランジスタの製造方法 |
| TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
| JP4627148B2 (ja) * | 2004-04-09 | 2011-02-09 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR101026982B1 (ko) * | 2004-06-03 | 2011-04-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
| KR101061844B1 (ko) * | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
| KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101035914B1 (ko) * | 2004-07-30 | 2011-05-23 | 엘지디스플레이 주식회사 | 평판 표시 소자 및 그의 제조방법 |
| KR20060016920A (ko) * | 2004-08-19 | 2006-02-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101061850B1 (ko) * | 2004-09-08 | 2011-09-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조방법 |
| US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
| KR101088384B1 (ko) * | 2004-09-16 | 2011-12-01 | 엘지디스플레이 주식회사 | 액정표시장치용 기판 및 그 제조방법 |
| KR101090249B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| TWI240111B (en) * | 2004-11-11 | 2005-09-21 | Quanta Display Inc | Array substrate for use in TFT-LCD and fabrication method thereof |
| JP4309331B2 (ja) * | 2004-11-26 | 2009-08-05 | Ｎｅｃ液晶テクノロジー株式会社 | 表示装置の製造方法及びパターン形成方法 |
| KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101107265B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 |
| KR20060079040A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
| JP2006216822A (ja) * | 2005-02-04 | 2006-08-17 | Hitachi High-Technologies Corp | ウェハ処理装置およびウェハ処理方法 |
| JP4805587B2 (ja) | 2005-02-24 | 2011-11-02 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
| US8253179B2 (en) * | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| KR20060121370A (ko) * | 2005-05-24 | 2006-11-29 | 삼성전자주식회사 | 액정표시장치의 제조방법과 이에 의한 액정표시장치 |
| CN100392507C (zh) * | 2005-06-09 | 2008-06-04 | 友达光电股份有限公司 | 可降低光漏电流的薄膜晶体管显示组件及其制造方法 |
| JP2007003861A (ja) * | 2005-06-24 | 2007-01-11 | Fujifilm Holdings Corp | 露光方法および装置 |
| KR100629596B1 (ko) * | 2005-06-30 | 2006-09-27 | 엘지이노텍 주식회사 | 정전방전 내성이 개선된 ｌｃｄ 장치 |
| KR101219037B1 (ko) * | 2005-07-01 | 2013-01-09 | 삼성디스플레이 주식회사 | 박막 표시판 및 그 제조 방법 |
| KR101189271B1 (ko) * | 2005-07-12 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7995887B2 (en) * | 2005-08-03 | 2011-08-09 | Sharp Kabushiki Kaisha | Liquid crystal display device and electronic device using the same |
| KR100957614B1 (ko) * | 2005-10-17 | 2010-05-13 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| TWI301554B (en) * | 2005-11-16 | 2008-10-01 | Prime View Int Co Ltd | Electronic ink display device |
| JP2007183629A (ja) * | 2005-12-29 | 2007-07-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示基板及びその製造方法 |
| KR100966453B1 (ko) * | 2005-12-30 | 2010-06-28 | 엘지디스플레이 주식회사 | 액정표시소자 제조방법 |
| KR101251375B1 (ko) | 2005-12-30 | 2013-04-05 | 엘지디스플레이 주식회사 | 듀얼패널타입 유기전계발광 소자 |
| TWI322288B (en) * | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
| CN101395525B (zh) | 2006-03-23 | 2010-11-10 | 夏普株式会社 | 液晶显示装置 |
| KR100978263B1 (ko) | 2006-05-12 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP2007310334A (ja) | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
| KR101255307B1 (ko) * | 2006-06-19 | 2013-04-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
| CN101484839B (zh) * | 2006-06-30 | 2012-07-04 | 夏普株式会社 | 液晶显示装置和液晶显示装置的制造方法 |
| KR101246024B1 (ko) * | 2006-07-21 | 2013-03-26 | 삼성디스플레이 주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
| JP4927851B2 (ja) | 2006-09-12 | 2012-05-09 | シャープ株式会社 | マイクロレンズアレイ付き液晶表示パネル、その製造方法、および液晶表示装置 |
| JPWO2008047517A1 (ja) | 2006-10-18 | 2010-02-18 | シャープ株式会社 | 液晶表示装置および液晶表示装置の製造方法 |
| US7995167B2 (en) * | 2006-10-18 | 2011-08-09 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for manufacturing liquid crystal display device |
| US9645457B2 (en) * | 2006-11-22 | 2017-05-09 | Mitsubishi Electric Corporation | Array substrate, display device, and method for manufacturing the array substrate |
| US8031312B2 (en) * | 2006-11-28 | 2011-10-04 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
| JP5284106B2 (ja) * | 2006-12-14 | 2013-09-11 | シャープ株式会社 | 液晶表示装置および液晶表示装置の製造方法 |
| EP2128690B1 (en) * | 2007-01-24 | 2013-10-23 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP5048688B2 (ja) * | 2007-01-31 | 2012-10-17 | シャープ株式会社 | 液晶表示装置 |
| TWI325639B (en) * | 2007-03-15 | 2010-06-01 | Au Optronics Corp | Semiconductor structure and fabricating method thereof for liquid crystal display device |
| WO2008129748A1 (ja) | 2007-04-13 | 2008-10-30 | Sharp Kabushiki Kaisha | 液晶表示装置、及び液晶表示装置の製造方法 |
| US8384860B2 (en) | 2007-06-26 | 2013-02-26 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing liquid crystal display device |
| TWI371640B (en) | 2008-01-25 | 2012-09-01 | Au Optronics Corp | Pixel structure and method for manufacturing the same |
| US7795104B2 (en) * | 2008-02-13 | 2010-09-14 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating device structures having a variation in electrical conductivity |
| TWI376544B (en) * | 2008-06-16 | 2012-11-11 | Wintek Corp | Liquid crystal display panel |
| JP4834206B2 (ja) * | 2008-10-06 | 2011-12-14 | Ｈｏｙａ株式会社 | グレートーンマスクの製造方法及び被処理体の製造方法 |
| WO2010071160A1 (ja) | 2008-12-19 | 2010-06-24 | シャープ株式会社 | アクティブマトリクス基板の製造方法、および、液晶表示装置の製造方法 |
| US8681307B2 (en) | 2008-12-19 | 2014-03-25 | Sharp Kabushiki Kaisha | Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same |
| KR101050461B1 (ko) * | 2009-04-23 | 2011-07-19 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조방법 |
| JP4748265B2 (ja) * | 2009-11-16 | 2011-08-17 | ソニー株式会社 | ディスプレイ装置 |
| CN102437114B (zh) * | 2010-09-29 | 2014-05-07 | 薛英家 | 薄膜晶体管基板的制造方法 |
| JP5139503B2 (ja) * | 2010-11-18 | 2013-02-06 | 株式会社ジャパンディスプレイイースト | 液晶表示装置およびその製造方法 |
| WO2012144401A1 (ja) * | 2011-04-19 | 2012-10-26 | シャープ株式会社 | 表示素子、表示装置、及びテレビ受信装置 |
| TWI467673B (zh) * | 2011-06-09 | 2015-01-01 | Chunghwa Picture Tubes Ltd | 配線裝置與顯示器 |
| KR101843872B1 (ko) * | 2011-06-27 | 2018-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2013080231A (ja) * | 2012-11-15 | 2013-05-02 | Japan Display East Co Ltd | 液晶表示装置 |
| KR102059785B1 (ko) * | 2013-04-30 | 2019-12-27 | 엘지디스플레이 주식회사 | 네로우 베젤 타입 액정표시장치용 어레이 기판 |
| CN103887236B (zh) | 2014-03-17 | 2016-08-24 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN104950539B (zh) * | 2015-07-15 | 2018-10-19 | 深圳市华星光电技术有限公司 | 一种显示面板的制作方法 |
| KR102454383B1 (ko) * | 2015-12-28 | 2022-10-17 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 방식의 액정 표시장치 |
| JP6634302B2 (ja) * | 2016-02-02 | 2020-01-22 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN109991817A (zh) * | 2017-12-29 | 2019-07-09 | 上海视涯信息科技有限公司 | 一种硅基显示面板及其形成方法以及其曝光工艺的光罩 |
| CN108281468B (zh) * | 2018-01-23 | 2022-03-15 | 京东方科技集团股份有限公司 | 一种显示基板的制造方法、显示基板、显示装置 |
| CN109868452B (zh) * | 2019-03-19 | 2021-01-01 | 武汉华星光电半导体显示技术有限公司 | 冷却板和真空蒸镀装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
| JPH10206857A (ja) * | 1997-01-21 | 1998-08-07 | Hitachi Ltd | 液晶表示装置 |
| JPH112828A (ja) * | 1997-06-10 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置およびその製造方法 |
| JPH1152421A (ja) * | 1997-08-06 | 1999-02-26 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2000066240A (ja) * | 1998-08-17 | 2000-03-03 | Sakae Tanaka | 液晶表示装置とその製造方法 |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686326A (en) * | 1985-08-05 | 1997-11-11 | Canon Kabushiki Kaisha | Method of making thin film transistor |
| JPH073872B2 (ja) * | 1986-06-30 | 1995-01-18 | キヤノン株式会社 | 薄膜トランジスタを用いた半導体装置の製造方法 |
| US5306648A (en) * | 1986-01-24 | 1994-04-26 | Canon Kabushiki Kaisha | Method of making photoelectric conversion device |
| FR2605442B1 (fr) * | 1986-10-17 | 1988-12-09 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
| JP2740813B2 (ja) * | 1988-02-26 | 1998-04-15 | セイコープレシジョン株式会社 | 非晶質シリコン薄膜トランジシタアレイ基板 |
| JP2771820B2 (ja) * | 1988-07-08 | 1998-07-02 | 株式会社日立製作所 | アクティブマトリクスパネル及びその製造方法 |
| JP2643022B2 (ja) * | 1990-11-28 | 1997-08-20 | シャープ株式会社 | アクティブマトリクス液晶表示装置及びその製造方法 |
| EP0916992B1 (en) * | 1992-09-18 | 2003-11-26 | Hitachi, Ltd. | A liquid crystal display device |
| TW237563B (en) * | 1993-12-28 | 1995-01-01 | United Microelectronics Corp | Process for static random access device |
| TW274147B (en) * | 1995-02-23 | 1996-04-11 | Nat Science Committee | Amorphous silicon thin film transistor structure and fabrication process thereof |
| KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| KR100204071B1 (ko) * | 1995-08-29 | 1999-06-15 | 구자홍 | 박막트랜지스터-액정표시장치 및 제조방법 |
| CN1881062B (zh) * | 1995-10-03 | 2013-11-20 | 精工爱普生株式会社 | 有源矩阵基板的制造方法和薄膜元件的制造方法 |
| JPH09103684A (ja) * | 1995-10-13 | 1997-04-22 | Ngk Insulators Ltd | 並列発熱型ハニカムヒーター |
| JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
| KR0181781B1 (ko) * | 1995-12-30 | 1999-05-01 | 구자홍 | 액정표시장치의 배열기판 및 그 제조방법 |
| US5852485A (en) * | 1996-02-27 | 1998-12-22 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for producing the same |
| KR100192347B1 (ko) * | 1996-03-26 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 및 제조방법 |
| JP3486859B2 (ja) * | 1996-06-14 | 2004-01-13 | 大林精工株式会社 | 液晶表示装置 |
| JP2790127B2 (ja) | 1996-06-27 | 1998-08-27 | 日本電気株式会社 | フォトマスク及びその製造方法 |
| JPH1039333A (ja) * | 1996-07-19 | 1998-02-13 | Sharp Corp | アクティブマトリクス型表示装置およびその欠陥修正方法 |
| JP3148129B2 (ja) * | 1996-08-07 | 2001-03-19 | 株式会社日立製作所 | アクティブマトリクス基板とその製法および液晶表示装置 |
| JPH10142633A (ja) * | 1996-11-15 | 1998-05-29 | Mitsubishi Electric Corp | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
| KR100250796B1 (ko) * | 1996-11-29 | 2000-04-01 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| WO1998027454A1 (fr) * | 1996-12-18 | 1998-06-25 | Hitachi, Ltd. | Visuel a cristaux liquides a systeme de champs transversal electrique permettant d'ameliorer le rapport d'ouverture |
| JP2842426B2 (ja) * | 1997-01-28 | 1999-01-06 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| KR100252309B1 (ko) * | 1997-03-03 | 2000-04-15 | 구본준, 론 위라하디락사 | 박막 트랜지스터 어레이의 금속 배선 연결 방법및 그 구조 |
| JPH10260400A (ja) * | 1997-03-19 | 1998-09-29 | Toshiba Corp | 液晶表示素子 |
| JPH10268321A (ja) | 1997-03-24 | 1998-10-09 | Toshiba Corp | 電極基板の製造方法 |
| JP3208658B2 (ja) * | 1997-03-27 | 2001-09-17 | 株式会社アドバンスト・ディスプレイ | 電気光学素子の製法 |
| WO1998047044A1 (fr) * | 1997-04-11 | 1998-10-22 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
| JP3774855B2 (ja) * | 1997-04-25 | 2006-05-17 | 大林精工株式会社 | 液晶表示装置と製造方法． |
| KR100257369B1 (ko) * | 1997-05-19 | 2000-05-15 | 구본준 | 횡전계방식액정표시장치 |
| KR100262953B1 (ko) * | 1997-06-11 | 2000-08-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| TW476856B (en) * | 1997-06-27 | 2002-02-21 | Toshiba Corp | Liquid crystal display device |
| US20010055074A1 (en) * | 1997-07-22 | 2001-12-27 | Hiroshi Komatsu | In-plane switching mode lcd with specific arrangement of common bus line, data electrode, and common electrode |
| KR100477130B1 (ko) * | 1997-09-25 | 2005-08-29 | 삼성전자주식회사 | 평면구동방식액정표시장치의박막트랜지스터기판및제조방법 |
| US6215541B1 (en) * | 1997-11-20 | 2001-04-10 | Samsung Electronics Co., Ltd. | Liquid crystal displays and manufacturing methods thereof |
| JP3267224B2 (ja) * | 1997-12-26 | 2002-03-18 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP3190878B2 (ja) * | 1998-04-27 | 2001-07-23 | 鹿児島日本電気株式会社 | 薄膜トランジスタの製造方法 |
| KR100590742B1 (ko) * | 1998-05-11 | 2007-04-25 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
-
1999
- 1999-12-29 US US09/474,070 patent/US6287899B1/en not_active Expired - Lifetime
-
2000
- 2000-01-04 JP JP2000000160A patent/JP4761600B2/ja not_active Expired - Lifetime
-
2001
- 2001-07-24 US US09/910,808 patent/US6611309B2/en not_active Expired - Lifetime
-
2002
- 2002-12-09 US US10/314,254 patent/US6806937B2/en not_active Expired - Lifetime
-
2004
- 2004-09-03 US US10/933,521 patent/US7978292B2/en not_active Expired - Fee Related
-
2009
- 2009-12-28 JP JP2009297604A patent/JP2010085998A/ja active Pending
- 2009-12-28 JP JP2009297573A patent/JP5238923B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
| JPH10206857A (ja) * | 1997-01-21 | 1998-08-07 | Hitachi Ltd | 液晶表示装置 |
| JPH112828A (ja) * | 1997-06-10 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置およびその製造方法 |
| JPH1152421A (ja) * | 1997-08-06 | 1999-02-26 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2000066240A (ja) * | 1998-08-17 | 2000-03-03 | Sakae Tanaka | 液晶表示装置とその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170037751A (ko) * | 2015-09-25 | 2017-04-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102423678B1 (ko) * | 2015-09-25 | 2022-07-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN107844001A (zh) * | 2017-09-04 | 2018-03-27 | 深圳市华星光电技术有限公司 | 一种显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6287899B1 (en) | 2001-09-11 |
| US6806937B2 (en) | 2004-10-19 |
| JP5238923B2 (ja) | 2013-07-17 |
| JP4761600B2 (ja) | 2011-08-31 |
| US20050082536A1 (en) | 2005-04-21 |
| US20010046016A1 (en) | 2001-11-29 |
| JP2010087527A (ja) | 2010-04-15 |
| US7978292B2 (en) | 2011-07-12 |
| US6611309B2 (en) | 2003-08-26 |
| US20030133067A1 (en) | 2003-07-17 |
| JP2000206571A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4761600B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP5355531B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US7888677B2 (en) | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films | |
| JP4624161B2 (ja) | 薄膜トランジスター基板及びその製造方法 | |
| JP2000180898A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100283519B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20000073181A (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20010083340A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120914 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120914 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130903 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130910 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131101 |