KR20000062816A - 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20000062816A
KR20000062816A KR1020000011979A KR20000011979A KR20000062816A KR 20000062816 A KR20000062816 A KR 20000062816A KR 1020000011979 A KR1020000011979 A KR 1020000011979A KR 20000011979 A KR20000011979 A KR 20000011979A KR 20000062816 A KR20000062816 A KR 20000062816A
Authority
KR
South Korea
Prior art keywords
signal line
thin film
liquid crystal
film
source signal
Prior art date
Application number
KR1020000011979A
Other languages
English (en)
Other versions
KR100364949B1 (ko
Inventor
시마다요시노리
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20000062816A publication Critical patent/KR20000062816A/ko
Application granted granted Critical
Publication of KR100364949B1 publication Critical patent/KR100364949B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명에 따른 액정 표시 장치의 제조 방법은, 고저항 반도체막 및 저저항 반도체막을 포토에칭함으로써 형성되는 반도체막 패턴과, 상기 반도체막 패턴 상에 적층된 소스 금속막층인 제3 금속막을 갖는 박막 트랜지스터가 매트릭스형으로 유리 기판 상에 형성되어 있는 액정 표시 장치의 제조 방법에 있어서, 상기 반도체막 패턴을 형성한 후에, 상기 반도체막 패턴이 형성된 유리 기판 상에, 상기 제3 금속막을 적층한다. 이에 따라, 액정 표시 장치를, 적은 제조 공정으로 제조할 수 있고, 또한, 막 박리에 의한 제조 수율의 저하를 방지함으로써 저비용화를 도모할 수 있다.

Description

액정 표시 장치의 제조 방법{METHOD OF MANUFACTURING LIQUID CRYSTAL DISPLAY}
본 발명은, 액정 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 각 화소 부분에 스위칭용 박막 트랜지스터가 매트릭스형으로 형성되어 있는 액티브 매트릭스형 액정 표시 장치의 제조 방법에 관한 것이다.
일반적으로, 액티브 매트릭스형 액정 표시 장치는, 저소비 전력, 박형, 경량 등의 다양한 장점을 갖고 있고, 노트북 컴퓨터, 휴대 단말, 텔레비젼(TV) 등을 비롯한 폭넓은 용도에 이용되는 표시 장치로서 기대되고 있다.
이러한 배경에 있어서는, 액티브 매트릭스형 액정 표시 장치의 저가격화가 요구되어 있고, 특히, 박막 트랜지스터(이하「TFT」라 약칭) 어레이 기판의 생산성을 높임으로써 제조 비용을 저감하고, 저가격화를 도모하는 방법이 여러가지로 검토되어 있다. 그 중에서도, 액티브 매트릭스형 액정 표시 장치의 제조 공정에 있어서 이용되는, 포토마스크 횟수의 저감화의 방법에 대해서는, 종래부터, 연구가 널리 이루어지고 있다.
예를 들면 일본의 공개 특허 공보인 특개평9-152626호 공보(발행년월일 : 1997년 6월10일)에는, TFT 어레이 기판의 제조 공정으로서, 포토마스크 횟수를 저감한 제조 공정에 대해 개시되어 있다. 이하에 있어서, 상기 공보 기재의 액티브 매트릭스형 액정 표시 장치 및 그 제조 방법을 도 5 내지 도 7에 기초하여 설명한다.
도 5는, 상기 공보에 기재의 액티브 매트릭스형 액정 표시 장치를 구성하는 TFT 어레이 기판에 있어서의 소스 신호선의 인출 전극부 주변의 제조 공정을 나타낸 단면도이다. 또한, 도 6은, 상기 종래 공보 기재의 액티브 매트릭스형 액정 표시 장치를 구성하는 TFT 어레이 기판의 평면도이다. 또한, 도 7은, 상기 공보에 기재된 액티브 매트릭스형 액정 표시 장치를 구성하는 TFT 어레이 기판에 있어서의 박막 트랜지스터(121) 주변의 구조를 설명하는 단면도이다.
상기 공보에 기재된 액티브 매트릭스형 액정 표시 장치는, 도 6 및 도 7에 도시한 바와 같이, 유리 기판(101) 상에, 복수의 게이트 신호선(주사 신호선: 102)과, 복수의 소스 신호선(화상 신호선: 124)이 절연막(103·103')을 통해 직교하여 배치되고, 상기 게이트 신호선(102)과 상기 소스 신호선(124)과의 각 교점에 화소 전극(126)과 상기 화소 전극(126)에 화소 신호를 공급하는 역스태거형의 TFT(121)가 매트릭스형으로 설치된 TFT 어레이 기판과, 도시되지 않은 대향 전극이 형성된 대향 전극 기판 및, 이들 양 기판 사이에 봉입된 액정 등으로 주로 구성되어 있다. 상기 역스태거형의 TFT(121)에서는, 채널 영역에 에칭 스토퍼막을 형성할 필요가 없다.
상기 TFT(121)는, 도 7에 도시한 바와 같이, 게이트 신호선(102)으로부터 수직 상측에 돌출하여 형성되는 게이트 전극 G, 절연막(103·103')에 의해 형성되는 게이트 절연막, 채널 영역이 되는 고저항 반도체막(104), 소스 전극 S 및 드레인 전극 D로 되는 저저항 반도체막(105), 소스 금속막(106), 투명 도전막(107), 및 보호막(108)의 순서로 적층된 구조를 갖고 있다.
다음에, 이하에 있어서, 상기 종래의 액티브 매트릭스형 액정 표시 장치의 제조 방법을, 도 5에 기초하여 설명한다.
우선, 도 5의 (a)에 도시한 바와 같이, 알루미늄 합금이나 고융점 금속 등을 스퍼터링법 등으로 유리 기판(101) 상에 성막하여 패터닝(패턴 형성)함으로써, 게이트 신호선(102) 및 게이트 전극 G를 형성한다.
다음에, 도 5의 (b)에 도시한 바와 같이, 2층 구조를 갖는 절연막(103·103'), 고저항 반도체막(104), 저저항 반도체막(105)을 플라즈마 CVD(Chemical Vapor Deposition)법 등으로 연속하여 성막한 후에, 고융점 금속 또는 그 합금으로 이루어지는 소스 금속막(106)을 스퍼터링법 등에 의해 연속하여 성막한다. 이와 같이 하여 성막된 소스 금속막(106), 저저항 반도체막(105), 고저항 반도체막(104)을 동일한 포토마스크를 이용하여 동시에 포토에칭함으로써 패터닝한다.
다음에, 도 5의 (c)에 도시한 바와 같이, ITO(indium-tin oxide, 인듐 주석 산화물) 등으로 이루어지는 투명 도전막(107)을 소스 금속막(106) 상에 스퍼터링법 등으로 성막한다. 이 후, 투명 도전막(107), 소스 금속막(106), 저저항 반도체막(105)을 동일한 포토마스크를 이용하여 선택적으로 포토에칭한다.
계속해서, 보호막(108)을 형성하여 일부를 제거함으로써, TFT(121'), 도시하지 않은 소스 신호선(124), 및 화소 전극(126) 등을 형성한다.
마지막으로, 도 5의 (d)에 도시한 바와 같이, 질화 실리콘막 등으로 이루어지는 보호막(108)을 플라즈마 CVD법 등에 의해 성막한 후, 패터닝함으로써, 소스 신호선(124)의 도시하지 않은 외부 인출 전극부 및 도시하지 않은 화소 전극(126) 상에 성막된 보호막(108)을 제거함과 동시에, 게이트 신호선(102)의 도시하지 않은 외부 인출 전극부 상의 절연막(103·103') 및 보호막(108)을 제거하고, TFT 어레이 기판을 완성한다.
상술한 바와 같이, 상기 종래의 액티브 매트릭스형 액정 표시 장치의 제조 방법에서는, 화소 전극(126), 소스 신호선(124)의 외부 인출 전극부, 게이트 신호선(102)의 외부 인출 전극부 중 어느 하나를 4회의 포토리소 공정(포토에칭 공정)으로 형성하는 TFT 어레이 기판의 제조 공정이 채용되어 있다.
그런데, 상기 종래의 액티브 매트릭스형 액정 표시 장치의 제조 방법에서는, 절연막(103·103'), 고저항 반도체막(104), 저저항 반도체막(105)을 플라즈마 CVD법 등으로 연속하여 성막한 후에, 패터닝을 행하지 않고, 소스 금속막(106)을 스퍼터링법 등으로 성막하기 때문에, 저저항 반도체막(105)과 소스 금속막(106) 사이에서, 대면적 영역 하에 계면이 존재하게 된다. 즉, 저저항 반도체막(105) 및 소스 금속막(106)은, 어느 것이나 TFT 어레이 기판의 전면에 성막되기 때문에, 소스 금속막(106)을 성막한 단계에 있어서, 상기 양막이 접촉하는 면적이 TFT 어레이 기판 표면의 전면적에 상당하기 때문에, 상기 계면의 면적이 TFT 어레이 기판 전면과 거의 동일한 영역에 걸치게 된다.
또한, 상기 고저항 반도체막(104)과 저저항 반도체막(105)으로 형성되는 반도체층은, 막 응력 즉, 막 표면의 단위 면적당에 있어서, 외부로부터의 힘에 의해서 변형이 가해진 경우에, 이것을 본래의 상태로 되돌리려고 하는 힘이 크다. 이 때문에, 상기 대면적 영역 하에서 존재하는 저저항 반도체막(105)과 소스 금속막(106) 사이의 계면에 있어서 밀착성이 떨어지지 않아, 막 박리가 생긴다고 하는 문제가 있다.
즉, TFT 어레이 기판의 제조 공정에 있어서, 상기한 바와 같은 막 박리가 생기기 때문에, 액티브 매트릭스형 액정 표시 장치의 제조 수율이 저하한다고 하는 문제를 갖고 있다.
본 발명은, 상기 문제를 해결하기 위해 이루어진 것으로, 그 목적은, 적은 제조 공정으로 제조할 수 있고, 또한, 막 박리에 의한 제조 수율의 저하를 방지함으로써 저비용화를 도모할 수 있는 액티브 매트릭스형 액정 표시 장치의 제조 방법을 제공하는 것이다.
본 발명자 등은, 상기한 여러 문제를 해결하기 위해 예의 연구를 계속하여 온 결과, TFT 어레이 기판을 구성하는 TFT에 있어서의 반도체막층을 먼저 패터닝하여 반도체막 패턴을 형성하고, 그 후에 투명 도전막층 및 소스 금속막층을 성막하여 적층함으로써, 상기한 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성하기에 이르렀다.
본 발명의 제조 방법은, 상기 목적을 달성하기 위해, 박막 트랜지스터가 매트릭스형으로 형성되고, 박막 트랜지스터를 제어하는 게이트 신호선 및 박막 트랜지스터에 데이터 신호를 공급하는 소스 신호선이 각각 직교하는 형태로 형성되고, 박막 트랜지스터를 통해 소스 신호선과 접속되는 화소 전극을 지니고, 화소 전극과 화소 전극에 대향하여 설치된 대향 전극 사이에 액정 재료가 유지되어 있는 액정 표시 장치의 제조 방법에 있어서, 기판 상에, 제1 금속막 및 제2 금속막을 순서대로 적층한 후, 제1차의 포토에칭을 행하여, 상기 박막 트랜지스터, 게이트 신호선, 및 게이트 신호선의 외부 인출 전극부를 각각 형성하는 단계와, 상기 제1차의 포토에칭에 의한 패턴이 형성된 기판의 전면에 절연막, 고저항 반도체막, 및 저저항 반도체막을 순서대로 적층하는 단계와, 상기 저저항 반도체막 및 고저항 반도체막에 대해, 제2차의 포토에칭을 행하여, 상기 박막 트랜지스터에 반도체막 패턴을 형성하는 단계와, 상기 반도체막 패턴을 형성한 기판의 전면에 투명 도전막, 제3 금속막, 및 제4 금속막을 순서대로 적층하는 단계와, 상기 제4 금속막, 제3 금속막, 투명 도전막, 및 반도체막 패턴의 저저항 반도체막에 대해, 제3차의 포토에칭을 행하여, 상기 소스 신호선, 소스 신호선의 외부 인출 전극부, 상기 박막 트랜지스터의 소스· 드레인 전극 및 화소 전극을 형성하는 단계와, 상기 소스· 드레인 전극 및 화소 전극을 형성한 기판 전면에 보호막을 형성하는 단계와, 상기 보호막, 및 절연막에 대해, 제4차의 포토에칭을 행하여, 상기 게이트 신호선의 외부 인출 전극부, 소스 신호선의 외부 인출 전극부, 및 화소 전극을 노출시키는 단계와, 노출한 상기 게이트 신호선의 외부 인출 전극부, 소스 신호선의 외부 인출 전극부, 및 화소 전극의 제2 금속막, 제3 금속막, 제4 금속막을 에칭하는 단계를 포함하는 것을 특징으로 한다.
상기한 방법에 따르면, 기판의 전 표면에 걸쳐, 상기 투명 도전막, 제3 금속막, 및 제4 금속막을 순서대로 적층하여도, 이미 상기 반도체막 패턴이 형성되어있으므로, 패턴화된 반도체막 패턴과, 상기 투명 도전막 사이에서 대면하는 면적이 작기 때문에, 막 박리가 생기지 않어, 양호한 밀착성이 얻어져, 안정된 제조 수율을 얻을 수 있다.
본 발명의 또 다른 목적, 특징 및 우수한 점은 이하에 나타낸 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이익은 첨부 도면을 참조한 다음의 설명에서 명백해질 것이다.
도 1의 (a)는 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법 중 게이트 신호선의 형성을 설명하기 위한, 도 2의 A-A'선에 있어서의 화살 표시 단면도.
도 1의 (b)는 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법 중 절연막 및 반도체막의 형성을 설명하기 위한, 도 2의 A-A'선에 있어서의 화살 표시 단면도.
도 1의 (c)는 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법 중 투명 도전막 및 금속막의 형성을 설명하기 위한, 도 2의 A-A'선에 있어서의 화살 표시 단면도.
도 1의 (d)는 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법 중 보호막의 형성을 설명하기 위한, 도 2의 A-A'선에 있어서의 화살 표시 단면도.
도 2는 본 발명의 일 실시 형태에 따른 액정 표시 장치를 구성하는 TFT 어레이 기판을 나타낸 평면도.
도 3은 본 발명의 일 실시 형태에 따른 액정 표시 장치의 제조 방법에 있어서의, TFT 어레이 기판의 게이트 신호선의 외부 인출 전극부의 노출부의 형성 방법을 설명하는 설명도.
도 4는 본 발명의 일 실시의 형태에 관한 액정 표시 장치의 제조 방법에 있어서의, TFT 어레이 기판의 소스 신호선의 외부 인출 전극부의 노출부의 형성 방법을 설명하는 설명도.
도 5의 (a)는 종래의 액티브 매트릭스형 액정 표시 장치를 구성하는 TFT 어레이 기판에 있어서의 소스 신호선의 인출 전극부 주변의 제조 공정 중 게이트 신호선의 형성을 나타낸 단면도.
도 5의 (b)는 종래의 액티브 매트릭스형 액정 표시 장치를 구성하는 TFT 어레이 기판에 있어서의 소스 신호선의 인출 전극부 주변의 제조 공정 중 절연막 및 반도체막 및 소스 신호선의 형성을 나타낸 단면도.
도 5의 (c)는 종래의 액티브 매트릭스형 액정 표시 장치를 구성하는 TFT 어레이 기판에 있어서의 소스 신호선의 인출 전극부 주변의 제조 공정 중 투명 도전막의 형성을 나타낸 단면도.
도 5의 (d)는 종래의 액티브 매트릭스형 액정 표시 장치를 구성하는 TFT 어레이 기판에 있어서의 소스 신호선의 인출 전극부 주변의 제조 공정 중 보호막의 형성을 나타낸 단면도.
도 6은 종래의 액티브 매트릭스형 액정 표시 장치를 구성하는, TFT 어레이 기판의 평면도.
도 7은 종래의 액티브 매트릭스형 액정 표시 장치를 구성하는, TFT 어레이 기판에 있어서의 박막 트랜지스터 주변의 구조를 설명하는 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 유리 기판
2 : 제1 금속막
2' : 제2 금속막
4 : 고저항 반도체막(반도체막 패턴)
5 : 저저항 반도체막(반도체막 패턴)
6 : 투명 도전막
7 : 제3 금속막
7' : 제4 금속막
8 : 보호막
21 : 박막 트랜지스터
22 : 게이트 신호선
23 : 게이트 신호선의 외부 인출 전극부
24 : 소스 신호선
25 : 소스 신호선의 외부 인출 전극부
26 : 화소 전극
27 : 컨택트홀
본 발명의 실시의 일 형태에 대해 도면에 기초하여 설명하면 이하와 같다.
〔실시 형태 1〕
도 1은, 본 실시의 형태에 따른 액정 표시 장치의 제조 방법을 설명하기 위한, 도 2의 A-A'선에 있어서의 화살 표시 단면도이다. 또한, 도 2는, 본 실시의 형태에 따른 액정 표시 장치를 구성하는 TFT 어레이 기판을 나타낸 평면도이다.
본 실시의 형태에 따른 TFT 어레이 기판은, 도 2에 도시한 바와 같이, TFT 어레이 기판 평면에 상호 병행한 복수의 게이트 신호선(22)과 상호 병행한 복수의 소스 신호선(24)이 상호 직교하여 매트릭스형으로 배치되어 있다. 즉, 각 게이트 신호선(22)과 각 소스 신호선(24)은, 도 1에 도시한 절연막(3)을 통해 직교하여 배치되어 있고, 게이트 신호선(22)과 소스 신호선(24)과의 각 교점에는, 화소 전극(26)에 대해, 소스 신호선(24)으로부터의 데이터 신호(화소 신호)를 공급하는 TFT(21)가 매트릭스형으로 설치되어 있다.
또한, 도시하지 않은 TFT 어레이 기판의 주변부에는, 게이트 신호선(22)과 소스 신호선(24)과의 각각의 연장선 상에, 게이트 신호선의 외부 인출 전극부(23: 도 3 참조)와 소스 신호선의 외부 인출 전극부(25)(도 4 참조)가 각각 배치되어 있고, 외부 구동 회로와의 접속을 담당하고 있다.
이하에 있어서, 본 실시의 형태에 따른 액정 표시 장치의 제조 방법을, 상기 TFT(21)에 있어서의 포토에칭 공정을 예로 들어 설명한다.
본 실시의 형태에 따른 액정 표시 장치의 제조 방법에서는, 도 1의 (a)에 도시한 바와 같이, 우선, 유리 기판(1) 상에 제1 금속막(2)을 형성하기 위한, 두께 500Å의 티탄, 및 제2 금속막(2')을 형성하기 위한, 두께 3000Å의 알루미늄을 스퍼터링법에 의해 이 순서대로 증착하여, 적층한다.
그 후, 제1차의 포토에칭 공정으로서, 포토에칭을 행하여, 제1 금속막(2) 및 제2 금속막(2')을 패턴 형성함으로써, TFT(21)에 있어서의 게이트 신호선(22), 및 도시하지 않은 게이트 신호선의 외부 인출 전극부(23)를 각각 형성한다. 즉, 도 1의 (a)에 도시한 제1차의 포토에칭에 의해 형성된, 상호 적층된 상태의 제1 금속막(2)과 제2 금속막(2')과의 이중 구조에 의해, 게이트 신호선(22) 및 게이트 신호선의 외부 인출 전극부(23)가 형성된다.
제1 금속막(2)으로서 이용되는 금속은, 특히 한정되지 않지만, 예를 들면, 티탄, 크롬, 혹은, 몰리브덴 등을 들 수 있다. 이들 예시의 금속 중, 특히 티탄이 바람직하다.
즉, 예를 들면, 게이트 신호선의 외부 인출 전극부(23)가 TAB법에 의해, 외부 구동 회로와 접속되는 경우, 외부 구동 회로와의 접속 단자, 즉 게이트 신호선의 외부 인출 단자가 되는 제1 금속막(2)을 티탄으로 함으로써, 선택적인 포토에칭을 확실하게 행할 수 있다.
구체적으로는, 예를 들면, 제1 금속막(2)을 티탄으로 형성함과 함께, 제2 금속막(2') 을 알루미늄 등의 저저항 배선으로 형성한 경우, 우선, 드라이 에칭에 의해 용이하게 게이트 신호선(22) 및 게이트 신호ㄴ선의 외부 인출 전극부(23)의 게이트 패턴을 형성할 수 있고, 또한, 게이트 신호선의 외부 인출 단자를 형성할 때에, 웨트 에칭을 행함으로써, 제1 금속막(2)인 티탄만을 남겨 선택적으로 포토에칭하고, 제2 금속막(2')의 해당 부분을 제거할 수가 있다.
상기한 바와 같이, 제1 금속막(2)를 티탄에 의해 형성하면, 티탄이 알루미늄과 비교하여 산화되기 어렵기 때문에, 티탄으로 이루어지는 상기 외부 인출 단자와, 외부 구동 회로와의 전기적 접속에 있어서의 신뢰성을 향상할 수 있다.
또한, 제2 금속막(2')을, 예를 들면, 알루미늄 또는, 알루미늄 합금으로 형성함으로써, 배선 저항을 내린다고 하는 효과가 얻어짐과 함께, 상기 웨트 에칭에 의해 용이하게 티탄만을 남기는 선택적인 포토에칭을 확실하게 행할 수 있다.
다음에, 도 1의 (b)에 도시한 바와 같이, 상기한 바와 같이 하여 게이트 패턴, 즉, 패터닝 후의 게이트 신호선(22) 및 게이트 신호선의 외부 인출 전극부(23)가 형성된 유리 기판(1)의 전 표면에 대응하는 범위 내에, 절연막(3)으로서의, 두께 4000Å의 질화 실리콘막, 고저항 반도체막(4: 고저항 반도체막층)을 형성하기 위한, 두께 1500Å의 비정질 실리콘막, 및 저저항 반도체막(5: 저저항 반도체막층)을 형성하기 위한, 부순물 도핑된 두께 500Å의 비정질 실리콘막을 플라즈마 CVD법에 의해 이 순서로 적층한다.
그 후, 제2차의 포토에칭 공정으로서, 상기 적층된 저저항 반도체막(5)과 고저항 반도체막(4)을 동일한 포토마스크를 이용하여 동시에 선택적으로 포토에칭함으로써, TFT(21)에 있어서의 반도체 영역으로서, 반도체막 패턴을 형성한다.
다음에, 도 1의 (c)에 도시한 바와 같이, 유리 기판(1)의 전 평면적에 대응하는 범위 내에, 투명 도전막(6)으로서의, 두께 1000Å의 ITO, 제3 금속막(7)으로서의, 두께 1000Å의 몰리브덴, 및 제4 금속막(7')으로서의, 두께 1000Å의 알루미늄을 스퍼터링법에 의해 이 순서대로 증착하여 적층한다.
계속해서, 제3차의 포토에칭 공정으로서, 상기 적층된 제4 금속막(7'), 제3 금속막(7), 및 투명 도전막(6)을 동일한 포토마스크를 이용하여 동시에 포토에칭한다. 또한, 상기와 동일한 포토마스크를 이용하여, 상기 포토에칭에 의해 생긴, TFT(21)에 있어서 노출되어 있는 저저항 반도체막(5: 저저항 반도체막층)의 상기 노출부를 선택적으로 포토에칭한다.
상기 제3차의 포토에칭 공정에 의해, TFT(21)의 소스 전극 S, 드레인 전극 D 및 화소 전극(26), 및, 도시하지 않은 소스 신호선(24) 및 도시하지 않은 소스 신호선의 외부 인출 전극부(25)가 형성된다.
여기서, 제3 금속막(7)으로서 이용되는 금속으로서는, 특히 한정은 없지만, 예를 들면, 몰리브덴, 티탄, 크롬 등을 들 수 있다. 이들 예시의 금속 중에서도, 특히 몰리브덴이 바람직하다.
제3 금속막(7)을 몰리브덴으로 형성함으로써, 화소 전극(26)으로서의 ITO가 알루미늄 등과 직접 접촉하는 일이 없기 때문에, 전기 부식을 방지할 수가 있다. 예를 들면, 화소 전극(26)으로서의 ITO 상에 몰리브덴을 적층하고, 상기 몰리브덴으로 이루어지는 제3 금속막(7) 상에 제4 금속막(7')으로서 알루미늄을 적층하는 구조로 함으로써, 전기 부식을 방지할 수 있다.
또한, 몰리브덴은, 알루미늄을 웨트 에칭할 때에 이용하는 인산과 질산을 주성분으로 하는 에칭제에 의해, 용이하게 웨트 에칭하여 제거할 수가 있기 때문에, 알루미늄과 동시에 웨트 에칭할 수가 있어, 효율적이다.
또한, 제4 금속막(7')을 예를 들면, 알루미늄 또는 알루미늄 합금으로 하면, 화소 전극(26) 및 게이트 신호선의 외부 인출 단자를 노출시키는 단계에 있어서, 동일하게 알루미늄 또는 알루미늄 합금에 의해 형성된 제2 금속막(2')과 상기제4 금속막(7')을 동시에 웨트 에칭할 수가 있기 때문에, 포토에칭 공정을 삭감할 수 있어, 효율적이다.
마지막으로, 도 1의 (d)에 도시한 바와 같이, 유리 기판(1)의 전 평면적에 대응하는 범위 내에, 보호막(8)으로서의, 두께 2000Å의 질화 실리콘막을 플라즈마 CVD법에 의해 성막한다. 그 후, 제4차의 포토에칭 공정으로서, 동일한 포토마스크를 이용하여, 화소 전극(26), 도 3에 도시한 게이트 신호선의 외부 인출 전극부(23), 및 도 4에 도시한 소스 신호선의 외부 인출 전극부(25)를 TFT 어레이 기판 표면에 노출시키기 위해, 우선, 보호막(8) 및 /또는 절연막(3)을 동시에 포토에칭한다. 이에 따라, 우선, 게이트 신호선의 외부 인출 전극부(23), 및 소스 신호선의 외부 인출 전극부(25)가 TFT 어레이 기판 표면에 노출된다. 또한, 이 때, 화소 전극26상에 적층되어 있는 제4 금속막(7')도 동시에 노출된다.
계속해서 상기 동일한 포토마스크를 더욱 이용하여, 상기 포토에칭의 결과 노출한 게이트 신호선의 외부 인출 전극부(23)로서 형성된 제2 금속막(2'), 및 소스 신호선의 외부 인출 전극부(25) 및 화소 전극(26) 상에 형성된 제3 금속막(7) 및 제4 금속막(7')을 동시에 포토에칭함으로써, TFT 어레이 기판을 완성한다.
또한, 상기 보호막(8)을 포토에칭하여, 화소 전극(26) 상에 적층되어 있는 제4 금속막(7')을 노출시키는 단계에서, 노출부를 형성하기 위한 마스크 패턴을 상기 노출부가 화소 전극(26)보다도 크게 형성되는 크기로 설정하여도 좋다. 보다 상세하게는, 보호막(8)을 포토에칭하는 단계에 있어서의 포토에칭에 의해, 잔존하는 저저항 반도체막(5)의 불필요 부분을 동시에 제거할 수 있도록, 상기 노출부의 크기를 설정한다.
이러한 방법을 이용함으로써, 드레인 전극 D 및 화소 전극(26)과 소스 신호선(24) 사이에 잔존하고 있는, 불필요 부분인 저저항 반도체막(5)를, 제4 금속막(7'), 제3 금속막(7)을 제거하여 화소 전극(26)을 노출시키는 단계에서 용이하게 제거할 수가 있다. 이 때문에, 화소 전극(26)과 소스 신호선(24) 사이, 및, 화소 전극(26) 상호간의 단락 불량을 방지할 수 있다. 이에 따라 제조 수율을 향상시킬 수 있다.
이상과 같이, 본 실시의 형태에 따른 액정 표시 장치의 제조 방법을 이용하면, 제1차로부터 제4차까지의 4단계의 포토에칭 공정에 의해, TFT 어레이 기판을 형성할 수 있기 때문에, 제조 공정이 간략해진다.
이 외에 또한, 제2차의 포토에칭 공정으로서, 상기 적층된 저저항 반도체막(5)과 고저항 반도체막(4)을 동일한 포토마스크를 이용하여 동시에 선택적으로 포토에칭함으로써, TFT(21)에 있어서의 반도체막 패턴을 형성한 후, 유리 기판(1)의 전 평면적에 대응하는 범위 내에, 투명 도전막(6), 제3 금속막(7), 및 제4 금속막(7')을 적층하기 때문에, 막 박리가 생기는 일이 없다.
즉, 유리 기판(1)의, 예를 들면, 전 평면적에 걸쳐, 상기 투명 도전막(6)이나 소스 금속막층 등을 적층하여도, 이미 상기 반도체 영역으로서의 반도체막 패턴이 제2차의 포토에칭 공정에서 형성되어 있으므로, 저저항 반도체막(5)과 고저항 반도체막(4), 즉, 막 응력이 큰 반도체막 패턴과, 상기 투명 도전막(6)이나 소스 금속막층과의 계면이 넓은 면적에 걸쳐 존재하지 않기 때문에, 막 박리가 생기지 않아, 양호한 밀착성이 얻어져, 안정된 제조 수율을 얻을 수 있다.
〔실시 형태 2〕
이하에 있어서 상기 TFT 어레이 기판의 제조 공정의 다른 실시의 형태에 대해 설명한다. 또한, 본 실시의 형태의 액정 표시 장치의 제조 방법에 있어서, 실시의 형태 1과 마찬가지의 개소에 대해서는, 동일한 부재 번호를 붙여, 그 설명을 생략한다.
도 3은, 본 실시 형태에 따른 액정 표시 장치의 제조 방법에 있어서의, TFT 어레이 기판의 게이트 신호선의 외부 인출 전극부(23)에 있어서의 노출부의 형성 방법을 설명하는 설명도이다. 또한, 도 4는, 본 실시 형태에 따른 액정 표시 장치의 제조 방법에 있어서의, TFT 어레이 기판의 소스 신호선의 외부 인출 전극부(25)에 있어서의 노출부의 형성 방법을 설명하는 설명도이다.
게이트 신호선의 외부 인출 전극부(23)는, 우선, 도 1의 (a)에 도시한 제1차의 포토에칭 공정에 있어서, 포토 에칭 후의 제1 금속막(2) 및 제2 금속막(2')으로서 형성된다. 그 후, 실시 형태 1에서 설명한 도 1의 (a)∼(c)에 도시하는 제조 공정에 의해, TFT(21)가 형성된 후, 도 1의 (d)에 도시한 제4차의 포토에칭 공정에 있어서, 상기 게이트 신호선의 외부 인출 전극부(23) 상에 적층되어 있는 보호막(8) 및 절연막(3)이, 화소 전극부(26) 및 소스 신호선의 인출 전극부(25) 상에 적층된 보호막(8) 및 절연막(3)과 동시에 포토에칭됨으로써, 게이트 신호선의 외부 인출 전극부(23)가 TFT 어레이 기판 표면에 노출된다.
계속해서, 노출된 게이트 신호선의 외부 인출 전극부(23) 표면의 제2 금속막(2')을, 상기한 포토에칭에 이용한 것과 동일한 포토마스크를 더욱 이용하여, 소스 신호선의 외부 인출 전극부(25) 및 화소 전극(26) 상에 형성된 제3 금속막(7), 및 제4 금속막(7')과 동시에 포토에칭함으로써, 게이트 신호선의 외부 인출 단자가 형성된다.
여기서, 상기 보호막(8) 및 절연막(3)을 동시에 포토에칭하여 게이트 신호선의 외부 인출 전극부(23)를 노출시킬 때, 복수의 게이트 신호선의 외부 인출 전극부(23)를, 동일한 마스크 패턴을 이용하여 포토에칭한다. 즉, 도 3에 도시한 바와 같이, 동일한 마스크 패턴을 이용하여 하나의 컨택트홀(27)[보호막(8)및 절연막(3)의 개구부]을 형성함으로써, 복수의 게이트 신호선의 외부 인출 전극부(23)를 컨택트홀(27)의 범위 내에 노출시킨다.
상기한 방법을 이용하면, 복수의 게이트 신호선의 외부 인출 전극부(23)의 각 전극마다 각 별도의 컨택트홀을 설치함으로써, 각각 노출부를 설치하는 경우와 같은, 각 전극마다, 즉, 각 노출부 사이에 생기는 보호막(8) 및 절연막(3)과 상기 노출부와의 단차가 생기지 않는다. 이에 따라, 오버행에 의한 불안정한 단면 구조가 생기지 않기 때문에, 예를 들면, TAB법 등을 이용한 게이트 신호선의 외부 인출 단자와 외부 구동 회로를 용이하게 접속할 수가 있다.
또한, 게이트 신호선의 외부 인출 전극부(23)를 노출시킬 때, 노출부를 상기한 바와 같은 컨택트홀에 의해 형성하는 방법 외에, 예를 들면, 보호막(8) 및 절연막(3)을 완전히 제거함으로써, 노출시키는 방법을 이용하여도 좋다. 이 경우, 보호막(8) 및 절연막(3)을 완전히 제거하기 때문에, 상기한 바와 같은 마스크 패턴을 이용하는 수고가 줄어, 더욱 효율적으로 노출시킬 수 있다.
다음에, 상기 게이트 신호선의 외부 인출 단자의 형성와 마찬가지의 원리를 이용한 소스 신호선의 외부 인출 단자의 형성 방법을 도 4에 의해 이하에 설명한다.
소스 신호선의 외부 인출 전극부(25)는, 우선, 도 1의 (c)에 도시한 제3차의 포토에칭 공정에 있어서, 도시하지 않은 포토에칭 후의 투명 도전막(6), 제3 금속막(7), 제4 금속막(7')으로서 형성된다. 그 후, 도 1의 (d)에 도시한 제4차의 포토에칭 공정에 있어서, 상기 게이트 신호선의 외부 인출 전극부(23) 상에 적층되어 있는 보호막(8)이, 포토에칭됨으로써, 화소 전극부(26) 및 게이트 신호선의 외부 인출 전극부(23)와 동시에 소스 신호선의 외부 인출 전극부(25)가 TFT 어레이 기판 표면에 노출된다.
계속해서, 노출한 소스 신호선의 외부 인출 전극부(25) 표면의 제3 금속막(7) 및 제4 금속막(7')을, 상기한 포토에칭에 이용한 것과 동일한 포토마스크를 더욱 이용하여, 게이트 신호선의 외부 인출 전극부(23)에 있어서의 제2 금속막(2'), 및 화소 전극(26) 상에 형성된 제3 금속막(7) 및 제4 금속막(7')과 동시에 포토에칭함으로써, 소스 신호선의 외부 인출 단자가 형성된다.
여기서, 상기 보호막(8)을 동시에 포토에칭하여 소스 신호선의 외부 인출 전극부(25)를 노출시킬 때, 복수의 소스 신호선의 외부 인출 전극부(25)를, 동일한 마스크 패턴을 이용하여 포토에칭한다. 즉, 도 4에 도시한 바와 같이, 동일한 마스크 패턴을 이용하여 하나의 컨택트홀(27: 보호막 8의 개구부)을 형성함으로써, 복수의 소스 신호선의 외부 인출 전극부(25)를 컨택트홀(27)의 범위 내에 노출시킨다.
상기한 방법을 이용하면, 복수의 소스 신호선의 외부 인출 전극부(25)의 각 전극마다 각각의 컨택트홀을 설치함으로써 각각의 노출부를 설치하는 경우와 같은, 각 전극마다 즉, 각 노출부 사이에 생기는 보호막(8)과 상기 노출부와의 단차가 생기지 않는다. 이에 따라, 오버행에 의한 불안정한 단면 구조가 생기지 않기 때문에, 예를 들면, TAB법 등을 이용한 소스 신호선의 외부 인출 단자와 외부 구동 회로를 용이하게 접속할 수가 있다.
또한, 소스 신호선의 외부 인출 전극부(25)를 노출시킬 때, 노출부를 상기한 바와 같은 컨택트홀에 의해 형성하는 방법 외에, 예를 들면, 보호막(8)을 완전히 제거함으로써, 노출시키는 방법을 이용하여도 좋다. 이 경우, 보호막(8)을 완전히 제거하기 때문에, 상기한 바와 같은 마스크 패턴을 이용하는 수고가 줄어, 더욱 효율적으로 노출시킬 수 있다.
이상 진술한 바와 같이, 본 발명에 따른 액정 표시 장치의 제조 방법은, 예를 들면, 박막 트랜지스터가 매트릭스형으로 형성되고, 상기 박막 트랜지스터를 제어하는 게이트 신호선 및 상기 박막 트랜지스터에 데이터 신호를 공급하는 소스 신호선이 각각 직교하는 형태로 형성된 상기 박막 트랜지스터를 통해 소스 신호선과 접속되는 화소 전극을 지니고, 상기 화소 전극과, 화소 전극에 대향하여 설치된 대향 전극 사이에 액정 재료가 보유된 액정 표시 장치의 제조 방법으로서, 이하에 진술하는 공정을 포함하는 방법으로 할 수 있다.
즉, 유리 기판 상에, 게이트 신호선과 소스 신호선을 절연막을 통해 직교하여 배치하고, 상기 게이트 신호선과 소스 신호선과의 각 교점에, 화소 전극에 화소 신호를 공급하기 위한 상기 박막 트랜지스터를, 상기 게이트 신호선, 소스 신호선, 및 상기 화소 전극과 접속시켜 배치하여 박막 트랜지스터 어레이 기판을 형성하는 액정 표시 장치의 제조 방법으로서, 제1 금속막과 제2 금속막을 상기 유리 기판 상에 적층한 후, 상기 게이트 신호선 및 게이트 신호선의 외부 인출 전극부를 패턴 형성하는 제1차의 포토에칭 공정과, 상기 패턴 형성된 기판상에, 상기 절연막과, 고저항 반도체막과 저저항 반도체막을 이 순서대로 적층한 후, 상기 박막 트랜지스터에 있어서의 반도체막 패턴을 형성하는 제2차의 포토에칭 공정과, 상기 반도체막 패턴이 형성된 기판 상에 투명 도전막, 제3 금속막, 제4 금속막을 이 순서대로 적층한 후, 상기 소스 신호선, 소스 신호선의 외부 인출 전극부, 상기 박막 트랜지스터에 있어서의 소스 전극 및 드레인 전극, 및 화소 전극을 형성함과 함께, 상기 반도체막 패턴 형성 후의 저저항 반도체막의 노출부를 제거하는 제3차의 포토에칭 공정과, 기판 상에 보호막을 적층한 후, 상기 게이트 신호선의 외부 인출 전극부, 상기 소스 신호선의 외부 인출 전극부, 및 화소 전극을 각각 노출시키는 제4차의 포토에칭 공정을 포함하고, 상기 노출한 상기 게이트 신호선의 외부 인출 전극부, 상기 소스 신호선의 외부 인출 전극부, 및 화소 전극의 제2 금속막, 제3 금속막, 제4 금속막을 에칭하는 단계를 포함하는 방법으로 할 수 있다.
상기한 바와 같은 방법으로 함으로써, 본 발명에 따른 액정 표시 장치의 TFT 어레이 기판은, 4회의 포토에칭 공정으로 형성할 수가 있어, 제조 공정의 간략화가 가능해짐과 함께, 반도체막 패턴과, 소스 금속막층 사이의 양호한 밀착성을 얻을 수 있다.
즉, 저저항 반도체막(5)과 고저항 반도체막(4)을 동시에 선택적으로 포토에칭함으로써 TFT(21)에 반도체막 패턴을 형성한 후, 유리 기판(1)의, 예를 들면 전면에 투명 도전막(6), 제3 금속막(7), 및 제4 금속막(7')을 적층하여도, 이미, 상기 반도체막 패턴이 형성되어 있고, 대면적에서의 반도체막층과 소스 금속막층과의 계면이 존재하지 않기 때문에, 양호한 밀착성이 얻어져, 막 박리가 생기지 않아, 안정된 제조 수율을 얻을 수 있다.
상기한 방법에 있어서, 상기한 과제를 해결하기 위해, 청구항1기재의 방법 외에, 제1 금속막을, 티탄에 의해 형성하는 것이 바람직하다.
상기한 방법에 따르면, 제1 금속막 및 제2 금속막을 갖는 게이트 신호선의 외부 인출 전극부가, 예를 들면, TAB(tape automated bonding)법에 의해, 외부 구동 회로와 접속되는 경우, 게이트 신호선의 외부 인출 단자가 되는 제1 금속막을 티탄으로 함과 함께, 제2 금속막을 알루미늄 등으로 하면 위트 에칭을 행함으로써, 제1 금속막인 티탄만을 남겨 선택적으로 포토에칭하여, 게이트 신호선의 외부 인출 단자를 티탄에 의해 형성할 수 있다. 따라서, 상기 방법에서는, 티탄이 알루미늄과 비교하여 산화되기 어렵기 때문에, 티탄으로 이루어지는 상기 외부 인출 단자와 외부 구동 회로와의 전기적 접속에 있어서의 신뢰성을 향상시킬 수 있는 액정 표시 장치를 간단하게 안정적으로 제조할 수 있다.
상기한 방법에 있어서, 제2 금속막을, 알루미늄 또는 알루미늄 합금에 의해 형성하는 것이 바람직하다.
상기한 방법에 의하면, 배선 저항을 내린다고 하는 효과가 얻어짐과 함께, 웨트 에칭에 의해 용이하게 제1 금속막인 티탄만을 남기는, 선택적인 포토에칭을 확실하게 행할 수 있다.
상기한 방법에 있어서, 제3 금속막을 몰리브덴에 의해 형성하는 것이 바람직하다. 상기한 방법에 따르면, 화소 전극으로서의 ITO가, 상기 몰리브덴으로 이루어지는 제3 금속막에 의해, 알루미늄 등과 직접 접촉하는 것이 방지되기 때문에, 알루미늄에 의한 전기 부식을 방지할 수가 있다. 또한, 몰리브덴은 알루미늄을 웨트에칭할 때에 이용하는 인산과 질산을 주성분으로 하는 에칭제(약액)에 의해, 용이하게 웨트 에칭하여 제거할 수가 있기 때문에, 알루미늄과 동시에 웨트 에칭할 수가 있어, 제조 비용을 저감할 수 있다.
상기한 방법에 있어서, 제4 금속막을, 알루미늄 또는 알루미늄 합금에 의해 형성하는 것이 바람직하다.
상기한 방법에 의하면, 화소 전극 및 게이트 신호선의 외부 인출 단자를 노출시키는 단계에 있어서, 동일하게 알루미늄 또는 알루미늄 합금에 의해 형성된 제2 금속막과 제4 금속막을 동시에 웨트 에칭할 수가 있기 때문에, 포토에칭 공정을 삭감할 수 있어, 제조 비용을 저감시킬 수가 있다.
상기한 방법에 있어서, 포토에칭에 의해, 게이트 신호선의 외부 인출 전극부및 소스 신호선의 외부 인출 전극부 중 적어도 어느 한쪽을 노출시키는 공정을 포함하고, 복수의 상기 게이트 신호선의 외부 인출 전극부 및 복수의 상기 소스 신호선의 외부 인출 전극부 중 적어도 어느 하나의 노출부는, 하나의 컨택트홀에 의해 형성되는 것이 바람직하다.
상기한 방법에 의하면, 각 노출부 사이에 생기는 보호막과 상기 노출부와의 단차가 생기지 않기 때문에, 오버행에 의한 불안정한 단면 구조가 생기지 않는다. 이에 따라, 예를 들면, TAB법 등을 이용한 소스 신호선의 외부 인출 단자와 외부 구동 회로를 용이하게 접속할 수가 있다.
상기한 방법에 있어서, 화소 전극을 포토에칭에 의해 노출시키는 공정을 포함하고, 상기 화소 전극의 노출부를, 상기 화소 전극보다도 크게 형성하는 것이 바람직하다.
상기한 방법에 의하면, 화소 전극과 소스 신호선 사이의 노출부에 잔존하고 있는 불필요 부분인 저저항 반도체막을, 화소 전극의 노출과 동시에 용이하게 제거할 수가 있기 때문에, 단락 불량을 방지할 수 있고, 또한, 제조 수율을 향상시키는 것이 가능하다.
또한, 본 발명에 따른 액정 표시 장치의 제조 방법은, 예를 들면, 박막 트랜지스터가 매트릭스형으로 형성되고, 상기 박막 트랜지스터를 제어하는 게이트 신호선 및 상기 박막 트랜지스터에 데이터 신호를 공급하는 소스 신호선이 각각 직교하는 형태로 형성된 상기 박막 트랜지스터를 통해 소스 신호선과 접속되는 화소 전극을 지니고, 상기 화소 전극과, 화소 전극에 대향하여 설치된 대향 전극 사이에 액정 재료가 보유된 액정 표시 장치의 제조 방법으로서, 이하에 진술하는 공정을 포함하는 방법으로 할 수 있다.
즉, 유리 기판 상에, 게이트 신호선과 소스 신호선을 절연막을 통해 직교하여 배치하고, 상기 게이트 신호선과 소스 신호선과의 각 교점에, 화소 전극에 화소 신호를 공급하기 위한 상기 박막 트랜지스터를, 상기 게이트 신호선, 소스 신호선, 및 상기 화소 전극과 접속시켜 배치하여 박막 트랜지스터 어레이 기판을 형성하는 액정 표시 장치의 제조 방법으로서, 제1 금속막을 상기 유리 기판 상에 형성한 후, 상기 게이트 신호선 및 게이트 신호선의 외부 인출 전극부를 패턴 형성하는 제1차의 포토에칭 공정과, 상기 패턴 형성된 기판 상에, 상기 절연막과, 고저항 반도체막과 저저항 반도체막을 이 순서대로 적층한 후, 상기 박막 트랜지스터에 있어서의 반도체막 패턴을 형성하는 제2차의 포토에칭 공정과, 상기 반도체막 패턴이 형성된 기판 상에 투명 도전막, 제2 금속막을 이 순서로 적층한 후, 상기 소스 신호선, 소스 신호선의 외부 인출 전극부, 상기 박막 트랜지스터에 있어서의 소스 전극 및 드레인 전극, 및 화소 전극을 형성함과 함께, 상기 반도체막 패턴 형성 후의 저저항 반도체막의 노출부를 제거하는 제3차의 포토에칭 공정과, 기판 상에 보호막을 적층하는 단계를 포함하는 방법으로 할 수 있다.
상기한 바와 같은 방법으로 함으로써 본 발명에 따른 액정 표시 장치의 TFT 어레이 기판은, 4회의 포토에칭 공정으로로 형성할 수가 있어, 제조 공정의 간략화가 가능해짐과 함께, 반도체막 패턴과, 소스 금속막층 사이의 양호한 밀착성이 얻어져, 막 박리가 생기지 않아, 안정된 제조 수율을 얻을 수 있다.
상기한 방법에 있어서, 상기한 과제를 해결하기 위해, 청구항1 기재의 방법 외에, 제1 금속막을, 티탄에 의해 형성하는 것이 바람직하다.
상기한 방법에 의하면, 게이트 신호선의 외부 인출 전극부가, 예를 들면, TAB(tape automated bonding)법에 의해, 외부 구동 회로와 접속되는 경우, 게이트 신호선의 외부 인출 단자가 되는 제1 금속막을 티탄이라고 하면, 비교적 산화되기 어려운 티탄으로 이루어지는 상기 외부 인출 단자와 외부 구동 회로와의 전기적 접속에 있어서의 신뢰성을 향상시킬 수 있는 액정 표시 장치를 간단하게 안정적으로 제조할 수 있다.
상기한 방법에 있어서, 포토에칭에 의해, 게이트 신호선의 외부 인출 전극부 및 소스 신호선의 외부 인출 전극부가 적어도 어느 한쪽을 노출시키는 공정을 포함고, 복수의 상기 게이트 신호선의 외부 인출 전극부 및 복수의 상기 소스 신호선의 외부 인출 전극부 중 적어도 어느 하나의 노출부는, 하나의 컨택트홀에 의해 형성되는 것이 바람직하다.
상기한 방법에 의하면, 각 노출부 사이에 생기는 보호막과 상기 노출부와의 단차가 생기지 않기 때문에, 오버행에 의한 불안정한 단면 구조가 생기지 않는다. 이에 따라, 예를 들면, TAB법 등을 이용한 소스 신호선의 외부 인출 단자와 외부 구동 회로를 용이하게 접속할 수가 있다.
상기한 방법에 있어서, 화소 전극을 포토에칭에 의해 노출시키는 공정을 포함하고, 상기 화소 전극의 노출부를, 상기 화소 전극보다도 크게 형성하는 것이 바람직하다.
상기한 방법에 의하면, 화소 전극과 소스 신호선 사이의 노출부에 잔존하고 있는 불필요 부분인 저저항 반도체막을, 화소 전극의 노출과 동시에 용이하게 제거할 수가 있기 때문에, 단락 불량을 방지할 수 있고, 또한, 제조 수율을 향상시킬 수 있다.
또한, 본 발명에 따른 액정 표시 장치의 제조 방법은, 예를 들면, 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터를 제어하는 게이트 신호선 및 상기 박막 트랜지스터에 데이터 신호를 공급하는 소스 신호선이 각각 형성되고, 상기 박막 트랜지스터를 통해 소스 신호선과 접속되는 화소 전극을 지니고, 상기 화소 전극과, 화소 전극에 대향하여 설치된 대향 전극 사이에 액정 재료가 보유된 액정 표시 장치의 제조 방법으로서, 이하에 진술하는 공정을 포함하는 방법으로 할 수 있다.
즉, 적어도 2층의 반도체막을 형성하는 단계와, 상기 반도체막에 대해, 패터닝을 행하고, 상기 박막 트랜지스터에 반도체막 패턴을 형성하는 단계와, 상기 반도체막 패턴을 형성한 기판에 도전막을 형성하는 단계를 포함하는 방법으로 할 수 있다.
상기한 바와 같은 방법으로 함으로써, 본 발명에 따른 액정 표시 장치의 TFT 어레이 기판은, 4회의 패터닝 공정으로 형성할 수가 있어, 제조 공정의 간략화가 가능해짐과 함께, 2층 이상으로 이루어지는 반도체막 패턴과, 소스 금속막층 사이의 양호한 밀착성이 얻어지고, 막 박리가 생기지 않아, 안정된 제조 수율을 얻을 수 있다.
발명의 상세한 설명의 항에 있어서 한 구체적인 실시 형태, 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 분명하게 하는 것으로서, 그와 같은 구체예에만 한정하여 협의로 해석되야 되는 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위 내에서, 여러가지로 변경하여 실시할 수가 있는 것이다.

Claims (14)

  1. 박막 트랜지스터가 매트릭스형으로 형성되고, 박막 트랜지스터를 제어하는 게이트 신호선 및 박막 트랜지스터에 데이터 신호를 공급하는 소스 신호선이 각각 직교하는 형태로 형성되고, 박막 트랜지스터를 통해 소스 신호선과 접속되는 화소 전극을 지니고, 화소 전극과 화소 전극에 대향하여 설치된 대향 전극 사이에 액정 재료가 보유되어 있는 액정 표시 장치의 제조 방법에 있어서,
    박막 트랜지스터가 매트릭스형으로 형성되고, 박막 트랜지스터를 제어하는 게이트 신호선 및 박막 트랜지스터에 데이터 신호를 공급하는 소스 신호선이 각각 직교하는 형태로 형성되고, 박막 트랜지스터를 통해 소스 신호선과 접속되는 화소 전극을 갖는 기판 상에, 제1 금속막 및 제2 금속막을 순서대로 적층한 후, 제1차의 포토에칭을 행하여, 상기 박막 트랜지스터, 게이트 신호선 및 게이트 신호선의 외부 인출 전극부를 각각 형성하는 단계와,
    상기 제1차의 포토에칭에 의한 패턴이 형성된 기판의 전면에 절연막, 고저항 반도체막, 및 저저항 반도체막을 순서대로 적층하는 단계와,
    상기 저저항 반도체막 및 고저항 반도체막에 대해, 제2차의 포토에칭을 행하여, 상기 박막 트랜지스터에 반도체막 패턴을 형성하는 단계와,
    상기 반도체막 패턴을 형성한 기판의 전면에 투명 도전막, 제3 금속막, 및 제4 금속막을 순서대로 적층하는 단계와,
    상기 제4 금속막, 제3 금속막, 투명 도전막, 및 반도체막 패턴의 저저항 반도체막에 대해, 제3차의 포토에칭을 행하여, 상기 소스 신호선, 소스 신호선의 외부 인출 전극부, 상기 박막 트랜지스터의 소스· 드레인 전극 및 화소 전극을 형성하는 단계와,
    상기 소스· 드레인 전극 및 화소 전극을 형성한 기판 전면에 보호막을 형성하는 단계와,
    상기 보호막, 및 절연막에 대해, 제4차의 포토에칭을 행하여, 상기 게이트 신호선의 외부 인출 전극부, 소스 신호선의 외부 인출 전극부, 및 화소 전극을 노출시키는 단계와,
    노출된 상기 게이트 신호선의 외부 인출 전극부, 소스 신호선의 외부 인출 전극부, 및 화소 전극의 제2 금속막, 제3 금속막, 제4 금속막을 에칭하는 단계
    를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  2. 제1항에 있어서,
    제1 금속막을, 티탄에 의해 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  3. 제1항에 있어서,
    제2 금속막을, 알루미늄 또는 알루미늄 합금에 의해 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  4. 제1항에 있어서,
    제3 금속막을 몰리브덴에 의해 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  5. 제1항에 있어서,
    제4 금속막을, 알루미늄 또는 알루미늄 합금에 의해 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  6. 제1항에 있어서,
    포토에칭에 의해, 게이트 신호선의 외부 인출 전극부 및 소스 신호선의 외부 인출 전극부 중 적어도 어느 한쪽을 노출시키는 공정을 포함하고, 복수의 상기 게이트 신호선의 외부 인출 전극부 및 복수의 상기 소스 신호선의 외부 인출 전극부 중 적어도 어느 하나의 노출부는, 하나의 컨택트홀에 의해 형성되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 제4차의 포토에칭에 있어서, 게이트 신호선의 외부 인출 전극부 및 소스 신호선의 외부 인출 전극부 중 적어도 어느 하나가 노출됨과 함께, 복수의 상기게이트 신호선의 외부 인출 전극부 및 복수의 상기 소스 신호선의 외부 인출 전극부 중 적어도 어느 하나의 노출부는, 하나의 컨택트홀에 의해 형성되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  8. 제1항에 있어서,
    화소 전극을 포토에칭에 의해 노출시키는 공정을 포함하고, 상기 화소 전극의 노출부를, 상기 화소 전극보다도 크게 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 제4차의 포토에칭에 있어서, 상기 화소 전극의 노출부를, 상기 화소 전극보다도 크게 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  10. 박막 트랜지스터가 매트릭스형으로 형성되고, 박막 트랜지스터를 제어하는 게이트 신호선 및 박막 트랜지스터에 데이터 신호를 공급하는 소스 신호선이 각각 직교하는 형태로 형성되고, 박막 트랜지스터를 통해 소스 신호선과 접속되는 화소 전극을 지니고, 화소 전극과 화소 전극에 대향하여 설치된 대향 전극 사이에 액정 재료가 보유되어 있는 액정 표시 장치의 제조 방법에 있어서,
    박막 트랜지스터가 매트릭스형으로 형성되고, 박막 트랜지스터를 제어하는 게이트 신호선 및 박막 트랜지스터에 데이터 신호를 공급하는 소스 신호선이 각각 직교하는 형태로 형성되고, 박막 트랜지스터를 통해 소스 신호선과 접속되는 화소 전극을 갖는 기판 상에, 제1 금속막을 형성한 후, 제1차의 포토에칭을 행하여, 상기 박막 트랜지스터, 게이트 신호선, 및 게이트 신호선의 외부 인출 전극부를 각각 형성하는 단계와,
    상기 제1차의 포토에칭에 의한 패턴이 형성된 기판의 전면에 절연막, 고저항 반도체막, 및 저저항 반도체막을 순서대로 적층하는 단계와,
    상기 저저항 반도체막 및 고저항 반도체막에 대해, 제2차의 포토 에칭을 행하여, 상기 박막 트랜지스터에 반도체막 패턴을 형성하는 단계와,
    상기 반도체막 패턴을 형성한 기판의 전면에 투명 도전막, 제2 금속막을 순서대로 적층하는 단계와,
    상기 제2 금속막, 투명 도전막, 및 반도체막 패턴의 저저항 반도체막에 대해, 제3차의 포토에칭을 행하여, 상기 소스 신호선, 소스 신호선의 외부 인출 전극부, 상기 박막 트랜지스터의 소스·드레인 전극 및 화소 전극을 형성하는 단계와,
    상기 소스·드레인 전극 및 화소 전극을 형성한 기판 전면에 보호막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  11. 제10항에 있어서,
    제1 금속막을, 티탄에 의해 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  12. 제10항에 있어서,
    포토에칭에 의해, 게이트 신호선의 외부 인출 전극부 및 소스 신호선의 외부 인출 전극부 중 적어도 어느 하나를 노출시키는 공정을 포함하고, 복수의 상기 게이트 신호선의 외부 인출 전극부 및 복수의 상기 소스 신호선의 외부 인출 전극부 중 적어도 어느 하나의 노출부는, 하나의 컨택트홀에 의해 형성되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  13. 제10항에 있어서,
    화소 전극을 포토에칭에 의해 노출시키는 공정을 포함하고, 상기 화소 전극의 노출부를, 상기 화소 전극보다도 크게 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  14. 박막 트랜지스터가 형성되고, 박막 트랜지스터를 제어하는 게이트 신호선 및 박막 트랜지스터에 데이터 신호를 공급하는 소스 신호선이 각각 형성되고, 박막 트랜지스터를 통해 소스 신호선과 접속되는 화소 전극을 지니고, 화소 전극과 화소 전극에 대향하여 설치된 대향 전극 사이에 액정 재료가 보유되어 있는 액정 표시 장치의 제조 방법에 있어서,
    적어도 2층의 반도체막을 형성하는 단계와,
    상기 반도체막에 대해, 패터닝을 행하여, 상기 박막 트랜지스터에 반도체막 패턴을 형성하는 단계와,
    상기 반도체막 패턴을 형성한 기판에 도전막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020000011979A 1999-03-10 2000-03-10 액정 표시 장치의 제조 방법 KR100364949B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06383099A JP3763381B2 (ja) 1999-03-10 1999-03-10 液晶表示装置の製造方法
JP1999-063830 1999-03-10

Publications (2)

Publication Number Publication Date
KR20000062816A true KR20000062816A (ko) 2000-10-25
KR100364949B1 KR100364949B1 (ko) 2002-12-16

Family

ID=13240673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011979A KR100364949B1 (ko) 1999-03-10 2000-03-10 액정 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US6323051B1 (ko)
JP (1) JP3763381B2 (ko)
KR (1) KR100364949B1 (ko)
TW (1) TW589501B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572824B1 (ko) * 2001-11-15 2006-04-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7728331B2 (en) 2006-10-02 2010-06-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
US7994706B2 (en) 2007-05-15 2011-08-09 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159779A (en) * 1999-02-03 2000-12-12 Industrial Technology Research Institute Multi-layer gate for TFT and method of fabrication
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100685945B1 (ko) * 2000-12-29 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100799463B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100789090B1 (ko) 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100904268B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시소자 및 그의 제조방법
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
US7391483B2 (en) * 2003-11-27 2008-06-24 Quanta Display Japan Inc. Liquid crystal display device and manufacturing method
JP4846227B2 (ja) * 2003-11-27 2011-12-28 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
JP4974493B2 (ja) * 2004-08-20 2012-07-11 株式会社半導体エネルギー研究所 半導体装置及び電子機器
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP4579012B2 (ja) * 2005-03-03 2010-11-10 シャープ株式会社 液晶表示装置の製造方法
JP5080978B2 (ja) * 2005-09-30 2012-11-21 シャープ株式会社 薄膜トランジスタアレイ基板の製造方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5064127B2 (ja) * 2007-06-28 2012-10-31 出光興産株式会社 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
KR101333266B1 (ko) 2007-10-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101408257B1 (ko) 2007-12-11 2014-06-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101424274B1 (ko) 2007-12-31 2014-08-04 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101172112B1 (ko) * 2008-11-14 2012-08-10 엘지이노텍 주식회사 터치 스크린 및 그 제조방법
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5599762A (en) * 1979-01-26 1980-07-30 Hitachi Ltd Semiconductor memory device
JP2655865B2 (ja) * 1988-03-16 1997-09-24 株式会社日立製作所 液晶表示装置の製造方法
US5498573A (en) * 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
JPH06347827A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
KR100192507B1 (ko) * 1996-01-18 1999-06-15 구자홍 티에프티-엘씨디의 구조 및 제조방법
JP3413000B2 (ja) * 1996-01-25 2003-06-03 株式会社東芝 アクティブマトリックス液晶パネル
US6222271B1 (en) * 1997-07-15 2001-04-24 Micron Technology, Inc. Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572824B1 (ko) * 2001-11-15 2006-04-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7728331B2 (en) 2006-10-02 2010-06-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
US7993946B2 (en) 2006-10-02 2011-08-09 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
US7994706B2 (en) 2007-05-15 2011-08-09 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same

Also Published As

Publication number Publication date
TW589501B (en) 2004-06-01
US6323051B1 (en) 2001-11-27
JP2000258799A (ja) 2000-09-22
JP3763381B2 (ja) 2006-04-05
KR100364949B1 (ko) 2002-12-16

Similar Documents

Publication Publication Date Title
KR100364949B1 (ko) 액정 표시 장치의 제조 방법
JP3717078B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
EP2804207B1 (en) Method for manufacturing tft array substrate
US7907228B2 (en) TFT LCD structure and the manufacturing method thereof
KR20030082651A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JPH09120083A (ja) 液晶表示装置および液晶表示装置の製造方法
KR19990017836A (ko) 박막트랜지스터 및 그의 제조방법
KR20050035643A (ko) 액정표시패널 및 그 제조 방법
US7428032B2 (en) Horizontal electric field LCD TFT substrate having gate insulating layer of varying thickness and fabricating method thereof
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
JP4166300B2 (ja) 液晶表示装置の製造方法
US7982837B2 (en) Liquid crystal display device and its manufacturing method
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7929102B2 (en) Manufacturing method of transflective LCD and transflective LCD thereof
KR20050070325A (ko) 액정표시장치 및 그 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
US6462793B1 (en) Liquid crystal display device and method of fabricating the same
KR101847063B1 (ko) 어레이 기판의 제조방법
JPS61203484A (ja) 表示装置用駆動回路基板及びその製造方法
JP3187004B2 (ja) 液晶表示装置およびその製造方法
JPH04253031A (ja) 液晶表示装置の製造方法
JPH04253033A (ja) 液晶表示装置
JP4353282B2 (ja) 電気光学装置
JP2000105390A (ja) 表示パネル及びその製造方法
JP2001201761A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee