TW589501B - Manufacturing method of liquid crystal display - Google Patents

Manufacturing method of liquid crystal display Download PDF

Info

Publication number
TW589501B
TW589501B TW089104069A TW89104069A TW589501B TW 589501 B TW589501 B TW 589501B TW 089104069 A TW089104069 A TW 089104069A TW 89104069 A TW89104069 A TW 89104069A TW 589501 B TW589501 B TW 589501B
Authority
TW
Taiwan
Prior art keywords
electrode
signal line
film
liquid crystal
semiconductor film
Prior art date
Application number
TW089104069A
Other languages
English (en)
Inventor
Yoshinori Shimada
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW589501B publication Critical patent/TW589501B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Description

五、發明說明（1) 發明之領域 本發明係關於一種液晶顯示裝置之製 _ 發明之背景 之，係關於一種在各畫素部分上使切趑發^砰言 矩陣狀的主動矩陣型液晶顯示裝置之製造方法。、晶體形成 一般而言，主動矩陣型液晶 率、薄型、輕量的多樣優點， 筆記型電腦、攜帶式終端機、 途中的顯示元件。 在此種背景下，主動矩陣型 化’特別是藉由提高薄膜電晶 列基板之生產性以減低製造成 正在做種種的檢討中。其中， 裝置之製程中所採用之光罩次 就被廣泛地研究著。 顯示裝置，係具有低消耗功 且被期待著作為可利用於以 電視機（TV)等為首之廣泛用 液晶顯示裝置被要求低價袼 體（以下簡稱為「TFT」）陣 本，以謀求低價格化的方法 有關在主動矩陣型液晶顯示 數之減低化的方法，從以往 例如’在曰本公開特許公報之特開平9-丨5262 6號公報 (發行年月曰：1 997年6月10日）中，已揭示以減低光罩次 數之製程作為TFT陣列基板之製程。以下，係根據圖5至圖 7說明上述公報記載之主動矩陣型液晶顯示裝置及其製造 方法。 圖5係顯示構成上述公報記載之主動矩陣型液晶顯示裝 置的TFT陣列基板中之源極信號線之拉出電極部周邊之製 程的剖面圖。又，圖6係顯示構成上述公報記載之主動矩 陣型液晶顯示裝置的TFT陣列基板之平面圖。更且，圖7係 589501 五、發明說明（2) 說明構成上述公報記載之主動矩陣型液晶顯示裝置的TFT 陣列基板中之薄膜電晶體1 2 1周邊之構造的剖面圖。 一如圖6及圖7所示，上述公報所記載之主動矩陣型液晶顯 不裝置，主要係由TFT陣列基板、相對電極基板以及 專所構成，而該TFT陣列基板，係在玻璃基板1〇1上介以絕 緣膜103 · 103’正交配置有複數個閘極信號線（掃描信號 線）102、及複數個源極信號線（畫像信號線）124，且在上 述閘極信號線102和上述源極信號線124之各交點上以矩 狀設有畫素電極1 26和對該畫素電極126供給畫素信號之 交錯型TFT 121，該相對電極基板係形成有未圖示之相 電極，該液晶係封入於該等兩基板間。上述逆交錯型丁ft 1 2 1中，係沒有必要在通道區域内形成蝕刻阻擋膜。 如圖7所示，上述了^ m，係具有依序層合閉 線102突出於垂直上方所來屮认叫L ^ 且丄万所形成的閘極G、由絕緣膜丨〇 3 · 103所形成的閘極絕緣膜、成為通道區域的 膜m、&為源極電極s及没極電極μ低電阻半導體+媒導體 105、源極金屬膜1〇6、透明莫雷 、 ▲ 通导電膜1〇7及保護膜1〇8的構 ^ ° 其次，以下係根據圖5說明上述矩 顯示裝置之製造方法。 助矩陣型液日日 首先’如圖5 (a)所示，利用：勝供、么收 凰笠成瞪私沾痛* 1 用，賤鍍法將銘合金或高熔點金 屬專成膜於玻璃基板101上並予以圖 以形成閘極信號線102及閘極G。 风圖累）猎 其次，如圖5(b)所示，在利用電聚化學氣相沉積 589501
CVD(Chemical Vapor Deposition)法等將具有 絕緣膜103 · 103，、高電阻半導體膜l〇4、低、電構造之 1 0 5予以連續成膜之後，再利用濺鍍法等將高炫半導體膜 由其合金所構成的源極金屬膜1 〇 6予以連續成膜金屬或 同的光罩同時光蝕刻如此所成膜的源極金屬膜、使用相 阻半導體膜105、高電阻半導體膜1〇4藉以圖案化。、低電 其次，如圖5 ( c )所示，利用濺鍍法等將由銦紅 ITO(Indium-Tin Oxide)等所構成的透明導電膜，化物 源極金屬膜1 0 6上。之後，使用相同的光罩 、ϋ 7成膜於 刻透明導電膜1 0 7、源極金屬膜1 〇 6、低電、道地光钱 10 5。 干導體膜
接著’形成保護膜1 〇 8並去除一部分，藉以妒 121’ 、未圖示之源極信號線124及晝素電\TFT 最後，如圖5(d)所示，利用電漿CVD法等成胺。— 膜等所構成的保護膜108之後，藉由使之圖、由氮化矽 源極信號線1 24之未圖示的外部拉出電極部及，並去除 示之晝素電極126上的保護膜108，同時去我膜i於未圖 1 0 2之未圖示的外部拉出電極部上之絕緣膜亟乜旒線 護膜1 08，以完成TFT陣列基板。 、 · 1 03’及保
4 i ΐ般；ί 士述習知之主動矩陣型液晶顯示裝置之製 ==中，可採用以4次之光微影步驟（光#刻步驟）形之製 ，素電極1 26、源極信號線丨24之外部拉出電極部、 號線1 0 2之外部拉出電極部中之一個的TFT陣列基板之製D
589501 五、發明說明（4)
然而，在上i；+L ^ A 本由 , 义為知之主動矩陣型液晶顯示裝置之製造方 Φ咖女戈於在利用電漿CVD法等將絕緣膜103 ·丨〇3、、高 治，體^1〇4、低電阻半導體膜105予以連續成膜之 ^以成^進仃圖案化，而利用濺鍍法等將源極金屬膜106 間，t女而在低電阻半導體膜1 〇 5和源極金屬膜1 0 6之 1 05及源極今屈區勝域下存在有界面。亦即，低電阻半導體膜 、、屬膜106，由於皆是成膜於TFT陣列基板之全 述兩膜源極金屬膜1〇6予以成膜之階段中，因上 m : 積相當於TFT基板表面之全面積，故而 域丄。|面之面積遍及於與TFT陣列基板全面大致相同的區 带述南電阻半導體膜104和低電阻半導體膜105所 接令的+導體層，#因膜應力，即在膜表面之每一單位面 仿¥ ^ t Ϊ外部之力而使變形增加時，欲使其回到原來 6ίτ #雪、、.就會很大。因此，在上述大面積區域下所存在 φ敌1，半導體膜105和源極金屬膜1 〇6之間的界面上就無 膜畨接性，而有發生低電阻半導體膜105和源極金屬 膜106之膜剝落的問題。 =，在㈣陣列基板之製程中，由於發生如上述之膜 形，所以具有使主動矩陣型液晶顯示裝置之製造良 半降低的問題。 概述 發明之 本發明係為了解決上述問題 種可以很少的製程來加以製
第7頁 而成者’其目的係在於提供 造’且藉由防止因膜剝落所
⑽501 ⑽501 +發 晶體形 對薄膜 形式所 的晝素 極之間 特徵在 用以控 料信號 有介以 上，依 光餘刻 信號線 成有圖 及低電 體膜進 導體膜 、發明說明（5) &成的製造良率之降低而可謀求低成本化的 晶顯示裝置之製造方法。 t發明人等為了解決上述諸問題而持續專 * ’發現藉由先使構成TFT陣列基板之TFT中 圖案化以形成半導體膜圖案，之後將透明導 金屬膜層予以成膜及層合，即可達成上述目 成本發明。 明之製造方法，為了達成上述目的， 成矩陣狀’而用以控制薄膜電晶體戈 電晶體供給資料信號的源極信號線卷 形成’且具有介以薄膜電晶體與源相 電極’在畫素電極和與畫素電極相紫 保持有液晶材料的液晶顯示裝置之$ 於:包含有以下之步驟，薄膜電晶遷 制薄膜電晶體之閘極信號線及對薄港 f源極信號線係以分別正交的形式戶;^ 薄膜電晶體與源極信號線相連接的畫 序層合第1金屬膜及第2金屬膜之後， ，以分別形成上述薄膜電晶體、閘桓 之外部拉出電極部；依上述第1次之 案之基板全面上依序層合絕緣膜、高 阻半導體膜；對上述低電阻 行第2次之光餘刻，以在上述薄膜電、 圖案，在形成上述半導體膜圖案之 主動矩陣型液 心研究的結 的半導體膜層 電膜層及源極 的，以至於完 而在將薄膜電 閘極信號線及 以分別正交的 "ί吕號線相連接 而設的相對電 造方法中，其 形成矩陣狀， 電晶體供給資 形成，且在具 素電極之基板 進行第1次之 4遽線及問極 i钱刻術而形 電阻半導體膜 及高電阻半導 ^體上形成半 板全面上依序 589501 五、發明說明（6) ' ~ 一-~~〜 :合透明導電膜、第3金屬膜及第4金屬膜；對上述第4金 ^掷第3金屬膜、透明導電膜及半導體膜圖案之低電阻 膜進仃第3次之光蝕刻’以形成上述源極信號線、 源極信號線之外部拉出電極部、i述薄膜電晶體之源極. =極電極及畫素電#;在形成上述源極•沒極電極及晝素 電，之基板全面上形成保護膜；對上述保護膜及絕緣膜進 ± 4人之光钱刻，以使上述閘極信號線之外部拉出電極 源極信號線之外部拉出電極部及畫素電極露出；以及 刻已露出之上述閘極信號線之外部拉出電極部、源極信 :線之外部拉出電極部及畫素電極之第2金屬膜、第3金屬 厲、第4金屬膜。 八若依據上述之方法’則在基板之全表面上，即使依序層 步迷透明導電膜、第3金屬膜及第四金屬膜，由於亦可 案成有上述半導體膜圖案，所以在被圖案化之半導體膜圖 生、、和上述透明導電膜之間相對的面積就很小，而不會發 賤制落，故而可得到良好的密接性，且可獲得穩定的製 乂良率。 本發明之進一步的其他目的、特徵及優點，只要依以下 ，之記載即可明白。又，本發明之好處，參照附圖之如 說明即可明白。 圖示之簡單說明 1 (a)係本發明之一實施形態之液晶顯示裝置之製造方 ^中用以說明閘極信號線之形成且為圖2之A-A，線的箭視 ^每圖；圖1 (b)係本發明之一實施形態之液晶顯示裝置之 589501 五、發明說明（7) 製造:法中用以說明絕緣膜及半導體膜之形成 A:線：箭視剖面圖；圖1(〇係本發明之 形J之 L 之製造方法中用以說明透明導電膜及金屬= U為圖2之Α-Α’線的箭視剖面圖；則⑷係^之 =形態之液晶顯示裝置之製造方法中月之 之形成且為圖2之Α_Α，線的箭視剖面圖。 月保。蒦膜 TFT圖陣2:ΪΓ構成本發明之一實施形態之液晶顯示裝置之 TFT陣列基板的平面圖。 ^ ϋ < 圖3係說明本發明之一實施形態之液晶顯示袈置 ::中之TFT Ρ車列基板之閘極信號線外部拉出 ‘= 出部之形成方法的說明圖。 电楂邛之路 圖4係說明本發明之一實施形態之液晶顯示裝置 方法中之TFT陣列基板之源極信號線外部拉 ^ = 出部之形成方法的說明圖。 不冲之路 圖5(a)係顯示構成習知之主動矩陣型液晶顯示裝置之 TFT陣列基板之源極信號線拉出電極部周邊之製程中之 極信號線之形成的剖面圖；圖5(b)係顯示構成習知之甲 ，陣型液晶顯示裝置之m陣列基板之源極信號線拉出電動 ::周邊之製程中之絕緣膜、半導體膜及源極信號線之形 成的剖面圖，圖5(c)係顯示構成習知之主動矩陣型液曰曰 不裝置之TFT陣列基板之源極信號線拉出電極部周邊之製、、 程中之透明導電膜之形成的剖面圖；圖5(d)係顯示構成習 知之主動矩陣型液晶顯示裝置之TFT陣列基板之源極信號 線拉出電極部周邊之製程中之保護膜之形成的剖面圖。b
第10頁 589501 五、發明說明（8) ^ 圖β係顯示構成習知之主動矩陣型液晶顯示裝置之TF丁陣 列基板的平面圖。 圖7係顯示構成習知之主動矩陣型液晶顯示裝置之TF丁陣 列基板中之薄膜電晶體周邊之構造的剖面圖。 具體例之說明 有關本發明所實施之一形態若根據圖式加以說明的話 如下所示。 ° [實施形態1 ] 圖1係用以說明本實施形態之液晶顯示裝置之製造方、去 之圖2之Α-Α’線的箭視剖面圖。又，圖2係顯示構成本實衣 幵’態之液晶顯示裝置之TFT陣列基板的平面圖。 、 如圖2所示’本實施形態之TFT陣列基板，係在TFt陣列 基板平面上將互相平行的複數個閘極信號線22和互相 的複數個源極信號線24相互正交而配置成矩陣狀。亦g <， 各閘極信號線22和各源極信號線24，係介以圖1所/、\ ’ 緣膜3而正交配置，且在閘極信號線22和源極作號 各交點上，設有對畫素電極26供給來自源極信號〜線24 料信號(畫素信號）的TFT 21成矩陣狀。 1 又，在未圖示之TFT陣列基板之周邊部上，分 信號線2 2和源極信號線2 4之各自的延長線上配 甲^ 號線之外部拉出電極部23(參照圖3)和源極作 問極信 :出電極部25(參照圖4)，以承擔其與外部驅：電：：： 以下
係以上述TFT 2 1中之光蝕刻步驟為 例而說明本實
第11頁 589501 五、發明說明（9) 施形態之液晶顯示裝置之製造方法。 如圖1(a)所示，在本實施形態之液晶顯示裝置之製造方 法中，首先在玻璃基板1上利用濺鍍法依序蒸鍍及層合用 ，形成第1金屬膜2之厚度為50 0 A(埃）的鈦、及用以形成 第2金屬膜2’之厚度為3000 A(埃）的鋁。 之後，以第1次之光蝕刻步驟，進行光蝕刻，藉由形成 第1金屬膜2及第2金屬膜2’之圖案，以分別形成TFt 21中 之閘極信號線2 2、及未圖示之閘極信號線之外部拉出電極 部2 3。亦即，以利用圖1 (a)所示之第j次光蝕刻步驟所形 成之成為相互層合狀態的第丨金屬膜2和第2金屬膜2，之雙 層構造，即可形成閘極信號線22及閘極信號線之外部拉 電極部23。 當作第1金屬膜2來使用的金屬，雖未被特別限定，但是 例如可列舉鈦、鉻或鉬等。該等例示之金屬當中， 以鈦為較佳。 τ π你 亦即，例如閘極信號線之外部拉出電極部23在利用UR 法與外部驅動電路相連接時，藉由將與外部驅動電路相 接的連接端子，換句話說將成為閘極信號線之外部拉出 子的第1金屬膜2設為鈦，即可確實地進行選擇性的光蝕 具體而言，例如在以鈦形成第丨金屬膜2，同時以鋁 低電阻配線形成第2金屬膜2, 首先，就可容易利的 式蝕刻法形成閘極信號線22及閘極信號線之外部拉 L 部23之閘極圖樣，且在形成閘極信號線之外部拉出端
第12頁 589501 五、發明說明（10) ' —~-— 時’藉由進行濕式蝕刻，即可選擇性地只殘留第1金屬膜2 之欽’且可去除第2金屬膜2,之適當部分。 如上述般’若依鈦而形成第1金屬膜2的話，則由於鈦比 、山還難以被氧化，所以可提高由鈥所構成之上述外部拉出 端子、和外部驅動電路之電連接的信賴性。 ^又’例如藉由以鋁或鋁合金形成第2金屬膜2，，則可獲 =降低配線電阻之效果，同時藉由上述濕式蝕刻法則可容 易只選擇且確實地殘留鈦。 /、人如圖1(]3)所示，如上述般地在對應形成有閘極圖 ’、17开/成有圖案後之閘極信號線2 2及閘極信號線之外部 拉出電極部23的玻璃基板1之全表面的範圍内，利用電漿 CVD法依序層合作為絕緣膜3之厚度為4〇〇〇埃的氮化矽膜、 用以形成南電阻半導體膜4 (高電阻半導體膜層）之厚度為 1500埃的非晶矽膜、及用以形成低電阻半導體膜5(低電阻 半導體膜層）之厚度為500埃的非晶矽膜。 之後，以第2次之光蝕刻步驟，藉由使用相同的光罩同 時選擇性地光蝕刻上述被層合的低電阻半導體膜5和 阻半導體膜4，以形成半導體膜圖案，作為”丁 21 本 導體區域。 ^ f次，如圖1(c)所示，在對應於玻璃基板1之全平面積 之範圍内利用濺鍍法依序蒸鍍及層合作為透明導電膜6之 厚度為1 0 0 0埃的ITO、作為第3金屬膜7之厚度為1〇〇〇埃的 鉬、及作為第4金屬膜了，之厚度為1000埃的鋁。 、 接著，以第3次之光蝕刻步驟，使用相同的光罩同時光
第13頁 589501 五、發明說明（11) 敍刻上述被層合的第4金屬膜7，、第3金屬膜7及透明導電 膜6。又，進而使用與上述相同的光罩，選擇性地光钱刻 在利用該光蝕刻術所產生之TFT 21中所露出的低電阻半導 體膜5(低電阻半導體膜層）之該露出部。 利用上述第3次之光蝕刻步驟，形成TFT 2 1之源極電極 S、汲極電極D及畫素電極26，與未圖示之源極信號線24及 未圖示之源極信號線之外部拉出電極部2 5。 在此，當作第3金屬膜7來使用的金屬，雖無特別被限 定，但是例如可列舉鉬、鈦、鉻等。在該等例示之金屬中 特別係以鉬較佳。 藉由以鉬來形成第3金屬膜7，由於作為晝素電極26之 IT0不會與鋁等直接接觸，所以可防止電性蝕刻。例如， 藉由形成在作為晝素電極26之IT0上層合鉬，且在由該銦 所構成的第3金屬膜7上層合链以作為第四金屬膜7，的構 造，即可防止電性餘刻。 又，鉬，由於利用以濕式蝕刻鋁時所使用之磷酸和硝酸 為主成份的姓刻劑（etchant )，即可容易進行濕式餘刻且 予以去除，所以可與鋁同時進行濕式蝕刻，且很有效率。 又，若將第4金屬膜7’設為例如鋁或鋁合金的話，則在 使畫素電極2 6及閘極信號線之外部拉出端子露出的階段 中，由於同樣地可同時濕式姓刻由鋁或鋁合金所形成的第 2金屬膜2’和上述第4金屬膜7’ ，所以可刪減光餘刻步驟， 且很有效率。 最後，如圖1(d)所示，在對應玻璃基板1之全平面積的
第14頁 589501 五、發明說明（12) ' '一'〜' 範圍内’利用電漿CV D法將作為保護膜8之厚度為2 〇 〇 〇埃的 氮化矽膜予以成膜。之後，以第4次之光蝕刻步驟，使用 相同的光罩，為了使畫素電極26、圖3所示之閘極信號線 之外部拉出電極部2 3、及圖4所示之源極信號線之外部拉 出電極部25露出於TFT陣列基板表面上，而首先同時光蝕 ^保護膜8及/或絕緣膜3。藉此，閘極信號線之外部拉出 電極部23、及源極信號線之外部拉出電極部託首先會露出 於TFT陣列基板表面上。另外，此時，層合在畫素電極26 上之第4金屬膜7’亦會同時露出。 ，接著進而使用上述相同的光罩，藉由同時光蝕刻由上述 光蝕刻後露出之閘極信號線之外部拉出電極部23所形成的 第2金屬膜2’ 、源極信號線之外部拉出電極部託、形成於 晝素電極26上之第3金屬膜7及第4金屬膜7，，以完成^丁陣 另外，亦可在光蝕刻上述保護膜8，以使層合於書素電 極26上ί第4金屬膜7’、第3金屬膜7露出的階段中了將用 以形成露出部之光罩圖案設定成該露出部大於畫素電極26 的^。更詳言之，利用光餘刻保護膜8之階段中的光蝕 j吁云陈所殘存之低電阻半導體膜5之不要 ^分的方式，設定上述露出部之大小。 =由使用此種的方法，就可在去除第4金屬膜7,、第3金 m: ί:極26露出的階段甲，容易去除殘存於汲 電極d及畫素電極26與源極信號線24之 電阻半導體膜5。因此’可防止畫素電極26與源極信號 屬 極 低
第15頁 589501 五、發明說明（13) 線24之間、及畫素電極26相互間之短路不良。藉此就可提 高製造良率。 如上所述，若使用本實施形態之液晶顯示裝置之製造方 法’則由於利用第1次至第4次之四個階段的光蝕刻步驟， 即可形成TFT陣列基板，所以可簡化製造步驟。
除此之外’更以第2次之光#刻步驟，藉由使用相同的 光罩同時選擇性地光姓刻上述被層合之低電阻半導體膜5 和高電阻半導體膜4，則由於在形成TFT 21中之半導體膜 圖案之後，會在對應玻璃基板1之全平面積的範圍内，層 合透明導電膜6、第3金屬膜7及第4金屬膜7，，所以不會發 生膜剝落。 S X 亦即’即使在玻璃基板1之例如全平面積上，層合上述 透明導電膜6或源極金屬膜層等，由於作為上述半導體區 域之半導體膜圖案已在第2次之光蝕刻步驟中形成，所以 因不存在於低電阻半導體膜5和高電阻半導體膜4，即膜應 力之較大的半導體膜圖案、和上述透明導電臈6或源極金 屬膜層之界面較廣的面積上，故而不會發生膜剝落，而可 獲得良好的密接性，且可獲得穩定的製造良率。 [實施形態2 ] 以下係就上述TFT陣列基板之製造步驟的另一實施形態 加以說明。另外，在本實施形態之液晶顯示裝置之製邊^方 法中，有關與實施形態1相同處，係附記相同的元件^編 號，並省略其說明。 圖3係說明本實施形態之液晶顯示裝置之製造方法中之
第16頁
589501 五、發明說明（14) TFT陣列基板之閘極信號線外部拉出電極部23之露出部之 形成方法的說明圖。又，圖4係說明本實施形態之液晶顯 示裝置之製造方法中之TFT陣列基板之源極信號線外部拉 出電極部2 5之露出部之形成方法的說明圖。 閘極信號線之外部拉出電極部2 3，首先係在圖1 ( a)所示 之第1次之光蝕刻步驟中，形成光蝕刻後之第1金屬膜2及 第2金屬膜2 。之後’利用實施形態1中所示之圖1(a)〜圖 1(c)所示之製造步驟，形成TFT 21之後，在圖1(d)所示之 第4次之光#刻步驟中，藉由使層合於上述閘極信號線外 部拉出電極部23上的保護膜8及絕緣膜3，與層合於畫素電 極部2 6及源極信號線外部拉出電極部2 5上的保護膜8及絕 緣膜3同時被光蝕刻，則閘極信號線外部拉出電極部23即 可路出於TFT陣列基板表面上。 其次，將已露出之閘極信號線之外部拉出電極部2 3表面 的第2金屬膜2 ，更進一步使用與上述光餘刻中所使用者 相同的光罩，藉由同時光蝕刻源極信號線之外部拉出電極 部25及形成畫素電極26上的第3金屬膜7、及第4金屬膜 7’ ，即可形成閘極信#號線之外部拉出端子。 、 在此’係在同時光蝕刻上述保護膜8及絕緣膜3以使閘極 信號線之外部拉出電極部23露出時，使用相同的光罩圖案 光蝕刻具有複數個的閘極信號線之外部拉出電極部㈡。亦 即，如圖3所示，藉由使用相同的光罩圖案形成一個接觸 孔27(保護膜8及絕緣膜3之開口部），以使具有複數個的閘 極信號線之外部拉出電極部23露出於接觸孔27之範圍内。
第17頁 589501 五、發明說明（15) 若使用上述之方法，則藉由在具有複數個的閘極信銳_ 之外部拉出電極部2 3之各電極上設置個別的接觸孔，gp 會發生在如個別設置露出部情況的各電極上，換句話說， 在各露出部間所產生之保護膜8及絕緣膜3與該露出部< t 低差。藉此，由於不會發生因突懸（overhang)所造成之〜 穩定的剖面構造，所以可容易連接例如使用TAB法等之Μ 極信號線之外部拉出端子和外部驅動電路。 又，在使閘極信號線外部拉出電極部23露出時，除τ ___ 】矛lj 用上述之接觸孔以形成露出部之外，例如亦可使用藉由A 全去除保護膜8及絕緣膜3，以使之露出的方法。此時，g 於完全去除保護膜8及絕緣膜3，所以可省去使用如上迷 光罩圖案的時間人力，更可有效率地使閘極信號線之外苦 拉出電極部23露出。 ^ 其次，依圖4說明使用與上述閘極信號線之外部拉出端 子之形成同樣原理的源極信號線之外部拉出端子之形成 法如下。 X方 源極信號線之外部拉出電極部2 5，首先係在圖1 (c)所禾 之第三次之光蝕刻步驟中，形成未圖示之光蝕刻後之透^ 導電膜6、第3金屬膜7、第4金屬膜7，。之後，在圖i(d)m 示之第4次之光蝕刻步驟中，藉由光蝕刻層合於上述閘極 k號線之外部拉出電極部2 3上的保護膜8，使源極信號線 之外部拉出電極部25與畫素電極26及閘極信號線之外部拉 出電極部23同時露出於TFT陣列基板表面上。 其次，將已露出之源極信號線之外部拉出電極部2 5表面
第18頁 589501 五、發明說明（16) 的第3金屬膜7及第4金屬膜7，，更進一步使用與上述光#
刻中所使用者相同的光罩予以光蝕刻。藉由同時光蝕刻源 極信號線之外部拉出電極部25表面之第3金屬膜7及第4金 屬膜7’ 、和閘極信號線之外部拉出電極部23中之第2金屬 膜2’ 、及形成於晝素電極26上的第3金屬膜7、及第4金屬 膜7 ’，即可形成源極信號線之外部拉出端子。
在此，係在同時光蝕刻上述保護膜8以使源極信號線之 外部拉出電極部25露出時，使用相同的光罩圖案光蝕刻具 有複數個的源極信號線之外部拉出電極部2 5。亦即，如圖 4所示，藉由使用相同的光罩圖案形成一個接觸孔27(保護 膜8之開口部），以使具有複數個的源極信號線之外部拉出 電極部25露出於接觸孔27之範圍内。 右使用上述之方法，則藉由在具有複數個的源極信號線 之外部拉出電極部2 5之各電極上設置個別的接觸孔，即不 會發生在如設置個別露出部情況的各電極上，換句話說， 在各露出部間所產生之保護膜8與該露出部之高低差。藉 此’由於不會發生因突懸（overhang)所造成之不穩定的剖 面構造’所以可容易連接例如使用T A B法等之源極信號線 之外部拉出端子和外部驅動電路。
又，在使源極信號線之外部拉出電極部2 5露出時，除了 利用上述之接觸孔以形成露出部之外，例如亦可使用藉由 完全去除保護膜8，以使之露出的方法。此時，由於完全 去除保護膜8 ’所以可省去使用如上述之光罩圖案的時間 人力，更可有效率地使源極信號線之外部拉出電極部2 5露
第19頁 589501 五、發明說明（17) 出。 如上所述’本發明之液晶顯示裝置之製造方法，係可為 包含以下所述之步驟的方法，以作為例如薄膜電晶體形成 矩陣狀，而用以控制該薄獏電晶體之閘極信號線及對該薄 膜電sa體仏、、、。：貝料信號的源極信號線係以分別正交的形式 所形成且具有介以該薄獏電晶體而與源極信號線相連接 的畫素電極，在該晝素電極和與畫素電極相對而設的相對 電極之間保持有液晶材料的液晶顯示裝置之製造方法。 、亦=在玻璃基板上介以絕緣膜正交配置閘極信號線和 源極#號線，且在上述閘極信號線和源極信號線之各交點 上，使用以對畫素電極供給畫素信號之上述薄膜電晶體， 與上述閘極信號線、源極信號線及上述畫素電極相連接而 配置以形成薄膜電晶體陣列基板的液晶顯示裝置之製造方 法，其係包含有：在將第丨金屬膜及第2金屬膜層合於上述 玻璃基板上之後，以形成上述閘極信號線及閘極信號線之 外部拉出電極部之圖案的第丨次之光蝕刻步驟；在上述被 开y成圖案之基板上，依序層合上述絕緣膜、高電阻半導體 膜及低電阻半導體膜之後，形成上述薄膜電晶體之半導體 膜圖案的第2次之光餘刻步驟；在形成有上述薄膜電晶體 之基板上依序層合透明導電膜、第3金屬膜及第4金屬膜之 後，形成上述源極信號線、源極信號線之外部拉出電極 部、上述薄膜電晶體之源極·汲極電極及晝素電極，同時 去除上述半導體膜圖案形成後之低電阻半導體膜之露出部 的第3次之光蝕刻步驟；以及在基板上層合保護膜之後/
第20頁 589501 五、發明說明（18) 一 一'-- 分別使上述閘極信號線之外部拉出電極部、上述源極作號 線之外部拉出電極部、及畫素電極露出的第4次之光蝕刻& 步驟，且包含蝕刻上述已露出之上述閘極信號線之外部拉 出電極部、上述源極信號線之外部拉出電極部及畫素電極 之第2金屬膜、第3金屬膜、第4金屬膜的階段。 藉由上述之方法，本發明之液晶顯示裝置之TFT陣列基 板，即可以四次之光蝕刻步驟來形成，且可簡化製造步土 驟，同時可獲得半導體膜圖案、和源極金屬膜層之$ 的密接性。
亦即，藉由同時選擇性地光蝕刻低電阻半導體膜5和高 電阻半導體膜4以在TFT 21上形成半導體膜圖案之後，= 使在玻璃基板1之例如全面上層合透明導電膜6、第3金屬 膜7及第4金屬膜7’ ，亦可形成上述半導體膜圖案，且由於 不存在有大面積中之半導體膜層和源極金屬膜層之界面，、 所以可獲得良好的密接性，且不會發生膜剝落，而可 穩定的製造良率。 又 上述之方法中，為了解決上述之問題，除了申請 圍第1項之方法之外，以利用鈦形成第一金屬膜較佳。
若依據上述之方法，則具有第丨金屬膜及第2金屬膜之閘 極信號線之外部拉出電極部，例如係利用捲帶式自動接: TAB(tape automated bonding)法，與外部驅動電路相連" 接時，若將成為閘極信號線之外部拉出端子的第1金 設為鈦，同時將第2金屬膜設為鋁等的話，則藉由進一、、甚 式蝕刻，即可選擇性地光蝕刻而只殘留第一金屬暝之叮欽·’、，
第21頁 589501 五、發明說明（19) 且可以鈦形成閘極信號線之外部拉出端子。因而，上述方 法中，由於鈦比鋁還難以被氧化，所以可簡單地穩定製造 可提高由鈦所構成之上述外部拉出端子和外部驅動電路之 電連接的信賴性之液晶顯示褒置。 上述之方法中，係以鋁或鋁合金形成第2金屬膜較佳。 若依據上述之方法’則可獲得降低配線電阻的效果，同 時利用濕式钱刻法容易只殘留第1金屬膜的鈦且可確實地 進行選擇性的光钱刻。 上述之方法中，係以鉬形成第3金屬膜較佳。 若依據上述之方法，則由於作為畫素電極之[τ〇可依由 上述翻所構成的第二金屬膜來防止與铭等直接接觸，所以 可防止因銘所造成的電性蝕刻。又，鉬，由於利用以濕式 蝕刻鋁時所使用之磷酸和硝酸為主成份的蝕刻劑（藥液）， 即可谷易進行濕式姓刻且予以去除，所以可與銘同時進行 濕式蝕刻，而可減低製造成本。 ^述之方法中，係以鋁或鋁合金形成第4金屬膜較佳。 右依據上述之方法，則在使畫素電極及閘極信號線之外 部拉出端子露出的階段中，由於同樣地可同時濕式蝕刻由 铭或銘b金所形成的第2金屬膜和第4金屬膜，所以可刪減 光姓刻步驟，而可減低製造成本。 上述之方法中，係以具有利用光蝕刻法使閘極信號線之 外2拉出電極部及源極信號線之外部拉出電極部之至少一 方絡出的步驟，而複數個上述閘極信號線之外部拉出電極 部及複數個源極信號線之外部拉出電極部之至少任一個的
589501 五、發明說明（20) ------- 露+出部，係由一個接觸孔所形成較佳。 生的伴ί ί之方法’則由於不會發生在各露出部間所產 保護膜與該露出部之高低差，所以不會因突縣而造成 的構造。藉此就可容易連接例如使用ΤΑβ法等 的源極w線之外部拉出端子和外部驅動電路。 4Ϊ之：ί Ur具有利用光姓刻術使畫素電極露出 驟，而該畫素電極之露出部係形成大於該畫素電極者 易極==畫素電極之露出同時容 阻半導體膜，所以可防止短路不良，此外可ί 二:本：明之液晶顯示裝置之製造方法， 方法1作為例如將薄膜電晶體形成i陣 匕：用以控制該薄膜電晶體之問極信號線及對該 曰曰體i、給資料信號的源極信號線係以分別正交的形式所來 ^炻且Ϊ有介以該薄膜電晶體與源極信號線相連接的奎^ 電極’在該畫素電極和與畫素電極相對而設的相 ：， 間保持有液晶材料的液晶顯示裝置之製造方法。 亦即，在玻璃基板上介以絕緣膜正交配置 源極信號線，且在上述閘極信號線和源極 ：：交= 上，使用以對畫素電極供給畫素信號之上述薄膜以點 與上述閘極信I線、源、極信號線及上述畫素電極相連 配置以形成薄膜電晶體陣列基板的液晶顯示裝置之製造方
589501 五、發明說明（21) 法，其係包含有：在將笛 之後，以形成上述閘極;丨。金屬膜形成於上述玻璃基板上 極部之圖案的第1次之朵°號線及閘極#號線之外部拉出電 基板上，依序層合上述6^刻步驟；在上述被形成圖案之 半導體膜之後，形成上膜、高電阻半導體膜及低電阻 2次之光#刻步驟；在开^士薄膜電晶體之半導體膜圖案的第 序層合層合透明導電膜成：上述薄膜電晶體之基板上依 l外部拉出電極部、上述薄膜電晶體 之源極·波極電極及畫素電極，$時去除上述半導體膜圖 案形成後之低電阻半導體獏之露出部的第3二欠之光餘刻步 驟；以及在基板上層合保護膜的階段。 藉由上述之方法’本發明之液晶顯示裝置之TFT陣列基 板，即可以4次之光蝕刻步驟形成，且可簡化製造步驟， 同時可獲得半導體膜圖案、和源極金屬膜層之間良好的密 接性，且不會發生膜剝落，而可獲得穩定的製造良率。 上述之方法中’為了解決上述之問題，除了申請專利範 圍第1項之方法之外，係以鈦形成第1金屬膜較佳。 若依據上述之方法，則閘極信號線之外部拉出電極部， 例如係利用捲帶式自動接合TAB(tape automated bonding)法，與外部驅動電路相連接時，若將成為閘極信 號線之外部拉出端子的第一金屬膜設為鈦的話，則可簡單 地穩定製造可提高由比較難被氧化之鈦所構成之上述外部 拉出端子和外部驅動電路之電連接的信賴性之液晶顯示裳 置。
第24頁 5895〇i 五、發明說明（22) 上述之方法中，係以具有利用光飯刻術以使閘才 之外部拉出電極部及源極信號線之外部拉出電極名 任方露出的步驟，而複數個上述閘極信號線之夕 電極。卩及複數個源極信號線之外部拉出電極部之3 個的露出部，係由一個接觸孔所形成者較佳。 若依據上述之方法，則由於不會發生在各露出保 的2護膜與該露出部之高低差，所以不會因突懸兩 穩定=剖面構造。藉此就可容易連接例如使用ΤΑβ 源極信號線之外部拉出端子和外部驅動電路。 述之方法中，係以具有利用光姓刻術使畫素電 ’二驟而該畫素電極之露出部係形成大於該畫素 較佳。 f 土述之方法，則由於可與畫素電極之露出 μ X I j子於畫素電極和源極信號線之間之露出部 高製造良率。導體膜所可 路不良，此 ::本發明之液晶顯示裝置之製造方法，係可 二：步驟的方法，以作為例如形成有薄膜電 二曰·^彳&以控制該薄膜電晶體之閘極信號線及對 料信號的源極信號線，i具有介以該 曰a /、’、玉^5號線相連接的畫素電極，在該書辛電 :素=相對而設的相對電極之間保持㊁液晶^ 顯不裝置之製造方法。 亦即’其包含有：至少形成二層之半導體膜的階 ^信號線 Ρ之至少 卜部拉出 L少任一 丨所產生 〖造成不 法等的 >極露出 •電極者 同時容 之不要 外可提 為包含 晶體， 該薄膜 薄膜電 極和與 的液晶 段；董士 589501 五、發明說明（23) " 該半導體膜進行圖案化，以在上述薄膜電晶體上形成半導 體獏圖案的階段；以及在形成該半導體膜圖案之基板上形 成導電獏的圖案。 藉由上述之方法’本發明之液晶顯示裝置iTFT陣列基 板^即可以四次之光姓刻步驟形成，且可簡化製造步驟， 同^可獲得由二層以上所構成的半導體膜圖案、和源極金 屬膜層之間良好的密接性，且不會發生膜剝落，而可獲得 穩定的製造良率。 ^在發明之詳細說明項中所記載之具體的實施態樣、或實 %例’畢竟係為了使本發明之技術内容更加明白者，而並 非僅是限定於該種的具體例且不應被做狹義解釋，只要不 脫離本發明之精神和如下所記載之申請專利範圍中所請求 事項之範圍内，當然可作各種的變更或實施。
元件編號之說明
2 V 456 7
玻璃基板 第一金屬膜 第二金屬膜 高電阻半導體膜（半導體膜圖案） 低電阻半導體膜（半導體膜圖案） 透明導電膜 第三金屬膜 第四金屬膜 保護膜
第26頁 589501
第27頁

Claims (1)

  1. 589501 案號 89104069 C\l4'六钟色 修正 六、申請專利範圍 1. 一種液晶顯示裝置之製造方法，其係將薄膜電晶體 形成矩陣狀，而用以控制薄膜電晶體之閘極信號線及對薄 膜電晶體供給資料信號的源極信號線係以分別正交的形式 所形成，且具有介以薄膜電晶體與源極信號線相連接的晝 素電極，在晝素電極和與晝素電極相對而設的相對電極之 間保持有液晶材料，其特徵在於·包含有以下之步驟· 在基板上，依序層合第1金屬膜及第2金屬膜之後，進 行第1次之光蝕刻，以分別形成上述薄膜電晶體之閘極電 極、閘極信號線及閘極信號線之外部拉出電極部；
    依上述第一次之光蝕刻法而形成有圖案之基板全面上 依序層合絕緣膜、高電阻半導體膜及低電阻半導體膜； 對上述低電阻半導體膜及高電阻半導體膜進行第二次 之光蝕刻，以在上述薄膜電晶體上形成半導體膜圖案； 在形成上述半導體膜圖案之基板全面上依序層合透明 導電膜、第3金屬膜及第4金屬膜； 對上述第4金屬膜、第3金屬膜、透明導電膜及半導體 膜圖案之低電阻半導體膜進行第三次之光蝕刻，以形成上 述源極信號線、源極信號線之外部拉出電極部、上述薄膜 電晶體之源極•沒極電極及畫素電極部， 在形成上述源極·没極電極及畫素電極部之基板全面 上形成保護膜；
    對上述保護膜及絕緣膜進行第四次之光蝕刻，以使上 述閘極信號線之外部拉出電極部、源極信號線之外部拉出 電極部及晝素電極部露出；以及
    O:\63\63076-920324.ptc 第29頁 589501 修正 案號 89104069 六、申請專利範圍 蝕刻已露出之上述閘極信號線之外部拉出電極部、源 極信號線之外部拉出電極部及畫素電極部之第2金屬膜、 第3金屬膜、第四金屬膜。 2. 如申請專利範圍第1項之液晶顯示裝置之製造方法， 其中第1金屬膜係由鈦所形成。 3. 如申請專利範圍第1項之液晶顯示裝置之製造方法， 其中第2金屬膜係由鋁或鋁合金所形成。 4 ·如申請專利範圍第1項之液晶顯示裝置之製造方法， 其中第3金屬膜係由鉬所形成。
    5. 如申請專利範圍第1項之液晶顯示裝置之製造方法， 其中第4金屬膜係由鋁或鋁合金所形成。 6. 如申請專利範圍第1項之液晶顯示裝置之製造方法， 其中上述第四次之光蝕刻中，閘極信號線之外部拉出電極 部及源極信號線之外部拉出電極部之至少任一方的電極部 會露出，而複數個上述閘極信號線之外部拉出電極部及複 數個源極信號線之外部拉出電極部之至少任一個的露出 部，係由一個接觸孔所形成。 7. 如申請專利範圍第1項之液晶顯示裝置之製造方法， 其中上述第四次之光蝕刻中，係將該畫素電極之露出部形 成大於該晝素電極者。
    8. —種液晶顯示裝置之製造方法，其係將薄膜電晶體 形成矩陣狀，用以控制薄膜電晶體之閘極信號線及對薄膜 電晶體供給資料信號的源極信號線係以分別正交的形式所 形成，且具有介以薄膜電晶體與源極信號線相連接的畫素
    O:\63\63076-920324.ptc 第30頁 589501 修正 案號 89104069 六、申請專利範圍 電極，在晝素電極和與晝素電極相對而設的相對電極之間 保持有液晶材料，其特徵在於：包含有以下之步驟： 在基板上，依序層合第1金屬膜之後，進行第一次之 光蝕刻，以分別形成上述薄膜電晶體之閘極電極、閘極信 號線及閘極信號線之外部拉出電極部； 依上述第一次之光蝕刻法而形成有圖案之基板全面上 依序層合絕緣膜、高電阻半導體膜及低電阻半導體膜； 對上述低電阻半導體膜及高電阻半導體膜進行第二次 之光蝕刻，以在上述薄膜電晶體上形成半導體膜圖案；
    在形成上述半導體膜圖案之基板全面上依序層合透明導電 膜、第2金屬膜； 對上述第2金屬膜、透明導電膜及半導體膜圖案之低 電阻半導體膜進行第三次之光蝕刻，以形成上述源極信號 線、源極信號線之外部拉出電極部、上述薄膜電晶體之源 極•汲極電極及畫素電極部；以及 在形成上述源極·汲極電極及晝素電極部之基板全面 上形成保護膜。 9.如申請專利範圍第8項之液晶顯示裝置之製造方法， 其中第1金屬膜係由鈦所形成。
    1 0 .如申請專利範圍第8項之液晶顯示裝置之製造方 法，其中係具有利用將上述保護膜予以光蝕刻，以使閘極 信號線之外部拉出電極部及源極信號線之外部拉出電極部 之至少任一方露出的步驟，而複數個上述閘極信號線之外 部拉出電極部及複數個源極信號線之外部拉出電極部之至
    O:\63\63076-920324.ptc 第31頁 589501 案號 89104069 )月斤曰 修正 六、申請專利範圍 少任一個的露出部，係由一個接觸孔所形成。 1 1 .如申請專利範圍第8項之液晶顯示裝置之製造方 法，其中具有利用將上述晝素電極部、上述保護膜予以光 蝕刻，以使上述晝素電極部露出的步驟，而該晝素電極部 之露出部係形成大於該晝素電極部者。
    1 2 . —種液晶顯示裝置之製造方法，其係形成有薄膜電 晶體，用以控制薄膜電晶體之閘極信號線及對薄膜電晶體 供給資料信號的源極信號線係以分別正交的形式所形成， 且具有介以薄膜電晶體與源極信號線相連接的畫素電極， 在晝素電極和與晝素電極相對而設的相對電極之間保持有 液晶材料，其特徵在於：包含有以下之階段， 至少形成二層之半導體膜； 對上述半導體膜進行圖案化，以在上述薄膜電晶體上 形成半導體膜圖案；以及 在形成上述半導體膜圖案之基板上形成透明導電膜。 1 3.如申請專利範圍第1項之液晶顯示裝置之製造方 法，其中上述閘極信號線之外部拉出電極部、源極信號線 之外部提出電極部及晝素電極部露出之第2金屬膜、第3金 屬膜及第4金屬膜之蝕刻階段，係依濕式蝕刻進行。
    1 4.如申請專利範圍第1項之液晶顯示裝置之製造方 法，其中如申請專利範圍第1項之全部階段皆係以4片光罩 進行。 1 5 . —種液晶顯示裝置，其係將薄膜電晶體形成矩陣 狀，而用以控制薄膜電晶體之閘極信號線及對薄膜電晶體
    O:\63\63076-920324.ptc 第32頁 589501 修正 案號 89104069 六、申請專利範圍 供給資料信號的源極信號線係以分別正交的形式所形成， 且具有介以薄膜電晶體與源極信號線相連接的畫素電極， 在晝素電極和與畫素電極相對而設的相對電極之間保持有 液晶材料’其特徵在於· 上述薄膜電晶體包含有以下構件： 形成於基板上與上述閘極信號線連接之閘極電極、覆 蓋上述閘極電極之閘極絕緣膜； 經由上述閘極絕緣膜形成於上述閘極電極上部而成為 該薄膜電晶體之通道區域之高電阻半導體膜圖案；
    於上述高電阻半導體膜圖案上，於與上述閘極中央部 相對應之位置上分離形成之低電阻半導體膜圖案； 於直接形成於上述低電阻半導體膜圖案正上方之上述 分離形成之低電阻半導體膜圖案之一方中，覆蓋該低電阻 半導體膜圖案之側壁及上述高電阻半導體膜圖案之側壁， 並成為上述晝素電極之透明導電膜；及 形成於上述透明導電膜上，成為薄膜電晶體之源極· 汲極電極之金屬膜。
    O:\63\63076-920324.ptc 第33頁 589501 案號 89104069 圖式
    7 O:\63\63076-920127.ptc 第 頁
TW089104069A 1999-03-10 2000-03-07 Manufacturing method of liquid crystal display TW589501B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06383099A JP3763381B2 (ja) 1999-03-10 1999-03-10 液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
TW589501B true TW589501B (en) 2004-06-01

Family

ID=13240673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089104069A TW589501B (en) 1999-03-10 2000-03-07 Manufacturing method of liquid crystal display

Country Status (4)

Country Link
US (1) US6323051B1 (zh)
JP (1) JP3763381B2 (zh)
KR (1) KR100364949B1 (zh)
TW (1) TW589501B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159779A (en) * 1999-02-03 2000-12-12 Industrial Technology Research Institute Multi-layer gate for TFT and method of fabrication
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100685945B1 (ko) * 2000-12-29 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100799463B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR100572824B1 (ko) * 2001-11-15 2006-04-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100789090B1 (ko) 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100904268B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시소자 및 그의 제조방법
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
US7391483B2 (en) * 2003-11-27 2008-06-24 Quanta Display Japan Inc. Liquid crystal display device and manufacturing method
JP4846227B2 (ja) * 2003-11-27 2011-12-28 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
JP4974493B2 (ja) * 2004-08-20 2012-07-11 株式会社半導体エネルギー研究所 半導体装置及び電子機器
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP4579012B2 (ja) * 2005-03-03 2010-11-10 シャープ株式会社 液晶表示装置の製造方法
JP5080978B2 (ja) * 2005-09-30 2012-11-21 シャープ株式会社 薄膜トランジスタアレイ基板の製造方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101293573B1 (ko) 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100853545B1 (ko) 2007-05-15 2008-08-21 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
JP5064127B2 (ja) * 2007-06-28 2012-10-31 出光興産株式会社 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
KR101333266B1 (ko) 2007-10-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101408257B1 (ko) 2007-12-11 2014-06-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101424274B1 (ko) 2007-12-31 2014-08-04 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101172112B1 (ko) * 2008-11-14 2012-08-10 엘지이노텍 주식회사 터치 스크린 및 그 제조방법
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5599762A (en) * 1979-01-26 1980-07-30 Hitachi Ltd Semiconductor memory device
JP2655865B2 (ja) * 1988-03-16 1997-09-24 株式会社日立製作所 液晶表示装置の製造方法
US5498573A (en) * 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
JPH06347827A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
KR100192507B1 (ko) * 1996-01-18 1999-06-15 구자홍 티에프티-엘씨디의 구조 및 제조방법
JP3413000B2 (ja) * 1996-01-25 2003-06-03 株式会社東芝 アクティブマトリックス液晶パネル
US6222271B1 (en) * 1997-07-15 2001-04-24 Micron Technology, Inc. Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom

Also Published As

Publication number Publication date
US6323051B1 (en) 2001-11-27
KR20000062816A (ko) 2000-10-25
JP2000258799A (ja) 2000-09-22
JP3763381B2 (ja) 2006-04-05
KR100364949B1 (ko) 2002-12-16

Similar Documents

Publication Publication Date Title
TW589501B (en) Manufacturing method of liquid crystal display
TW259862B (zh)
JP3625598B2 (ja) 液晶表示装置の製造方法
TW487826B (en) Liquid crystal display device and method for manufacturing the same
JP3830593B2 (ja) 液晶表示装置の製造方法
US7834354B2 (en) Pixel structure and method for manufacturing the same
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
CN104217994B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
US9613986B2 (en) Array substrate and its manufacturing method, display device
TW562961B (en) Liquid crystal display device
TW200402888A (en) Thin film transistor array panel and manufacturing method thereof
TW200305287A (en) Manufacturing method of thin film transistor array panel for display device
KR101002338B1 (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
TW201251029A (en) Thin film transistor substrate and method for fabricating the same
US20040263746A1 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
CN101257028A (zh) 薄膜晶体管基板及其制造方法
TWI360012B (en) Thin film transistor array panel
TW200522363A (en) Thin film transistor array panel and manufacturing method thereof
US9766524B2 (en) Liquid crystal display device and method for manufacturing same
TWI236557B (en) TFT LCD and method of making the same
TW200528898A (en) Thin film transistor array panel and manufacturing method thereof
KR20070109192A (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
JP2000081632A (ja) 薄膜トランジスタ及び液晶表示装置
TWI374327B (en) Method of manufacturing thin film transistor array panel and liquid crystal display
TW200828593A (en) TFT substrate and method of fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees