CN108364936A - 阵列基板及其制备方法、显示面板和显示装置 - Google Patents
阵列基板及其制备方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN108364936A CN108364936A CN201810160147.5A CN201810160147A CN108364936A CN 108364936 A CN108364936 A CN 108364936A CN 201810160147 A CN201810160147 A CN 201810160147A CN 108364936 A CN108364936 A CN 108364936A
- Authority
- CN
- China
- Prior art keywords
- line
- insulating layer
- array substrate
- scan line
- connecting line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 33
- 238000009413 insulation Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 abstract description 19
- 230000005611 electricity Effects 0.000 abstract description 11
- 230000003068 static effect Effects 0.000 abstract description 11
- 238000009825 accumulation Methods 0.000 abstract description 8
- 239000011521 glass Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板，用于制备显示面板，所述阵列基板包括基板；位于所述基板上的多条平行且间隔设置的扫描线，每一所述扫描线包括两条子扫描线和位于两条所述子扫描线之间的间隔区；覆盖所述子扫描线和所述间隔区的绝缘层；以及设于所述绝缘层表面的多条平行且间隔设置的连接线，每一所述连接线通过过孔将位于所述间隔区两侧的子扫描线连接。本发明所述阵列基板将扫描线设计为短走线，后续制程中通过在绝缘层上开孔将断开的扫描线连接贯通，有效降低扫描线长走线而引起的静电积累，以达到降低制程中静电伤害的目的。本发明还提供一种阵列基板的制备方法，用于制备上述阵列基板。本发明还提供一种包括上述阵列基板的显示面板和显示装置。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制备方法、显示面板和显示装置。
背景技术
在目前照明和显示领域中，由于低温多晶硅面板本身的特点，如高电子迁移速率、高分辨率、结构简单以及稳定性高等特点，越来越多的被广泛研究用于开发照明产品以及面板行业中，以达到低成本和更轻薄等需求。
在显示面板的制备过程中，由于显示区扫描线(Gate线)的长走线设计，极易造成大量的静电积累并释放，由于栅极绝缘层的厚度较薄，导致栅极与有源层之间被静电击穿产生点或线类的缺陷，降低产品的良率。
发明内容
本发明的目的在于提供一种阵列基板，降低制程中扫描线的静电累积能力，提高产品的良率。
本发明还提供一种阵列基板的制备方法、显示面板和显示装置。
本发明所述阵列基板，包括：
基板；
位于所述基板上的多条平行且间隔设置的扫描线，每一所述扫描线包括两条子扫描线和位于两条所述子扫描线之间的间隔区；
覆盖所述子扫描线和所述间隔区的绝缘层；
以及设于所述绝缘层表面的多条平行且间隔设置的连接线，每一所述连接线通过过孔将位于所述间隔区两侧的子扫描线连接。
其中，所述阵列基板包括设于所述绝缘层表面的多条平行且间隔设置的数据线，所述数据线与所述连接线位于同一层且与所述连接线绝缘设置，所述数据线的延伸方向与所述扫描线的延伸方向相互垂直。
其中，所述阵列基板包括设于所述绝缘层上的多条平行且间隔设置的触控信号线，所述触控信号线与所述连接线位于同一层且与所述连接线绝缘设置，所述触控信号线的延伸方向与所述扫描线的延伸方向相互垂直。
其中，所述绝缘层上设有第一过孔和第二过孔，所述连接线通过所述第一过孔和所述第二过孔将位于所述间隔区两侧的子扫描线连接。
本发明所述阵列基板的制备方法，包括：
提供一基板；
在所述基板上形成多条平行且间隔设置的扫描线，其中，每条所述扫描线包括两条子扫描线和位于两条所述子扫描线之间的间隔区；
形成覆盖所述扫描线的绝缘层；
在所述绝缘层上形成多条间隔且平行设置的连接线，每一所述连接线通过过孔将位于每一所述间隔区两侧的子扫描线连接。
其中，在所述绝缘层上形成多条间隔且平行设置的连接线的步骤中，包括在所述绝缘层表面形成多条平行且间隔设置的数据线和连接线，其中，每一所述连接线与每一所述数据线之间绝缘设置，每一所述数据线的延伸方向与每一所述扫描线的延伸方向相互垂直。
其中，在所述绝缘层上形成多条间隔且平行设置的连接线的步骤中，包括：
在所述绝缘层表面形成多条平行且间隔设置的数据线；
形成覆盖所述数据线和所述绝缘层的平坦层；
在所述平坦层的表面形成多条平行且间隔设置的触控信号线和连接线，其中，每一所述连接线与每一所述触控信号线之间绝缘设置，每一所述触控信号线的延伸方向与每一所述扫描线的延伸方向相互垂直。
其中，在形成覆盖所述扫描线和所述间隔区的绝缘层的步骤中，包括在所述绝缘层上形成第一过孔和第二过孔，每一所述连接线通过所述第一过孔和所述第二过孔将位于所述间隔区两侧的子扫描线连接。
本发明所述显示面板包括上述阵列基板。
本发明所述显示装置包括上述显示面板。
本发明所述阵列基板将每一扫描线设计为两条短走线结构的子扫描线，在后续数据线或触控信号线制程中通过在绝缘层上开孔的方式将两条子扫描线进行通过连接线连接，从而形成完整的扫描线，能够有效降低制程中因扫描线长走线设计而引起的静电累积，以达到降低制程中静电伤害的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明所述阵列基板的平面布线结构。
图2是图1所述阵列基板第一种实施例的布线剖面图。
图3是图1所述阵列基板第二种实施例的布线剖面图。
图4是本发明所述阵列基板的制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1和图2，本发明提供一种阵列基板，用于制备显示面板，可有效降低面板制程中扫描线的静电积累能力，降低面板制程中的静电影响。所述阵列基板100包括基板10；位于所述基板10上的多条平行且间隔设置的扫描线20，每一所述扫描线20包括两个子扫描线21和位于两条所述子扫描线21之间的间隔区22；覆盖所述子扫描线21和所述间隔区22的绝缘层30以及设于所述绝缘层30上的多条平行且间隔设置的连接线40，每一所述连接线40通过过孔将位于所述间隔区22两侧的子扫描线21连接。
本发明所述阵列基板将扫描线长走线的设计变更为短走线的设计，在后续制程中通过在绝缘层上开孔将断开的扫描线进行连接，形成完整连通的扫描线，有效降低因扫描线过长产生的静电积累，从而降低面板制程过程中的静电伤害，提高产品的良率。
所述基板10包括玻璃基板11、遮光层12、缓冲层13、有源层14和栅极绝缘层15。具体的，所述遮光层12设于所述玻璃基板11的表面，用于遮蔽背光，防止多晶硅材料受到强光照射产生光生载流子，导致器件漏电流增大，以减小背光对半导体电性的影响。缓冲层13覆盖所述玻璃基板11和所述遮光层12，所述有源层14设于所述缓冲层13的表面，一般来说，所述有源层14由多晶硅材料制成，用作导电的沟道。所述栅极绝缘层15覆盖所述缓冲层和所述有源层14，所述栅极绝缘层15的厚度极薄，一般在100nm左右。所述扫描线20位于所述基板10中栅极绝缘层15的表面。本实施例中，每一所述扫描线20设计为两条较短的子扫描线21，有效降低了面板制程中由于扫描线较长而引起的静电累积。所述绝缘层30覆盖所述子扫描线21和所述间隔区22，也就是说，所述绝缘层30覆盖所述子扫描线21和露出所述子扫描线21的栅极绝缘层15。
复参图2，在本发明所述阵列基板的第一种实施例中，所述绝缘层30上设有第一过孔31和第二过孔32，所述第一过孔31和所述第二过孔32贯穿所述绝缘层30，且分别位于所述扫描线20的间隔区22的两侧，所述连接线40通过所述第一过孔31和所述第二过孔32将位于所述间隔区22两侧的子扫描线31连接，使所述扫描线30形成完整的走线。所述绝缘层30的表面还设有多条平行且间隔设置的数据线50，所述数据线50与所述连接线40位于同一层且与所述连接线40绝缘设置，所述数据线50的延伸方向与所述扫描线20的延伸方向相互垂直。此外，所述阵列基板100还包括覆盖所述连接线40、所述数据线50和所述绝缘层30的平坦层60。本实施例所述阵列基板将扫描线设计为短走线结构，在后续制备数据线的过程中通过在绝缘层开孔的方式将短走线的扫描线利用连接线进行连接，形成完整的扫描线，有效降低了因扫描线过长而引起的静电积累，降低了制程中静电损伤。本实施例中，所述连接线40与所述数据线50在同一工艺下形成，节省了需要增加一道工序制备连接线40的生产成本。
请参阅图3，在本发明所述阵列基板的第二种实施例中，与上述第一种实施例不同之处在于，所述阵列基板100包括设于所述绝缘层30上的多条平行且间隔设置的触控信号线70，所述触控信号线70与所述连接线40位于同一层且与所述连接线40绝缘设置，所述触控信号线70的延伸方向与所述扫描线20的延伸方向相互垂直。本实施例中，所述阵列基板100包括覆盖所述数据线50和所述绝缘层30的平坦层60，所述触控信号线70和所述连接线40设于所述平坦层60的表面，所述平坦层60开设有第三过孔61和第四过孔62，所述第三过孔61和所述第四过孔62贯穿所述平坦层60且分别与所述第一过孔31和所述第二过孔32贯通，所述连接线40的一端通过所述第一过孔31和所述第三过孔61与位于所述间隔区22一侧的子扫描线21电连接，另一端通过所述第二过孔32和第四过孔62与位于所述间隔区22另一侧的子扫描线21电连接连接，使两条所述子扫面线21形成完整的扫描线20，从而降低因扫描线过长而引起的静电积累。本实施例中，所述触控信号线70和所述连接线40在同一工艺下形成，节省了额外形成连接线40增加一道工序的成本。
如图4所示，本发明还提供第一种阵列基板的制备方法，用于制备上述阵列基板。所述阵列基板的制备方法包括：
S1，提供一基板10。所述基板10包括玻璃基板11以及依次层叠于所述玻璃基板11上的遮光层12、缓冲层13、有源层14和栅极绝缘层15。
S2，在所述基板10上形成多条平行且间隔设置的扫描线20。在所述栅极绝缘层15的表面形成多条平行且间隔设置的扫描线20，其中，每条所述扫描线20包括两个子扫描线21和位于两条所述子扫描线21之间的间隔区22。将原本完整的扫描线20长走线结构设计为由两条子扫描线21组成的短走线设计，可以减少由于扫描线20的长走线设计所导致的大量静电积累。
S3，形成覆盖所述扫描线20的绝缘层30。其中，所述绝缘层30覆盖两条所述子扫描线21和所述间隔区22。进一步的，所述绝缘层30上形成有第一过孔31和第二过孔32，所述第一过孔31和所述第二过孔32贯穿所述绝缘层30且分别位于所述间隔区22的两侧。
S4，在所述绝缘层30上形成多条间隔且平行设置的连接线40。其中，每一所述连接线40通过所述第一过孔31和所述第二过孔32将位于每一所述间隔区22两侧的子扫描线21连接。具体的，包括在所述绝缘层30的表面形成多条平行且间隔设置的连接线40和数据线50，每一所述连接线40与每一所述数据线50之间绝缘设置，每一所述数据线50的延伸方向与每一所述扫描线20的延伸方向相互垂直。所述连接线40与所述数据线50在同一工艺下形成，节省了采用额外工艺制备连接线40的成本。
本实施例中，还包括S5，形成覆盖所述连接线40、数据线50以及绝缘层30的平坦层。
本发明还提供第二种阵列基板的制备方法，与上述第一种阵列基板的制备方法不同之处在，在所述绝缘层30上形成多条间隔且平行设置的连接线40的步骤中，包括：
S401，在所述绝缘层30上形成多条平行且间隔设置的数据线50。
S402，形成覆盖所述数据线50和所述绝缘层30的平坦层60，且在所述平坦层60上开设第三过孔61和第四过孔62。其中，所述第三过孔61和所述第四过孔62贯穿所述平坦层60且分别与所述第一过孔31和所述第二过孔32贯通。
S403，在所述平坦层60上形成多条间隔且平行设置的连接线40和触控信号线70。其中，所述连接线40的一端通过所述第一过孔31和所述第三过孔61与位于所述间隔区22一侧的子扫描线21电连接，另一端通过所述第二过孔32和第四过孔62与位于所述间隔区22另一侧的子扫描线21电连接连接，使两条所述子扫描线21形成完整的扫描线20，从而降低因扫描线过长而引起的静电积累。
本发明还提供一种显示面板，所述显示面板包括上述阵列基板。
本发明还提供一种显示装置，所述显示装置包括上述显示面板。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
基板；
位于所述基板上的多条平行且间隔设置的扫描线，每一所述扫描线包括两条子扫描线和位于两条所述子扫描线之间的间隔区；
覆盖所述子扫描线和所述间隔区的绝缘层；
以及设于所述绝缘层上的多条平行且间隔设置的连接线，每一所述连接线通过过孔将位于所述间隔区两侧的子扫描线连接。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板包括设于所述绝缘层表面的多条平行且间隔设置的数据线，所述数据线与所述连接线位于同一层且与所述连接线绝缘设置。
3.如权利要求1所述的阵列基板，其特征在于，所述阵列基板包括设于所述绝缘层上的多条平行且间隔设置的触控信号线，所述触控信号线与所述连接线位于同一层且与所述连接线绝缘设置。
4.如权利要求1～3任一项所述的阵列基板，其特征在于，所述绝缘层上设有第一过孔和第二过孔，所述连接线通过所述第一过孔和所述第二过孔将位于所述间隔区两侧的子扫描线连接。
5.一种阵列基板的制备方法，其特征在于，包括：
提供一基板；
在所述基板上形成多条平行且间隔设置的扫描线，其中，每条所述扫描线包括两条子扫描线和位于两条所述子扫描线之间的间隔区；
形成覆盖所述扫描线的绝缘层；
在所述绝缘层上形成多条间隔且平行设置的连接线，每一所述连接线通过过孔将位于所述间隔区两侧的子扫描线连接。
6.如权利要求5所述的阵列基板的制备方法，其特征在于，在所述绝缘层上形成多条间隔且平行设置的连接线的步骤中，包括在所述绝缘层表面形成多条平行且间隔设置的数据线和连接线，其中，每一所述连接线与每一所述数据线之间绝缘设置，每一所述数据线的延伸方向与每一所述扫描线的延伸方向相互垂直。
7.如权利要求6所述的阵列基板的制备方法，其特征在于，在所述绝缘层上形成多条间隔且平行设置的连接线的步骤中，包括：
在所述绝缘层表面形成多条平行且间隔设置的数据线；
形成覆盖所述数据线和所述绝缘层的平坦层；
在所述平坦层的表面形成多条平行且间隔设置的触控信号线和连接线，其中，每一所述连接线与每一所述触控信号线之间绝缘设置，每一所述触控信号线的延伸方向与每一所述扫描线的延伸方向相互垂直。
8.如权利要求5～7任一项所述的阵列基板的制备方法，其特征在于，在形成覆盖所述扫描线和所述间隔区的绝缘层的步骤中，包括在所述绝缘层上形成第一过孔和第二过孔，每一所述连接线通过所述第一过孔和所述第二过孔将位于所述间隔区两侧的子扫描线连接。
9.一种显示面板，其特征在于，包括如权利要求1～4所述的阵列基板。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810160147.5A CN108364936A (zh) | 2018-02-26 | 2018-02-26 | 阵列基板及其制备方法、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810160147.5A CN108364936A (zh) | 2018-02-26 | 2018-02-26 | 阵列基板及其制备方法、显示面板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108364936A true CN108364936A (zh) | 2018-08-03 |
Family
ID=63002558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810160147.5A Pending CN108364936A (zh) | 2018-02-26 | 2018-02-26 | 阵列基板及其制备方法、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108364936A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111627938A (zh) * | 2020-06-29 | 2020-09-04 | 武汉华星光电技术有限公司 | 阵列基板与显示面板 |
| WO2022174447A1 (zh) * | 2021-02-22 | 2022-08-25 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| US11637131B2 (en) | 2020-06-29 | 2023-04-25 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate and display panel |
| WO2023245355A1 (zh) * | 2022-06-20 | 2023-12-28 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
| US12124661B2 (en) | 2021-02-22 | 2024-10-22 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102385200A (zh) * | 2010-08-27 | 2012-03-21 | 上海天马微电子有限公司 | 阵列基板及其制作方法、液晶显示面板 |
| CN104793420A (zh) * | 2015-05-08 | 2015-07-22 | 厦门天马微电子有限公司 | 阵列基板及制作方法、显示装置 |
| CN104808376A (zh) * | 2015-05-11 | 2015-07-29 | 厦门天马微电子有限公司 | 阵列基板及显示装置 |
| CN104915062A (zh) * | 2015-06-25 | 2015-09-16 | 厦门天马微电子有限公司 | 一种阵列基板及触控显示装置 |
| CN106024809A (zh) * | 2016-07-07 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN106292036A (zh) * | 2016-09-28 | 2017-01-04 | 厦门天马微电子有限公司 | 一种阵列基板、显示装置及其制作方法 |
| CN107219660A (zh) * | 2017-07-12 | 2017-09-29 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
-
2018
- 2018-02-26 CN CN201810160147.5A patent/CN108364936A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102385200A (zh) * | 2010-08-27 | 2012-03-21 | 上海天马微电子有限公司 | 阵列基板及其制作方法、液晶显示面板 |
| CN104793420A (zh) * | 2015-05-08 | 2015-07-22 | 厦门天马微电子有限公司 | 阵列基板及制作方法、显示装置 |
| CN104808376A (zh) * | 2015-05-11 | 2015-07-29 | 厦门天马微电子有限公司 | 阵列基板及显示装置 |
| CN104915062A (zh) * | 2015-06-25 | 2015-09-16 | 厦门天马微电子有限公司 | 一种阵列基板及触控显示装置 |
| CN106024809A (zh) * | 2016-07-07 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN106292036A (zh) * | 2016-09-28 | 2017-01-04 | 厦门天马微电子有限公司 | 一种阵列基板、显示装置及其制作方法 |
| CN107219660A (zh) * | 2017-07-12 | 2017-09-29 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111627938A (zh) * | 2020-06-29 | 2020-09-04 | 武汉华星光电技术有限公司 | 阵列基板与显示面板 |
| WO2022000715A1 (zh) * | 2020-06-29 | 2022-01-06 | 武汉华星光电技术有限公司 | 阵列基板与显示面板 |
| CN111627938B (zh) * | 2020-06-29 | 2022-02-22 | 武汉华星光电技术有限公司 | 阵列基板与显示面板 |
| US11637131B2 (en) | 2020-06-29 | 2023-04-25 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate and display panel |
| WO2022174447A1 (zh) * | 2021-02-22 | 2022-08-25 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| US12124661B2 (en) | 2021-02-22 | 2024-10-22 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
| WO2023245355A1 (zh) * | 2022-06-20 | 2023-12-28 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108364936A (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| CN106325608B (zh) | 触控显示面板及触控显示装置 | |
| CN107706214B (zh) | 柔性显示装置的模组结构和柔性触控显示装置 | |
| CN109116644A (zh) | 显示面板和显示装置 | |
| CN108428705A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN105355633B (zh) | 制作阵列基板的方法和阵列基板 | |
| CN105511146B (zh) | 一种集成触控显示面板 | |
| CN105093607A (zh) | 阵列基板、触控显示面板以及触控显示装置 | |
| CN205881903U (zh) | 一种走线结构、阵列基板及显示装置 | |
| CN107065339A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN109285460A (zh) | 阵列基板、显示面板和显示装置 | |
| CN103413810A (zh) | 像素结构、显示面板与像素结构的制作方法 | |
| CN104716147B (zh) | 一种tft阵列基板及其制备方法、显示装置 | |
| CN108665850B (zh) | 驱动基板和显示面板 | |
| CN102466931B (zh) | 阵列基板及其制作方法、液晶显示面板 | |
| CN110137155A (zh) | 一种阵列基板母板 | |
| CN107179637A (zh) | 阵列基板、液晶显示面板和液晶显示装置 | |
| CN103439844B (zh) | 阵列基板、显示装置及制作阵列基板的方法 | |
| CN104880880B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| CN109148485A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN109728058B (zh) | 一种显示基板及其制备方法和显示面板 | |
| CN206363681U (zh) | 显示装置、显示面板、柔性电路板 | |
| CN109270754A (zh) | 阵列基板和显示装置 | |
| CN105097800A (zh) | 一种显示基板、显示面板和显示装置 | |
| CN107290900B (zh) | 一种母板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180803 |