CN107290900B - 一种母板 - Google Patents

Abstract

本申请公开了一种母板，属于显示技术领域，该母板包括：衬底基板、线路层、绝缘层、静电防护线路、多个短路环；线路层位于衬底基板上，绝缘层位于线路层远离衬底基板的一侧，静电防护线路位于绝缘层远离线路层的一侧；线路层包括连接在不同驱动芯片之间，或者驱动芯片与驱动集成电路之间的多条连接导线，静电防护线路包括至少一条静电感应线，至少一条静电感应线与短路环电连接，静电感应线向衬底基板的正投影至少与一条连接导线向衬底基板的正投影相互交叠。上述母板可以降低外部静电荷传输到连接导线上的概率，改善静电击伤现象，提升母板的良率以及液晶显示面板的合格率。

Description

一种母板

技术领域

本申请涉及显示技术领域，尤其涉及一种母板。

背景技术

随着液晶显示面板的应用领域和液晶显示面板制造工艺的不断提高，液晶显示面板的应用范围也越来越大。液晶显示面板是母板经过很多制作过程后得到的产品。在制作液晶显示面板的过程中，需要对母板上的液晶分子进行配向，而具体液晶分子配向的方法为：用毛刷等配向工具按照一定的方向和速度在母板上对配向膜进行摩擦(即，配向膜摩擦配向)，而将液晶分子布设在经过配向摩擦的配向膜上后，液晶分子将会指向既定方向，最终实现对液晶分子的统一配向。

但是，在配向膜摩擦配向的过程中，毛刷上所产生或者接受到的静电荷将会在母板所包含的连接在不同驱动芯片之间，或者驱动芯片与驱动集成电路之间的多条连接导线上聚集，而当静电荷积累到一定量后，会出现尖端放电的现象，进而会对连接导线附近的电路或者电子元器件造成击伤。另外，由于母板上电器件的数量过于庞大，故电路或者电子元器件的击伤很不易被察觉，通常在液晶显示面板制作完成后的测试阶段或使用阶段才能发现电路击伤位置或被击伤的器件，这将在一定程度上降低液晶显示面板的合格率。

发明内容

有鉴于此，本申请实施例提供了一种母板，该母板包括：衬底基板、线路层、绝缘层、静电防护线路、多个短路环；线路层位于衬底基板上，绝缘层位于线路层远离衬底基板的一侧，静电防护线路位于绝缘层远离线路层的一侧；线路层包括连接在不同驱动芯片之间，或者驱动芯片与驱动集成电路之间的多条连接导线，静电防护线路包括至少一条静电感应线，至少一条静电感应线与短路环电连接，静电感应线向衬底基板的正投影至少与一条连接导线向衬底基板的正投影相互交叠。

本申请提供的母板，通过在连接导线上方设置静电防护线路，且静电防护线路中的静电感应线向衬底基板的正投影至少与一条连接导线向衬底基板的正投影相互交叠，在利用毛刷对配向膜进行摩擦配向的过程中，优先将毛刷上的静电荷吸引到静电感应线上，并通过短路环将静电荷导出，进而可以降低毛刷上所产生或者接受到的静电荷传输到连接在不同驱动芯片之间，或者驱动芯片与驱动集成电路之间的多条连接导线上的概率，同时对连接导线附近电路或者电子元器件的静电击伤现象进行改善，提升母板的良率，进而提高显示面板的合格率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1A是本申请提供的母板的结构示意图；

图1B是沿图1A中A-A’的剖视图；

图2A是静电感应线多于连接导线时母板的结构示意图；

图2B是图2A中A-A’的剖视图；

图2C是一条静电感应线对应多条连接导线时母板的结构示意图；

图2D是图2C中A-A’的剖视图；

图3是静电感应线覆盖至少一条连接导线时的剖面图；

图4A是多条静电感应线与部分多条连接导线一一对应时母板的结构示意图；

图4B是图4A中A-A’的剖面图；

图5A是图4A中母板上局部B的连接导线和静电感应线延伸方向相同的一个示意图；

图5B是图4A中母板上局部B的连接导线和静电感应线延伸方向相同的另一个示意图；

图6是静电感应线在衬底基板的正投影覆盖连接导线在衬底基板的正投影时的剖面图；

图7A是静电感应线与连接导线一一对应时母板的结构示意图；

图7B是图7A中A-A’的剖面图；

图8是图4A中母板上局部B包含静电导出线的示意图；

图9是静电导出线同层设置且彼此之间存在间隙的剖面图；

图10是静电导出线和静电感应线同层设置时的示意图；

图11是母板所包含的阵列基板单元的结构示意图；

图12A是静电感应线与公共电极同层设置时的剖面图；

图12B是静电感应线与像素电极同层设置时的剖面图；

图13是包括切割线区域和阵列基板单元的母板俯视图；

图14A是短路环与扫描线同层设置时的剖面图；

图14B是短路环与数据线同层设置时的剖面图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图1A，其示出了本申请提供的母板的一个实施例的示意性结构图，图1B为沿图1A中A-A’的剖视图。图1A中示意性地示出了母板包括四个阵列基板。

下面，将结合图1A和图1B来对本实施例的母板进行描述。

如图1A、1B所示，本实施例提供的母板包括衬底基板101、线路层、绝缘层103、静电防护线路、多个短路环1042。线路层位于衬底基板101上，绝缘层103位于线路层远离衬底基板101的一侧，静电防护线路位于绝缘层103远离线路层的一侧。线路层包括连接在不同驱动芯片之间，或者驱动芯片与驱动集成电路之间的多条连接导线1021，图1A中示意性的设置多条连接导线1021连接在两个驱动芯片1022之间。静电防护线路包括至少一条静电感应线1041，该静电感应线1041与短路环1042电连接，静电感应线1041向衬底基板101的正投影至少与一条连接导线1021向衬底基板101的正投影相互交叠。可以理解的是，图1A中，驱动芯片1022可以直接设置在线路层上，并焊接在衬底基板101，也可以不设置在线路层上，而是在母板切割完成形成显示面板后直接插接到衬底基板101上，故在图1A中用虚线框表示。其中，短路环1042能够将静电分散到更大的金属面积上，降低了金属单位面积上聚集的静电。

如图1A、1B所示，衬底基板101为母板上的电路或者电子器件的载体，而线路层中的多条连接导线1021、绝缘层103、静电防护线路中的至少一条静电感应线1041以及多个短路环1042在衬底基板101上依次层叠设置。在静电感应线1041远离衬底基板101的一侧，可以设置有一层配向膜(图中未示出)。而当利用毛刷对连接导线1021附近的配向膜进行摩擦配向时，为了避免毛刷上所产生或者接受到的静电荷传输到连接导线1021上，对连接导线1021附近的电路或者电子元器件造成击伤，本发明实施例所提供的技术方案，在绝缘层103之上还设置有静电防护线路。其中，静电防护线路包括至少一条静电感应线1041，静电感应线1041在衬底基板101的正投影至少与一条连接导线1021在衬底基板101的正投影相互交叠，如图1B所示。在图1B中，示意性的设置静电感应线1041在衬底基板101的正投影与两条连接导线1021在衬底基板101的正投影相互交叠。这样，静电感应线1041至少能够为与其存在交叠的两条连接导线1021提供静电防护，将毛刷上的静电荷优先吸引到静电感应线1041上，并通过短路环1042将静电荷导出，以降低配向膜摩擦配向的过程中，毛刷上的静电荷传输到连接导线1021上的概率，减小连接导线1021因静电荷的积累而出现尖端放电的风险，减小连接导线1021附近电路或者电子元器件被静电击伤的故障率。其中，静电感应线1041与连接导线1021的交叠面积越大，连接导线1021被静电感应线1041覆盖的条数越多，静电防护线路对连接导线1021的静电防护效果越好。

本发明实施例所提供的技术方案，通过在连接导线上方设置静电防护线路，且静电防护线路中的静电感应线向衬底基板的正投影至少与一条连接导线向衬底基板的正投影相互交叠，在利用毛刷对配向膜进行摩擦配向的过程中，优先将毛刷上的静电荷吸引到静电感应线上，并通过短路环将静电荷导出，进而可以降低毛刷上所产生或者接受到的静电荷传输到连接在不同驱动芯片之间，或者驱动芯片与驱动集成电路之间的多条连接导线上的概率，对连接导线附近电路或者电子元器件的静电击伤现象进行改善，提升母板的良率，进而提高显示面板的合格率。

在本实施例的一些可选的实现方式中，如图2A、图2B、图2C和图2D所示，任意一条连接导线1021向衬底基板101的正投影都有一条静电感应线1041向衬底基板101的正投影与之相互交叠。

具体地，如图2A所示，为降低毛刷上所产生或者接受到的静电荷传输到连接导线1021上的概率，可以为每一条连接导线1021都配置一条静电感应线1041。其中，连接导线1021与静电感应线1041的空间位置关系为：任意一条连接导线1021向衬底基板101的正投影都有一条静电感应线1041与该连接导线1021交叠，如图2B所示。示意性的，在图2B中，每条连接导线1021都有一条静电感应线1041与之对应，并且，连接导线1021在衬底基板101的正投影与对应的一条静电感应线1041向衬底基板101的正投影相互交叠。而如图2C和图2D所示，一条很宽的静电感应线1041在衬底基板101的正投影可以覆盖所有连接导线1021在衬底基板101上的正投影，这样，任意一条连接导线1021向衬底基板101的正投影同样也是都有一条静电感应线1041向衬底基板101的正投影与之相互交叠。本申请所提供的技术方案，通过设置任意一条连接导线1021向衬底基板101的正投影都有一条静电感应线1041向衬底基板101的正投影与之相互交叠，使得静电防护线路中的静电感应线1041能够为线路层中的每一条连接导线1021都提供静电防护，可以进一步的降低毛刷上所产生或者接受到的静电荷传输到连接导线1021上的概率，进一步的对连接导线附近电路或者电子元器件的静电击伤现象进行改善，进一步的提升母板的良率，提高显示面板的合格率。

在本实施例的一些可选的实现方式中，如图3所示，每条静电感应线1041向衬底基板101的正投影覆盖至少一条连接导线1021。

具体地，如图3所示，示意性的，设置静电感应线1041在衬底基板的正投影覆盖两条连接导线1021向衬底基板的正投影。静电感应线1041能够为与其存在交叠的连接导线1021提供静电防护，将毛刷上的静电荷优先吸引到静电感应线1041上，并通过短路环1042将静电荷导出，以降低配向膜摩擦配向的过程中，毛刷上的静电荷传输到连接导线1021上的概率，减小连接导线1021因静电荷的积累而出现尖端放电的风险，减小连接导线1021附近电路或者电子元器件被静电击伤的故障率。其中，静电感应线1041与连接导线1021的交叠面积越大，静电防护线路对连接导线1021的静电防护效果越好。本申请所提供的技术方案，通过设置每条静电感应线1041向衬底基板101的正投影覆盖至少一条连接导线1021，能够为被静电感应线1041覆盖的连接导线1021提供尽可能大的静电防护，能够进一步的降低毛刷上所产生或者接受到的静电荷传输到连接导线1021上的概率，进一步的对连接导线附近电路或者电子元器件的静电击伤现象进行改善，进一步的提升母板的良率，提高显示面板的合格率。

在本实施例的一些可选的实现方式中，如图4A和图4B所示，静电防护线路包括多条静电感应线1041；多条静电感应线1041至少与部分多条连接导线1021一一对应，静电感应线1041向衬底基板101的正投影与其对应的连接导线1021向衬底基板101的正投影相互交叠。

具体地，如图4A和4B所示，静电防护线路可以包括多条静电感应线1041。多条静电感应线1041与多条连接导线1021中的至少部分一一对应。即，部分或者全部的连接导线1201与静电感应线1041在垂直于衬底基板所在平面的方向上一一对应，相互交叠。本申请提供的技术方案，通过设置多条静电感应线1041，实现至少与部分连接导线1021的一一对应和相互交叠，能够同时为多条连接导线1021提供静电防护，能够进一步的降低毛刷上所产生或者接受到的静电荷传输到连接导线1021上的概率，进一步的对连接导线1021附近电路或者电子元器件的静电击伤现象进行改善，进一步的提升母板的良率，提高显示面板的合格率。

在本实施例的一些可选的实现方式中，如图5A和图5B所示，静电感应线1041的延伸方向与其对应的连接导线1021的延伸方向相同。

具体地，如图5A所示，示意性的，驱动芯片1022之间的连接导线1021为沿第一方向延伸的直线，而与连接导线1021对应的静电感应线1041也是沿第一方向延伸的直线。或者，驱动芯片1022之间的连接导线1021为具有多个延伸方向的曲线。例如，如图5B所示，连接导线1021先后沿着第二方向、第一方向以及第二方向延伸，而与连接导线1021对应的静电感应线1041同样的也是先后沿着第二方向、第一方向以及第二方向延伸，且延伸方向的改变节点相同，即，相对应的静电感应线1041和连接导线1021的延伸方向相同。本申请提供的技术方案，通过设置相对应的静电感应线1041和连接导线1021的延伸方向相同能够保证相对应的静电感应线1041和连接导线1021之间的交叠关系，保证静电防护线路对连接导线1021的静电防护效果，同时能够降低布设静电感应线1041的工艺难度，降低生产成本。

在本实施例的一些可选的实现方式中，如图6所示，静电感应线1041向衬底基板101的正投影覆盖其对应的连接导线1021向衬底基板101的正投影。

具体地，如图6所示，示意性的，分别存在两条静电感应线1041与两条不同的连接导线1021对应设置，且静电感应线1041向衬底基板101的正投影覆盖其对应的连接导线1021向衬底基板101的正投影。静电感应线1041能够为与其存在交叠的连接导线1021提供静电防护，将毛刷上的静电荷优先吸引到静电感应线1041上，并通过短路环将静电荷导出，以降低配向膜摩擦配向的过程中，毛刷上的静电荷传输到连接导线1021上的概率，减小连接导线1021因静电荷的积累而出现尖端放电的风险，减小连接导线1021附近电路或者电子元器件被静电击伤的故障率。其中，静电感应线1041与连接导线1021的交叠面积越大，静电防护线路对连接导线1021的静电防护效果越好。本申请所提供的技术方案，通过设置静电感应线1041向衬底基板101的正投影覆盖其对应的连接导线1021向衬底基板101的正投影，能够为被静电感应线1041覆盖的连接导线1021提供尽可能大的静电防护，能够进一步的降低毛刷上所产生或者接受到的静电荷传输到连接导线1021上的概率，进一步的对连接导线附近电路或者电子元器件的静电击伤现象进行改善，进一步的提升母板的良率，提高显示面板的合格率。

在本实施例的一些可选的实现方式中，如图7A和图7B所示，多条静电感应线1041与多条连接导线1021一一对应。

具体地，如图7A所示，静电感应线1041与连接导线1021一一对应，且在垂直于衬底基板101所在平面的方向上相互交叠。本申请所提供的技术方案，通过为每条连接导线1021都设置一条与之相互交叠的静电感应线1041，能够为线路层中的每一条连接导线1021都提供静电防护，可以进一步的降低毛刷上所产生或者接受到的静电荷传输到连接导线1021上的概率，进一步的对连接导线附近电路或者电子元器件的静电击伤现象进行改善，进一步的提升母板的良率，提高显示面板的合格率。

在本实施例的一些可选的实现方式中，如图4A、4B所示，多条静电感应线同层设置，且彼此之间存在间隙。

具体地，如图4A和图4B所示，将全部的静电感应线1041都设置同一个层次中，能够便于静电感应线1041与短路环1042的连接，降低工艺难度。而本申请所提供的技术方案通过在同层次设置的不同静电感应线1041之间设置间隙，能够有效避免较大面积的静电感应线1041对连接导线1041上传输的信号造成干扰。

在本实施例的一些可选的实现方式中，如图8所示，静电防护线路还包括多条静电导出线1043，静电感应线1042通过静电导出线1043电连接至短路环1042。

具体地，当静电感应线自身能与短路环连接时，可以直接将静电感应线与短路环电连接。而如图8所示，当静电感应线1041自身不能与短路环1042连接时，需要另外设置静电导出线1043，通过静电导出线1043将静电感应线1041与短路环1042连接起来，将静电感应线1041上的静电导入短路环1042。本申请所提供的技术方案，能够通过静电导出线1043灵活地将静电感应线1041和短路环1042连接起来，降低布设静电感应线1041和短路环1042的工艺难度。

在本实施例的一些可选的实现方式中，如图9所示，多条静电导出线1043同层设置，且彼此之间存在间隙。

具体地，将全部的静电导出线1043都设置同一个层次中，能够便于静电导出线1043与静电感应线1041的连接，降低工艺难度。而本申请所提供的技术方案通过在同层次设置的不同静电导出线1043之间设置间隙，能够有效避免较大面积的静电导出线1043对连接导线1041上传输的信号造成干扰。

在本实施例的一些可选的实现方式中，如图10所示，多条静电导出线1043与多条静电感应线1041同层设置，且在交叉处相互连接。

具体地，如图10所示，可以将静电导出线1043与静电感应线1041设置在同一个层次，降低工艺难度，节省生产成本，同时每条静电导出线1043都分别与每条同其相交的静电感应线1041在交叉处电连接。本申请所提供的技术方案，能够增加静电感应线1041上的静电荷导入短路环1042的途径，加快静电荷的导出速度，提升静电感应线1041的静电防护能力。

在本实施例的一些可选的实现方式中，母板可以包括多个阵列基板单元，如图11所示，阵列基板单元可以包括：显示区108和非显示区109，非显示区109围绕显示区108；多条扫描线105、多条数据线106，在显示区108，多条扫描线105沿第一方向延伸，且沿第二方向排列，多条数据线106沿第二方向延伸，且沿第一方向排列，第一方向与第二方向交叉，扫描线105与数据线106绝缘；多条扫描线105与多条数据线106交叉限定多个像素单元110，像素单元110内设置有像素电极107。

具体地，如图11所示，每个像素单元110内还可以设置至少一个薄膜晶体管(图中未示出)，而薄膜晶体管的栅极与扫描线105电连接、源极与数据线106电连接、漏极与像素电极107电连接，其中扫描线105可以为像素单元110提供栅极驱动信号，以导通相应的薄膜晶体晶体管，而在薄膜晶体管被导通后，数据线106可以经由薄膜晶体管的源极和漏极向像素107传输显示数据信号(例如像素电极电压)。

在本实施例的一些可选的实现方式中，图12A是静电感应线与公共电极同层设置时的剖面图，图12B是静电感应线与像素电极同层设置时的剖面图，如图12A和图12B所示，至少一条静电感应线1041位于非显示区，且与公共电极或者像素电极同层设置。

具体地，如图12A、12B所示，阵列基板单元从上到下可以包括依次层叠设置的公共电极112、像素电极107、数据线106、薄膜晶体管，其中，薄膜晶体管的源极1073可以与数据线106电连接、漏极1074可以与像素电极107电连接、栅极1071可以与扫描线(图中未示出)电连接，而薄膜晶体管的源极1073、栅极1071可以分别与数据线106、扫描线同层设置。

如图12A所示，通过将静电感应线1041在非显示区内与公共电极112同层设置，可以利用与公共电极112相同的材料，在一道工艺流程内同时形成公共电极112和静电感应线1041，进而可以节省工艺，降低生产成本。

而如图12B所示，类似地，通过将静电感应线1041在非显示区内与像素电极107同层设置，可以利用与像素电极107相同的材料，在一道工艺流程内同时形成像素电极107和静电感应线1041，进而可以节省工艺，降低生产成本。

在本实施例的一些可选的实现方式中，如图13所示，母板包括切割线区域111，切割线区域111围绕非显示区109，且位于短路环1042与非显示区109之间。

具体地，一张母板上可同时设置有多个阵列基板单元，例如，在图13中，示意性的，在一张母板上设置有四个呈阵列排布的阵列基板单元，其中，每个阵列基板单元的结构都相同。而在完成母板上的所有工艺流程后，需要通过切割来获得单独的阵列基板单元，如图13所示，本申请所提供的技术方案，通过设置围绕非显示区109的切割线区域111，可在切割线区域111内完成对母板的切割以获得单独的阵列基板单元，同时可以将在单独的阵列基板单元中不起作用的短路环去除，以扩大显示区的屏占比。需要说明的是，虽然在图13中，示意性的设置切割线区域111为一个具有一定宽度的闭合区域，但是在本申请所提供的技术方案中，切割线区域111还可以是一条闭合的线，本发明对此不作限制。

在本实施例的一些可选的实现方式中，图14A是短路环与扫描线同层设置时的剖面图，图14B是短路环与数据线同层设置时的剖面图如图14A和图14B所示，短路环1042与扫描线或者数据线106同层设置。

具体地，如图14A、14B所示，阵列基板单元从上到下可以包括依次层叠设置的公共电极112、像素电极107、数据线106、薄膜晶体管，其中，薄膜晶体管的源极1073可以与数据线106电连接、漏极1074可以与像素电极107电连接、栅极1071可以与扫描线(图中未示出)电连接，而薄膜晶体管的源极1073、栅极1071可以分别与数据线106、扫描线同层设置。

如图14A所示，通过将短路环1042与扫描线同层设置，可以利用与扫描线相同的材料，在一道工艺流程内同时形成扫描线和短路环1042，进而可以节省工艺，降低生产成本。

而如图14B所示，类似地，通过将短路环1042与数据线106同层设置，可以利用与数据线106相同的材料，在一道工艺流程内同时形成数据线106和短路环1042，进而可以节省工艺，降低生产成本。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (15)

1.一种母板，其特征在于，所述母板包括：

衬底基板、线路层、绝缘层、静电防护线路、多个短路环；

所述线路层位于所述衬底基板上，所述绝缘层位于所述线路层远离所述衬底基板的一侧，所述静电防护线路位于所述绝缘层远离所述线路层的一侧；

所述线路层包括连接在不同驱动芯片之间，或者驱动芯片与驱动集成电路之间的多条连接导线，所述静电防护线路包括至少一条静电感应线，所述至少一条静电感应线与所述短路环电连接，所述静电感应线向所述衬底基板的正投影至少与一条所述连接导线向所述衬底基板的正投影相互交叠。

2.根据权利要求1所述的母板，其特征在于，任意一条所述连接导线向所述衬底基板的正投影都有一条所述静电感应线向所述衬底基板的正投影与之相互交叠。

3.根据权利要求1或2所述的母板，其特征在于，每条所述静电感应线向所述衬底基板的正投影覆盖至少一条所述连接导线。

4.根据权利要求1所述的母板，其特征在于，所述静电防护线路包括多条静电感应线；

所述多条静电感应线至少与部分所述多条连接导线一一对应，所述静电感应线向所述衬底基板的正投影与其对应的所述连接导线向所述衬底基板的正投影相互交叠。

5.根据权利要求4所述的母板，其特征在于，所述静电感应线的延伸方向与其对应的所述连接导线的延伸方向相同。

6.根据权利要求4或5所述的母板，其特征在于，所述静电感应线向所述衬底基板的正投影覆盖其对应的所述连接导线向所述衬底基板的正投影。

7.根据权利要求4所述的母板，其特征在于，所述多条静电感应线与所述多条连接导线一一对应。

8.根据权利要求4所述的母板，其特征在于，所述多条静电感应线同层设置，且彼此之间存在间隙。

9.根据权利要求4所述的母板，其特征在于，所述静电防护线路还包括多条静电导出线，所述静电感应线通过所述静电导出线电连接至所述短路环。

10.根据权利要求9所述的母板，其特征在于，所述多条静电导出线同层设置，且彼此之间存在间隙。

11.根据权利要求10所述的母板，其特征在于，所述多条静电导出线与所述多条静电感应线同层设置，且在交叉处相互连接。

12.根据权利要求1所述的母板，其特征在于，所述母板包括多个阵列基板单元，所述阵列基板单元包括：

显示区和非显示区，所述非显示区围绕所述显示区；

多条扫描线、多条数据线，在所述显示区，所述多条扫描线沿第一方向延伸，且沿第二方向排列，所述多条数据线沿所述第二方向延伸，且沿所述第一方向排列，所述第一方向与所述第二方向交叉，所述扫描线与所述数据绝缘；

所述多条扫描线与所述多条数据线交叉限定多个像素单元，所述像素单元内设置有像素电极。

13.根据权利要求12所述的母板，其特征在于，所述至少一条静电感应线位于所述非显示区，且与公共电极或者所述像素电极同层设置。

14.根据权利要求12所述的母板，其特征在于，所述母板包括切割线区域，所述切割线区域围绕所述非显示区，且位于所述短路环与所述非显示区之间。

15.根据权利要求14所述的母板，其特征在于，所述短路环与所述扫描线或者所述数据线同层设置。