CN111554696A - 全反射型显示基板及其制作方法、全发射型显示装置 - Google Patents
全反射型显示基板及其制作方法、全发射型显示装置 Download PDFInfo
- Publication number
- CN111554696A CN111554696A CN202010402256.0A CN202010402256A CN111554696A CN 111554696 A CN111554696 A CN 111554696A CN 202010402256 A CN202010402256 A CN 202010402256A CN 111554696 A CN111554696 A CN 111554696A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- display area
- display
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 180
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 78
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical class 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims 1
- 239000010936 titanium Substances 0.000 description 15
- 229910052719 titanium Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 206010040844 Skin exfoliation Diseases 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种全反射型显示基板及其制作方法、全发射型显示装置，该全反射型显示基板包括：衬底基板，所述衬底基板包括显示区域和非显示区域；信号线，设置于所述显示区域内；绑定引脚，设置于所述非显示区域内，与所述信号线连接，且用于与驱动电路绑定；反射层，设置于所述显示区域内；刻蚀保护图形，与所述反射层同层同材料设置，设置于所述非显示区域内，且至少覆盖所述绑定引脚的侧面。本发明实施例中，在绑定引脚的至少侧面保留刻蚀保护图形，从而确保形成反射层的过程中绑定引脚不被刻蚀，同时，还提高了绑定引脚的抗划伤能力，从而提升了产品的稳定性。
Description
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种全反射型显示基板及其制作方法、全发射型显示装置。
背景技术
全反射型显示装置依靠外界环境光显示，无需背光源，具备低功耗、低成本和可实现多色显示等优点，因而逐渐取代传统墨水型电子纸，应用于智能零售、电子标签(ESL)、电子书等领域。
全反射型显示装置的显示基板包括显示区域和非显示区域，非显示区域通常设置于显示区域外围，显示区域内设置有反射层，非显示区域内设置有绑定引脚(pin)，绑定引脚与显示区域内的信号线连接，并与驱动电路(IC)绑定，以连接驱动电路和信号线。
绑定引脚一般由至少一层金属膜层形成，绑定引脚形成之后，则裸露在外，由于在后续的反射层的形成过程中需要进行湿刻工艺，绑定引脚会被刻蚀液刻蚀，从而对绑定造成不良，进一步影响信号传输导致显示不良。
发明内容
本发明实施例提供一种全反射型显示基板及其制作方法、全发射型显示装置，用于解决全反射型显示基板的绑定引脚在后续湿刻工艺中会被刻蚀，造成绑定不良，进一步影响信号传输导致显示不良的问题。
为了解决上述技术问题，本发明是这样实现的：
第一方面，本发明实施例提供了一种全反射型显示基板，包括：
衬底基板，所述衬底基板包括显示区域和非显示区域；
信号线，设置于所述显示区域内；
绑定引脚，设置于所述非显示区域内，与所述信号线连接，且用于与驱动电路绑定；
反射层，设置于所述显示区域内；
刻蚀保护图形，与所述反射层同层同材料设置，设置于所述非显示区域内，且至少覆盖所述绑定引脚的侧面。
可选的，所述刻蚀保护图形完全覆盖所述绑定引脚。
可选的，所述反射层和所述刻蚀保护图形包括层叠设置的至少一层金属膜层和至少一层透明金属氧化物膜层。
可选的，所述刻蚀保护图形上开设有第一过孔，以裸露出部分所述绑定引脚。
可选的，所述第一过孔设置于所述刻蚀保护图形的平坦区域。
可选的，所述绑定引脚包括：第一金属层图形和第二金属层图形，所述第一金属层图形和所述第二金属层图形通过设置于两者之间的层间介质层上的第二过孔连接，所述第一过孔和所述第二过孔在所述衬底基板上的正投影不重叠。
可选的，所述反射层复用为像素电极。
第二方面，本发明实施例提供了一种全反射型显示装置，包括上述第一方面的显示基板。
第三方面，本发明实施例提供了一种全反射型显示基板的制作方法，包括：
提供衬底基板，所述衬底基板包括显示区域和非显示区域；
在显示区域内形成信号线，在所述非显示区域内形成绑定引脚，所述绑定引脚与所述信号线连接，且用于与驱动电路绑定；
在所述衬底基板上形成第一导电膜层，所述第一导电膜层覆盖所述显示区域和所述非显示区域；
在所述第一导电膜层上形成第一光刻胶图形和第二光刻胶图形，所述第一光刻胶图形设置于所述显示区域内，所述第二光刻胶图形设置于所述非显示区域内；
以所述第一光刻胶图形和第二光刻胶图形为掩膜，对所述第一导电膜层进行湿刻，得到反射层和刻蚀保护图形，所述反射层设置于所述显示区域内，所述刻蚀保护图形设置于所述非显示区域内，且至少覆盖所述绑定引脚的侧面；
去除所述第一光刻胶图形和第二光刻胶图形。
可选的，所述得到反射层和刻蚀保护图形之后还包括：
在所述刻蚀保护图形上形成第一过孔，以裸露出部分所述绑定引脚。
可选的，所述在所述刻蚀保护图形上形成第一过孔包括：
在所述刻蚀保护图形的平坦区域形成所述第一过孔。
本发明实施例中，在绑定引脚的至少侧面保留刻蚀保护图形，从而确保形成反射层的过程中绑定引脚不被刻蚀，同时，还提高了绑定引脚的抗划伤能力，从而提升了产品的稳定性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明一实施例的全反射型显示基板的结构示意图；
图2为本发明另一实施例的全反射型显示基板的结构示意图；
图3为本发明又一实施例的全反射型显示基板的结构示意图；
图4为本发明实施例的反射层的结构示意图；
图5为本发明一实施例的全反射型显示装置的结构示意图；
图6A-6F为本发明一实施例的全反射型显示基板的制作方法示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，本发明实施例提供一种全反射型显示基板，包括：
衬底基板101，所述衬底基板101包括显示区域和非显示区域；
信号线(图未示出)，设置于所述显示区域内；所述信号线可以为栅线(Gate)、数据线(Data)或触控电极信号线等。
绑定引脚20，设置于所述非显示区域内，与所述信号线连接，且用于与驱动电路绑定；
反射层1091，设置于所述显示区域内；
刻蚀保护图形1092，与所述反射层1091同层同材料设置，设置于所述非显示区域内，且至少覆盖所述绑定引脚20的侧面。
本发明实施例中，在绑定引脚的至少侧面保留刻蚀保护图形，从而确保形成反射层的过程中绑定引脚不被刻蚀，同时，还提高了绑定引脚的抗划伤能力，从而提升了产品的稳定性(在模组加工过程中如果绑定引脚表层出现划伤，在后续的信赖性测试过程中更容易出现信号电学相关不良)。
本发明实施例中，可选的，请参考图2，刻蚀保护图形1092完全覆盖所述绑定引脚20，从而进一步提高保护性能。
本发明实施例中，绑定引脚20可以由一层金属膜层或相互连接的多层金属膜层组成。举例来说，所述绑定引脚20包括：第一金属层图形1052和第二金属层图形1072，所述第一金属层图形1052和所述第二金属层图形1072通过设置于两者之间的层间介质层106上的第二过孔连接。可选的，所述第一金属层图形1052为栅金属层图形，与显示区域内的栅极1051同层同材料设置，通过一次构图工艺形成。所述第二金属层图形1072为源漏金属层图形，与显示区域内的源极和漏极1071同层同材料设置，通过一次构图工艺形成。进一步可选的，所述信号线为栅线时，与所述第一金属层图形1052、栅极1051同层同材料设置，所述信号线为数据线时，与所述第二金属层图形1072、源极和漏极1071同层同材料设置。
在本发明的一些实施例中，可选的，所述第二金属层图形1072可以由一层金属膜层或层叠设置的多层金属膜层组成。举例来说，所述第二金属层图形1072可以为Ti(钛)、Al(铝)、Ti夹层结构，其中，Al容易被氧化，Ti不易被氧化，因而，在Al的两侧增加Ti，可以防止Al的氧化。
本发明实施例中，所述反射层1091和所述刻蚀保护图形1092包括层叠设置的至少一层金属膜层和至少一层透明金属氧化物膜层。透明金属氧化物膜层可以防止金属膜层被氧化。进一步可选的，所述刻蚀保护图形包括：层叠设置的第一透明金属氧化物膜层、金属膜层和第二透明金属氧化物膜层。即在金属膜层两侧设置透明金属氧化物膜层，从而可以更好的防止金属膜层被氧化。举例来说，所述反射层1091和所述刻蚀保护图形1092可以是ITO(氧化铟锡)、Ag(银)、ITO夹层结构，Ag容易氧化，在Ag的上下侧增加ITO保护，可以有效防止Ag的氧化。
若所述刻蚀保护图形1092由层叠设置的至少一层金属膜层和至少一层透明金属氧化物膜层组成，由于透明金属氧化物膜层电阻较大，与驱动电路的引脚的绑定电阻，会大于绑定引脚20(金属膜层)与驱动电路的引脚的绑定电阻，因而，本发明实施例中，可选的，请参考图3，在所述刻蚀保护图形1092上开设第一过孔30，以裸露出部分所述绑定引脚20，从而采用裸露出的所述绑定引脚20与驱动电路的引脚绑定，降低绑定电阻。
若绑定引脚20由相互连接的多层金属膜层组成，多层金属膜层通过设置在金属膜层之间的层间介质层上的第二过孔连接，在层间介质层的第二过孔位置处，绑定引脚20出出现一定程度的凹陷，为了减少层间介质层的第二过孔位置处凹陷对绑定的影响，所述刻蚀保护图形1092上的第一过孔需要设置于所述刻蚀保护图形1092的平坦区域，即所述第一过孔需要与第二过孔错开，和所述第二过孔在所述衬底基板101上的正投影不重叠，尽量保证绑定引脚20的裸露区域为平坦区域。
本发明实施例中，可选的，请参考图4，所述反射层复用为像素电极。从而无需单独形成反射层，降低制作成本。同时方形图案的反射层，也能够保证反射面积，保证反射率。
下面对全反射性显示基板的一具体结构进行说明。
请参考图3，本发明实施例中的全反射型显示基板包括：
衬底基板101，所述衬底基板101包括显示区域和非显示区域；
缓冲层102；
有源层103，设置于显示区域内，本发明实施例中，可选的，有源层103可以为低温多晶硅(P-Si)半导体层。
栅绝缘层104；
栅极1051和第一金属层图形1052，栅极1051设置于显示区域内，第一金属层图形1052设置于非显示区域内，栅极1051和第一金属层图形1052同层同材料设置；
层间介质层106；
源极和漏极1071、第二金属层图形1072，源极和漏极1071设置于显示区域内，第二金属层图形1072设置于非显示区域内，源极和漏极1071、第二金属层图形1072同层同材料设置，第二金属层图形1072通过层间介质层106上的第二过孔与第一金属层图形1052连接，第一金属层图形1052和第二金属层图形1072共同组成绑定引脚20；源极和漏极1071、第二金属层图形1072可以为Ti、Al、Ti夹层结构；
钝化层108；
反射层1091和刻蚀保护图形1092，反射层1091设置于显示区域内，刻蚀保护图形1092设置于非显示区域内，反射层1091和刻蚀保护图形1092同层同材料设置，刻蚀保护图形1092覆盖绑定引脚20。所述反射层1091和所述刻蚀保护图形1092可以是ITO、Ag、ITO夹层结构，所述刻蚀保护图形1092上开设有第一过孔30，以裸露出部分所述绑定引脚20，从而采用裸露出的所述绑定引脚20与驱动电路的引脚绑定。
本发明实施例还提供一种全反射型显示装置，包括上述任一实施例中的全反射型显示基板。
请参考图5，本发明实施例中的全反射型显示装置除了包括显示基板100和彩膜基板200，显示基板100为上述图2中的显示基板，结构不再重复描述。
彩膜基板200包括：衬底基板201、黑矩阵(BM)202、滤光层203、平坦层(OC)204、公共电极205和隔垫物(PS)206。
本发明实施例中的显示基板为TN(Twisted Nematic，扭转向列)型显示基板，当然，在本发明的其他一些实施例中，也可以为其他类型的显示基板。
请参考图6A-图6E，本发明实施例还提供一种全反射型显示基板的制作方法，包括：
步骤61：请参考图6A，提供衬底基板101，所述衬底基板101包括显示区域和非显示区域；
步骤62：请参考图6A，在显示区域内形成信号线(图未示出)，在所述非显示区域形成绑定引脚20；
本发明实施例中，绑定引脚20可以由一层金属膜层或相互连接的多层金属膜层组成。举例来说，所述绑定引脚20包括：第一金属层图形1052和第二金属层图形1072，所述第一金属层图形1052和所述第二金属层图形1072通过设置于两者之间的层间介质层106上的第二过孔连接。可选的，所述第一金属层图形1052为栅金属层图形，与显示区域内的栅极1051同层同材料设置，通过一次构图工艺形成，所述第二金属层图形1072为源漏金属层图形，与显示区域内的源极和漏极1071同层同材料设置，通过一次构图工艺形成。进一步可选的，所述信号线为栅线时，与所述第一金属层图形1052、栅极1051同层同材料设置，所述信号线为数据线时，与所述第二金属层图形1072、源极和漏极1071同层同材料设置。
步骤63：请参考图6B，在所述衬底基板101上形成第一导电膜层109，所述第一导电膜层109覆盖所述显示区域和所述非显示区域；
本发明实施例中，所述第一导电膜层109用于形成设置于显示区域内的反射层，在形成所述反射层的过程中，需要用到湿刻工艺。
所述反射层可以是像素电极，或者其他在形成过程中需要用到湿刻工艺的图形。
步骤64：请参考图6C，在所述第一导电膜层109上形成第一光刻胶图形41和第二光刻胶图形42，所述第一光刻胶图形41设置于所述显示区域，所述第二光刻胶图形42设置于所述非显示区域；
步骤65：请参考图6D，以所述第一光刻胶图形41和第二光刻胶图形42为掩膜，对所述第一导电膜层109进行湿刻，得到反射层1091和刻蚀保护图形1092，所述反射层1091设置于所述显示区域，所述刻蚀保护图形1092设置于所述非显示区域，且至少覆盖所述绑定引脚的侧面20(本发明实施例中，完全覆盖绑定引脚20)。
本发明实施例中，由于保留了绑定引脚20上方的光刻胶，因而在对第一导电膜层109进行湿刻时，绑定引脚20上方的光刻胶以及第一导电膜层均可以对绑定引脚20进行保护，避免绑定引脚20被刻蚀液刻蚀。
步骤66：请参考图6E，去除所述第一光刻胶图形41和第二光刻胶图形42。
本发明实施例中，在对用于形成显示区域内的反射层的第一导电膜层进行湿刻时，保留绑定引脚至少侧面的第一导电膜层作为刻蚀保护图形，从而保护绑定引脚不被刻蚀。同时，由于刻蚀保护图形与反射层沟通一次构图工艺形成，从而不会增加显示基板的制作工序和掩膜板的数量。
在本发明的一些实施例中，可选的，所述第二金属层图形1072可以由一层金属膜层或层叠设置的多层金属膜层组成。举例来说，所述第二金属层图形1072可以为Ti、Al、Ti夹层结构，其中，Al容易被氧化，Ti不易被氧化，因而，在Al的两侧增加Ti，可以防止Al的氧化。
本发明实施例中，所述反射层1091和所述刻蚀保护图形1092包括层叠设置的至少一层金属膜层和至少一层透明金属氧化物膜层。透明金属氧化物膜层可以防止金属膜层被氧化。进一步可选的，所述刻蚀保护图形包括：层叠设置的第一透明金属氧化物膜层、金属膜层和第二透明金属氧化物膜层。即在金属膜层两侧设置透明金属氧化物膜层，从而可以更好的防止金属膜层被氧化。举例来说，所述反射层1091和所述刻蚀保护图形1092可以是ITO、Ag、ITO夹层结构，Ag容易氧化，在Ag的上下侧增加ITO保护，可以有效防止Ag的氧化。
若所述第二金属层图形1072为Ti、Al、Ti夹层结构，所述反射层1091是ITO、Ag、ITO夹层结构，若不设置刻蚀保护图形1092，在形成反射层1091的过程中，第二金属层图形1072边缘位置的Al会被刻蚀，Al镂空严重，顶部(Top)Ti剥落(Peeling)风险较大。造成的影响如下：Ti脱落之后会造成表层Al裸露→Al很容易被氧化→Al氧化电阻增加→绑定(Bonding)电阻增加→影响数据传输引起显示相关不良。
本发明实施例中，由于在绑定引脚20的至少侧面覆盖刻蚀保护图形1092，因而，可以避免绑定引脚20被刻蚀。
若所述刻蚀保护图形1092由层叠设置的至少一层金属膜层和至少一层透明金属氧化物膜层组成，由于透明金属氧化物膜层电阻较大，与驱动电路的引脚的绑定电阻，会大于绑定引脚20(金属膜层)与驱动电路的引脚的绑定电阻，因而，本发明实施例中，可选的，请参考图6F，所述得到反射层和刻蚀保护图形之后还包括：在所述刻蚀保护图形1092上形成第一过孔30，以裸露出部分所述绑定引脚20。
若绑定引脚20由相互连接的多层金属膜层组成，多层金属膜层通过设置在金属膜层之间的层间介质层上的第二过孔连接，在层间介质层的第二过孔位置处，绑定引脚20出出现一定程度的凹陷，为了减少层间介质层的第二过孔位置处凹陷对绑定的影响，所述刻蚀保护图形1092上的第一过孔需要设置于所述刻蚀保护图形1092的平坦区域，即所述第一过孔需要与第二过孔错开，和所述第二过孔在所述衬底基板101上的正投影不重叠，尽量保证绑定引脚20的裸露区域为平坦区域。即，所述在所述刻蚀保护图形上形成第一过孔包括：在所述刻蚀保护图形的平坦区域形成所述第一过孔。
本发明实施例中，可选的，所述反射层复用为像素电极。从而无需单独形成反射层，降低制作成本。同时方形图案的反射层，也能够保证反射面积，保证反射率。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
Claims (11)
1.一种全反射型显示基板，其特征在于，包括：
衬底基板，所述衬底基板包括显示区域和非显示区域；
信号线，设置于所述显示区域内；
绑定引脚，设置于所述非显示区域内，与所述信号线连接，且用于与驱动电路绑定；
反射层，设置于所述显示区域内；
刻蚀保护图形，与所述反射层同层同材料设置，设置于所述非显示区域内，且至少覆盖所述绑定引脚的侧面。
2.如权利要求1所述的全反射型显示基板，其特征在于，所述刻蚀保护图形完全覆盖所述绑定引脚。
3.如权利要求1所述的全反射型显示基板，其特征在于，所述反射层和所述刻蚀保护图形包括层叠设置的至少一层金属膜层和至少一层透明金属氧化物膜层。
4.如权利要求1或3所述的全反射型显示基板，其特征在于，所述刻蚀保护图形上开设有第一过孔，以裸露出部分所述绑定引脚。
5.如权利要求4所述的全反射型显示基板，其特征在于，所述第一过孔设置于所述刻蚀保护图形的平坦区域。
6.如权利要求5所述的全反射型显示基板，其特征在于，所述绑定引脚包括：第一金属层图形和第二金属层图形，所述第一金属层图形和所述第二金属层图形通过设置于两者之间的层间介质层上的第二过孔连接，所述第一过孔和所述第二过孔在所述衬底基板上的正投影不重叠。
7.如权利要求1所述的全反射型显示基板，其特征在于，所述反射层复用为像素电极。
8.一种全反射型显示装置，其特征在于，包括如权利要求1-7任一项所述的全反射型显示基板。
9.一种全反射型显示基板的制作方法，其特征在于，包括：
提供衬底基板，所述衬底基板包括显示区域和非显示区域；
在显示区域内形成信号线，在所述非显示区域内形成绑定引脚，所述绑定引脚与所述信号线连接，且用于与驱动电路绑定；
在所述衬底基板上形成第一导电膜层，所述第一导电膜层覆盖所述显示区域和所述非显示区域；
在所述第一导电膜层上形成第一光刻胶图形和第二光刻胶图形，所述第一光刻胶图形设置于所述显示区域内，所述第二光刻胶图形设置于所述非显示区域内；
以所述第一光刻胶图形和第二光刻胶图形为掩膜，对所述第一导电膜层进行湿刻，得到反射层和刻蚀保护图形，所述反射层设置于所述显示区域内，所述刻蚀保护图形设置于所述非显示区域内，且至少覆盖所述绑定引脚的侧面；
去除所述第一光刻胶图形和第二光刻胶图形。
10.如权利要求9所述的全反射型显示基板的制作方法，其特征在于，所述得到反射层和刻蚀保护图形之后还包括：
在所述刻蚀保护图形上形成第一过孔，以裸露出部分所述绑定引脚。
11.如权利要求10所述的全反射型显示基板的制作方法，其特征在于，所述在所述刻蚀保护图形上形成第一过孔包括：
在所述刻蚀保护图形的平坦区域形成所述第一过孔。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010402256.0A CN111554696B (zh) | 2020-05-13 | 2020-05-13 | 全反射型显示基板及其制作方法、全发射型显示装置 |
| PCT/CN2021/087469 WO2021227765A1 (zh) | 2020-05-13 | 2021-04-15 | 全反射型显示基板及其制作方法、全反射型显示装置 |
| US17/624,878 US20220285406A1 (en) | 2020-05-13 | 2021-04-15 | Full-reflection display substrate, manufacturing method thereof and full-reflection display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010402256.0A CN111554696B (zh) | 2020-05-13 | 2020-05-13 | 全反射型显示基板及其制作方法、全发射型显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111554696A true CN111554696A (zh) | 2020-08-18 |
| CN111554696B CN111554696B (zh) | 2024-03-29 |
Family
ID=72006303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010402256.0A Active CN111554696B (zh) | 2020-05-13 | 2020-05-13 | 全反射型显示基板及其制作方法、全发射型显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20220285406A1 (zh) |
| CN (1) | CN111554696B (zh) |
| WO (1) | WO2021227765A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112366220A (zh) * | 2020-11-10 | 2021-02-12 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN112397526A (zh) * | 2020-11-03 | 2021-02-23 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法与显示面板 |
| WO2021227765A1 (zh) * | 2020-05-13 | 2021-11-18 | 京东方科技集团股份有限公司 | 全反射型显示基板及其制作方法、全反射型显示装置 |
| CN115497880A (zh) * | 2022-09-20 | 2022-12-20 | 惠科股份有限公司 | 阵列基板的制备方法及显示面板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021217600A1 (zh) * | 2020-04-30 | 2021-11-04 | 京东方科技集团股份有限公司 | 镜面显示面板及其制作方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127303A (ja) * | 1996-12-18 | 2001-05-11 | Nec Corp | 薄膜トランジスタアレイ基板およびその製造方法 |
| CN101676781A (zh) * | 2008-09-18 | 2010-03-24 | 统宝光电股份有限公司 | 影像显示系统及其制造方法 |
| CN102403311A (zh) * | 2010-09-16 | 2012-04-04 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN106941093A (zh) * | 2017-05-12 | 2017-07-11 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN110931540A (zh) * | 2019-12-20 | 2020-03-27 | 京东方科技集团股份有限公司 | 镜面显示面板及其制作方法、镜面显示装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713310B2 (en) * | 2002-03-08 | 2004-03-30 | Samsung Electronics Co., Ltd. | Ferroelectric memory device using via etch-stop layer and method for manufacturing the same |
| KR101283182B1 (ko) * | 2006-01-26 | 2013-07-05 | 엘지이노텍 주식회사 | 발광 다이오드 패키지 및 그 제조 방법 |
| KR102345979B1 (ko) * | 2015-04-30 | 2021-12-31 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR20180032731A (ko) * | 2016-09-22 | 2018-04-02 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR20210014233A (ko) * | 2019-07-29 | 2021-02-09 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| KR20210035358A (ko) * | 2019-09-23 | 2021-04-01 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210101353A (ko) * | 2020-02-07 | 2021-08-19 | 삼성디스플레이 주식회사 | 도전 패턴의 제조 방법, 표시 장치 및 이의 제조 방법 |
| CN113611725A (zh) * | 2020-05-04 | 2021-11-05 | 三星显示有限公司 | 显示装置及其制造方法 |
| CN111554696B (zh) * | 2020-05-13 | 2024-03-29 | 京东方科技集团股份有限公司 | 全反射型显示基板及其制作方法、全发射型显示装置 |
| KR20220036437A (ko) * | 2020-09-15 | 2022-03-23 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20220065949A (ko) * | 2020-11-13 | 2022-05-23 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20220080801A (ko) * | 2020-12-07 | 2022-06-15 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조 방법 |
| KR20230085262A (ko) * | 2021-12-06 | 2023-06-14 | 삼성디스플레이 주식회사 | 발광 표시 장치 |
-
2020
- 2020-05-13 CN CN202010402256.0A patent/CN111554696B/zh active Active
-
2021
- 2021-04-15 US US17/624,878 patent/US20220285406A1/en active Pending
- 2021-04-15 WO PCT/CN2021/087469 patent/WO2021227765A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127303A (ja) * | 1996-12-18 | 2001-05-11 | Nec Corp | 薄膜トランジスタアレイ基板およびその製造方法 |
| CN101676781A (zh) * | 2008-09-18 | 2010-03-24 | 统宝光电股份有限公司 | 影像显示系统及其制造方法 |
| CN102403311A (zh) * | 2010-09-16 | 2012-04-04 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN106941093A (zh) * | 2017-05-12 | 2017-07-11 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN110931540A (zh) * | 2019-12-20 | 2020-03-27 | 京东方科技集团股份有限公司 | 镜面显示面板及其制作方法、镜面显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021227765A1 (zh) * | 2020-05-13 | 2021-11-18 | 京东方科技集团股份有限公司 | 全反射型显示基板及其制作方法、全反射型显示装置 |
| CN112397526A (zh) * | 2020-11-03 | 2021-02-23 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法与显示面板 |
| CN112397526B (zh) * | 2020-11-03 | 2023-12-01 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法与显示面板 |
| CN112366220A (zh) * | 2020-11-10 | 2021-02-12 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN112366220B (zh) * | 2020-11-10 | 2024-02-27 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN115497880A (zh) * | 2022-09-20 | 2022-12-20 | 惠科股份有限公司 | 阵列基板的制备方法及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111554696B (zh) | 2024-03-29 |
| WO2021227765A1 (zh) | 2021-11-18 |
| US20220285406A1 (en) | 2022-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111554696B (zh) | 全反射型显示基板及其制作方法、全发射型显示装置 | |
| TWI329758B (en) | Liquid crystal display device and method of fabricating the same | |
| JP2002244151A (ja) | 液晶表示装置及びその製造方法 | |
| KR20070029421A (ko) | 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100660531B1 (ko) | 반사투과 복합형 박막트랜지스터 액정표시장치 | |
| US20120146971A1 (en) | Display device and method of manufacturing the same | |
| KR20020045256A (ko) | 액정표시장치용 어레이기판과 어레이기판의 제조방법 | |
| US20080055504A1 (en) | Making dual side displays | |
| JP5659684B2 (ja) | タッチパネル基板及びその製造方法 | |
| KR100552298B1 (ko) | 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법 | |
| JP2004061687A (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 | |
| US11985863B2 (en) | Display device and method of manufacturing the same | |
| US7142275B2 (en) | Electro-optic device having multi-layer conductive layer, method of manufacturing the same, and electronic apparatus | |
| KR100764050B1 (ko) | 반사투과 복합형 액정표시장치 및 그 형성방법 | |
| US20220317508A1 (en) | Display substrate and method for manufacturing the same, display device | |
| JP2001343659A (ja) | アクティブマトリクス型液晶表示パネルおよびその製造方法 | |
| US20040119918A1 (en) | Electro-optic device, manufacturing method thereof, and electronic apparatus | |
| JP2004145024A (ja) | Ｔｆｔアレイ基板およびこれを用いた半透過型または反射型液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JP2004184741A (ja) | 電気光学装置と外部端子との接続構造及び電子機器 | |
| KR100697603B1 (ko) | 횡전계 방식 액정표시장치와 그 제조방법 | |
| JP3736105B2 (ja) | アクティブマトリクス基板およびその製造方法ならびに液晶パネル | |
| KR100277501B1 (ko) | 액정표시장치및그제조방법 | |
| KR101252480B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US20060054889A1 (en) | Thin film transistor array panel | |
| KR100538294B1 (ko) | 액정 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |