CN106292100A - 阵列基板及具有该阵列基板的液晶显示面板 - Google Patents

Abstract

一种阵列基板。所述阵列基板包括数据线、公共电极以及降阻层。所述降阻层与所述公共电极电性连接，且所述降阻层的位置正对所述数据线。所述降阻层的材质为金属。本发明所提供的阵列基板及液晶显示面板能够有效的降低阵列基板中公共电极的电阻，进而加快液晶显示面板的响应速度。

Description

阵列基板及具有该阵列基板的液晶显示面板

技术领域

本发明涉及一种阵列基板以及一种具有该阵列基板的液晶显示面板。

背景技术

广视角技术在显示领域中得到了积极地发展。具有横向电场的广视角技术，例如平面转换(In-Plane Switching，IPS)型或边缘电场切换(Fringe Field Switching，FFS)型液晶显示面板在显示领域中越来越普遍。通常，在具有横向电场的广视角液晶显示面板中，在液晶显示面板的阵列基板上形成有公共电极与像素电极，所述公共电极与像素电极共同产生大致平行于阵列基板表面的电场以旋转液晶分子，从而显示画面。

作为近代市场的趋势，液晶显示面板的解析度被要求越来越高。然而，随着液晶显示面板的解析度越来越高，传统结构的液晶显示面板很难满足高解析度所要求的越来越快的响应速度。

发明内容

鉴于此，有必要提供一种阵列基板。所述阵列基板包括数据线、公共电极以及降阻层。所述降阻层与所述公共电极电性连接，且所述降阻层的位置正对所述数据线。所述降阻层的材质为金属。

还有必要提供一种液晶显示面板。该液晶显示面板包括对向基板、液晶层以及所述阵列基板。所述液晶层设置在所述阵列基板与对向基板之间。

与现有技术相对比，本发明所提供的阵列基板及液晶显示面板能够有效的降低阵列基板中公共电极的电阻，进而加快液晶显示面板的响应速度。

附图说明

图1是本发明具体实施方式的液晶显示面板的示意图。

图2a是本发明第一实施方式的阵列基板的俯视图。

图2b是图2a中沿II-II切割线所做的剖视图。

图3a是本发明第二实施方式的阵列基板的俯视图。

图3b是图3a中沿III-III切割线所做的剖视图。

图4a是本发明第三实施方式的阵列基板的俯视图。

图4b是图4a中沿IV-IV切割线所做的剖视图。

图5是制作本发明第一实施方式的阵列基板的流程图。

图6-图9是图5中各步骤的分解示意图。

图10是制作本发明第二实施方式的阵列基板的流程图。

图11是图10中步骤S305的示意图。

图12是制作本发明第三实施方式的阵列基板的流程图。

图13-图17是图12中各步骤的分解示意图。

主要元件符号说明

液晶显示面板	1
		阵列基板	10、20、30
对向基板	11
		液晶层	12
基板	101、201、301
		栅极	102、202、302
栅极线	103、203、303
		源极	104、204、304
漏极	105、205、305
		通道	106、206、306
数据线	107、207、307
		通孔	161、261、361
公共电极孔	162、262、362
		栅极绝缘层	171、271、371
数据绝缘层	172、272、372
		第一平坦层	173、273、373
第二平坦层	174、274、374
		降阻平坦层	375
第一公共电极	181、281、381
		第二公共电极	182、282、382
降阻层	383
		延伸部	284
开口	285
		延伸桥	286
像素电极	191、291、391
		像素区域	P

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

请参阅图1，本发明具体实施方式所提供的液晶显示面板1包括阵列基板10、对向基板11以及液晶层12。所述液晶层12设置在所述阵列基板10与对向基板11之间。在本实施方式中，所述阵列基板10为薄膜晶体管阵列基板，所述对向基板11为彩色滤光片基板。

请参阅图2a与图2b，本发明第一实施方式所提供的阵列基板10包括多条栅极线103与多条数据线107，所述多条栅极线103与多条数据线107相交以定义出多个像素区域P。每一像素区域P均至少包括一栅极102、一源极104、一漏极105、一通道106以及一像素电极191。所述阵列基板10还包括基板101、栅极绝缘层171、数据绝缘层172、第一公共电极181、第一平坦层173、第二平坦层174以及第二公共电极182。

所述栅极102设置在所述基板101上。所述栅极绝缘层171设置在所述基板101上并覆盖所述栅极102。所述通道106设置在所述栅极绝缘层171上正对所述栅极102的位置。所述源极104与漏极105设置在所述栅极绝缘层171上且分别覆盖所述通道106的两端。所述数据线107设置在所述栅极绝缘层171上。

所述数据绝缘层172覆盖所述栅极绝缘层172、源极104、漏极105、通道106以及数据线107。所述第一公共电极181设置在所述数据绝缘层172上。所述第一平坦层173设置在所述公共电极181上。所述第一平坦层173上开设有一通孔161。所述像素电极191通过所述通孔161与所述漏极105电性连接。所述第二平坦层174覆盖所述第一平坦层173与像素电极191。所述第一平坦层173与第二平坦层174对应所述数据线107的位置开设有一贯穿所述第一平坦层173与第二平坦层174的公共电极孔162。所述第二公共电极182设置在所述第二平坦层174上对应所述数据线107的位置，并通过所述公共电极孔162与所述第一公共电极181电性连接。

在本实施方式中，所述基板101的材质选自透明基材，例如玻璃、石英或有机聚合物等。所述栅极102、栅极线103、源极104、漏极105以及数据线107的材质选自金属，例如铝、钛、钼、钽、铜等。所述通道106的材质选自半导体，例如金属氧化物、非晶硅或多晶硅等。所述栅极绝缘层171、数据绝缘层172、第一平坦层173及第二平坦层174的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。所述像素电极191的材质选自透明导电材料，如氧化铟锡(ITO)。在本实施方式中，所述第一公共电极181的材质为透明导电材料，如氧化铟锡(ITO)。在本实施方式中，所述第二公共电极182的材质选自金属。

由此，本发明第一实施方式中的阵列基板10通过与第一公共电极181电性连接的第二公共电极182，有效的降低的第一公共电极181的电阻。同时，由于该第二公共电极182的位置对应数据线107设置，位于相邻两个像素电极191之间，能够防止相邻像素电极191之间的电场干扰。此外，该第二公共电极182还能够增加该像素电极191与该第一公共电极181及第二公共电极182之间的储存电容的总量。

请参阅图3a与图3b，本发明第二实施方式所提供的阵列基板20包括多条栅极线203与多条数据线207，所述多条栅极线203与多条数据线207相交以定义出多个像素区域P。每一像素区域P均至少包括一栅极202、一源极204、一漏极205、一通道206、一像素电极291以及一延伸部284。所述阵列基板20还包括基板201、栅极绝缘层271、数据绝缘层272、第一公共电极281、第一平坦层273、第二平坦层274以及第二公共电极282。

所述栅极202设置在所述基板201上。所述栅极绝缘层271设置在所述基板201上并覆盖所述栅极202。所述通道206设置在所述栅极绝缘层271上正对所述栅极202的位置。所述源极204与漏极205设置在所述栅极绝缘层271上且分别覆盖所述通道206的两端。所述数据线207设置在所述栅极绝缘层271上。

所述数据绝缘层272覆盖所述栅极绝缘层272、源极204、漏极205、通道206以及数据线207。所述第一公共电极281设置在所述数据绝缘层272上。所述第一平坦层273设置在所述公共电极281上。所述第一平坦层273上开设有一通孔261。所述像素电极291通过所述通孔261与所述漏极205电性连接。所述第二平坦层274覆盖所述第一平坦层273与像素电极291。所述第一平坦层273与第二平坦层274对应所述数据线207的位置开设有一贯穿所述第一平坦层273与第二平坦层274的公共电极孔262。所述第二公共电极282设置在所述第二平坦层274上对应所述数据线207的位置，并通过所述公共电极孔262与所述第一公共电极281电性连接。所述延伸部284由一第二公共电极282延伸至所述像素电极291的上方直至与所述第二公共电极282相邻的另一第二公共电极282相连接。对应每一像素区域P的所述延伸部284包括两个开口285。所述两个开口285之间的延伸部284定义一延伸桥286，在垂直于所述阵列基板20的方向上，所述延伸桥286的投影投射在所述像素电极291上。

在本实施方式中，所述基板201的材质选自透明基材，例如玻璃、石英或有机聚合物等。所述栅极202、栅极线203、源极204、漏极205以及数据线207的材质选自金属，例如铝、钛、钼、钽、铜等。所述通道206的材质选自半导体，例如金属氧化物、非晶硅或多晶硅等。所述栅极绝缘层271、数据绝缘层272、第一平坦层273及第二平坦层274的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。所述像素电极291的材质选自透明导电材料，如氧化铟锡(ITO)。在本实施方式中，所述第一公共电极281、所述第二公共电极282、所述延伸部284以及所述延伸桥286的材质均为透明导电材料，如氧化铟锡(ITO)。

由此，本发明第二实施方式中的阵列基板20通过与第一公共电极281电性连接的第二公共电极282，有效的降低的第一公共电极281的电阻。同时，由于该第二公共电极282的位置对应数据线207设置，位于相邻两个像素电极291之间，能够防止相邻像素电极291之间的电场干扰。此外，该第二公共电极282还能够增加该像素电极291与该第一公共电极281及第二公共电极282之间的储存电容的总量。相较于本发明第一实施方式，该延伸部284的设计能够进一步降低第一公共电极281的电阻，并进一步增加储存电容的总量。

请参阅图4a与图4b，本发明第三实施方式所提供的阵列基板30包括多条栅极线303与多条数据线307，所述多条栅极线303与多条数据线307相交以定义出多个像素区域P。每一像素区域P均至少包括一栅极302、一源极304、一漏极305、一通道306以及一像素电极391。所述阵列基板30还包括基板301、栅极绝缘层371、数据绝缘层372、降阻层383、降阻平坦层375、第一公共电极381、第一平坦层373、第二平坦层374以及第二公共电极382。

所述栅极302设置在所述基板301上。所述栅极绝缘层371设置在所述基板301上并覆盖所述栅极302。所述通道306设置在所述栅极绝缘层371上正对所述栅极302的位置。所述源极304与漏极305设置在所述栅极绝缘层371上且分别覆盖所述通道306的两端。所述数据线307设置在所述栅极绝缘层371上。

所述数据绝缘层372覆盖所述栅极绝缘层372、源极304、漏极305、通道306以及数据线307。所述降阻层383设置在所述数据绝缘层372上，且所述降阻层383的位置正对所述数据线307。所述降阻平坦层375设置在相邻的所述降阻层383之间。所述公共电极设置在所述降阻平坦层375与所述降阻层383上并与所述降阻层383电性连接。所述第一平坦层373设置在所述公共电极381上。所述第一平坦层373上开设有一通孔361。所述像素电极391通过所述通孔361与所述漏极305电性连接。所述第二平坦层374覆盖所述第一平坦层373与像素电极391。所述第一平坦层373与第二平坦层374对应所述数据线307的位置开设有一贯穿所述第一平坦层373与第二平坦层374的公共电极孔362。所述第二公共电极382设置在所述第二平坦层374上对应所述数据线307的位置，并通过所述公共电极孔162与所述第一公共电极381电性连接。在垂直于所述阵列基板30的方向上，所述第二公共电极382的投影投射在所述降阻层383上。

在本实施方式中，所述基板301的材质选自透明基材，例如玻璃、石英或有机聚合物等。所述栅极302、栅极线303、源极304、漏极305以及数据线307的材质选自金属，例如铝、钛、钼、钽、铜等。所述通道306的材质选自半导体，例如金属氧化物、非晶硅或多晶硅等。所述栅极绝缘层371、数据绝缘层372、第一平坦层373及第二平坦层374的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。所述像素电极391的材质选自透明导电材料，如氧化铟锡(ITO)。在本实施方式中，所述第一公共电极381的材质为透明导电材料，如氧化铟锡(ITO)。在本实施方式中，所述降阻层383的材质选自金属。在本实施方式中，所述第二公共电极382的材质可以是透明导电材料，也可以是金属。

由此，本发明第三实施方式中的阵列基板30通过与第一公共电极381电性连接的降阻层383与第二公共电极382，有效的降低的第一公共电极381的电阻。同时，由于该第二公共电极382的位置对应数据线307设置，位于相邻两个像素电极391之间，能够防止相邻像素电极391之间的电场干扰，且该降阻层383与第二公共电极382对应数据线307设置也不会降低阵列基板30的开口率。此外，该第二公共电极382还能够增加该像素电极391与该第一公共电极381及第二公共电极382之间的储存电容的总量。相较于本发明第一实施方式，该降阻层383的设计能够进一步降低第一公共电极381的电阻。

请参阅图5，为本发明第一实施方式所提供的阵列基板10制作方法的流程图。所应说明的是，本发明第一实施方式所提供的阵列基板10制作方法并不受限于下述步骤的顺序，且在其他实施方式中，本发明第一实施方式所提供的阵列基板10制作方法可以只包括以下所述步骤的其中一部分，或者其中的部分步骤可以被删除。下面结合图5各流程步骤的说明对本发明第一实施方式所提供的阵列基板10制作方法进行详细介绍。

步骤S201，请参阅图6，提供基板101、栅极102、栅极线103、栅极绝缘层171、通道106、源极104、漏极105以及数据线107。其中，所述栅极102设置在所述基板101上。所述栅极绝缘层171设置在所述基板101上并覆盖所述栅极102与栅极线103。所述通道106设置在所述栅极绝缘层171上正对所述栅极102的位置。所述源极104与漏极105设置在所述栅极绝缘层171上且分别覆盖所述通道106的两端。所述数据线107设置在所述栅极绝缘层171上。

具体地，首先提供基板101，并在所述基板101上形成一金属层，对该金属层进行图案化，以形成所述栅极102与栅极线103。

接着，在所述基板101上形成覆盖所述栅极102与栅极线103的栅极绝缘层171。

之后，在所述栅极绝缘层171上形成一半导体层，并对该半导体层进行图案化，以形成所述通道106。

然后，在所述栅极绝缘层171与通道106上形成一金属层，对该金属层进行图案化，以形成所述源极104、漏极105以及数据线107。

在本实施方式中，所述基板101的材质选自透明基材，例如玻璃、石英或有机聚合物等。所述栅极102、栅极线103、源极104、漏极105以及数据线107的材质选自金属，例如铝、钛、钼、钽、铜等。所述通道106的材质选自半导体，例如金属氧化物、非晶硅或多晶硅等。所述栅极绝缘层171的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。

步骤S202，请参阅图7，提供数据绝缘层172以及覆盖所述数据绝缘层172的第一公共电极181。其中，所述数据绝缘层172覆盖所述栅极绝缘层172、源极104、漏极105、通道106以及数据线107。所述第一公共电极181设置在所述数据绝缘层172上。

在本实施方式中，所述数据绝缘层172的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。所述第一公共电极181的材质为透明导电材料，如氧化铟锡(ITO)。

步骤S203，请参阅图8，提供第一平坦层173以及像素电极191，所述像素电极191通过开设在所述第一平坦层173上的通孔161与所述漏极105电性连接。

具体地，首先在所述第一公共电极181上形成第一平坦层173，并在所述第一平坦层173对应所述漏极105的位置开设通孔161，之后在所述第一平坦层173上形成透明导电层，并图案化该透明导电层以形成所述像素电极191。

在本实施方式中，所述第一平坦层173的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。所述像素电极191的材质选自透明导电材料，如氧化铟锡(ITO)。

步骤S204，请参阅图9，在所述第一平坦层173与像素电极191上形成第二平坦层174，并在所述第二平坦层174上形成第二公共电极182，所述第二公共电极182通过开设在所述第一平坦层173与第二平坦层174上的公共电极孔162与所述第一公共电极181电性连接。

具体地，首先在所述第一平坦层173与像素电极191上形成第二平坦层174，并在所述第一平坦层173与第二平坦层174对应所述数据线107的位置开设公共电极孔162，之后在所述第二平坦层174上形成金属层，并图案化该金属层以形成所述第二公共电极182。

在本实施方式中，所述第二平坦层174的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。所述第二公共电极182的材质选自金属。

请参阅图10，为本发明第二实施方式所提供的阵列基板20制作方法的流程图。本发明第二实施方式所提供的阵列基板20制作方法中的步骤S301至S303与本发明第一实施方式所提供的阵列基板10制作方法中的步骤S201至S203基本相同，在此不再赘述，仅对与步骤S204不同的步骤S304做相关的介绍。

步骤S304，请参阅图11，在所述第一平坦层273与像素电极291上形成第二平坦层274，并在所述第二平坦层274上形成第二公共电极282以及连接相邻两个第二公共电极282的延伸部284，所述第二公共电极282通过开设在所述第一平坦层273与第二平坦层274上的公共电极孔262与所述第一公共电极281电性连接。对应每一像素区域P的所述延伸部284包括两个开口285。所述两个开口285之间的延伸部284定义一延伸桥286，所述延伸桥286的位置正对所述像素电极291。

具体地，首先在所述第一平坦层273与像素电极291上形成第二平坦层274，并在所述第一平坦层273与第二平坦层274对应所述数据线207的位置开设公共电极孔262，之后在所述第二平坦层274上形成金属层，并图案化该金属层以形成所述第二公共电极282、延伸部284以及延伸桥286。

在本实施方式中，所述第二平坦层274的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。所述第二公共电极282、所述延伸部284以及所述延伸桥286的材质均为透明导电材料，如氧化铟锡(ITO)。

请参阅图12，为本发明第三实施方式所提供的阵列基板30制作方法的流程图。所应说明的是，本发明第三实施方式所提供的阵列基板30制作方法并不受限于下述步骤的顺序，且在其他实施方式中，本发明第三实施方式所提供的阵列基板30制作方法可以只包括以下所述步骤的其中一部分，或者其中的部分步骤可以被删除。下面结合图12各流程步骤的说明对本发明第三实施方式所提供的阵列基板30制作方法进行详细介绍。

步骤S401，请参阅图13，提供基板301、栅极302、栅极线303、栅极绝缘层371、通道306、源极304、漏极305以及数据线307。其中，所述栅极302设置在所述基板301上。所述栅极绝缘层371设置在所述基板301上并覆盖所述栅极302与栅极线303。所述通道306设置在所述栅极绝缘层371上正对所述栅极302的位置。所述源极304与漏极305设置在所述栅极绝缘层371上且分别覆盖所述通道306的两端。所述数据线307设置在所述栅极绝缘层371上。

具体地，首先提供基板301，并在所述基板301上形成一金属层，对该金属层进行图案化，以形成所述栅极302与栅极线303。

接着，在所述基板301上形成覆盖所述栅极302与栅极线303的栅极绝缘层371。

之后，在所述栅极绝缘层371上形成一半导体层，并对该半导体层进行图案化，以形成所述通道306。

然后，在所述栅极绝缘层371与通道306上形成一金属层，对该金属层进行图案化，以形成所述源极304、漏极305以及数据线307。

在本实施方式中，所述基板301的材质选自透明基材，例如玻璃、石英或有机聚合物等。所述栅极302、栅极线303、源极304、漏极305以及数据线307的材质选自金属，例如铝、钛、钼、钽、铜等。所述通道306的材质选自半导体，例如金属氧化物、非晶硅或多晶硅等。所述栅极绝缘层371的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。

步骤S402，请参阅图14，提供数据绝缘层372以及形成在所述数据绝缘层172上的降阻层383与降阻平坦层375，所述降阻层383的正对所述数据线307的位置，所述降阻平坦层375位于相邻的所述降阻层383之间。其中，所述数据绝缘层372覆盖所述栅极绝缘层372、源极304、漏极305、通道306以及数据线307。所述降阻层383与降阻平坦层375形成在所述数据绝缘层372上。

具体地，首先在所述栅极绝缘层372上形成覆盖所述源极304、漏极305、通道306以及数据线307的数据绝缘层372。

接着，在所述数据绝缘层372上形成一金属层，并图案化所述金属层以在对应所述数据线307的位置形成降阻层383。

之后，在所述数据绝缘层372与降阻层383上形成一绝缘层，并图案化所述绝缘层以在对应相邻的所述降阻层383之间的位置形成降阻平坦层375。

在本实施方式中，所述数据绝缘层372与降阻平坦层375的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。所述降阻层383的材质选自金属。

步骤S403，请参阅图15，提供覆盖所述降阻层383与降阻平坦层375并与所述降阻层383电性连接的第一公共电极381。所述第一公共电极381设置在所述降阻层383与降阻平坦层375上。

在本实施方式中，所述第一公共电极381的材质为透明导电材料，如氧化铟锡(ITO)。

步骤S404，请参阅图16，提供第一平坦层373以及像素电极391，所述像素电极391通过开设在所述第一平坦层373上的通孔361与所述漏极305电性连接。

具体地，首先在所述第一公共电极381上形成第一平坦层373，并在所述第一平坦层373对应所述漏极305的位置开设通孔361，之后在所述第一平坦层373上形成透明导电层，并图案化该透明导电层以形成所述像素电极391。

在本实施方式中，所述第一平坦层373的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。所述像素电极391的材质选自透明导电材料，如氧化铟锡(ITO)。

步骤S405，请参阅图17，在所述第一平坦层373与像素电极391上形成第二平坦层374，并在所述第二平坦层374上形成第二公共电极382，所述第二公共电极382通过开设在所述第一平坦层373与第二平坦层374上的公共电极孔362与所述第一公共电极381电性连接。

具体地，首先在所述第一平坦层373与像素电极391上形成第二平坦层374，并在所述第一平坦层373与第二平坦层374对应所述数据线307的位置开设公共电极孔362，之后在所述第二平坦层374上形成金属层，并图案化该金属层以形成所述第二公共电极382。

在本实施方式中，所述第二平坦层374的材质选自透明绝缘材料，例如氧化硅、氮化硅以及氮氧化硅等。所述第二公共电极382的材质选自金属。

以上实施例仅用以说明本发明的技术方案而非限制，图示中出现的上、下、左及右方向仅为了方便理解，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (11)

1.一种阵列基板，所述阵列基板包括数据线、公共电极以及降阻结构，所述降阻结构与所述公共电极电性连接，且所述降阻结构的位置正对所述数据线。

2.如权利要求1所述的阵列基板，其特征在于，所述降阻结构包括降阻层，所述降阻层位于所述公共电极靠近所述数据线的一侧并与所述公共电极电性连接，所述降阻层的材质为金属。

3.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括像素电极，所述降阻结构还包括第二公共电极，所述像素电极与所述公共电极绝缘并设置在相邻两条数据线之间，所述第二公共电极位于所述公共电极远离所述降阻层的一侧并与所述公共电极电性连接，在垂直于所述阵列基板的方向上，所述第二公共电极的投影投射在所述降阻层上。

4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括第一平坦层与第二平坦层，所述第一平坦层设置在所述公共电极上并覆盖所述公共电极，所述像素电极设置在所述第一平坦层上，所述第二平坦层设置在所述第一平坦层上并覆盖所述像素电极，一位置对应所述降阻层的公共电极孔贯穿所述第一平坦层与第二平坦层，所述第二公共电极设置在所述第二平坦层上并通过所述公共电极孔与所述公共电极电性连接。

5.如权利要求4所述的阵列基板，其特征在于，所述第二公共电极还包括延伸部，所述延伸部由一第二公共电极延伸至所述像素电极的上方直至与该第二公共电极相邻的另一第二公共电极相连接。

6.如权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括栅极线，所述栅极线与数据线相交以定义出多个像素区域，对应每一像素区域的所述延伸部包括两个开口，所述两个开口之间的延伸部定义一延伸桥，在垂直于所述阵列基板的方向上，所述延伸桥的投影投射在所述像素电极上。

7.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括数据绝缘层以及降阻平坦层，所述降阻层与所述降阻平坦层设置在所述数据绝缘层上，所述降阻平坦层设置在相邻的所述降阻层之间，所述第一公共电极设置在所述降阻平坦层与所述降阻层上。

8.如权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括栅极绝缘层，所述数据线设置在所述栅极绝缘层上，所述数据绝缘层设置在所述栅极绝缘层上并覆盖所述数据线。

9.如权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括基板，所述栅极绝缘层设置在所述基板上。

10.如权利要求9所述的阵列基板，其特征在于，所述阵列基板还包括栅极、源极、漏极与通道，所述栅极形成在所述基板上并被所述栅极绝缘层覆盖，所述通道设置在所述栅极绝缘层上且位置正对所述栅极，所述源极与漏极形成在所述栅极绝缘层上且分别覆盖所述通道的两端。

11.一种液晶显示面板，该液晶显示面板包括对向基板、液晶层以及如权利要求1-10中任一项所述的阵列基板，所述液晶层设置在所述阵列基板与对向基板之间。