CN110880518B - 一种阵列基板及其制备方法和显示面板 - Google Patents

一种阵列基板及其制备方法和显示面板 Download PDF

Info

Publication number
CN110880518B
CN110880518B CN201911192059.4A CN201911192059A CN110880518B CN 110880518 B CN110880518 B CN 110880518B CN 201911192059 A CN201911192059 A CN 201911192059A CN 110880518 B CN110880518 B CN 110880518B
Authority
CN
China
Prior art keywords
layer
insulating layer
gate
gate insulating
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911192059.4A
Other languages
English (en)
Other versions
CN110880518A (zh
Inventor
赵东方
文国哲
李俊峰
杜哲
葛泳
原莎
徐琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN201911192059.4A priority Critical patent/CN110880518B/zh
Publication of CN110880518A publication Critical patent/CN110880518A/zh
Priority to PCT/CN2020/105066 priority patent/WO2021103616A1/zh
Application granted granted Critical
Publication of CN110880518B publication Critical patent/CN110880518B/zh
Priority to US17/519,222 priority patent/US11929368B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种阵列基板及其制备方法和显示面板，其中阵列基板包括：薄膜晶体管阵列层，薄膜晶体管阵列层包括驱动晶体管、开关晶体管和电容；驱动晶体管包括依次层叠设置的第一有源层、第一栅极绝缘层、第一栅极、绝缘介质层；开关晶体管包括依次层叠设置的第二有源层、第二栅极绝缘层和第二栅极；其中，绝缘介质层和第二栅极绝缘层为同一层；第一栅极绝缘层的厚度大于第二栅极绝缘层的厚度，使得驱动晶体管的亚阈值摆幅较大，同时使得开关晶体管的亚阈值摆幅较小，进而可以同时保证驱动晶体管的驱动能力和开关晶体管的开关控制能力。

Description

一种阵列基板及其制备方法和显示面板
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种阵列基板及其制备方法和显示面板。
背景技术
随着显示技术的发展，有机发光显示面板的应用越来越广泛。
现有有机发光显示面板中通常包括多个有机发光器件和用于驱动有机发光器件发光的驱动电路，驱动电路中通常包括驱动晶体管和开关晶体管。
然而，现有有机发光显示面板结构难以实现同时优化驱动晶体管的驱动能力和开关晶体管的控制能力。
发明内容
本发明实施例提供一种阵列基板及其制备方法和显示面板，以实现同时优化驱动晶体管的驱动能力和开关晶体管的控制能力。
第一方面，本发明实施例提供了一种阵列基板，包括：
薄膜晶体管阵列层，薄膜晶体管阵列层包括驱动晶体管和开关晶体管；
驱动晶体管包括依次层叠设置的第一有源层、第一栅极绝缘层、第一栅极、绝缘介质层；
开关晶体管包括依次层叠设置的第二有源层、第二栅极绝缘层和第二栅极；
其中，绝缘介质层和第二栅极绝缘层为同一层；第一栅极绝缘层的厚度大于第二栅极绝缘层的厚度。
可选的，薄膜晶体管阵列层还包括电容，电容包括第一极板和第二极板，第一极板与第一栅极同层设置，第二极板与第二栅极同层设置。
可选的，绝缘介质层和第二栅极绝缘层的材料包括氧化铪、氧化锆和氧化铝中的至少一种。
可选的，薄膜晶体管阵列层还包括扫描线，扫描线与第二栅极同层设置。
可选的，第一栅极绝缘层的厚度为1300-4000埃，第二栅极绝缘层的厚度为200-1000埃。
可选的，薄膜晶体管阵列层还包括第三栅极绝缘层，第三栅极绝缘层设置于第一有源层和第二有源层靠近第一栅极绝缘层的一侧。
可选的，第一栅极绝缘层包括自第三栅极绝缘层依次层叠设置的第一子绝缘层和第二子绝缘层；
第三栅极绝缘层材料为氧化硅，第一子绝缘层的材料为氮化硅，第二子绝缘层的材料为氧化硅。
可选的，阵列基板还包括基底，基底设置于第一有源层和第二有源层远离第一栅极绝缘层的一侧；
薄膜晶体管阵列层还包括层间绝缘层和源漏层，源漏层包括驱动晶体管的第一源极、驱动晶体管的第一漏极、开关晶体管的第二源极、开关晶体管的第二漏极；层间绝缘层设置于第二栅极远离基底的一侧，源漏层设置于层间绝缘层远离基底的一侧；
第一源极和第一漏极分别通过第一过孔与第一有源层电连接，第一过孔贯穿层间绝缘层和绝缘介质层；
第二源极和第二漏极分别通过第二过孔与第二有源层电连接，第二过孔贯穿层间绝缘层和第二栅极绝缘层。
可选的，阵列基板还包括基底，基底设置于第二栅极远离第二栅极绝缘层的一侧；
薄膜晶体管阵列层还包括层间绝缘层和源漏层，源漏层包括驱动晶体管的第一源极、驱动晶体管的第一漏极、开关晶体管的第二源极、开关晶体管的第二漏极；层间绝缘层设置于第一有源层和第二有源层远离基底的一侧，源漏层设置于层间绝缘层远离基底的一侧；
第一源极和第一漏极分别通过第一过孔与第一有源层电连接，第一过孔贯穿层间绝缘层；
第二源极和第二漏极分别通过第二过孔与第二有源层电连接，第二过孔贯穿层间绝缘层。
第二方面，本发明实施例还提供了一种阵列基板的制备方法，该阵列基板的制备方法包括：
提供第一有源层和第二有源层；
在第一有源层的一侧形成第一栅极绝缘层；
在第一栅极绝缘层的远离第一有源层的一侧形成第一栅极和电容的第一极板；
在第一栅极远离第一有源层的一侧形成绝缘介质层，在第二有源层的一侧形成第二栅极绝缘层，绝缘介质层和第二栅极绝缘层为同一层；
在第二栅极绝缘层远离第二有源层的一侧形成第二栅极，在绝缘介质层远离第一有源层的一层形成电容的第二极板；
其中，第一栅极绝缘层为驱动晶体管的栅极绝缘层，第二栅极绝缘层为开关晶体管的栅极绝缘层，第一栅极绝缘层的厚度大于第二栅极绝缘层的厚度。
第三方面，本发明实施例还提供了一种显示面板，包括第一方面提供的阵列基板。
本发明实施例提供了一种阵列基板和显示面板，其中阵列基板包括薄膜晶体管阵列层，薄膜晶体管阵列层中驱动晶体管的第一栅极和开关晶体管的第二栅极为不同膜层，相应的，第一栅极与第一有源层之间的第一栅极绝缘层和第二栅极和第二有源层之间的第二栅极绝缘层也不属于相同膜层，且第一栅极绝缘层的厚度大于第二栅极绝缘层的厚度，进而使得驱动晶体管的栅极电容大于开关晶体管的栅极电容，使得驱动晶体管的亚阈值摆幅较大，同时使得开关晶体管的亚阈值摆幅较小，进而可以同时保证驱动晶体管的驱动能力和开关晶体管的开关控制能力，有利于同时实现驱动晶体管对灰阶的精准控制和开关晶体管的较快的开关速度。
附图说明
图1是本发明实施例提供的一种阵列基板的结构示意图；
图2是现有技术中常用的2T1C像素电路的结构示意图；
图3是本发明实施例提供的另一种阵列基板的结构示意图；
图4是本发明实施例提供的另一种阵列基板的结构示意图；
图5是本发明实施例提供的另一种阵列基板的结构示意图；
图6是本发明实施例提供的另一种阵列基板的结构示意图；
图7是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述，现有有机发光显示面板结构难以实现同时优化驱动晶体管的驱动能力和开关晶体管的控制能力。经发明人研究发现，出现上述问题的原因在于，现有有机发光显示面板中，阵列基板中的驱动晶体管和开关晶体管的通常具有相同的器件结构，具体的，驱动晶体管的栅极与开关晶体管的栅极通常位于同一金属层，相应的，驱动晶体管的栅极绝缘层和开关晶体管的栅极绝缘层具有相同的结构和厚度，驱动晶体管的驱动能力和开关晶体管的开关控制能力均与栅极绝缘层的厚度有关。栅极绝缘层的厚度越大，驱动晶体管的驱动能力越强；栅极绝缘层的厚度越小，开关晶体管的开关控制能力越强。而现有显示面板中，具有相同结构和厚度栅极绝缘层的开关晶体管和驱动晶体管无法同时实现既增大驱动晶体管的栅极绝缘层的厚度，又减小开关晶体管的栅极绝缘层的厚度，故难以实现同时优化驱动晶体管的驱动能力和开关晶体管的开关控制能力。
基于上述原因，本实施例提供一种阵列基板，图1是本发明实施例提供的一种阵列基板的结构示意图，参考图1，该阵列基板包括薄膜晶体管阵列层100，薄膜晶体管阵列层100包括驱动晶体管110、开关晶体管120和电容150；
驱动晶体管110包括依次层叠设置的第一有源层111、第一栅极绝缘层112、第一栅极113、绝缘介质层114；
开关晶体管120包括依次层叠设置的第二有源层121、第二栅极绝缘层122和第二栅极123；
其中，绝缘介质层114和第二栅极绝缘层122为同一层；第一栅极绝缘层112的厚度d1大于第二栅极绝缘层122的厚度d2；
电容150包括第一极板151和第二极板152，第一极板151与第一栅极113同层设置，第二极板152与第二栅极123同层设置。
具体的，薄膜晶体管阵列层100通常包括有源层、多层金属层和多层绝缘层，有源层、多层金属层和多层绝缘层形成多个薄膜晶体管，其中，多个薄膜晶体管中，可以包括驱动晶体管110和开关晶体管120。具体的，现有显示面板中，例如OLED显示面板和Micro LED显示面板中，通常包括多个发光器件以及驱动该发光器件发光的像素电路，其中每个像素电路中可以包括一个驱动晶体管110和至少一个开关晶体管120。图2是现有技术中常用的2T1C像素电路的结构示意图，参考图2，该像素电路中包括第一晶体管T1和第二晶体管T2，其中，第一晶体管T1为驱动晶体管，第二晶体管T2为开关晶体管。其中，驱动晶体管与发光器件D1的阳极连接，发光器件D1的阴极连接至第二电位信号输入端VSS。驱动晶体管110可产生驱动电流，进而驱动发光器件D1发光。开关晶体管120则起到开关控制作用，即根据开关晶体管120栅极输入的信号控制开关晶体管120源极和漏极的连通与关断。例如对于图2所示像素电路来说，第一晶体管T1和第二晶体管T2均为P型晶体管，扫描信号输入端Scan输入低电位信号时，第二晶体管T2(开关晶体管)导通，数据电压输入端Vdata输入的数据电压可传输至第一晶体管T1(驱动晶体管)的栅极，然后第一晶体管T1可根据其栅极电位和源极的第一电位信号输入端VDD的输入的电位产生驱动电流，进而驱动发光器件D1发光。
以下引入薄膜晶体管的亚阈值摆幅的概念进行说明。其中，亚阈值摆幅是衡量薄膜晶体管开启与关断状态之间相互转换速率的性能指标，它代表源漏电流变化十倍所需要栅电压的变化量，因此亚阈值摆幅越小，越有利于提高开关晶体管120的开关速度；亚阈值摆幅越大，越有利于驱动晶体管110对灰阶的控制。
为保证显示面板的显示效果，则要求开关晶体管120的具有良好的开关控制能力，即要求开关晶体管120具有较快的开关速度，具体可以表现为开关晶体管120的亚阈值摆幅较小；同时要求驱动晶体管110具有良好的驱动能力，即要求驱动晶体管110具有精准的灰阶控制能力，具体可以表现为驱动晶体管110的亚阈值摆幅较大。薄膜晶体管的亚阈值摆幅取决于薄膜晶体管的栅极电容(薄膜晶体管的栅极与有缘层之间的电容)大小，栅极电容越小，薄膜晶体管的亚阈值摆幅越大；而栅极电容大小取决于栅极绝缘层的厚度，栅极绝缘层的厚度越大，栅极电容越小。
本实施例提供的阵列基板中所包括的驱动晶体管110和开关晶体管120可以是顶栅结构的晶体管，也可以是底栅结构的晶体管。其中，图1所示阵列基板中，驱动晶体管110和开关晶体管120为顶栅结构。参考图1，与现有技术中阵列基板所包括具有相同结构和厚度栅极绝缘层的开关晶体管120和驱动晶体管110不同，该阵列基板中，驱动晶体管110和开关晶体管120的栅极绝缘层为不同结构，且驱动晶体管110的栅极绝缘层的厚度大于开关晶体管120的栅极绝缘层的厚度。具体的，该阵列基板包括基底200，阵列基板形成于基底200的一侧。驱动晶体管110包括自基底200一侧依次层叠设置的第一有源层111、第一栅极绝缘层112、第一栅极113、绝缘介质层114。开关晶体管120包括依次层叠设置的第二有源层121、第二栅极绝缘层122和第二栅极123。
参考图1，形成薄膜晶体管阵列层100时，可首先在基底200的一侧形成驱动晶体管110的第一有源层111和开关晶体管120的第二有源层121。可选的，第一有源层111和第二有源层121为同一层，第一有源层111和第二有源层121以由相同或基本相似的材料形成，例如，由诸如硅材料之类的无机材料、有机半导体材料或氧化物半导体材料形成。
形成第一有源层111和第二有源层121后，可形成第一栅极绝缘层112和第一栅极113。第一栅极绝缘层112只形成于驱动晶体管110的第一栅极113和第一有源层111之间，该第一栅极绝缘层112可以是单层或者多层结构，例如，第一栅极绝缘层112为单层结构时，可以是氧化硅或氮化硅；第一栅极绝缘层112为多层结构时，可以是氧化硅和氮化硅交替层叠设置。因第一栅极绝缘层112只形成于第一驱动晶体管110的第一栅极113和第一有源层111之间，因此，可以在形成整层的第一栅极绝缘层112的材料和整层的第一栅极113的材料后，以相同的掩膜对第一栅极113的材料和第一栅极绝缘层112的材料进行刻蚀，例如，在整层的第一栅极113的材料远离第一栅极绝缘层112的一侧涂布光刻胶，以该光刻胶为掩膜版，分两步对整层第一栅极113的材料和整层第一栅极绝缘层112的材料进行刻蚀，只保留图1所示第一栅极113和第一栅极绝缘层112处的相应材料，进而可以简化制备该阵列基板的工艺步骤。
形成第一栅极113后，可接着形成驱动晶体管110的绝缘介质层114，该绝缘介质层114与开关晶体管120的第二栅极绝缘层122为同一层，具体的，绝缘介质层114和第二栅极绝缘层122可以是该薄膜晶体管阵列层100中的一整层膜层结构。然后可以在对应于开关晶体管120的沟道区域的位置，在第二栅极绝缘层122的远离基底200的一侧形成第二栅极123。可选的，第一栅极113和第二栅极123的材料均可以是Mo，Ti，Cu其中的一种。
继续参考图1，该阵列基板中，驱动晶体管110的第一栅极113和开关晶体管120的第二栅极123为不同膜层，因此，第一栅极113与第一有源层111之间的第一栅极绝缘层112和第二栅极123和第二有源层121之间的第二栅极绝缘层122也不属于相同膜层，且第一栅极绝缘层112的厚度d1大于第二栅极绝缘层122的厚度d2，进而使得驱动晶体管110的栅极电容小于开关晶体管120的栅极电容，使得驱动晶体管110的亚阈值摆幅较大，同时使得开关晶体管120的亚阈值摆幅较小，进而可以同时保证驱动晶体管110的驱动能力和开关晶体管120的开关控制能力，有利于同时实现驱动晶体管110对灰阶的精准控制和开关晶体管120的较快的开关速度。
继续参考图1，可选的，阵列基板的基底200设置于第一有源层111和第二有源层121远离第一栅极绝缘层112的一侧；
薄膜晶体管阵列层100还包括层间绝缘层140和源漏层，源漏层包括驱动晶体管110的第一源极115、驱动晶体管110的第一漏极116、开关晶体管120的第二源极124、开关晶体管120的第二漏极125；层间绝缘层140设置于第二栅极123远离基底200的一侧，源漏层设置于层间绝缘层140远离基底200的一侧；
第一源极115和第一漏极116分别通过第一过孔与第一有源层111电连接，第一过孔贯穿层间绝缘层140和绝缘介质层114；
第二源极124和第二漏极125分别通过第二过孔与第二有源层121电连接，第二过孔贯穿层间绝缘层140和第二栅极绝缘层122。
参考图1，具体的，第一有源层111可以包括第一源区和第一漏区，第一源极115可通过第一过孔与第一源区连接，第一漏极116可通过第一过孔与第一漏区连接。第二有源层121可以包括第二源区和第二漏区，第二源极124可通过第二过孔与第二源区连接，第二漏极125可通过第二过孔与第二漏区连接。第一过孔贯穿层间绝缘层140和绝缘介质层114，第二过孔贯穿层间绝缘层140和第二栅极绝缘层122，即在第一过孔和第二过孔处不设置第一栅极绝缘层112，进而使得第一过孔和第二过孔的深度可以较小，进而使得第一过孔和第二过孔制作相对容易。
需要说明的是，以上说明均以图1所示驱动晶体管110和开关晶体管120为顶栅结构进行说明。图3是本发明实施例提供的另一种阵列基板的结构示意图，参考图3，该阵列基板中，驱动晶体管110和开关晶体管120均为底栅结构，此时基底200设置于第二栅极123远离第二有源层121的一侧。形成图3所示阵列基板时，可首先在基底200的一侧形成一层有机层或无机层130，并在该有机层或无机层130远离基底200一侧对应驱动晶体管110和开关晶体管120的位置形成深度不同的凹槽，其中，对应于驱动晶体管110的凹槽深度大于对应于开关晶体管120的凹槽深度，然后依次形成第二栅极123、位于同层的绝缘介质层114和第二栅极绝缘层122、第一栅极113、第一栅极绝缘层112、第一有源层111和第二有源层121。该阵列基板中，第一栅极绝缘层112的厚度d1同样大于第二栅极绝缘层122的厚度d2，并具有顶栅结构的驱动晶体管110和开关晶体管120的阵列基板具有相同的同时实现驱动晶体管110对灰阶的精准控制和开关晶体管120的较快的开关速度的有益效果。
继续参考图3，可选的，阵列基板的基底200设置于第二栅极123远离第二栅极绝缘层122的一侧；
薄膜晶体管阵列层100还包括层间绝缘层140和源漏层，源漏层包括驱动晶体管110的第一源极115、驱动晶体管110第一漏极116、开关晶体管120的第二源极124、开关晶体管120的第二漏极125；层间绝缘层140设置于第一有源层111和第二有源层121远离基底200的一侧，源漏层设置于层间绝缘层140远离基底200的一侧；
第一源极115和第一漏极116分别通过第一过孔与第一有源层111电连接，第一过孔贯穿层间绝缘层140；
第二源极124和第二漏极125分别通过第二过孔与第二有源层121电连接，第二过孔贯穿层间绝缘层140。
参考图3，具体的，第一有源层111可以包括第一源区和第一漏区，第一源极115可通过第一过孔与第一源区连接，第一漏极116可通过第一过孔与第一漏区连接。第二有源层121可以包括第二源区和第二漏区，第二源极124可通过第二过孔与第二源区连接，第二漏极125可通过第二过孔与第二漏区连接。
具结合图2，参考图1和图3，电容150与驱动晶体管110的栅极电连接，电容150在像素电路中可以起到存储作用，使得驱动晶体管110在驱动发光器件D1发光阶段，驱动晶体管110的栅极电位可以被保持，进而保证驱动电流的稳定性。电容150的第一极板151可以与第一栅极113在同一道工艺中形成，第二极板152可以与第二栅极123在同一道工艺形成。
本实施例提供的阵列基板，包括薄膜晶体管阵列层，薄膜晶体管阵列层中驱动晶体管的第一栅极和开关晶体管的第二栅极为不同膜层，相应的，第一栅极与第一有源层之间的第一栅极绝缘层和第二栅极和第二有源层之间的第二栅极绝缘层也不属于相同膜层，且第一栅极绝缘层的厚度大于第二栅极绝缘层的厚度，进而使得驱动晶体管的栅极电容大于开关晶体管的栅极电容，使得驱动晶体管的亚阈值摆幅较大，同时使得开关晶体管的亚阈值摆幅较小，进而可以同时保证驱动晶体管的驱动能力和开关晶体管的开关控制能力，有利于同时实现驱动晶体管对灰阶的精准控制和开关晶体管的较快的开关速度。
在上述技术方案的基础上，可选的，绝缘介质层114和第二栅极绝缘层122的材料包括氧化铪、氧化锆和氧化铝中的至少一种。
具体的，氧化铪、氧化锆和氧化铝的介电常数较高，因绝缘介质层114也是电容150的第一极板151和第二极板152之间的介质层，因此绝缘介质层114的材料包括氧化铪、氧化锆和氧化铝中的至少一种，可以增大电容150，有利于增强电容150的充放电能力，有利于实现低频驱动，降低驱动功耗。并且，电容150的充放电能力增强后，可以使得驱动晶体管110的第一栅极绝缘层112可以不必过厚(但第一栅极绝缘层112的厚度d1还是要大于第二栅极绝缘层122的厚度d2)，改善第一栅极绝缘层112太厚造成的刻蚀不均问题。
第二栅极绝缘层122的材料包括氧化铪、氧化锆和氧化铝中的至少一种，可以使得开关晶体管120的栅极电容150增大，进而减小开关晶体管120的亚阈值摆幅，进一步提高开关晶体管120的开关控制能力。
需要说明的是，绝缘介质层114和第二栅极绝缘层122的材料还可以包括其他与氧化铪、氧化锆和氧化铝具有相当介电常数的材料，本发明实施例在此不做具体限定。
图4是本发明实施例提供的另一种阵列基板的结构示意图，参考图4，可选的，薄膜晶体管阵列层100还包括扫描线160，扫描线160与第二栅极123同层设置。
结合图2，参考图4，具体的，薄膜晶体管阵列层100中的扫描线160可以与开关晶体管120的第二栅极123，即可以与图2中扫描信号输入端Scan电连接，进而将扫描信号传输至开关晶体管120的栅极，进而控制开关晶体管120的导通或关断。如上所述的，扫描线160通常与开关晶体管120的栅极电连接，因此扫描线160与开关晶体管120的栅极同层，可以使得扫描线160与开关晶体管120的连接更加方便。
在上述技术方案的基础上，可选的，第一栅极绝缘层的厚度为1300-4000埃，第二栅极绝缘层的厚度为200-1000埃。
可选的，第一栅极绝缘层的厚度为3000埃，第二栅极绝缘层的厚度为800埃。第一栅极绝缘层的厚度为1300-4000埃，第二栅极绝缘层的厚度为200-1000埃，在保证第一栅极绝缘层的厚度大于第二栅极绝缘层的厚度的同时，即保证同时提高驱动晶体管的驱动能力和开关晶体管的开关控制能力，还可以保证第一栅极绝缘层的厚度和第二栅极绝缘层的厚度不至于过厚，进而使得有利于实现阵列基板的薄型化。
图5是本发明实施例提供的另一种阵列基板的结构示意图，参考图5，可选的，薄膜晶体管阵列层100还包括第三栅极绝缘层170，第三栅极绝缘层170设置于第一有源层111和第二有源层121靠近第一栅极绝缘层112的一侧。
参考图5，具体的，薄膜晶体管阵列层100包括第三栅极绝缘层170，该第三栅极绝缘层170与第一栅极绝缘层112共同构成驱动晶体管110的栅极绝缘层，同时，第三栅极绝缘层170与第二栅极绝缘层122共同构成开关晶体管120的栅极绝缘层。
继续参考图5，可选的，第一栅极绝缘层112包括自第三栅极绝缘层170依次层叠设置的第一子绝缘层1121和第二子绝缘层1122；第三栅极绝缘层170材料为氧化硅，第一子绝缘层1121的材料为氮化硅，第二子绝缘层1122的材料为氧化硅，可以使得驱动晶体管110的第一栅极113和第一有源层111之间的三层绝缘层(层叠设置的第三栅极绝缘层170、第一子绝缘层1121、第二子绝缘层1122)中，位于两侧的第三栅极绝缘层170和第二子绝缘层1122的材料相同，中间层的第一子绝缘层1121与两侧绝缘层的材料不同，进而使得对第一子绝缘层1121和第二子绝缘层1122进行刻蚀时，可以方便地检测到第二子绝缘层1122和第一子绝缘层1121的刻蚀终点，保证第三栅极绝缘层170的均一性。可选的，第三栅极绝缘层170的厚度为500埃，第一子绝缘层1121的厚度为1000埃，第二子绝缘层1122的厚度为3000埃。表1是阵列基板1与阵列基板2中开关晶体管和驱动晶体管亚阈值摆幅的实验数据，其中，阵列基板1中开关晶体管和驱动晶体管的栅极绝缘层结构和厚度相同，具体的开关晶体管和驱动晶体管的栅极绝缘层都为二氧化硅，且厚度都为1200埃；阵列基板2为本实施例提供的阵列基板，其中，第一栅极绝缘层112包括自第三栅极绝缘层170依次层叠设置的第一子绝缘层1121和第二子绝缘层1122；第三栅极绝缘层170材料为氧化硅，第一子绝缘层1121的材料为氮化硅，第二子绝缘层1122的材料为氧化硅，第三栅极绝缘层170的厚度d3为500埃，第一子绝缘层1121的厚度d4为1000埃，第二子绝缘层1122的厚度d5为3000埃，第二栅极绝缘层123的厚度d2为800埃。
表1
开关晶体管亚阈值摆幅 驱动晶体管亚阈值摆幅
阵列基板1 0.23±0.03 0.3±0.06
阵列基板2 0.23±0.03 0.55±0.08
通过上表可知，本实施例的阵列基板，可显著提高驱动晶体管的亚阈值摆幅，进而提高驱动晶体管的驱动能力。并且，因与第二栅极绝缘层123通常的绝缘介质层114不属于驱动晶体管110的栅极绝缘层，因此，本领域技术人员可根据实际经验灵活设置第二栅极绝缘层123的厚度，进而在不改变驱动晶体管110亚阈值摆幅的基础上，减小开关晶体管120的亚阈值摆幅，提高开关晶体管的开关控制能力。
本实施例还提供了一种显示面板的制备方法，图6是本发明实施例提供的一种显示面板的制备方法的流程图，参考图6，可选的，该显示面板的制备方法包括：
步骤210、提供第一有源层和第二有源层；
步骤220、在第一有源层的一侧形成第一栅极绝缘层；
步骤230、在第一栅极绝缘层的远离第一有源层的一侧形成第一栅极和电容的第一极板；
步骤240、在第一栅极远离第一有源层的一侧形成绝缘介质层，在第二有源层的一侧形成第二栅极绝缘层，绝缘介质层和第二栅极绝缘层为同一层；
步骤250、在第二栅极绝缘层远离第二有源层的一侧形成第二栅极，在绝缘介质层远离第一有源层的一层形成电容的第二极板；
其中，第一栅极绝缘层为驱动晶体管的栅极绝缘层，第二栅极绝缘层为开关晶体管的栅极绝缘层，第一栅极绝缘层的厚度大于第二栅极绝缘层的厚度。
本发明实施例提供的阵列基板的制备方法，形成的驱动晶体管的第一栅极绝缘层的厚度大于开关晶体管的第二栅极绝缘层的厚度，进而使得驱动晶体管的栅极电容大于开关晶体管的栅极电容，使得驱动晶体管的亚阈值摆幅较大，同时使得开关晶体管的亚阈值摆幅较小，进而可以同时保证驱动晶体管的驱动能力和开关晶体管的开关控制能力，有利于同时实现驱动晶体管对灰阶的精准控制和开关晶体管的较快的开关速度。
本发明实施例还提供了一种显示面板，图7是本发明实施例提供的一种显示面板的结构示意图，参考图7，该显示面板包括本发明任意实施例提供的阵列基板10，还包括位于阵列基板10一侧的多个发光器件20。该显示面板可以是有机发光显示面板或无机发光显示面板等，当显示面板为有机发光显示面板时，显示面板可以包括阵列基板一侧的有机发光器件；显示面板为无机发光显示面板时，显示面板可以包括阵列基板一侧的无机发光器件，如Micro-LED。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种阵列基板，其特征在于，包括：
薄膜晶体管阵列层，所述薄膜晶体管阵列层包括驱动晶体管、开关晶体管和电容；
所述驱动晶体管包括依次层叠设置的第一有源层、第一栅极绝缘层、第一栅极、绝缘介质层；
所述开关晶体管包括依次层叠设置的第二有源层、第二栅极绝缘层和第二栅极；
其中，所述绝缘介质层和所述第二栅极绝缘层为同一层；所述第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度；所述电容包括第一极板和第二极板，所述第一极板与所述第一栅极同层设置，所述第二极板与所述第二栅极同层设置；
所述第一栅极绝缘层只形成于所述驱动晶体管的所述第一栅极和所述第一有源层之间，在形成整层的所述第一栅极绝缘层的材料和整层的所述第一栅极的材料后，以相同的掩膜对所述第一栅极的材料和所述第一栅极绝缘层的材料进行刻蚀。
2.根据权利要求1所述的阵列基板，其特征在于，所述绝缘介质层和所述第二栅极绝缘层的材料包括氧化铪、氧化锆和氧化铝中的至少一种。
3.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管阵列层还包括扫描线，所述扫描线与所述第二栅极同层设置。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极绝缘层的厚度为1300-4000埃，所述第二栅极绝缘层的厚度为200-1000埃。
5.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管阵列层还包括第三栅极绝缘层，所述第三栅极绝缘层设置于所述第一有源层和所述第二有源层靠近所述第一栅极绝缘层的一侧。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一栅极绝缘层包括自所述第三栅极绝缘层依次层叠设置的第一子绝缘层和第二子绝缘层；
所述第三栅极绝缘层材料为氧化硅，所述第一子绝缘层的材料为氮化硅，所述第二子绝缘层的材料为氧化硅。
7.根据权利要求1所述的阵列基板，其特征在于，还包括基底，所述基底设置于所述第一有源层和第二有源层远离所述第一栅极绝缘层的一侧；
所述薄膜晶体管阵列层还包括层间绝缘层和源漏层，所述源漏层包括所述驱动晶体管的第一源极、所述驱动晶体管的第一漏极、所述开关晶体管的第二源极、所述开关晶体管的第二漏极；所述层间绝缘层设置于所述第二栅极远离所述基底的一侧，所述源漏层设置于所述层间绝缘层远离所述基底的一侧；
所述第一源极和第一漏极分别通过第一过孔与所述第一有源层电连接，所述第一过孔贯穿所述层间绝缘层和所述绝缘介质层；
所述第二源极和所述第二漏极分别通过第二过孔与所述第二有源层电连接，所述第二过孔贯穿所述层间绝缘层和所述第二栅极绝缘层。
8.根据权利要求1所述的阵列基板，其特征在于，还包括基底，所述基底设置于所述第二栅极远离所述第二栅极绝缘层的一侧；
所述薄膜晶体管阵列层还包括层间绝缘层和源漏层，所述源漏层包括所述驱动晶体管的第一源极、所述驱动晶体管的第一漏极、所述开关晶体管的第二源极、所述开关晶体管的第二漏极；所述层间绝缘层设置于所述第一有源层和所述第二有源层远离所述基底的一侧，所述源漏层设置于所述层间绝缘层远离所述基底的一侧；
所述第一源极和第一漏极分别通过第一过孔与所述第一有源层电连接，所述第一过孔贯穿所述层间绝缘层；
所述第二源极和所述第二漏极分别通过第二过孔与所述第二有源层电连接，所述第二过孔贯穿所述层间绝缘层。
9.一种阵列基板的制备方法，其特征在于，包括：
提供第一有源层和第二有源层；
在所述第一有源层的一侧形成第一栅极绝缘层；
在所述第一栅极绝缘层的远离所述第一有源层的一侧形成第一栅极和电容的第一极板；
在所述第一栅极远离所述第一有源层的一侧形成绝缘介质层，在所述第二有源层的一侧形成第二栅极绝缘层，所述绝缘介质层和所述第二栅极绝缘层为同一层；
在所述第二栅极绝缘层远离所述第二有源层的一侧形成第二栅极，在所述绝缘介质层远离所述第一有源层的一层形成电容的第二极板；
其中，所述第一栅极绝缘层为驱动晶体管的栅极绝缘层，所述第二栅极绝缘层为开关晶体管的栅极绝缘层，所述第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度；
所述第一栅极绝缘层只形成于所述驱动晶体管的所述第一栅极和所述第一有源层之间，在形成整层的所述第一栅极绝缘层的材料和整层的所述第一栅极的材料后，以相同的掩膜对所述第一栅极的材料和所述第一栅极绝缘层的材料进行刻蚀。
10.一种显示面板，其特征在于，包括权利要求1-8任一项所述的阵列基板。
CN201911192059.4A 2019-11-28 2019-11-28 一种阵列基板及其制备方法和显示面板 Active CN110880518B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911192059.4A CN110880518B (zh) 2019-11-28 2019-11-28 一种阵列基板及其制备方法和显示面板
PCT/CN2020/105066 WO2021103616A1 (zh) 2019-11-28 2020-07-28 一种阵列基板及其制备方法和显示面板
US17/519,222 US11929368B2 (en) 2019-11-28 2021-11-04 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911192059.4A CN110880518B (zh) 2019-11-28 2019-11-28 一种阵列基板及其制备方法和显示面板

Publications (2)

Publication Number Publication Date
CN110880518A CN110880518A (zh) 2020-03-13
CN110880518B true CN110880518B (zh) 2021-07-13

Family

ID=69730308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911192059.4A Active CN110880518B (zh) 2019-11-28 2019-11-28 一种阵列基板及其制备方法和显示面板

Country Status (3)

Country Link
US (1) US11929368B2 (zh)
CN (1) CN110880518B (zh)
WO (1) WO2021103616A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880518B (zh) * 2019-11-28 2021-07-13 云谷（固安）科技有限公司 一种阵列基板及其制备方法和显示面板
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
KR20210129294A (ko) 2020-04-17 2021-10-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230025781A (ko) * 2020-06-18 2023-02-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 표시 장치, 표시 장치의 제조 방법 및 전자 기기
CN114188354B (zh) * 2021-12-02 2023-11-28 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板
CN114420746A (zh) * 2021-12-27 2022-04-29 长沙惠科光电有限公司 阵列基板、oled面板及oled面板的制作方法
WO2023123125A1 (zh) * 2021-12-29 2023-07-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN115377166A (zh) * 2022-08-31 2022-11-22 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN116632034B (zh) * 2023-07-24 2023-10-13 江西兆驰半导体有限公司 一种Micro-LED芯片结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130098739A (ko) * 2012-02-28 2013-09-05 전자부품연구원 박막 트랜지스터를 이용한 인버터 소자 및 그 제조방법
CN103456765A (zh) * 2013-09-10 2013-12-18 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
CN107731858A (zh) * 2017-10-27 2018-02-23 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示面板
CN109659339A (zh) * 2018-12-10 2019-04-19 武汉华星光电半导体显示技术有限公司 可折叠显示面板及其制作方法和可折叠显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251998B1 (ko) * 2006-02-20 2013-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
CN104659285A (zh) * 2015-01-20 2015-05-27 深圳市华星光电技术有限公司 适用于amoled的tft背板制作方法及结构
CN116154003A (zh) 2015-11-20 2023-05-23 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
CN109872998A (zh) * 2017-12-04 2019-06-11 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置
KR102502646B1 (ko) * 2018-06-27 2023-02-24 삼성디스플레이 주식회사 표시패널 및 그 제조방법
CN109887973B (zh) 2019-02-27 2021-07-06 武汉华星光电半导体显示技术有限公司 有机发光显示阵列结构
CN110880518B (zh) * 2019-11-28 2021-07-13 云谷（固安）科技有限公司 一种阵列基板及其制备方法和显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130098739A (ko) * 2012-02-28 2013-09-05 전자부품연구원 박막 트랜지스터를 이용한 인버터 소자 및 그 제조방법
CN103456765A (zh) * 2013-09-10 2013-12-18 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
CN107731858A (zh) * 2017-10-27 2018-02-23 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示面板
CN109659339A (zh) * 2018-12-10 2019-04-19 武汉华星光电半导体显示技术有限公司 可折叠显示面板及其制作方法和可折叠显示装置

Also Published As

Publication number Publication date
US20220059576A1 (en) 2022-02-24
CN110880518A (zh) 2020-03-13
WO2021103616A1 (zh) 2021-06-03
US11929368B2 (en) 2024-03-12

Similar Documents

Publication Publication Date Title
CN110880518B (zh) 一种阵列基板及其制备方法和显示面板
US10020354B2 (en) Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
TWI606289B (zh) 陣列基板、顯示裝置及陣列基板的製備方法陣列基板
US9825106B2 (en) OLED display substrate and method for manufacturing the same, and display apparatus
TWI425634B (zh) 有機發光顯示裝置及其製造方法
WO2020140767A1 (zh) 透明显示基板及其制作方法和透明显示面板
US9960188B2 (en) Thin film transistor, array substrate, and fabrication method there of, and display apparatus
CN107170764B (zh) 阵列基板、阵列基板的制造方法、显示面板和显示装置
WO2019024760A1 (zh) 像素电路、其制造方法及显示装置
WO2017024658A1 (zh) 有机发光显示器及其制造方法
TW201930983A (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
WO2022179142A1 (zh) 显示面板及其制作方法和显示装置
CN110752219B (zh) 一种薄膜晶体管和显示面板
CN109309122B (zh) 阵列基板及其制造方法、显示装置
CN111710685B (zh) 显示面板及其制作方法、显示装置
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
WO2023155917A1 (zh) 双栅晶体管、像素驱动电路和显示面板
CN109585300A (zh) 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板
WO2018023955A1 (zh) Oled显示装置的阵列基板及其制造方法
TWI703735B (zh) 半導體基板、陣列基板、逆變器電路及開關電路
CN111384071B (zh) 一种像素结构、阵列基板、显示装置和制作方法
CN112713157A (zh) 阵列基板、显示面板以及阵列基板的制备方法
CN113097232A (zh) 一种显示面板、显示面板的制作方法及显示装置
WO2024000249A1 (zh) 显示基板及其制作方法、显示装置
WO2023231004A1 (zh) 显示面板及其制造方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: An array substrate and its preparation method and display panel

Effective date of registration: 20230616

Granted publication date: 20210713

Pledgee: China Construction Bank Co.,Ltd. Gu'an Sub branch

Pledgor: YUNGU (GU'AN) TECHNOLOGY Co.,Ltd.

Registration number: Y2023980044410