CN115377166A - 一种显示面板及显示装置 - Google Patents
一种显示面板及显示装置 Download PDFInfo
- Publication number
- CN115377166A CN115377166A CN202211053185.3A CN202211053185A CN115377166A CN 115377166 A CN115377166 A CN 115377166A CN 202211053185 A CN202211053185 A CN 202211053185A CN 115377166 A CN115377166 A CN 115377166A
- Authority
- CN
- China
- Prior art keywords
- transistor
- sub
- active layer
- distance
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 230000007547 defect Effects 0.000 abstract description 14
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 219
- 239000003990 capacitor Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 108700041286 delta Proteins 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241000750042 Vini Species 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种显示面板及显示装置，栅极驱动电路区的第一类晶体管，位于像素显示区的第二类晶体管，第一类晶体管包括第一晶体管，第二类晶体管包括第二晶体管。第一晶体管包括第一有源层和第一栅极，第二晶体管包括第二有源层和第二栅极。第一栅极与第一有源层之间的间距大于第二栅极与第二有源层之间的间距。即像素显示区栅极和有源层之间的绝缘层维持相对较薄程度，避免因膜厚较厚导致缺陷增多，进而影响晶体管的显示特性；栅极驱动电路区栅极和有源层之间的绝缘层相对较厚，可减小栅极和有源层之间的绝缘层电容，降低时钟信号耦合电容，进而降低功耗。在保证晶体管的显示特性的同时，降低功耗，节约显示面板的显示成本。
Description
技术领域
本申请涉及显示技术领域，特别涉及一种显示面板及显示装置。
背景技术
基于晶体管工艺的显示面板逐渐成为目前市场上的主流显示方案，然而，此类显示面板还存在屏幕显示功耗较高的缺点，从而导致搭载该显示面板的智能终端的续航时间较短。
因此，如何降低基于晶体管工艺的显示面板的功耗，是本领域需要解决的技术问题。
发明内容
有鉴于此，提供该发明内容部分以便以简要的形式介绍构思，这些构思将在后面的具体实施方式部分被详细描述。该发明内容部分并不旨在标识要求保护的技术方案的关键特征或必要特征，也不旨在用于限制所要求的保护的技术方案的范围。
本申请的目的在于提供一种显示面板及显示装置,在保证晶体管的显示特性的同时，可以降低功耗，节约显示面板的显示成本。
为实现上述目的，本申请有如下技术方案：
第一方面，本申请实施例提供了一种显示面板，其特征在于，包括：
栅极驱动电路区和像素显示区；
位于所述栅极驱动电路区的第一类晶体管，位于所述像素显示区的第二类晶体管；所述第一类晶体管包括第一晶体管，所述第二类晶体管包括第二晶体管；
所述第一晶体管包括第一有源层和第一栅极；所述第二晶体管包括第二有源层和第二栅极；
在垂直于所述显示面板表面的方向上，所述第一有源层和所述第一栅极之间包括第一绝缘层，所述第二有源层和所述第二栅极之间包括第二绝缘层；
在垂直于所述显示面板表面的方向上，所述第一栅极与所述第一有源层之间的间距为第一间距，所述第二栅极与所述第二有源层之间的间距为第二间距；
所述第一间距大于所述第二间距。
第二方面，本申请实施例提供了一种显示装置，包括上述所述的显示面板。
与现有技术相比，本申请实施例具有以下有益效果:
本申请实施例提供了一种显示面板及显示装置，该显示面板包括：栅极驱动电路区和像素显示区。位于栅极驱动电路区的第一类晶体管，位于像素显示区的第二类晶体管，第一类晶体管包括第一晶体管，第二类晶体管包括第二晶体管。第一晶体管包括第一有源层和第一栅极，第二晶体管包括第二有源层和第二栅极。在垂直于显示面板表面的方向，第一栅极与第一有源层之间的间距为第一间距，第二栅极与第二有源层之间的间距为第二间距，第一间距大于第二间距。即可以差异化设置栅极和有源层之间的绝缘层膜厚，像素显示区栅极和有源层之间的绝缘层维持相对较薄程度，即第二间距设置较小，避免因膜厚较厚导致缺陷增多，进而影响晶体管的显示特性；栅极驱动电路区栅极和有源层之间的绝缘层相对较厚，即第一间距设置的较大，可以减小栅极和有源层之间的绝缘层电容，降低时钟信号耦合电容，进而降低功耗。从而可以在保证晶体管的显示特性的同时，降低功耗，节约了显示面板的显示成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
结合附图并参考以下具体实施方式，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中，相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的，原件和元素不一定按照比例绘制。
图1示出了本申请实施例提供的一种显示面板的剖面结构部分示意图；
图2示出了本申请实施例提供的一种显示面板的俯视图；
图3示出了本申请实施例提供的一种像素电路的连接结构示意图；
图4示出了本申请实施例提供的又一种显示面板的剖面结构部分示意图；
图5示出了本申请实施例提供的另一种显示面板的剖面结构部分示意图；
图6示出了本申请实施例提供的再一种显示面板的剖面结构部分示意图；
图7示出了本申请实施例提供的又一种显示面板的剖面结构部分示意图；
图8示出了本申请实施例提供的另一种显示面板的剖面结构部分示意图；
图9示出了本申请实施例提供的一种发射驱动电路的连接结构示意图；
图10示出了本申请实施例提供的第一移位寄存器的电路示意图；
图11示出了本申请实施例提供的一种扫描驱动电路的连接结构示意图；
图12示出了本申请实施例提供的再一种显示面板的剖面结构示意图；
图13示出了本申请实施例提供的一种显示装置的示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术所述，经申请人研究发现，基于晶体管工艺的显示面板逐渐成为目前市场上的主流显示方案，然而，此类显示面板还存在屏幕显示功耗较高的缺点，从而导致搭载该显示面板的智能终端的续航时间较短，影响用户的使用体验。
因此，如何降低基于晶体管工艺的显示面板的功耗，是本领域需要解决的技术问题。
基于以上技术问题，本申请实施例提供了一种显示面板及显示装置，该显示面板包括：栅极驱动电路区和像素显示区。位于栅极驱动电路区的第一类晶体管，位于像素显示区的第二类晶体管，第一类晶体管包括第一晶体管，第二类晶体管包括第二晶体管。第一晶体管包括第一有源层和第一栅极，第二晶体管包括第二有源层和第二栅极。在垂直于显示面板表面的方向，第一栅极与第一有源层之间的间距为第一间距，第二栅极与第二有源层之间的间距为第二间距，第一间距大于第二间距。即可以差异化设置栅极和有源层之间的绝缘层膜厚，像素显示区栅极和有源层之间的绝缘层维持相对较薄程度，即第二间距设置较小，避免因膜厚较厚导致缺陷增多，进而影响晶体管的显示特性；栅极驱动电路区栅极和有源层之间的绝缘层相对较厚，即第一间距设置的较大，可以减小栅极和有源层之间的绝缘层电容，降低时钟信号耦合电容，进而降低功耗。从而可以在保证晶体管的显示特性的同时，降低功耗，节约了显示面板的显示成本。
为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参见图1和图2所示，图1为本申请实施例提供的一种显示面板的剖面结构部分示意图，图2为本申请实施例提供的一种显示面板的俯视图，图1为图2中沿CC’方向的剖视图，本申请实施例提供的显示面板可以包括：
栅极驱动电路区A和像素显示区B；
位于栅极驱动电路区A的第一类晶体管，位于像素显示区B的第二类晶体管，第一类晶体管包括第一晶体管1，第二类晶体管包括第二晶体管2；
第一晶体管1包括第一有源层11和第一栅极12；第二晶体管2包括第二有源层21和第二栅极22；
在垂直于显示面板表面的方向，第一有源层11和第一栅极12之间包括第一绝缘层10，第二有源层21和第二栅极22之间包括第二绝缘层20；
在垂直于显示面板表面的方向，第一栅极12与第一有源层11之间的间距为第一间距h1，第二栅极22与第二有源层21之间的间距为第二间距h2；
第一间距h1大于第二间距h2。
第一晶体管1还可以包括第一源极13和第一漏极14，第二晶体管2还可以包括第二源极23和第二漏极24。
即在垂直于显示面板表面的方向上，位于第一栅极12和第一有源层11之间的第一绝缘层10的部分为第一部分；位于第二栅极22和第二有源层21之间的第二绝缘层20的部分作为第二部分；第一部分的厚度大于第二部分的厚度。
在本申请实施例中，第一绝缘层10和第二绝缘层20可以是同层设置的膜层，采用相同材料，用同一道工序制备。
此外，在垂直于显示面板表面的方向上，还可以包括位于第一部分远离第一有源层11的一侧依次层叠的第一子绝缘层101和第二子绝缘层102；位于第二部分远离第二有源层20的一侧依次层叠的第三子绝缘层201和第四子绝缘层202。
即在本申请实施例中，可以差异化设置栅极和有源层之间的绝缘层膜厚，像素显示区B栅极和有源层之间的绝缘层维持相对较薄程度，即第二间距h2设置较小，避免因膜厚较厚导致缺陷增多，进而影响晶体管的显示特性；栅极驱动电路区A栅极和有源层之间的绝缘层相对较厚，即第一间距h1设置的较大，可以减小栅极和有源层之间的绝缘层电容，降低时钟信号耦合电容，进而降低功耗。从而可以在保证晶体管的显示特性的同时，降低功耗，节约了显示面板的显示成本。
其中，本申请实施例所指的缺陷为工艺制程中晶格错位或杂质导致的缺陷，膜厚若越厚，则材料体积越大，缺陷数量会越多，缺陷会影响像素显示区B第二类晶体管导致迟滞等，进而影响残像。
由于栅极驱动电路区A的第一类晶体管一般为开关晶体管，开关晶体管受缺陷影响较轻，因此可以适当加厚栅极驱动电路区A的膜厚，即可以将第一间距h1设置的较大。
此外，由于像素显示区B内的第二类晶体管的尺寸较小，因此，适当减薄像素显示区B内的膜厚，像素显示区B内的耦合影响有限。
可选的，在本申请实施例中有两种方式来差异化设置绝缘层膜厚：举例来说，一种方式是第一绝缘层10和/或第二绝缘层20只包括一层绝缘层，但是第一绝缘层10的第一部分的厚度大于第二绝缘层20的第二部分的厚度，以实现第一间距h1大于第二间距h2；另一种方式是第一绝缘层10和/或第二绝缘层20可以包括多层绝缘层，每一层绝缘层的厚度基本一致，可以设置第一绝缘层10的第一部分包括的层数大于第二绝缘层20的第二部分包括的层数，以实现第一间距h1大于第二间距h2。
本申请实施例提供的显示面板可以包括栅极驱动电路区A和像素显示区B。像素显示区B可以包括多个子像素3，子像素3可以包括像素电路4。栅极驱动电路区A可以包括通过信号线6为像素电路4提供驱动信号的栅极驱动电路5。其中，像素电路4可以包括第二晶体管2，栅极驱动电路5可以包括第一晶体管1。
参见图3所示，为本申请实施例提供的一种像素电路的连接结构示意图，图3所示的像素电路为7T(transistor，晶体管)1C(capacitance，电容)像素电路，即指包括7个晶体管1个电容的像素电路。
像素电路可以包括甲晶体管T1-庚晶体管T7。甲晶体管T1的栅极连接发射信号EM(emit)；甲晶体管T1的第一极连接高电压信号输入信号线(PVDD，a high level celldriving voltage)，PVDD指的是Pixel VDD，其中，Pixel代表像素，VDD代表正性电压，PVDD即代表向像素提供正性电压的高电压信号输入信号线；甲晶体管T1的第二极通过N2节点分别与乙晶体管T2的第一极和丙晶体管T3的第一极连接。
乙晶体管T2的栅极连接信号S1，乙晶体管T2的第二极连接Vdata数据信号。丙晶体管T3的栅极通过N1节点分别连接第一电容C1、戊晶体管T5的第二极和丁晶体管T4的第一极，丙晶体管T3的第二极通过N3节点分别连接丁晶体管T4的第二极和己晶体管T6的第一极，第一电容C1的另一端还与PVDD连接。丁晶体管T4的栅极连接信号S2。
戊晶体管T5的第一极与参考信号线连接，参考信号线传输参考电压Vref(reference voltage)，因此戊晶体管T5可以作为该像素电路的复位晶体管使用，戊晶体管T5的栅极连接信号S3，己晶体管T6的栅极连接发射信号EM，己晶体管T6的第二极连接低电压信号输入信号线(PVEE，a low level cell driving voltage)，PVEE指的是PixelVEE，其中，Pixel代表像素，VEE代表负性电压，PVEE即代表向像素提供负性电压的低电压信号输入信号线。
庚晶体管T7的栅极连接信号S4，庚晶体管T7的第二极连接初始化电压信号线Vini(Initialization voltage)，庚晶体管T7的的第一极连接PVEE。
可选的，本申请实施例提供的像素电路还可以包括2T1C、7T2C、8T1C或8T2C等像素电路，本申请实施例在此不作具体限定，具体可由本领域技术人员根据实际情况进行设定。
在一种可能的实现方式中，本申请实施例第一类晶体管和第二类晶体管可以为硅晶体管，即第一有源层11和第二有源层21可以包含硅，硅可以为使用低温方法来沉积的多晶硅，即LTPS(Low Temperature Poly-silicon，低温多晶硅)。
可选的，参见图3所示，当第一类晶体管和第二类晶体管为硅晶体管时，由于硅晶体管的迁移率高，稳定性好，像素电路中的第二类晶体管可以均为硅晶体管，也可以部分为硅晶体管，当像素电路中的第二类晶体管部分为硅晶体管时，硅晶体管可以用作该像素电路中的丙晶体管T3、甲晶体管T1、乙晶体管T2、己晶体管T6、庚晶体管T7。
在一种可能的实现方式中，参见图4所示，为本申请实施例提供的一种显示面板中氧化物半导体晶体管的部分结构示意图，本申请实施例提供的第一晶体管1和第二晶体管2可以为氧化物半导体晶体管，氧化物半导体材料例如可以为非晶态的氧化铟镓锌，即IGZO(Indium Gallium Zinc Oxide，氧化铟镓锌)。
具体的，第一栅极12可以包括第一子栅极121和第二子栅极122，第二栅极22可以包括第三子栅极221和第四子栅极222；
第一子栅极121位于第二子栅极122远离衬底100的一侧，第三子栅极221位于第四子栅极222远离衬底100的一侧；
第一有源层11位于第一子栅极121和第二子栅极122之间，第二有源层21位于第三子栅极221和第四子栅极222之间。
在垂直于显示面板表面的方向上，第一绝缘层10可以包括第五子绝缘层131和第六子绝缘层132；其中，第五子绝缘层131位于衬底100和第一有源层11之间，第六子绝缘层132位于第一有源层11和第一子栅极121之间。第二绝缘层20可以包括第七子绝缘层231和第八子绝缘层232；其中，第七子绝缘层231位于衬底100和第二有源层21之间，第八子绝缘层232位于第二有源层21和第三子栅极221之间。
此外，在垂直于显示面板表面的方向上，还可以包括位于第六子绝缘层132远离第五子绝缘层131的一侧依次层叠的第九子绝缘层133和第十子绝缘层134；位于第八子绝缘层232远离第七子绝缘层231的一侧依次层叠的第十一子绝缘层233和第十二子绝缘层134。
即在本申请实施例中，对于IGZO晶体管，一般为顶、底双栅的晶体管，此时，第一间距h1可以是第一子栅极121和第一有源层11的间距D1，和/或，第二子栅极122和第一有源层的间距D2；第二间距h2可以是第三子栅极221和第二有源层21的间距D3，和/或，第四子栅极222和第二有源层21的间距D4。
即在本申请实施例中可以包括以下三种情况：D1＞D3，D2和D4大小不限；D2＞D4，D1和D3大小不限；D1＞D3且D2＞D4。从而差异化设置栅极和有源层之间的绝缘层膜厚，像素显示区B栅极和有源层之间的绝缘层维持相对较薄程度，栅极驱动电路区A栅极和有源层之间的绝缘层相对较厚，在保证晶体管的显示特性的同时，降低功耗，节约了显示面板的显示成本。
当D1＞D3，D2和D4大小不限；或；D2＞D4，D1和D3大小不限时，即只对相对应的两层做差异化膜厚设计，可以减少工艺步骤，从而可以节省成本。
参见图3所示，当第一晶体管和第二晶体管为氧化物半导体晶体管时，由于氧化物半导体晶体管的截止状态的漏电小，像素电路中的第二类晶体管可以均为氧化物半导体晶体管，也可以部分为氧化物半导体晶体管，当像素电路中的第二类晶体管部分为氧化物半导体晶体管时，氧化物半导体晶体管可以用做该像素电路中连接电容C1的丁晶体管T4和戊晶体管T5，以维持电容C1的电压稳定，实现低频显示。
在一种可能的实现方式中，参见图5所示，为本申请实施例提供的又一种显示面板中的第一类晶体管和第二类晶体管的部分结构的示意图，本申请实施例提供的第一类晶体管包括第三晶体管30，第二类晶体管包括第四晶体管40，第三晶体管30和第四晶体管40包括硅晶体管。
第三晶体管30包括第三有源层302和第三栅极301；第四晶体管40包括第四有源层402和第四栅极401；
在垂直于显示面板表面的方向，第三栅极301和第三有源层302之间包括第三绝缘层331，第四栅极401和第四有源层402之间包括第四绝缘层441；
在垂直于显示面板表面的方向，第三栅极301和第三有源层302之间的间距为第三间距h3，第四栅极401和第四有源层402之间的间距为第四间距h4；第一子栅极121和第一有源层11之间的间距为第一子间距D1，第二子栅极122和第一有源层11之间的间距为第二子间距D2；第三子栅极221和第二有源层21之间的间距为第三子间距D3，第四子栅极222和第二有源层21之间的间距为第四子间距D4；
第三间距h3和第二子间距D2之间的差值h3-D2作为第一变化量δ1；
第二子间距D2和第四子间距D4之间的差值D2-D4作为第二变化量δ2；
第三间距h3和第一子间距D1之间的差值h3-D1作为第三变化量δ3；
第四间距h4和第三子间距D3之间的差值h4-D3作为第四变化量δ4；
第一变化量δ1大于或等于第二变化量δ2，δ1≥δ2；
第三变化量δ3大于或等于第四变化量δ4，δ3≥δ4。
即在本申请实施例中，在显示面板中驱动晶体管一般为硅晶体管，因此硅晶体管即第三晶体管30和第四晶体管40对功耗的影响最大，因此相比氧化物半导体晶体管来说，栅极驱动电路区A的硅晶体管的栅极和有源层之间的绝缘层相对较厚，即第三间距h3设置的较大，可以减小栅极和有源层之间的绝缘层电容，降低时钟信号耦合电容，进而显著降低功耗。
第三晶体管30还可以包括第三源极33和第三漏极34，第四晶体管40还可以包括第四源极43和第四漏极44。
在本申请实施例中，第三绝缘层331和第四绝缘层441可以是同层设置的膜层，采用相同材料，用同一道工序制备。
此外，在垂直于显示面板表面的方向上，还可以包括位于第三绝缘层331远离衬底100一侧依次层叠的第十三子绝缘层332和第十四子绝缘层333；位于第四绝缘层441远离衬底100一侧依次层叠的第十五子绝缘层442和第十六子绝缘层443。
在一种可能的实现方式中，参见图5所示，本申请实施例中第二子间距D2和第四子间距D4的比值可以作为第一比值D2/D4，第一子间距D1和第三子间距D3的比值可以作为第二比值D1/D3。
即对于常规的氧化物半导体晶体管来说，一般为顶、底双栅结构，因此可以设置顶栅和底栅之间等比变化，即第一比值D2/D4可以等于第二比值D1/D3。
在一种可能的实现方式中，参见图5所示，第一比值D2/D4也可以不等于第二比值D1/D3。即第一比值D2/D4可以大于第二比值D1/D3，或者，第一比值D2/D4可以小于第二比值D1/D3。
即在本申请实施例中，对于顶、底双栅结构的氧化物半导体晶体管来说，也可以设置顶栅和底栅之间非等比变化。举例来说，若D2/D4＞D1/D3，具体可以只对第二子间距和第一子间距作差异化膜厚设计，即使D2＞D1，而D4＝D3，或者，只对第四子间距和第三子间距作差异化膜厚设计D2＝D1，D4＞D3。
同样的，D2/D4＜D1/D3，具体可以只对第二子间距和第一子间距作差异化膜厚设计，即使D2＜D1，而D4＝D3，或者，只对第四子间距和第三子间距作差异化膜厚设计D2＝D1，D4＜D3。由于差异化膜厚设计需要引入额外的刻蚀工艺，只对栅极驱动电路区A或像素显示区B的氧化物半导体晶体管作差异化膜厚设计，可以减少工艺流程，从而可以节省制造成本，节约时间，提高效率。
对于LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)工艺，参见图3所示，可以将像素电路中的丁晶体管T4和戊晶体管T5替换为氧化物半导体晶体管，其余晶体管为硅晶体管。
在一种可能的实现方式中，参见图6所示，为本申请实施例提供的又一种显示面板中的第二类晶体管的部分结构的示意图，本申请实施例提供的第二类晶体管可以包括驱动晶体管50和开关晶体管60；
驱动晶体管50可以包括第五栅极501和第五有源层502，开关晶体管60可以包括第六栅极601和第六有源层602；
在垂直于显示面板表面的方向，第五栅极501和第五有源层502之间包括第五绝缘层551，第六栅极601和第六有源层602之间包括第六绝缘层661；
在垂直于显示面板表面的方向，第五栅极501和第五有源层502之间的间距为第五间距h5，第六栅极601和第六有源层602之间的间距为第六间距h6；
第五间距h5小于或等于第六间距h6。
驱动晶体管50还可以包括第五源极53和第五漏极54，开关晶体管60还可以包括第六源极63和第六漏极64。
此外，在垂直于显示面板表面的方向上，还可以包括位于第五绝缘层551远离衬底100一侧依次层叠的第十七子绝缘层552和第十八子绝缘层553；位于第六绝缘层661远离衬底100一侧依次层叠的第十九子绝缘层662和第二十子绝缘层663。
即在本申请实施例中，由于驱动晶体管50受缺陷的影响较大，开关晶体管60受缺陷的影响较小，若驱动晶体管50的栅极绝缘层厚度较大会导致沟道缺陷增多，因此，可以设置第五间距h5较小。
参见图3所示，丙晶体管T3可以为7T1C像素电路中的驱动晶体管50，其余晶体管可以为开关晶体管60。
在本申请实施例中，第五绝缘层551和第六绝缘层661可以是同层设置的膜层，采用相同材料，用同一道工序制备。
在一种可能的实现方式中，第六间距h6可以设置的小于或等于第一间距h1，即h6≤h1。
即在本申请实施例中，参见图7所示，举例来说，由于开关晶体管60受缺陷的影响较小，因此像素显示区B的开关晶体管60栅极绝缘层的厚度可以设置的与栅极驱动电路区A的第一晶体管1栅极绝缘层厚度相同。即第六绝缘层661的厚度等于第一绝缘层的厚度10。
在一种可能的实现方式中，参见图8所示，为本申请实施例提供的再一种显示面板中的第一类晶体管的部分结构的示意图，本申请实施例提供的第一类晶体管可以包括发射驱动电路的发射晶体管90和扫描驱动电路的扫描晶体管1000；
在垂直于所述显示面板表面的方向，发射晶体管90的栅极901与发射晶体管90的有源层902之间包括第九绝缘层991，扫描晶体管1000的栅极1001与扫描晶体管1000的有源层1002之间包括第十绝缘层1111。
在垂直于所述显示面板表面的方向，发射晶体管90的栅极901与发射晶体管90的有源层902的间距为第九间距h9；扫描晶体管1000的栅极1001与扫描晶体管100的有源层1002的间距为第十间距h10；
第九间距h9小于或等于第十间距h10。
发射晶体管90还可以包括第九源极93和第九漏极94，扫描晶体管1000还可以包括第十源极1003和第十漏极1004。
此外，在垂直于显示面板表面的方向上，还可以包括位于第九绝缘层991远离衬底100一侧依次层叠的第二十一子绝缘层992和第二十二子绝缘层993；位于第十绝缘层1111远离衬底100一侧依次层叠的第二十三子绝缘层1112和第二十四子绝缘层1113。
即在本申请实施例中，由于在栅极驱动电路区A的扫描驱动电路的时钟信号受栅极耦合电容影响更大，因此可以设置发射晶体管90的栅极绝缘层厚度小于或等于扫描晶体管100的栅极绝缘层厚度。
在本申请实施例中，第九绝缘层991和第十绝缘层1111可以是同层设置的膜层，采用相同材料，用同一道工序制备。
具体的，参见图9所示，为本申请实施例提供的一种发射驱动电路的连接结构示意图，发射驱动电路可以包括相互级联的x级第一移位寄存器(图9中表示为Stage 1～Stagex)，第1级至第x级第一移位寄存器的输出端分别电连接第1行至第x行像素电路，进而使得第1级至第x级第一移位寄存器的输出端可依次向第1行至第x行像素电路输出第一发射信号，以逐行控制像素显示区内的发光器件的发光。
可选的，参见图10所示，本发明实施例提供的第一移位寄存器的电路示意图，第一移位寄存器包括第一子晶体管M1、第二子晶体管M2、第三子晶体管M3、第四子晶体管M4、第五子晶体管M5、第六子晶体管M6、第七子晶体管M7、第四电容C4、第二电容C2和第三电容C3。发射晶体管90可以为第一子晶体管M1-第七子晶体管M7中的任意一个晶体管。
其中，第一子晶体管M1的栅极电连接输入信号端IN，第一子晶体管M1的第一极电连接高电平信号端VGH，第一子晶体管M1的第二极电连接第四节点N4；第二子晶体管M2的栅极电连接第一时钟信号端CK，第二子晶体管M2的第一极电连接输入信号端IN，第二子晶体管M2的第二极电连接第五节点N5；第三子晶体管M3的栅极电连接第四节点N4，第三子晶体管M3的第二极电连接低电平信号端VGL，第三子晶体管M3的第一极电连接第六节点N6；第四子晶体管M4的栅极电连接第五节点N5，第四子晶体管M4的第一极电连接高电平信号端VGH，第四子晶体管M4的第二极电连接第六节点N6；第五子晶体管M5的栅极电连接输出信号端OUT，第五子晶体管M5的第一极电连接第二时钟信号端XCK，第五子晶体管M5的第二极电连接第七节点N7；第六子晶体管M6的栅极电连接第六节点N6，第六子晶体管M6的第一极电连接高电平信号端VGH，第六子晶体管M6的第二极电连接输出端OUT；第七子晶体管M7的栅极电连接第五节点N5，第七子晶体管M7的第二极电连接低电平信号端VGL，第七子晶体管M7的第一极电连接输出端OUT；第四电容C4的第一端电连接第一时钟信号端CK，第四电容C4的第二端电连接第四节点N4；第二电容C2的第一端电连接第五节点N5，第二电容C2的第二端电连接第五节点N5；第三电容C3的第一端电连接高电平信号端CK，第三电容C3的第二端电连接第六节点N6。
具体的，参见图11所示，为本申请实施例提供的一种扫描驱动电路的结构示意图，本申请的扫描驱动电路包括8个晶体管和2个电容，以及时钟信号CK和CKB，固定电平信号VGH和VGL，以及输入信号IN。扫描晶体管100可以是这8个晶体管中的任意一个晶体管。
第八子晶体管M1’的栅极连接第一时钟信号CK，第一极连接输入信号IN，第二极连接第十二子晶体管M5’的第二极；第九子晶体管M2’的栅极连接第一时钟信号CK，第二极连接低电平信号VGL，第一极连接第十五子晶体管M8’的栅极；第十子晶体管M3’的栅极连接地电平信号VGL，第二极连接第十四子晶体管M7’的栅极，第一极连接第八子晶体管M1’的第二极；第十一子晶体管M4’的栅极连接第十二子晶体管M5’的第二极，第二极连接第一时钟信号CK，第一极连接第十三子晶体管M6’的栅极；第十二子晶体管M5’的栅极连接第二时钟信号CKB，第二极连接第八子晶体管M1’的第二极，第二极连接第十三子晶体管M6’的第一极；第十三子晶体管M6’的栅极连接第十五子晶体管M8’的栅极，第一极连接第十二子晶体管M5’的第一极，第二极连接高电平信号VGH；第十四子晶体管M7’的栅极连接第十子晶体管M3’的第二极，第二极连接第二时钟信号CKB，第一极连接输出信号端OUT；第十五子晶体管M8’的栅极连接第十三子晶体管M6’的栅极，第一极连接高电平信号VGH，第二极连接输出信号端OUT。
第五电容C1’第一端连接第十四子晶体管M7’的栅极，第二端连接输出信号端OUT；
第六电容C2’第一端连接高电平信号VGH，第二端连接第十五子晶体管M8’的栅极。
需要说明的是，本申请实施例提供的晶体管可以为第一极是漏极，第二极是源极；也可以为第一极是源极，第二极为漏极。
在一种可能的实现方式中，参见图1所示，位于第一栅极12和第一有源层11之间的第一绝缘层10的部分作为第一部分；位于第二栅极22和第二有源层21之间的第二绝缘层20的部分作为第二部分；第一部分和第二部分的厚度不等。具体的，第一绝缘层10和第二绝缘层20可以同层制作，即采用同一制备工艺同时制备形成，从而可以减少工艺，节约成本。对于硅晶体管来说，第一绝缘层10和第二绝缘层20的材料一般可以为氧化硅，对于氧化物半导体晶体管来说，栅极和有源层之间的绝缘层的材料可能是单层氧化硅，也可能是双层材料，一层氮化硅和一层氧化硅，且氧化物半导体晶体管的顶底双栅的栅极和有源层之间的绝缘层的材料相同。
参见图12所示，为本申请实施例提供的又一种显示面板的剖面图，包括：衬底100，设置在衬底100一侧的封装层42，在衬底100和封装层42之间设置有第一晶体管1、第二晶体管2和发光元件7，发光元件7位于第二晶体管2的远离衬底100的一侧。第一晶体管1可以包括第一有源层11、第一栅极12、第一源极13和第一漏极14。第二晶体管2可以包括第二有源层21、第二栅极22、第二源极23和第二漏极24。发光元件7具体可以包括阳极层171、发光层151和阴极层161。其中，发光元件7的发光层151对应像素定义层77的开口区66。在衬底100和发光元件7之间可以包括依次层叠的位于栅极驱动电路区A的第一绝缘层10、第一子绝缘层101和第二子绝缘层102；依次层叠的位于像素显示区B的第二绝缘层20、第三子绝缘层201和第四子绝缘层202。
在垂直于显示面板表面的方向，第一栅极12与第一有源层11之间的间距为第一间距h1，第二栅极22与第二有源层21之间的间距为第二间距h2；
第一间距h1大于第二间距h2。
本申请实施例提供了一种显示面板，该显示面板包括：栅极驱动电路区和像素显示区。位于栅极驱动电路区的第一类晶体管，位于像素显示区的第二类晶体管，第一类晶体管包括第一晶体管，第二类晶体管包括第二晶体管。第一晶体管包括第一有源层和第一栅极，第二晶体管包括第二有源层和第二栅极。在垂直于显示面板表面的方向，第一栅极与第一有源层之间的间距为第一间距，第二栅极与第二有源层之间的间距为第二间距，第一间距大于第二间距。即可以差异化设置栅极和有源层之间的绝缘层膜厚，像素显示区栅极和有源层之间的绝缘层维持相对较薄程度，即第二间距设置较小，避免因膜厚较厚导致缺陷增多，进而影响晶体管的显示特性；栅极驱动电路区栅极和有源层之间的绝缘层相对较厚，即第一间距设置的较大，可以减小栅极和有源层之间的绝缘层电容，降低时钟信号耦合电容，进而降低功耗。从而可以在保证晶体管的显示特性的同时，降低功耗，节约了显示面板的显示成本。
参见图13所示，为本申请实施例提供的一种显示装置的平面结构示意图。由图可知，显示装置99包括显示面板111，显示面板111为上述任一实施例中描述的显示面板。本申请实施例提供的显示装置99，可以是手机、平板、电脑、电视、车载显示装置以及仪器仪表显示装置等其他具有显示功能的显示装置，本申请实施例不做具体限定。本申请实施例提供的显示装置99，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述实施例对于显示面板的具体说明，本申请实施例在此不再赘述。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于显示装置实施例而言，由于其基本相似于显示面板实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
Claims (11)
1.一种显示面板，其特征在于，包括：
栅极驱动电路区和像素显示区；
位于所述栅极驱动电路区的第一类晶体管，位于所述像素显示区的第二类晶体管；所述第一类晶体管包括第一晶体管，所述第二类晶体管包括第二晶体管；
所述第一晶体管包括第一有源层和第一栅极；所述第二晶体管包括第二有源层和第二栅极；
在垂直于所述显示面板表面的方向上，所述第一有源层和所述第一栅极之间包括第一绝缘层，所述第二有源层和所述第二栅极之间包括第二绝缘层；
在垂直于所述显示面板表面的方向上，所述第一栅极与所述第一有源层之间的间距为第一间距，所述第二栅极与所述第二有源层之间的间距为第二间距；
所述第一间距大于所述第二间距。
2.根据权利要求1所述的显示面板，其特征在于，所述第一类晶体管和所述第二类晶体管为硅晶体管。
3.根据权利要求1所述的显示面板，其特征在于，所述第一晶体管和所述第二晶体管为氧化物半导体晶体管；
所述第一栅极包括第一子栅极和第二子栅极；所述第二栅极包括第三子栅极和第四子栅极；
所述第一子栅极位于所述第二子栅极远离衬底的一侧，所述第三子栅极位于所述第四子栅极远离所述衬底的一侧；
所述第一有源层位于所述第一子栅极和所述第二子栅极之间；所述第二有源层位于所述第三子栅极和所述第四子栅极之间。
4.根据权利要求3所述的显示面板，其特征在于，所述第一类晶体管包括第三晶体管，所述第二类晶体管包括第四晶体管，所述第三晶体管和所述第四晶体管包括硅晶体管；
所述第三晶体管包括第三有源层和第三栅极；所述第四晶体管包括第四有源层和第四栅极；
在垂直于所述显示面板表面的方向上，所述第三栅极和所述第三有源层之间包括第三绝缘层，所述第四栅极和所述第四有源层之间包括第四绝缘层；
在垂直于所述显示面板表面的方向上，所述第三栅极和所述第三有源层之间的间距为第三间距，所述第四栅极和所述第四有源层之间的间距为第四间距；所述第一子栅极和所述第一有源层之间的间距为第一子间距，所述第二子栅极和所述第一有源层之间的间距为第二子间距；所述第三子栅极和所述第二有源层之间的间距为第三子间距，所述第四子栅极和所述第二有源层之间的间距为第四子间距；
所述第三间距和所述第二子间距之间的差值作为第一变化量；
所述第二子间距和所述第四子间距之间的差值作为第二变化量；
所述第三间距和所述第一子间距之间的差值作为第三变化量；
所述第四间距和所述第三子间距之间的差值作为第四变化量；
所述第一变化量大于或等于所述第二变化量；
所述第三变化量大于或等于所述第四变化量。
5.根据权利要求4所述的显示面板，其特征在于，所述第二子间距和所述第四子间距的比值作为第一比值；
所述第一子间距和所述第三子间距的比值作为第二比值；
所述第一比值等于所述第二比值。
6.根据权利要求4所述的显示面板，其特征在于，所述第二子间距和所述第四子间距的比值作为第一比值；
所述第一子间距和所述第三子间距的比值作为第二比值；
所述第一比值大于所述第二比值。
7.根据权利要求1所述的显示面板，其特征在于，所述第二类晶体管包括驱动晶体管和开关晶体管；
所述驱动晶体管包括第五栅极和第五有源层，所述开关晶体管包括第六栅极和第六有源层；
在垂直于所述显示面板表面的方向上，所述第五栅极和所述第五有源层之间包括第五绝缘层，所述第六栅极和所述第六有源层之间包括第六绝缘层；
在垂直于所述显示面板表面的方向上，所述第五栅极和所述第五有源层之间的间距为第五间距，所述第六栅极和所述第六有源层之间的间距为第六间距；
所述第五间距小于或等于所述第六间距。
8.根据权利要求7所述的显示面板，其特征在于，所述第六间距小于或等于所述第一间距。
9.根据权利要求1所述的显示面板，其特征在于，所述第一类晶体管包括发射驱动电路的发射晶体管和扫描驱动电路的扫描晶体管；
在垂直于所述显示面板表面的方向上，所述发射晶体管的栅极与所述发射晶体管的有源层之间包括第九绝缘层，所述扫描晶体管的栅极与所述扫描晶体管的有源层之间包括第十绝缘层；
在垂直于所述显示面板表面的方向上，所述发射晶体管的栅极与所述发射晶体管的有源层的间距为第九间距；所述扫描晶体管的栅极与所述扫描晶体管的有源层的间距为第十间距；
所述第九间距小于或等于所述第十间距。
10.根据权利要求1所述的显示面板，其特征在于，位于所述第一栅极和所述第一有源层之间的所述第一绝缘层的部分作为第一部分；
位于所述第二栅极和所述第二有源层之间的所述第二绝缘层的部分作为第二部分；
所述第一部分和所述第二部分的厚度不等。
11.一种显示装置，其特征在于，包括如权利要求1-10任意一项所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211053185.3A CN115377166A (zh) | 2022-08-31 | 2022-08-31 | 一种显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211053185.3A CN115377166A (zh) | 2022-08-31 | 2022-08-31 | 一种显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115377166A true CN115377166A (zh) | 2022-11-22 |
Family
ID=84070352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211053185.3A Pending CN115377166A (zh) | 2022-08-31 | 2022-08-31 | 一种显示面板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115377166A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008102214A (ja) * | 2006-10-17 | 2008-05-01 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置 |
| US20150108454A1 (en) * | 2013-10-17 | 2015-04-23 | Samsung Display Co., Ltd. | Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate |
| CN107170759A (zh) * | 2017-05-27 | 2017-09-15 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR20190080207A (ko) * | 2017-12-28 | 2019-07-08 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그의 제조방법과 이를 포함하는 유기발광표시장치 |
| CN111312726A (zh) * | 2020-02-26 | 2020-06-19 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN112652633A (zh) * | 2020-12-30 | 2021-04-13 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN112670305A (zh) * | 2020-12-30 | 2021-04-16 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| US20210183975A1 (en) * | 2019-12-16 | 2021-06-17 | Lg Display Co., Ltd. | Thin film transistor array substrate and electronic device including the same |
| US20210210518A1 (en) * | 2020-01-03 | 2021-07-08 | Samsung Display Co., Ltd. | Display device |
| CN113270445A (zh) * | 2020-02-14 | 2021-08-17 | 三星显示有限公司 | 显示装置 |
| US20210391401A1 (en) * | 2020-06-15 | 2021-12-16 | Samsung Display Co., Ltd. | Display device |
| CN113990906A (zh) * | 2021-10-27 | 2022-01-28 | 京东方科技集团股份有限公司 | 显示基板、其纹路识别方法及显示装置 |
| CN215731717U (zh) * | 2020-12-30 | 2022-02-01 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| US20220059576A1 (en) * | 2019-11-28 | 2022-02-24 | Yungu (Gu'an) Technology Co., Ltd. | Array substrate and display panel |
-
2022
- 2022-08-31 CN CN202211053185.3A patent/CN115377166A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008102214A (ja) * | 2006-10-17 | 2008-05-01 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置 |
| US20150108454A1 (en) * | 2013-10-17 | 2015-04-23 | Samsung Display Co., Ltd. | Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate |
| CN107170759A (zh) * | 2017-05-27 | 2017-09-15 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR20190080207A (ko) * | 2017-12-28 | 2019-07-08 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그의 제조방법과 이를 포함하는 유기발광표시장치 |
| US20220059576A1 (en) * | 2019-11-28 | 2022-02-24 | Yungu (Gu'an) Technology Co., Ltd. | Array substrate and display panel |
| US20210183975A1 (en) * | 2019-12-16 | 2021-06-17 | Lg Display Co., Ltd. | Thin film transistor array substrate and electronic device including the same |
| US20210210518A1 (en) * | 2020-01-03 | 2021-07-08 | Samsung Display Co., Ltd. | Display device |
| CN113270445A (zh) * | 2020-02-14 | 2021-08-17 | 三星显示有限公司 | 显示装置 |
| CN111312726A (zh) * | 2020-02-26 | 2020-06-19 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法及显示装置 |
| US20210391401A1 (en) * | 2020-06-15 | 2021-12-16 | Samsung Display Co., Ltd. | Display device |
| CN112670305A (zh) * | 2020-12-30 | 2021-04-16 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| CN112652633A (zh) * | 2020-12-30 | 2021-04-13 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN215731717U (zh) * | 2020-12-30 | 2022-02-01 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN113990906A (zh) * | 2021-10-27 | 2022-01-28 | 京东方科技集团股份有限公司 | 显示基板、其纹路识别方法及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11552148B2 (en) | Array substrate, manufacturing method thereof, and display apparatus | |
| US8530897B2 (en) | Display device including an inverter circuit having a microcrystalline layer | |
| US20160300900A1 (en) | Display Device | |
| CN110648629A (zh) | 显示面板及其制作方法、显示装置 | |
| US9830997B2 (en) | Shift register, semiconductor device, and electronic device | |
| CN106783871B (zh) | 一种阵列基板、显示面板及制作方法 | |
| US11362118B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| US11776481B2 (en) | Display substrate and manufacture method thereof, and display device | |
| CN108766993B (zh) | 显示基板和显示装置 | |
| US20220254855A1 (en) | Display panel and display device | |
| CN215896392U (zh) | 一种显示基板、显示面板 | |
| JP2019078788A (ja) | 有機ｅｌ表示装置およびアクティブマトリクス基板 | |
| CN113920924A (zh) | 显示基板及其驱动方法、显示装置 | |
| US20210384276A1 (en) | Active matrix substrate and method for manufacturing same | |
| CN115377166A (zh) | 一种显示面板及显示装置 | |
| CN217562567U (zh) | 显示基板和显示装置 | |
| CN113711298B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| CN111725239B (zh) | 显示面板驱动电路、阵列基板及其制造方法 | |
| CN114156289A (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023178591A1 (zh) | 显示基板及其制备方法、显示装置 | |
| EP2450954A1 (en) | Architecture of analog buffer circuit | |
| CN112466948B (zh) | 栅极驱动电路及其制造方法、阵列基板、显示装置 | |
| US20240144885A1 (en) | Display Substrate, Preparation Method Thereof, and Display Apparatus | |
| CN113035890B (zh) | 一种显示面板及其制备方法 | |
| US20240057381A1 (en) | Structure of pixel layout and electroluminescent display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |