CN103035202A - 一种像素补偿电路 - Google Patents

Abstract

本发明提供了一种像素补偿电路，包括：第一开关，其第一端连接至一数据信号，其控制端连接至一第一控制信号；第二开关，其第一端连接至一第一电压，其控制端连接至一第二控制信号；第三开关，其控制端连接至第一开关的第二端，其第一端与控制端之间包括一第一电容；第四开关，其第一端连接至第一开关的第二端，其控制端连接至一第三控制信号；第五开关，其控制端连接至一第四控制信号；以及有机发光二极管，其阳极连接至第五开关的第二端，其阴极连接至一第二电压。采用本发明，因第五开关仅在发光期间处于开通状态，延长了OLED的使用寿命。此外，流经OLED的电流只与参考电压和数据电压有关，可克服制程上的差异和电流下降等影响。

Description

一种像素补偿电路

技术领域

本发明涉及一种主动式矩阵有机发光二极管面板，尤其涉及该AMOLED面板的像素补偿电路。

背景技术

有机发光二极管（Organic Light Emitting Diode，OLED）依驱动方式可分为被动式矩阵驱动（Passive Matrix OLED，PMOLED）和主动式矩阵驱动（Active Matrix OLED，AMOLED）两种。其中，PMOLED是当数据未写入时并不发光，只在数据写入期间发光。这种驱动方式结构简单、成本较低、较容易设计，主要适用于中小尺寸的显示器。

AMOLED与PMOLED最大的差异是在于，每一像素都有一电容存储数据，让每一像素皆维持在发光状态。由于AMOLED耗电量明显小于PMOLED，加上其驱动方式适合发展大尺寸与高解析度的显示器，使得AMOLED成为未来发展的主要方向。在现有技术中，AMOLED的一种像素电路为2T（两个薄膜晶体管）1C（1个电容）架构。参照图1，第一薄膜晶体管的源极电性连接至一数据电压Vdata，其栅极电性连接至一扫描线Scan。第二薄膜晶体管的栅极电性连接至第一薄膜晶体管的漏极，第二薄膜晶体管的源极电性连接至一电压OVDD且与栅极之间包括一存储电容C，第二薄膜晶体管的漏极连接至一有机发光二极管的阳极，而该有机发光二极管的阴极电性连接至一电压OVSS。

由于AMOLED面板上的电压OVDD于每个像素间都连接在一起，当驱动发光时，电压OVDD上会有电流流过。考虑到OVDD金属线本身具有阻抗，会有压降存在，造成每一像素的OVDD会出现差异，导致不同像素间存在电流差异。如此一来，流经OLED的电流不同，所产生的亮度也不同，进而AMOLED面板不均匀。另外，由于制程的影响，每一像素中的薄膜晶体管的阈值电压均不相同，即使提供相同数值的电压Vdata，其所产生的电流仍然会有差异，这也将造成面板不均匀。此外，如果采用像素补偿电路对上述电压进行补偿，大部分补偿电路又会受限于扫描时间太短而影响补偿效果。

有鉴于此，如何设计一种用于AMOLED面板的像素补偿电路，以有效地改进或消除上述面板不均匀等诸多缺陷，是业内相关技术人员亟待解决的一项课题。

发明内容

针对现有技术中的用于AMOLED面板的像素补偿电路所存在的上述缺陷，本发明提供了一种新颖的像素补偿电路。

依据本发明的一个方面，提供了一种像素补偿电路，包括：

一第一开关，所述第一开关的第一端电性连接至一数据信号，所述第一开关的控制端电性连接至一第一控制信号；

一第二开关，所述第二开关的第一端电性连接至一第一电压，所述第二开关的控制端电性连接至一第二控制信号，所述第二开关的第二端与第一端之间包括一第二电容；

一第三开关，所述第三开关的第一端电性连接至所述第二开关的第二端，所述第三开关的控制端电性连接至所述第一开关的第二端，所述第三开关的第一端与控制端之间包括一第一电容；

一第四开关，所述第四开关的第一端电性连接至所述第一开关的第二端以及所述第三开关的控制端，所述第四开关的第二端电性连接至所述第三开关的第二端，所述第四开关的控制端电性连接至一第三控制信号；

一第五开关，所述第五开关的控制端电性连接至一第四控制信号，所述第五开关的第一端电性连接至所述第三开关的第二端以及所述第四开关的第二端；以及

一有机发光二极管，其阳极电性连接至所述第五开关的第二端，其阴极电性连接至一第二电压。

优选地，第一开关、第二开关、第三开关、第四开关以及第五开关均为一薄膜晶体管。

优选地，像素补偿电路依次包括一复位期间、一电压存储期间、一数据写入期间和一发光期间。

在其中的一实施例中，所述复位期间内，第一控制信号为一低电平，第二控制信号为一低电平，第三控制信号为一高电平，所述第四控制信号为一高电平。进一步，第一开关和所述第二开关均处于开通状态，所述第三开关的第一端的电位等于所述第一电压，所述第三开关的控制端的电位等于一参考电压。

在其中的一实施例中，所述电压存储期间内，所述第一控制信号为一低电平，所述第二控制信号为一高电平，所述第三控制信号为一低电平，所述第四控制信号为一高电平。进一步，第一开关处于开通状态，所述第二开关处于关断状态，所述第三开关的第一端的电位等于所述参考电压与一阈值电压之差，所述第三开关的控制端的电位仍然等于所述参考电压。

在其中的一实施例中，所述数据写入期间内，所述第一控制信号为一低电平，所述第二控制信号为一高电平，所述第三控制信号为一高电平，所述第四控制信号为一高电平。进一步，第一开关处于开通状态，所述第二开关处于关断状态，所述第三开关的控制端的电位由所述参考电压切换为一数据电压。

在其中的一实施例中，所述发光期间内，所述第一控制信号为一高电平，所述第二控制信号为一低电平，所述第三控制信号为一高电平，所述第四控制信号为一低电平。

采用本发明的像素补偿电路，藉由第一开关至第五开关、两个电容、一个OLED构成5T2C架构，从而将该像素补偿电路的运作时序依次划分为复位期间、电压存储期间、数据写入期间和发光期间，由于第五开关在复位期间、电压存储期间和数据写入期间均处于关断状态，OLED上并不会发光，延长了OLED的使用寿命。此外，第五开关在发光期间处于开通状态，流经OLED的电流只与参考电压和数据电压有关，因而能够克服制程差异和电流下降等影响，以达到像素补偿和面板亮度均匀的效果。

附图说明

读者在参照附图阅读了本发明的具体实施方式以后，将会更清楚地了解本发明的各个方面。其中，

图1示出现有技术中的一种像素补偿电路采用“2T1C”架构的原理示意图；

图2示出依据本发明的一实施方式的像素补偿电路的结构示意图；

图3示出图2中的像素补偿电路的关键信号的时序示意图；

图4示出图2中的像素补偿电路的第一开关至第五开关在复位期间内的状态示意图；

图5示出图2中的像素补偿电路的第一开关至第五开关在电压存储期间内的状态示意图；

图6示出图2中的像素补偿电路的第一开关至第五开关在数据写入期间内的状态示意图；以及

图7示出图2中的像素补偿电路的第一开关至第五开关在发光期间内的状态示意图。

具体实施方式

为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。

下面参照附图，对本发明各个方面的具体实施方式作进一步的详细描述。

图1示出现有技术中的一种像素补偿电路采用“2T1C”架构的原理示意图。参照图1，该像素补偿电路为一“2T1C”架构，这里的2T即薄膜晶体管T11和薄膜晶体管T12，1C即为薄膜晶体管T12的栅极与源极之间所跨接的存储电容C1。亦即，术语“mTnC”表示薄膜晶体管的数目为m，存储电容的数目为n，m、n均为自然数。

其中，薄膜晶体管T11的栅极电性连接至一扫描信号Scan，源极用于接收一数据电压信号，漏极与薄膜晶体管T12的栅极相连接。薄膜晶体管T12的源极电性连接至一公共电压OVDD，漏极经由有机发光二极管OLED连接至一接地电压OVSS。当驱动发光时，OVDD上面会有电流流过，由于面板上的OVDD连接至每一像素，且OVDD金属传输线本身具有阻抗，因而该OVDD对于不同的像素会存在差异。如前所述，由于不同像素间存在电流差异，即使接收相同的数据电压信号，流经OLED的电流也会不同，进而使面板显示不均匀。

图2示出依据本发明的一实施方式的像素补偿电路的结构示意图。图3示出图2中的像素补偿电路的关键信号的时序示意图。

参照图2，本发明的像素补偿电路包括一第一开关T1、一第二开关T2、一第三开关T3、一第四开关T4、一第五开关T5、电容C1和C2以及一有机发光二极管OLED，亦即，该像素补偿电路系采用“5T2C”架构。例如，开关T1~T5可以为薄膜晶体管。

以开关T1~T5均为薄膜晶体管为例，在图2中，第一开关T1的第一端（如源极）电性连接至一数据信号Data，第一开关T1的栅极电性连接至一第一控制信号S1。第二开关T2的第一端（如源极）电性连接至一第一电压OVDD，第二开关T2的栅极电性连接至一第二控制信号S2，第二开关T2的第二端（如漏极）与第一端（如源极）之间包括一第二电容C2。第三开关T3的源极电性连接至第二开关T2的漏极，第三开关T3的栅极电性连接至第一开关T1的漏极，第三开关T3的栅极与源极之间包括一第一电容C1。亦即，第一电容C1位于节点G与节点S之间。

第四开关T4的源极电性连接至第一开关T1的漏极以及第三开关T3的栅极，第四开关T4的漏极电性连接至第三开关T3的漏极，第四开关T4的栅极电性连接至一第三控制信号S3。第五开关T5的栅极电性连接至一第四控制信号S4，第五开关T5的源极电性连接至第三开关T3的漏极以及第四开关T4的漏极。有机发光二极管OLED的阳极电性连接至第五开关T5的漏极，其阴极电性连接至一第二电压OVSS。此外，需要指出的是，在图2中，薄膜晶体管T1~T5均采用低电平开通方式，也就是说，当薄膜晶体管的栅极所接收的控制信号为高电平时，薄膜晶体管关断；当薄膜晶体管的栅极所接收的控制信号为低电平时，薄膜晶体管开通。然而本发明并不只局限于此。例如，在其它的实施例中，薄膜晶体管T1~T5也可以采用高电平开通方式。

参照图3，该像素补偿电路依次包括一复位期间（Reset）Tr、一电压存储期间（Vth Storing）Ts、一数据写入期间（Data Writing）Td和一发光期间（Emission）Te。更具体地，在复位期间Tr和电压存储期间Ts，数据信号加载一参考电压Vref，藉由该参考电压来执行该像素补偿电路的复位操作和电压存储操作。在数据写入期间，数据信号由参考电压Vref切换为数据电压Vdata，该像素补偿电路将数据电压Vdata写入。而在发光期间，第四控制信号S4为低电平，薄膜晶体管T5开通，有机发光二极管OLED有电流经过，因而有机发光二极管发光。以下，将分别结合图4~图7详细描述上述各期间的工作原理。

图4示出图2中的像素补偿电路的第一开关至第五开关在复位期间内的状态示意图。

结合图4和图3，在复位期间Tr内，第一控制信号S1为一低电平，第二控制信号S2为一低电平，第三控制信号S3为一高电平，第四控制信号S4为一高电平。对应地，第一开关T1和第二开关T2处于开通状态，第四开关T4和第五开关T5处于关断状态。

由于第一开关T1开通，第一开关T1的源极所接收的参考电压Vref传递至第三开关T3的栅极，亦即，节点G的电位等于参考电压Vref。类似地，由于第二开关T2开通，第二开关T2的源极的电位OVDD传递至第二开关T2的漏极，亦即，节点S的电位等于OVDD。

图5示出图2中的像素补偿电路的第一开关至第五开关在电压存储期间内的状态示意图。

结合图5和图3，在电压存储期间Ts内，第一控制信号S1为一低电平，第二控制信号S2为一高电平，第三控制信号S3为一低电平，第四控制信号S4为一高电平。对应地，第一开关T1和第四开关T4处于开通状态，第二开关T2和第五开关T5处于关断状态。由于第一开关T1仍然保持开通，节点G的电位等于参考电压Vref。由于第二开关T2关断，节点S的电位等于参考电压Vref与一阈值电压Vth之差，例如电压Vth为薄膜晶体管的阈值电压。

图6示出图2中的像素补偿电路的第一开关至第五开关在数据写入期间内的状态示意图。

结合图6和图3，在数据写入期间Td内，第一控制信号S1为一低电平，第二控制信号S2为一高电平，第三控制信号S3为一高电平，第四控制信号S4为一高电平。对应地，第一开关T1处于开通状态，第二开关T2、第四开关T4和第五开关T5均处于关断状态。此时，由于第一开关T1仍然开通，节点G的电压为数据电压Vdata。考虑到电容C1和电容C2的充放电操作，节点S的电压等于（Vref-Vth+dV），其中，dV满足如下关系式：

$\mathrm{dV}=\frac{C1}{C1+C2}\×(\mathrm{Vdata}-\mathrm{Vref})$

图7示出图2中的像素补偿电路的第一开关至第五开关在发光期间内的状态示意图。

结合图7和图3，在发光期间Te内，第一控制信号S1为一高电平，第二控制信号S2为一低电平，第三控制信号S3为一高电平，第四控制信号S4为一低电平。对应地，第一开关T1和第四开关T4处于关断状态，第二开关T2和第五开关T5处于关断状态。由此可知，第五开关仅在发光期间Te开通，有机发光二极管OLED也仅在发光期间Ts发光，因而可延长OLED的使用寿命。

此时，由于第一开关T1关断，节点G的电压不再是Vdata，而改为（Vdata+OVDD-Vref+Vth-dV）。另外，由于第二开关T2开通，因而节点S的电位重新等于OVDD。

以下通过不同的数据电压来比较传统2T1C架构的像素补偿电路与本发明5T2C架构的像素补偿电路之间的电流误差。其中，表1为本发明的像素补偿电路在不同数据电压下的开关阈值变化时的误差数值表，表2为传统像素补偿电路在不同数据电压下的开关阈值变化时的误差数值表。

表1

表2

比较表1和表2，随着数据电压的增加，流经薄膜晶体管的电流逐渐减小。此外，本发明的5T2C架构的像素补偿电路中，由于电流仅与数据电压Vdata和参考电压Vref有关，因而阈值电压Vth的变化时的误差较小，相比之下，传统的2T1C架构的像素补偿电路受阈值电压Vth变化的误差影响较大。

采用本发明的像素补偿电路，藉由第一开关至第五开关、两个电容、一个OLED构成5T2C架构，从而将该像素补偿电路的运作时序依次划分为复位期间、电压存储期间、数据写入期间和发光期间，由于第五开关在复位期间、电压存储期间和数据写入期间均处于关断状态，OLED上并不会发光，延长了OLED的使用寿命。此外，第五开关在发光期间处于开通状态，流经OLED的电流只与参考电压和数据电压有关，因而能够克服制程差异和电流下降等影响，以达到像素补偿和面板亮度均匀的效果。

上文中，参照附图描述了本发明的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。

Claims (10)

1.一种像素补偿电路，其特征在于，所述像素补偿电路包括：

一第一开关，所述第一开关的第一端电性连接至一数据信号，所述第一开关的控制端电性连接至一第一控制信号；

一第二开关，所述第二开关的第一端电性连接至一第一电压，所述第二开关的控制端电性连接至一第二控制信号，所述第二开关的第二端与第一端之间包括一第二电容；

一第三开关，所述第三开关的第一端电性连接至所述第二开关的第二端，所述第三开关的控制端电性连接至所述第一开关的第二端，所述第三开关的第一端与控制端之间包括一第一电容；

一第四开关，所述第四开关的第一端电性连接至所述第一开关的第二端以及所述第三开关的控制端，所述第四开关的第二端电性连接至所述第三开关的第二端，所述第四开关的控制端电性连接至一第三控制信号；

一第五开关，所述第五开关的控制端电性连接至一第四控制信号，所述第五开关的第一端电性连接至所述第三开关的第二端以及所述第四开关的第二端；以及

一有机发光二极管，其阳极电性连接至所述第五开关的第二端，其阴极电性连接至一第二电压。

2.根据权利要求1所述的像素补偿电路，其特征在于，所述第一开关、第二开关、第三开关、第四开关以及第五开关均为一薄膜晶体管。

3.根据权利要求1所述的像素补偿电路，其特征在于，所述像素补偿电路依次包括一复位期间、一电压存储期间、一数据写入期间和一发光期间。

4.根据权利要求3所述的像素补偿电路，其特征在于，在所述复位期间内，所述第一控制信号为一低电平，所述第二控制信号为一低电平，所述第三控制信号为一高电平，所述第四控制信号为一高电平。

5.根据权利要求4所述的像素补偿电路，其特征在于，所述第一开关和所述第二开关均处于开通状态，所述第三开关的第一端的电位等于所述第一电压，所述第三开关的控制端的电位等于一参考电压。

6.根据权利要求5所述的像素补偿电路，其特征在于，在所述电压存储期间内，所述第一控制信号为一低电平，所述第二控制信号为一高电平，所述第三控制信号为一低电平，所述第四控制信号为一高电平。

7.根据权利要求6所述的像素补偿电路，其特征在于，所述第一开关处于开通状态，所述第二开关处于关断状态，所述第三开关的第一端的电位等于所述参考电压与一阈值电压之差，所述第三开关的控制端的电位仍然等于所述参考电压。

8.根据权利要求7所述的像素补偿电路，其特征在于，在所述数据写入期间内，所述第一控制信号为一低电平，所述第二控制信号为一高电平，所述第三控制信号为一高电平，所述第四控制信号为一高电平。

9.根据权利要求8所述的像素补偿电路，其特征在于，所述第一开关处于开通状态，所述第二开关处于关断状态，所述第三开关的控制端的电位由所述参考电压切换为一数据电压。

10.根据权利要求9所述的像素补偿电路，其特征在于，在所述发光期间内，所述第一控制信号为一高电平，所述第二控制信号为一低电平，所述第三控制信号为一高电平，所述第四控制信号为一低电平。

Images