KR100569716B1 - 액정 표시 장치의 박막 트랜지스터 구조 - Google Patents

액정 표시 장치의 박막 트랜지스터 구조 Download PDF

Info

Publication number
KR100569716B1
KR100569716B1 KR1019980034011A KR19980034011A KR100569716B1 KR 100569716 B1 KR100569716 B1 KR 100569716B1 KR 1019980034011 A KR1019980034011 A KR 1019980034011A KR 19980034011 A KR19980034011 A KR 19980034011A KR 100569716 B1 KR100569716 B1 KR 100569716B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
region
liquid crystal
crystal display
Prior art date
Application number
KR1019980034011A
Other languages
English (en)
Other versions
KR20000014535A (ko
Inventor
정태훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980034011A priority Critical patent/KR100569716B1/ko
Publication of KR20000014535A publication Critical patent/KR20000014535A/ko
Application granted granted Critical
Publication of KR100569716B1 publication Critical patent/KR100569716B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

액정 표시 장치의 박막 트랜지스터 구조를 개시한다. 이러한 박막 트랜지스터 구조는 고농도로 도핑된 소스 및 드레인 영역과, 소스 및 드레인 영역 사이에 위치하는 채널 영역과, 채널 영역과 소스 및 드레인 영역 사이에 저농도로 도핑된 LDD 영역을 포함한다. 이 위에 게이트 절연막이 형성되고, 채널 영역 상부의 게이트 절연막 위에 게이트 전극이 형성된다. LDD 영역 상부의 게이트 절연막 위에 LDD 영역 형성을 위한 스페이서가 형성되는데, 이러한 스페이서는 n+ As가 주입된 a-Si로 형성되거나, a-Si로 형성된 후 다시 n+ 이온이 주입되어 형성됨으로써 도전성을 갖도록 형성된다. 또한, 채널 영역은 복수로 분리되어 멀티 채널을 형성하도록 된다. 따라서, 핫캐리어와 셀프 히팅에 의한 신뢰성 하락을 방지할 수가 있다.

Description

액정 표시 장치의 박막 트랜지스터 구조
본 발명은 액정 표시 장치의 박막 트랜지스터 구조에 관한 것으로서, 더욱 상세하게 말하자면 다결정 실리콘(poly silicon) 액정 표시 장치의 신뢰성 하락을 방지하는 박막 트랜지스터의 구조에 관한 것이다.
박막 트랜지스터 액정 표시 장치는 박막 트랜지스터, 데이터선 및 게이트선 등이 형성되어 있는 박막 트랜지스터 기판과 컬러 필터 및 투명한 공통 전극 등이 형성되어 있는 기판 사이에 액정 물질이 주입되어 있는 형태의 표시 장치로서, 액정 물질을 변위시키는 소자로서 박막 트랜지스터를 사용하고 있다.
이러한, 박막 트랜지스터 액정 표시 장치를 구동함에 있어서 그 신뢰성은 중요한 문제가 된다.
다결정 실리콘 박막 트랜지스터는 전계 효과 이동도가 크기 때문에 유리 기판 상에 화소 스위칭 소자뿐 아니라 구동 회로까지 동시에 집적할 수 있다.
이러한 구동 회로에 사용되는 박막 트랜지스터 소자는 구동 회로의 빠른 동작 속도와 적은 전력 소비를 실현하기 위하여 온(on) 전류가 클수록 유리하고, 이러한 박막 트랜지스터 소자의 낮은 오프(off) 전류 확보를 위하여 LDD(lightly doped drain) 구조를 적용하고 있다.
이러한 다결정 실리콘에서는 구동 회로가 내장되어 있기 때문에 박막 트랜지스터의 신뢰성이 악화될 소지가 많고, 신뢰성을 악화시키는 문제점이 있다.
신뢰성을 악화시키는 요인으로는 주로 전원 전압이 높아짐에 따라서 핫캐리어(hotcarrier) 효과에 의한 것과 채널(channel) 내의 셀프 히팅(self heating) 등에 의한 것이 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 핫캐리어와 셀프 히팅에 의한 신뢰성 하락을 방지하는 액정 표시 장치의 박막 트랜지스터 구조를 제공하는데 있다.
상기한 목적을 달성하기 위한 수단으로서 본 발명은 LDD 영역을 형성하기 위하여 사용되는 스페이서를 도전 영역으로 형성하여 게이트 영역이 LDD 영역까지 확장되도록 한다.
또한, 본 발명은 활성(active) 영역을 2개 이상의 채널로 형성한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터에 대한 단면도이다.
도 1에 도시되어 있듯이, 본 발명의 실시예에 따른 박막 트랜지스터는 기판(10) 위에 콘택 홀(contact hole)에 의한 영향을 방지하기 위한 버퍼층(20)이 형성되어 있다.
기판(10) 및 버퍼층(20) 위에는 다결정 실리콘 패턴(30)이 형성되어 있다.
이러한 다결정 실리콘 패턴(30)은 고농도로 도핑(doping)된 소스 및 드레인 영역(32, 34), 그 사이의 도핑되지 않은 채널 영역(36), 그리고 소스 및 드레인 영역(32, 34)과 채널 영역(36) 사이에 위치하는 엷게 도핑된 LDD 영역(38)으로 이루어진다.
다결정 실리콘 패턴(30) 위에는 게이트 절연막(40)이 형성되어 있고, 채널 영역(36) 상부의 게이트 절연막(40) 위에는 게이트 전극(50)이 형성되어 있고, LDD 영역(38) 상부의 게이트 절연막(40) 위에는 각각 스페이서(60)가 형성되어 있다.
게이트 전극(50) 및 게이트 절연막(40)을 층간 절연막(70)이 덮고 있으며, 층간 절연막(70)에는 소스 및 드레인 영역(32, 34)을 드러내도록 하는 접촉구가 뚫려 있으며, 이러한 접촉구를 통해 배선 금속(80, 82)이 각각 소스 및 드레인 영역(32, 34)과 연결된다.
배선 금속(80, 82) 및 층간 절연막(70) 위에 보호막(90)이 형성되어 있으며, 보호막(90)에는 드레인 영역(34) 쪽 배선 금속(82)을 드러내는 경유구가 뚫려 있고, 이러한 경유구를 통해 화소 전극(100)이 배선 금속(82)과 연결되는 형태로 보호막(90) 위에 형성되어 있다.
이러한 구조에서, LDD 영역(38) 상부의 게이트 절연막(40) 위 그리고 게이트 전극(50)에 인접하도록 n+ As가 주입된 a-Si를 사용하여 스페이서(60)를 형성함으로서, 스페이서(60)는 전도성을 갖는다.
또한, 전도성의 스페이서(60)는 a-Si로 먼저 형성한 후, 소스 및 드레인 영역(32, 34)을 형성하기 위하여 n+ 이온을 주입할 때, n+ 이온이 a-Si로 형성된 스페이서(60)에도 함께 도핑되도록 함으로서 도전성을 갖도록 할 수 있다.
이와 같이 전도성을 갖는 스페이서(60)는 실제적으로 게이트 전극(50)의 영역을 LDD 영역(38)까지 확장시켜 주는 역할을 함으로써 온 전류(Ion)가 커지고, 드레인 영역(34)에서는 전기장을 줄여주므로 핫캐리어에 의한 박막 트랜지스터의 신뢰성 하락을 막아준다.
도 2는 도 1의 박막 트랜지스터에 대한 평면도이다.
도 2에 도시되어 있듯이, 박막 트랜지스터의 스페이서(60) 부분이 2개로 분리되어 있어서 스페이서(60)의 하부에 형성되는 LDD 영역(38) 또한 2개의 부분으로 나뉘고, 이에 따른 채널 영역(36) 또한 2부분으로 분리되며, 결국 2개의 채널을 형성한다.
이러한 채널은 스페이서(60)를 2개 이상 형성하여 채널 영역(36)을 해당 수만큼 분리함으로서 복수 채널을 형성할 수가 있다.
이와 같이, 채널 영역(36)을 2개 또는 그 이상의 영역으로 나누어서 복수 채널을 형성함으로서 박막 트랜지스터 구동시 셀프 히팅으로 인한 온도 상승을 부분적으로 막아서 박막 트랜지스터의 신뢰성을 향상시켜 준다.
이상에서와 같이 본 발명의 실시예에서, 다결정 실리콘 박막 트랜지스터 액정 표시 장치에서, LDD 영역을 형성하기 위한 스페이서를 전도성 스페이서로 형성하고, LDD 영역 사이의 채널 영역을 복수 채널로 형성함으로서, 핫캐리어와 셀프 히팅에 의한 신뢰성 하락을 방지하는 액정 표시 장치의 박막 트랜지스터 구조를 제공할 수 있다.
비록, 본 발명이 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 본 발명은 상기 개시된 실시예에 한정되지 않으며, 후술하는 특허청구범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터에 대한 단면도이고,
도 2는 도 1의 박막 트랜지스터에 대한 평면도이다.

Claims (3)

  1. 기판 위에 형성되어 있으며 고농도로 도핑된 소스 및 드레인 영역, 상기 소스 및 드레인 영역 사이에 위치하는 복수 개의 채널 영역, 상기 소스 및 드레인 영역과 상기 채널 영역 사이에 위치하는 LDD 영역을 포함하는 다결정 실리콘 패턴,
    상기 다결정 실리콘 패턴 위에 형성되는 게이트 절연막,
    상기 복수 개의 채널 영역 상부의 상기 게이트 절연막 위에 형성되는 게이트 전극,
    상기 LDD 영역 상부의 상기 게이트 절연막 위에 형성되어 있으며, 상기 게이트 전극과 접하고 있으며, 도전성 물질을 포함하는 전도성 스페이서
    를 포함하는 액정 표시 장치의 박막 트랜지스터 구조.
  2. 제1항에 있어서,
    상기 전도성 스페이서는 n+ As가 주입된 a-Si로 형성되는 액정 표시 장치의 박막 트랜지스터 구조.
  3. 제1항에 있어서,
    상기한 전도성 스페이서는 a-Si로 형성된 후, 상기 소스 및 드레인 영역을 형성하기 위하여 n+ 이온이 주입될 때 함께 주입되어 형성되는 액정 표시 장치의 박막 트랜지스터 구조.
KR1019980034011A 1998-08-21 1998-08-21 액정 표시 장치의 박막 트랜지스터 구조 KR100569716B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980034011A KR100569716B1 (ko) 1998-08-21 1998-08-21 액정 표시 장치의 박막 트랜지스터 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980034011A KR100569716B1 (ko) 1998-08-21 1998-08-21 액정 표시 장치의 박막 트랜지스터 구조

Publications (2)

Publication Number Publication Date
KR20000014535A KR20000014535A (ko) 2000-03-15
KR100569716B1 true KR100569716B1 (ko) 2006-08-11

Family

ID=19547892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034011A KR100569716B1 (ko) 1998-08-21 1998-08-21 액정 표시 장치의 박막 트랜지스터 구조

Country Status (1)

Country Link
KR (1) KR100569716B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890013796A (ko) * 1988-02-12 1989-09-26 미다 가쓰시게 반도체장치 및 그 제조방법
JPH04322469A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 薄膜電界効果素子およびその製造方法
KR940010919A (ko) * 1992-11-18 1994-06-20 정채권 생단(生丹)쑥의 제조방법
KR950013786A (ko) * 1993-11-05 1995-06-15 전성원 자동차용 자동 변속시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890013796A (ko) * 1988-02-12 1989-09-26 미다 가쓰시게 반도체장치 및 그 제조방법
JPH04322469A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 薄膜電界効果素子およびその製造方法
KR940010919A (ko) * 1992-11-18 1994-06-20 정채권 생단(生丹)쑥의 제조방법
KR950013786A (ko) * 1993-11-05 1995-06-15 전성원 자동차용 자동 변속시스템

Also Published As

Publication number Publication date
KR20000014535A (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
KR100374737B1 (ko) 트랜지스터형성방법,그트랜지스터를포함하는회로,액티브매트릭스기판의제조방법,표시장치의제조방법,및프로젝터및전자기기
US5889291A (en) Semiconductor integrated circuit
US6448611B1 (en) High power semiconductor device and fabrication method thereof
US6025607A (en) Thin-film transistor and liquid crystal display device
KR100268007B1 (ko) 액정표시소자 제조방법
KR100543004B1 (ko) 평판표시장치
US5043788A (en) Semiconductor device with functional portions having different operating voltages on one semiconductor substrate
KR20010030345A (ko) 반도체 장치의 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치
KR100297706B1 (ko) 다결정실리콘박막트랜지스터
KR100542986B1 (ko) 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
KR0175408B1 (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
US20020182789A1 (en) Thin film transistor and a method of forming the same
KR100268895B1 (ko) 박막트랜지스터 및 이의 제조방법
JP3588945B2 (ja) アクティブマトリクス基板の製造方法
KR20010058625A (ko) 액정표시장치
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
KR100569716B1 (ko) 액정 표시 장치의 박막 트랜지스터 구조
CN100481515C (zh) 不对称的薄膜晶体管结构
JPH1197698A (ja) 薄膜トランジスタ
JP3647384B2 (ja) 薄膜半導体素子およびその製造方法並びに表示パネル
KR100290900B1 (ko) 정전기 보호용 트랜지스터의 제조 방법
US20060040432A1 (en) Thin film trnsistor, method for producing a thin film transistor and electronic device having such a transistor
KR100218529B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JPH01111378A (ja) 縦型ｍｏｓ　ｆｅｔ
KR0142784B1 (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee