JP2003273364A - 薄膜トランジスタ及び液晶表示装置 - Google Patents
薄膜トランジスタ及び液晶表示装置Info
- Publication number
- JP2003273364A JP2003273364A JP2002075734A JP2002075734A JP2003273364A JP 2003273364 A JP2003273364 A JP 2003273364A JP 2002075734 A JP2002075734 A JP 2002075734A JP 2002075734 A JP2002075734 A JP 2002075734A JP 2003273364 A JP2003273364 A JP 2003273364A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- drain electrode
- semiconductor film
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 画素トランジスタに用いる薄膜トランジスタ
の面積を小さくし、ＴＦＴの遮光部の面積を小さくして
開口率を大きくし、高精細でも輝度が大きく、低消費電
力の液晶表示装値を実現する。 【解決手段】 はみ出し部の半導体膜を有効利用するこ
とにより、ＴＦＴの遮光部の面積を小さくする。これに
よって、開口率を大きくすることができ、輝度向上及び
低消費電力を実現した液晶表示装置を得ることができ
る。
の面積を小さくし、ＴＦＴの遮光部の面積を小さくして
開口率を大きくし、高精細でも輝度が大きく、低消費電
力の液晶表示装値を実現する。 【解決手段】 はみ出し部の半導体膜を有効利用するこ
とにより、ＴＦＴの遮光部の面積を小さくする。これに
よって、開口率を大きくすることができ、輝度向上及び
低消費電力を実現した液晶表示装置を得ることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ、
及び、薄膜トランジスタを画素に用いた液晶表示装置に
関するものである。
及び、薄膜トランジスタを画素に用いた液晶表示装置に
関するものである。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ−
Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブ
マトリクス型液晶ディスプレイは薄型化、軽量化、低電
圧駆動可能などの長所によりカムコーダ用のディスプレ
イ、パーソナルコンピューター、携帯端末のディスプレ
イなど種々の分野で利用されており、大きな市場を形成
している。特に近年では、静止画表示に加えて、動画表
示やＴＶ用途への利用が広がりつつあり、こうした動画
表示においては、ＴＦＴを用いた液晶ディスプレイでな
ければ対応できない。こういう状況の中、携帯電話など
の携帯端末では、高精細な動画表示を実現するために、
アモルファスシリコンや多結晶シリコンを半導体膜とし
て用いたＴＦＴを画素ごとに形成した液晶ディスプレイ
が開発されている。
Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブ
マトリクス型液晶ディスプレイは薄型化、軽量化、低電
圧駆動可能などの長所によりカムコーダ用のディスプレ
イ、パーソナルコンピューター、携帯端末のディスプレ
イなど種々の分野で利用されており、大きな市場を形成
している。特に近年では、静止画表示に加えて、動画表
示やＴＶ用途への利用が広がりつつあり、こうした動画
表示においては、ＴＦＴを用いた液晶ディスプレイでな
ければ対応できない。こういう状況の中、携帯電話など
の携帯端末では、高精細な動画表示を実現するために、
アモルファスシリコンや多結晶シリコンを半導体膜とし
て用いたＴＦＴを画素ごとに形成した液晶ディスプレイ
が開発されている。
【０００３】これら携帯端末などの小型ディスプレイに
おける大きな問題点のひとつは、開口率が小さく輝度が
小さくなることである。ディスプレイ全体の大きさが小
さいため、解像度（画素数）を固定した場合、ひとつの
画素が占める面積が小さくなる。従って、ひとつの画素
に占める、ＴＦＴなどの遮光部の割合が大きくなり、開
口率が小さくなるのである。開口率が小さくても、その
分、バックライトの光量を大きくすれば所望の輝度を得
ることができるのであるが、携帯端末では、バックライ
トの電力を大きくすることは、即ち、使用時間の短縮に
つながり、商品性が小さくなる。従って、小型高精細デ
ィスプレイを持つ携帯端末においては、開口率を大きく
することが必須である。そのアプローチのひとつとし
て、ＴＦＴの小型化がある。同一面積に対する電流量の
増加という意味では、屈曲構造やＬ字型（特開平３−２
３３４３１公報）などのアプローチがなされており、互
いに向かい合う構造を持つソース電極とドレイン電極を
互いに屈曲させることにより、単位面積あたりの実質的
なチャネル長を大きくして、電流量を大きくする取り組
みがなされている。この工夫によって、画素に占めるＴ
ＦＴの面積は小さくなり、開口率は多少改善する。
おける大きな問題点のひとつは、開口率が小さく輝度が
小さくなることである。ディスプレイ全体の大きさが小
さいため、解像度（画素数）を固定した場合、ひとつの
画素が占める面積が小さくなる。従って、ひとつの画素
に占める、ＴＦＴなどの遮光部の割合が大きくなり、開
口率が小さくなるのである。開口率が小さくても、その
分、バックライトの光量を大きくすれば所望の輝度を得
ることができるのであるが、携帯端末では、バックライ
トの電力を大きくすることは、即ち、使用時間の短縮に
つながり、商品性が小さくなる。従って、小型高精細デ
ィスプレイを持つ携帯端末においては、開口率を大きく
することが必須である。そのアプローチのひとつとし
て、ＴＦＴの小型化がある。同一面積に対する電流量の
増加という意味では、屈曲構造やＬ字型（特開平３−２
３３４３１公報）などのアプローチがなされており、互
いに向かい合う構造を持つソース電極とドレイン電極を
互いに屈曲させることにより、単位面積あたりの実質的
なチャネル長を大きくして、電流量を大きくする取り組
みがなされている。この工夫によって、画素に占めるＴ
ＦＴの面積は小さくなり、開口率は多少改善する。
【０００４】
【発明が解決しようとする課題】しかし、近年の携帯端
末に用いられる小型ディスプレイでは、さらなる高精細
化、高輝度化、低消費電力化が求められており、さらな
るＴＦＴの小型化の工夫が必要となっている。
末に用いられる小型ディスプレイでは、さらなる高精細
化、高輝度化、低消費電力化が求められており、さらな
るＴＦＴの小型化の工夫が必要となっている。
【０００５】本発明は、上記の問題点に鑑みてなされた
ものであり、単位面積あたりの駆動能力、即ち、電流量
を大きくすることにより、画素に占めるＴＦＴの遮光面
積を小さくして、開口率を大きくし、輝度向上及び低消
費電力化を行うことを目的とする。
ものであり、単位面積あたりの駆動能力、即ち、電流量
を大きくすることにより、画素に占めるＴＦＴの遮光面
積を小さくして、開口率を大きくし、輝度向上及び低消
費電力化を行うことを目的とする。
【０００６】
【課題を解決するための手段】上記目的を実現するため
に、我々は、半導体膜のはみ出し領域に着目した。ここ
で言うはみ出し領域とは、ソース電極とドレイン電極に
挟まれたチャネル領域から、チャネル幅方向に関して、
チャネル領域とは逆側にはみ出した部分の半導体膜であ
る。一般に言うチャネル領域とは、ボトムゲート型のＴ
ＦＴの場合、ゲート電極上に絶縁膜を介して半導体膜が
形成されており、その上にソース電極及びドレイン電極
が形成されている構造において、ソース電極とドレイン
電極に挟まれている領域を意味する。しかし、ゲート電
極上に絶縁膜を介して半導体膜が形成されており、半導
体膜が電気的にソース電極及びドレイン電極と接続され
ていれば、ゲート電極のバイアスがオン状態になったと
き、ゲート電極上の半導体膜にはキャリアが誘起される
ことになるため、ソース電極とドレイン電極に挟まれて
いない領域においても、キャリアは誘起されることにな
る。この状態でソース電極とドレイン電極の間に電位差
が生じた場合、２電極に挟まれた領域だけではなく、２
電極の端部近傍にも電界がしみだす（周り込む）ことに
なる。従って、２電極に挟まれた領域から外側にはみ出
し領域がある場合、電極端部近傍では、電界のしみだし
（周り込み）によって電流が流れることになる。つま
り、見かけ上のチャネル長が長くなるのである。我々
は、この振る舞いに着目して、デバイスシミュレーショ
ンを行って、はみ出し領域の影響を詳細に調べた。そし
て、その知見に基づいて、本発明では、積極的にはみ出
し領域を利用することで、画素におけるＴＦＴによる遮
光領域を減らし、開口率を向上させる。以下、本発明に
よる課題解決の具体的な手段について述べる。
に、我々は、半導体膜のはみ出し領域に着目した。ここ
で言うはみ出し領域とは、ソース電極とドレイン電極に
挟まれたチャネル領域から、チャネル幅方向に関して、
チャネル領域とは逆側にはみ出した部分の半導体膜であ
る。一般に言うチャネル領域とは、ボトムゲート型のＴ
ＦＴの場合、ゲート電極上に絶縁膜を介して半導体膜が
形成されており、その上にソース電極及びドレイン電極
が形成されている構造において、ソース電極とドレイン
電極に挟まれている領域を意味する。しかし、ゲート電
極上に絶縁膜を介して半導体膜が形成されており、半導
体膜が電気的にソース電極及びドレイン電極と接続され
ていれば、ゲート電極のバイアスがオン状態になったと
き、ゲート電極上の半導体膜にはキャリアが誘起される
ことになるため、ソース電極とドレイン電極に挟まれて
いない領域においても、キャリアは誘起されることにな
る。この状態でソース電極とドレイン電極の間に電位差
が生じた場合、２電極に挟まれた領域だけではなく、２
電極の端部近傍にも電界がしみだす（周り込む）ことに
なる。従って、２電極に挟まれた領域から外側にはみ出
し領域がある場合、電極端部近傍では、電界のしみだし
（周り込み）によって電流が流れることになる。つま
り、見かけ上のチャネル長が長くなるのである。我々
は、この振る舞いに着目して、デバイスシミュレーショ
ンを行って、はみ出し領域の影響を詳細に調べた。そし
て、その知見に基づいて、本発明では、積極的にはみ出
し領域を利用することで、画素におけるＴＦＴによる遮
光領域を減らし、開口率を向上させる。以下、本発明に
よる課題解決の具体的な手段について述べる。
【０００７】本発明の薄膜トランジスタにおいては、ゲ
ート電極と半導体膜が平面的に重なる領域に形成され
た、ソース電極もしくはドレイン電極のうち少なくとも
一方の電極において、チャネル幅方向の電極の端部から
チャネル中央部とはチャネル幅方向に関して逆方向に半
導体膜を延長形成している。この延長形成された半導体
膜部分に誘起されたキャリアは、ソース電極とドレイン
電極間の電界のしみだしによってソース・ドレイン間に
流れる電流に寄与することになり、実効的なチャネル幅
が増大する。これによって、単位面積当りの電流量が大
きくなり、ＴＦＴの遮光部の面積を小さくすることがで
きるため、開口率アップによる輝度向上及び低電力化を
実現できる。
ート電極と半導体膜が平面的に重なる領域に形成され
た、ソース電極もしくはドレイン電極のうち少なくとも
一方の電極において、チャネル幅方向の電極の端部から
チャネル中央部とはチャネル幅方向に関して逆方向に半
導体膜を延長形成している。この延長形成された半導体
膜部分に誘起されたキャリアは、ソース電極とドレイン
電極間の電界のしみだしによってソース・ドレイン間に
流れる電流に寄与することになり、実効的なチャネル幅
が増大する。これによって、単位面積当りの電流量が大
きくなり、ＴＦＴの遮光部の面積を小さくすることがで
きるため、開口率アップによる輝度向上及び低電力化を
実現できる。
【０００８】また、本発明では、ソース電極及びドレイ
ン電極それぞれの両端部において、半導体膜のはみ出し
領域を形成している。ゲート電極とソース電極及びドレ
イン電極間のショート防止等のために、ゲート電極とソ
ース電極及びドレイン電極との間に半導体膜を含ませる
場合は、ソース電極及びドレイン電極それぞれの両端部
において、半導体膜のはみ出し領域を形成することによ
って、ソース電極とドレイン電極の間の電界がしみだ
し、はみ出し領域の半導体膜部分に電流が流れて実効的
なチャネル長が長くなる。これによって、単位面積あた
りの電流量を大きくすることができ、開口率を大きくす
ることが出来る。また、このはみ出し領域を流れる電流
は、上述したようにソース電極とドレイン電極間の電界
のしみだしによるものであるため、半導体膜のはみ出し
領域が３μｍ程度で電流の増加は飽和しだす。従って、
本発明では、このはみ出し領域を３μｍ以下としてい
る。
ン電極それぞれの両端部において、半導体膜のはみ出し
領域を形成している。ゲート電極とソース電極及びドレ
イン電極間のショート防止等のために、ゲート電極とソ
ース電極及びドレイン電極との間に半導体膜を含ませる
場合は、ソース電極及びドレイン電極それぞれの両端部
において、半導体膜のはみ出し領域を形成することによ
って、ソース電極とドレイン電極の間の電界がしみだ
し、はみ出し領域の半導体膜部分に電流が流れて実効的
なチャネル長が長くなる。これによって、単位面積あた
りの電流量を大きくすることができ、開口率を大きくす
ることが出来る。また、このはみ出し領域を流れる電流
は、上述したようにソース電極とドレイン電極間の電界
のしみだしによるものであるため、半導体膜のはみ出し
領域が３μｍ程度で電流の増加は飽和しだす。従って、
本発明では、このはみ出し領域を３μｍ以下としてい
る。
【０００９】本発明では、ソース電極及びドレイン電極
それぞれの電極において、一方のチャネル幅方向端部に
半導体膜のはみ出し部を設けている。どちらの画素の構
造及び画素中のＴＦＴの配置によって、両側もしくは片
側に、また、電極のどちら側の端部にはみ出し領域を作
る方が開口率が大きくなるかは異なるので、それぞれの
場合に応じて、はみ出し領域の形成部を変化させてい
る。はみ出し領域の幅に関しては、はみ出し領域がチャ
ネル方向に関して向かい合うように形成される場合は３
μｍ以下、向かい合わないように形成される場合は、４
μｍ以下とする。その理由については実施形態で述べ
る。
それぞれの電極において、一方のチャネル幅方向端部に
半導体膜のはみ出し部を設けている。どちらの画素の構
造及び画素中のＴＦＴの配置によって、両側もしくは片
側に、また、電極のどちら側の端部にはみ出し領域を作
る方が開口率が大きくなるかは異なるので、それぞれの
場合に応じて、はみ出し領域の形成部を変化させてい
る。はみ出し領域の幅に関しては、はみ出し領域がチャ
ネル方向に関して向かい合うように形成される場合は３
μｍ以下、向かい合わないように形成される場合は、４
μｍ以下とする。その理由については実施形態で述べ
る。
【００１０】また、本発明では、ソース電極もしくはド
レイン電極のうち、一方の電極に関しては、はみ出し部
を形成せず、他方の電極のチャネル幅方向の端部にはみ
出し領域を形成している。画素のパターンやＴＦＴの配
置によって、電極の片側のみはみ出し部を形成しても良
いし、両側に形成しても良い。はみ出し領域幅は同様に
して４μｍ以下としている。
レイン電極のうち、一方の電極に関しては、はみ出し部
を形成せず、他方の電極のチャネル幅方向の端部にはみ
出し領域を形成している。画素のパターンやＴＦＴの配
置によって、電極の片側のみはみ出し部を形成しても良
いし、両側に形成しても良い。はみ出し領域幅は同様に
して４μｍ以下としている。
【００１１】本発明では、ソース電極もしくはドレイン
電極のうち一方がＵ字型形状をしており、他方の電極が
Ｕ字型の内部に直線状に形成されているＴＦＴにおい
て、Ｕ字型電極端部から、Ｕ字型電極の内側に形成され
た直線状の電極に対して平行方向に半導体膜のはみ出し
領域を形成している。Ｕ字型電極にすることにより、単
位面積当りの電流量が大きくなっている状態で、さらに
はみ出し領域を形成することにより、より電流量を大き
くすることが出来る。はみ出し領域の幅は４μｍ以下と
している。
電極のうち一方がＵ字型形状をしており、他方の電極が
Ｕ字型の内部に直線状に形成されているＴＦＴにおい
て、Ｕ字型電極端部から、Ｕ字型電極の内側に形成され
た直線状の電極に対して平行方向に半導体膜のはみ出し
領域を形成している。Ｕ字型電極にすることにより、単
位面積当りの電流量が大きくなっている状態で、さらに
はみ出し領域を形成することにより、より電流量を大き
くすることが出来る。はみ出し領域の幅は４μｍ以下と
している。
【００１２】また、本発明では、ソース電極もしくはド
レイン電極の内、一方の電極がＬ字型形状をしており、
他方の電極がＬ字型の内部に直線状に形成されているＴ
ＦＴにおいて、Ｌ字型電極端部からＬ字型電極の内部に
形成された直線状電極に対して平行方向に半導体膜のは
み出し部を形成している。Ｌ字型電極にすることによ
り、単位面積当りの電流量が大きくなっている状態で、
さらにはみ出し領域を形成することにより、より電流量
を大きくすることが出来る。はみ出し領域の幅は４μｍ
以下としている。
レイン電極の内、一方の電極がＬ字型形状をしており、
他方の電極がＬ字型の内部に直線状に形成されているＴ
ＦＴにおいて、Ｌ字型電極端部からＬ字型電極の内部に
形成された直線状電極に対して平行方向に半導体膜のは
み出し部を形成している。Ｌ字型電極にすることによ
り、単位面積当りの電流量が大きくなっている状態で、
さらにはみ出し領域を形成することにより、より電流量
を大きくすることが出来る。はみ出し領域の幅は４μｍ
以下としている。
【００１３】本発明による液晶表示装置では、上述した
本発明によるはみだし領域を利用して単位面積当りの電
流量を大きくしたＴＦＴを画素トランジスタとしてい
る。これによって、画素に占めるＴＦＴの遮光領域を小
さくすることができるため開口率が大きくなり、輝度向
上及び低消費電力を実現した液晶表示装置を得ることが
できる。
本発明によるはみだし領域を利用して単位面積当りの電
流量を大きくしたＴＦＴを画素トランジスタとしてい
る。これによって、画素に占めるＴＦＴの遮光領域を小
さくすることができるため開口率が大きくなり、輝度向
上及び低消費電力を実現した液晶表示装置を得ることが
できる。
【００１４】さらに、本発明では、ソース電極及びドレ
イン電極のうち長い方の電極がゲート電極と電気的に接
続されている走査線に近い場所に形成されている。短い
方の電極が画素ＩＴＯ側に配置されるため、光の透過領
域を大きくすることができ、開口率を大きくすることが
できる。
イン電極のうち長い方の電極がゲート電極と電気的に接
続されている走査線に近い場所に形成されている。短い
方の電極が画素ＩＴＯ側に配置されるため、光の透過領
域を大きくすることができ、開口率を大きくすることが
できる。
【００１５】また、本発明では、ソース電極及びドレイ
ン電極のうち長い方の電極が、信号線と電気的に接続し
ている。短い方の電極が画素ＩＴＯと電気的に接続され
るため、光の透過領域を大きくすることができ、開口率
を大きくすることができる。
ン電極のうち長い方の電極が、信号線と電気的に接続し
ている。短い方の電極が画素ＩＴＯと電気的に接続され
るため、光の透過領域を大きくすることができ、開口率
を大きくすることができる。
【００１６】
【発明の実施の形態】以下、本発明の薄膜トランジスタ
及び液晶表示装置について図面を用いてより具体的に説
明する。
及び液晶表示装置について図面を用いてより具体的に説
明する。
【００１７】（実施の形態１）図１は実施の形態１の液
晶表示装置におけるアレイ基板上の１画素の電極構成を
表す平面図である。図１０は従来の画素構成の一例を示
す同様な平面図である。従来の構成ではチャネル幅はチ
ャネル幅方向の半導体膜の幅に等しい。しかし、このよ
うな構成をとる場合、ゲート電極３０は、ドレイン電極
５０のチャネル幅方向の端部から合わせてマージン分だ
け距離をおいて形成しなければならず、その分、遮光領
域が大きくなり、開口率が低下する。そこで、本発明で
は、図１のようにドレイン電極５０を短くし、ゲート電
極３０の面積を小さくした。ゲート電極３０の減少分が
そのまま遮光領域の減少分になり、その分開口率が大き
くなる。
晶表示装置におけるアレイ基板上の１画素の電極構成を
表す平面図である。図１０は従来の画素構成の一例を示
す同様な平面図である。従来の構成ではチャネル幅はチ
ャネル幅方向の半導体膜の幅に等しい。しかし、このよ
うな構成をとる場合、ゲート電極３０は、ドレイン電極
５０のチャネル幅方向の端部から合わせてマージン分だ
け距離をおいて形成しなければならず、その分、遮光領
域が大きくなり、開口率が低下する。そこで、本発明で
は、図１のようにドレイン電極５０を短くし、ゲート電
極３０の面積を小さくした。ゲート電極３０の減少分が
そのまま遮光領域の減少分になり、その分開口率が大き
くなる。
【００１８】従来、図１の薄膜トランジスタのようには
みだし領域を持つ薄膜トランジスタについて、Ｗ１、Ｗ
２の部分のはみ出し領域が、どのような効果を及ぼすの
かが明らかではなかった。しかし、遮光領域を小さくし
て開口率を上げるためには、図１のようにドレイン電極
５０を短くする必要がある。ゲート電極３０上に半導体
膜６０があり、その半導体膜６０が電気的にソース電極
４０やドレイン電極５０に接続されていれば、ゲート電
極のバイアスに応じて半導体膜６０にはキャリアが誘起
されるはずである。さらに、キャリアが誘起されれば、
面内方向の電界が生じ、電流に寄与するはずである。こ
のように考えると、ドレイン電極５０の長さ（幅）だけ
ではなく、それ以外の領域の半導体膜も電流に寄与する
と考えられる。しかし、どの程度の電界がしみだして、
はみ出し領域にどの程度の電流が流れるかは、単純に分
かる問題ではない。ポイントは、面内方向の電界がどれ
だけしみだすか（周り込むか）である。そこで、我々
は、３次元デバイスシミュレータを用いて、はみ出し領
域の効果を調べた。Ｗ１＝Ｗ２＝△Ｗとして、△Ｗを変
えたときのＩＶ特性を計算し、実効的なチャネル幅を見
積もった。実効的なチャネル幅は、はみ出し領域△Ｗが
ゼロのときのオン電流値（ＶＧ＝２０Ｖ、ＶＤ＝６Ｖ）
を基準にして、そこからのオン電流値のずれをチャネル
幅の変化分に押し込んだ。その計算結果が図２である。
ドレイン電極の長さがチャネル幅になるとしたときの特
性が実線であり、破線が実際の構造における計算結果で
ある。ドレイン電極を短くしていくと最初はほとんど実
効チャネル幅が減少しないが、△Ｗが大きくなっていく
と、実効チャネル幅の減少が大きくなる。従って、ある
程度小さい△Ｗに対しては、実効チャネル幅はあまり減
少せず、ドレイン電極を短くできるのである。例えば、
△Ｗが２μｍの場合では、実効チャネル長の減少分はわ
ずか１μｍであるが、ドレイン電極は両側で４μｍ短く
できるのである。ドレイン電極が短くなった分、ゲート
電極を小さくすることができるので、その分開口率が大
きくなり、輝度が向上することになる。また、その分、
低消費電力にもつながる。特に、携帯電話などに用いる
小型ディスプレイにおいて高精細化が進むと、ひとつの
画素が占める面積が小さくなるため、薄膜トランジスタ
の面積を小さく出来る効果は大きくなる。はみ出し領
域、即ち、この場合でいうと△Ｗはどのくらいの値が望
ましいかは、トータルの画素設計によるが、図２の結果
からすると、４μｍ以下程度にするべきだと考えられ
る。
みだし領域を持つ薄膜トランジスタについて、Ｗ１、Ｗ
２の部分のはみ出し領域が、どのような効果を及ぼすの
かが明らかではなかった。しかし、遮光領域を小さくし
て開口率を上げるためには、図１のようにドレイン電極
５０を短くする必要がある。ゲート電極３０上に半導体
膜６０があり、その半導体膜６０が電気的にソース電極
４０やドレイン電極５０に接続されていれば、ゲート電
極のバイアスに応じて半導体膜６０にはキャリアが誘起
されるはずである。さらに、キャリアが誘起されれば、
面内方向の電界が生じ、電流に寄与するはずである。こ
のように考えると、ドレイン電極５０の長さ（幅）だけ
ではなく、それ以外の領域の半導体膜も電流に寄与する
と考えられる。しかし、どの程度の電界がしみだして、
はみ出し領域にどの程度の電流が流れるかは、単純に分
かる問題ではない。ポイントは、面内方向の電界がどれ
だけしみだすか（周り込むか）である。そこで、我々
は、３次元デバイスシミュレータを用いて、はみ出し領
域の効果を調べた。Ｗ１＝Ｗ２＝△Ｗとして、△Ｗを変
えたときのＩＶ特性を計算し、実効的なチャネル幅を見
積もった。実効的なチャネル幅は、はみ出し領域△Ｗが
ゼロのときのオン電流値（ＶＧ＝２０Ｖ、ＶＤ＝６Ｖ）
を基準にして、そこからのオン電流値のずれをチャネル
幅の変化分に押し込んだ。その計算結果が図２である。
ドレイン電極の長さがチャネル幅になるとしたときの特
性が実線であり、破線が実際の構造における計算結果で
ある。ドレイン電極を短くしていくと最初はほとんど実
効チャネル幅が減少しないが、△Ｗが大きくなっていく
と、実効チャネル幅の減少が大きくなる。従って、ある
程度小さい△Ｗに対しては、実効チャネル幅はあまり減
少せず、ドレイン電極を短くできるのである。例えば、
△Ｗが２μｍの場合では、実効チャネル長の減少分はわ
ずか１μｍであるが、ドレイン電極は両側で４μｍ短く
できるのである。ドレイン電極が短くなった分、ゲート
電極を小さくすることができるので、その分開口率が大
きくなり、輝度が向上することになる。また、その分、
低消費電力にもつながる。特に、携帯電話などに用いる
小型ディスプレイにおいて高精細化が進むと、ひとつの
画素が占める面積が小さくなるため、薄膜トランジスタ
の面積を小さく出来る効果は大きくなる。はみ出し領
域、即ち、この場合でいうと△Ｗはどのくらいの値が望
ましいかは、トータルの画素設計によるが、図２の結果
からすると、４μｍ以下程度にするべきだと考えられ
る。
【００１９】ソース電極もしくはドレイン電極からの半
導体膜のはみ出し領域を利用したデバイス構造は様々な
ものが可能である。図３に示すように、ソース電極とド
レイン電極のそれぞれ一方の互いに向き合う端部にはみ
出し領域を形成しても良いし、図４に示すように、互い
に向かい合わない端部で、それぞれはみ出し領域を形成
しても良い。また、図５に示すようにソース電極もしく
はドレイン電極の一方の電極の片側の端部にのみはみ出
し領域を形成しても良いし、図６に示すように、ソース
電極及びドレイン電極の両電極の両側の端部にはみ出し
領域を形成しても良い。さらに、図７や図８に示すよう
に、Ｕ字型やＬ字型に電極を屈曲させた構造においては
み出し領域を形成すると、屈曲構造による実効的なチャ
ネル長の増加分に加えて、はみ出し領域による増加分が
加わり、より大きな電流を流すことができるため、その
分薄膜トランジスタの小型化が可能となり、開口率を大
きくすることができる。
導体膜のはみ出し領域を利用したデバイス構造は様々な
ものが可能である。図３に示すように、ソース電極とド
レイン電極のそれぞれ一方の互いに向き合う端部にはみ
出し領域を形成しても良いし、図４に示すように、互い
に向かい合わない端部で、それぞれはみ出し領域を形成
しても良い。また、図５に示すようにソース電極もしく
はドレイン電極の一方の電極の片側の端部にのみはみ出
し領域を形成しても良いし、図６に示すように、ソース
電極及びドレイン電極の両電極の両側の端部にはみ出し
領域を形成しても良い。さらに、図７や図８に示すよう
に、Ｕ字型やＬ字型に電極を屈曲させた構造においては
み出し領域を形成すると、屈曲構造による実効的なチャ
ネル長の増加分に加えて、はみ出し領域による増加分が
加わり、より大きな電流を流すことができるため、その
分薄膜トランジスタの小型化が可能となり、開口率を大
きくすることができる。
【００２０】適切なはみ出し領域パターンとしては、図
１、図４、図５、図８のように、はみ出し領域部にソー
ス電極もしくはドレイン電極のうち一方の電極が存在す
る場合と、図３、図６、図７のように、両方の電極が存
在しない場合がある。前者の場合は、はみ出し領域の影
響としては、図２で計算した構造の場合と定性的に同じ
であるので、図２の計算結果から判断して、はみ出し領
域は４μｍ以下程度にしておいた方が良いと考えられ
る。それでは、後者の場合はどうであろうか。図６に示
す構造において、Ｗ７＝Ｗ８＝△Ｗとして△Ｗを変えて
実効チャネル長を計算した結果を図９に示す。横軸は△
Ｗであり、縦軸は△Ｗ＝０の状態からどれだけ実効チャ
ネル幅が増加したかを表すチャネル幅増加分である。図
９を見ると、最初（△Ｗが小さいところ）は、実効チャ
ネル幅の増加が大きいが、△Ｗが大きくなってくると、
しだいに実効チャネル幅の増加が少なくなっていく。こ
れは、はみ出し部における面内の電界強度がソース電極
及びドレイン電極から遠のくに従って小さくなっている
からである。従って、△Ｗを大きくしてもあまり実効チ
ャネル幅が大きくならないことになる。例えば、△Ｗが
２μｍの場合、実効チャネル幅が２μｍ程度増加する
が、△Ｗが５μｍになると、実効チャネル幅は３μｍ強
しか増加しない。どの程度の△Ｗが適切かはそれぞれの
パネルによって異なるが、３μｍ以下程度にするのが適
当であると考えられる。
１、図４、図５、図８のように、はみ出し領域部にソー
ス電極もしくはドレイン電極のうち一方の電極が存在す
る場合と、図３、図６、図７のように、両方の電極が存
在しない場合がある。前者の場合は、はみ出し領域の影
響としては、図２で計算した構造の場合と定性的に同じ
であるので、図２の計算結果から判断して、はみ出し領
域は４μｍ以下程度にしておいた方が良いと考えられ
る。それでは、後者の場合はどうであろうか。図６に示
す構造において、Ｗ７＝Ｗ８＝△Ｗとして△Ｗを変えて
実効チャネル長を計算した結果を図９に示す。横軸は△
Ｗであり、縦軸は△Ｗ＝０の状態からどれだけ実効チャ
ネル幅が増加したかを表すチャネル幅増加分である。図
９を見ると、最初（△Ｗが小さいところ）は、実効チャ
ネル幅の増加が大きいが、△Ｗが大きくなってくると、
しだいに実効チャネル幅の増加が少なくなっていく。こ
れは、はみ出し部における面内の電界強度がソース電極
及びドレイン電極から遠のくに従って小さくなっている
からである。従って、△Ｗを大きくしてもあまり実効チ
ャネル幅が大きくならないことになる。例えば、△Ｗが
２μｍの場合、実効チャネル幅が２μｍ程度増加する
が、△Ｗが５μｍになると、実効チャネル幅は３μｍ強
しか増加しない。どの程度の△Ｗが適切かはそれぞれの
パネルによって異なるが、３μｍ以下程度にするのが適
当であると考えられる。
【００２１】このように、図２及び図９に示した計算結
果から、図１、図４、図５、図８に示す構造では、はみ
出し領域は４μｍ以下にして、図３、図６、図７の構造
の場合は、はみ出し領域は３μｍ以下にした方が良い。
果から、図１、図４、図５、図８に示す構造では、はみ
出し領域は４μｍ以下にして、図３、図６、図７の構造
の場合は、はみ出し領域は３μｍ以下にした方が良い。
【００２２】図１に示したように、ソース電極とドレイ
ン電極の長さが異なる場合は、長い方の電極を走査線側
に、即ち、短い方の電極を画素側に形成するとゲート電
極の面積を小さくすることができる。また、ドレイン電
極を画素の透明電極と電気的に接続する（ソース電極を
信号線と電気的に接続する）配置にすることにより、ド
レイン電極が透明電極側に配置することになり、はみ出
し部分を利用してドレイン電極を短くすることにより、
ゲート電極の面積が小さくなり、開口率を大きくするこ
とが出来る。
ン電極の長さが異なる場合は、長い方の電極を走査線側
に、即ち、短い方の電極を画素側に形成するとゲート電
極の面積を小さくすることができる。また、ドレイン電
極を画素の透明電極と電気的に接続する（ソース電極を
信号線と電気的に接続する）配置にすることにより、ド
レイン電極が透明電極側に配置することになり、はみ出
し部分を利用してドレイン電極を短くすることにより、
ゲート電極の面積が小さくなり、開口率を大きくするこ
とが出来る。
【００２３】本実施形態で説明した薄膜トランジスタ
は、ボトムゲート型の薄膜トランジスタであり、半導体
膜は非晶質シリコンでも多結晶シリコンでも良い。ま
た、チャネル保護型でもチャネルエッチ型でも同様に実
施可能である。
は、ボトムゲート型の薄膜トランジスタであり、半導体
膜は非晶質シリコンでも多結晶シリコンでも良い。ま
た、チャネル保護型でもチャネルエッチ型でも同様に実
施可能である。
【００２４】
【発明の効果】以上のように本発明によれば、はみ出し
領域の半導体膜を有効に使うことにより、薄膜トランジ
スタによる遮光部を小さくすることができ、開口率が大
きくなることによって輝度が向上し、消費電力が小さく
なる。
領域の半導体膜を有効に使うことにより、薄膜トランジ
スタによる遮光部を小さくすることができ、開口率が大
きくなることによって輝度が向上し、消費電力が小さく
なる。
【図１】実施の形態１の液晶表示装置における画素構成
を表す平面図
を表す平面図
【図２】はみ出し領域を持つ薄膜トランジスタの特性の
計算結果を示す図
計算結果を示す図
【図３】はみ出す領域を持つ薄膜トランジスタの平面図
【図４】はみ出す領域を持つ薄膜トランジスタの平面図
【図５】はみ出す領域を持つ薄膜トランジスタの平面図
【図６】はみ出す領域を持つ薄膜トランジスタの平面図
【図７】はみ出す領域を持つ薄膜トランジスタの平面図
【図８】はみ出す領域を持つ薄膜トランジスタの平面図
【図９】はみ出し領域を持つ薄膜トランジスタの特性の
計算結果を示す図
計算結果を示す図
【図１０】従来の液晶表示装置の画素構成を表す平面図
１０ 走査線
２０ 信号線
３０ ゲート電極
４０ ソース電極
５０ ドレイン電極
６０ 半導体膜
７０ コンタクトホール
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H092 JA26 JA46 JB05 JB13 JB38
JB51 KA04 KA05 KA12 KA18
KA22 MA05 MA08 MA13 MA17
MA28 MA35 MA37 NA07 NA17
NA25
5F110 AA07 AA09 BB01 CC03 CC07
GG02 GG13 GG15 GG26 HM04
HM05 HM12 NN12 NN72
Claims (18)
- 【請求項１】 半導体膜とゲート電極が重なり合ってい
る領域にソース電極及びドレイン電極が形成され、ソー
ス電極もしくはドレイン電極のうち少なくとも一方の電
極のチャネル幅方向の端部から、チャネル領域とは逆側
のチャネル幅方向に向かって、チャネル領域を形成する
半導体膜が延長形成されていることを特徴とする薄膜ト
ランジスタ。 - 【請求項２】 半導体膜とゲート電極が重なり合ってい
る領域にソース電極及びドレイン電極が形成され、ソー
ス電極及びドレイン電極のチャネル幅方向の両側端部か
ら、チャネル領域とは逆側のチャネル幅方向に向かっ
て、チャネル領域を形成する半導体膜が延長形成されて
いることを特徴とする薄膜トランジスタ。 - 【請求項３】 半導体膜とゲート電極が重なり合ってい
る領域にソース電極及びドレイン電極が形成され、ソー
ス電極及びドレイン電極のチャネル幅方向の両側端部か
ら、チャネル領域とは逆側のチャネル幅方向に向かっ
て、チャネル領域を形成する半導体膜が延長形成されて
おり、その延長部分が３μｍ以下であることを特徴とす
る薄膜トランジスタ。 - 【請求項４】 半導体膜とゲート電極が重なり合ってい
る領域にソース電極及びドレイン電極が形成され、ソー
ス電極及びドレイン電極のチャネル幅方向のそれぞれの
片側端部から、チャネル領域とは逆側のチャネル幅方向
に向かって、チャネル領域を形成する半導体膜が延長形
成されており、ソース電極とドレイン電極の半導体膜の
はみ出し領域が、チャネル方向に関して互いに向かい合
う同じ側に形成されていることを特徴とする薄膜トラン
ジスタ。 - 【請求項５】 半導体膜とゲート電極が重なり合ってい
る領域にソース電極及びドレイン電極が形成され、ソー
ス電極及びドレイン電極のチャネル幅方向のそれぞれの
片側端部から、チャネル領域とは逆側のチャネル幅方向
に向かって、チャネル領域を形成する半導体膜が延長形
成されており、ソース電極とドレイン電極の半導体膜の
はみ出し領域がそれぞれ３μｍ以下で、且つ、チャネル
方向に関して互いに向かい合う同じ側に形成されている
ことを特徴とする薄膜トランジスタ。 - 【請求項６】 半導体膜とゲート電極が重なり合ってい
る領域にソース電極及びドレイン電極が形成され、ソー
ス電極及びドレイン電極のチャネル幅方向のそれぞれの
片側端部から、チャネル領域とは逆側のチャネル幅方向
に向かって、チャネル領域を形成する半導体膜が延長形
成されており、ソース電極とドレイン電極の半導体膜の
はみ出し領域が、チャネル方向に関して互いに向かい合
わず、異なる側に形成されていることを特徴とする薄膜
トランジスタ。 - 【請求項７】 半導体膜とゲート電極が重なり合ってい
る領域にソース電極及びドレイン電極が形成され、ソー
ス電極及びドレイン電極のチャネル幅方向のそれぞれの
片側端部から、チャネル領域とは逆側のチャネル幅方向
に向かって、チャネル領域を形成する半導体膜が延長形
成されており、ソース電極とドレイン電極の半導体膜の
はみ出し領域の幅が４μｍ以下であり、且つ、チャネル
方向に関して互いに向かい合わず、異なる側に形成され
ていることを特徴とする薄膜トランジスタ。 - 【請求項８】 半導体膜とゲート電極が重なり合ってい
る領域にソース電極及びドレイン電極が形成され、ソー
ス電極もしくはドレイン電極のうちどちらか一方の電極
のチャネル幅方向の片側端部から、チャネル領域とは逆
側のチャネル幅方向に向かって、チャネル領域を形成す
る半導体膜が延長形成されていることを特徴とする薄膜
トランジスタ。 - 【請求項９】 半導体膜とゲート電極が重なり合ってい
る領域にソース電極及びドレイン電極が形成され、ソー
ス電極もしくはドレイン電極のうちどちらか一方の電極
のチャネル幅方向の片側端部から、チャネル領域とは逆
側のチャネル幅方向に向かって、チャネル領域を形成す
る半導体膜が延長形成されており、延長されている領域
の幅が４μｍ以下であることを特徴とする薄膜トランジ
スタ。 - 【請求項１０】 半導体膜とゲート電極が重なり合って
いる領域にソース電極及びドレイン電極が形成され、ソ
ース電極もしくはドレイン電極のうちどちらか一方の電
極のチャネル幅方向の両側端部から、それぞれ、チャネ
ル領域とは逆側のチャネル幅方向に向かって、チャネル
領域を形成する半導体膜が延長形成されていることを特
徴とする薄膜トランジスタ。 - 【請求項１１】 半導体膜とゲート電極が重なり合って
いる領域にソース電極及びドレイン電極が形成され、ソ
ース電極もしくはドレイン電極のうちどちらか一方の電
極のチャネル幅方向の両側端部から、それぞれ、チャネ
ル領域とは逆側のチャネル幅方向に向かって、チャネル
領域を形成する半導体膜が延長形成されており、延長さ
れている領域の幅が４μｍ以下であることを特徴とする
薄膜トランジスタ。 - 【請求項１２】 半導体膜とゲート電極が重なり合って
いる領域にソース電極及びドレイン電極が形成され、ソ
ース電極もしくはドレイン電極の内一方の電極がＵ字型
に形成されており、他方の電極がＵ字型の内側に直線状
に形成されている薄膜トランジスタにおいて、ソース電
極とドレイン電極に挟まれチャネル領域を形成する半導
体膜が、Ｕ字型電極端部から他方の直線状の電極に対し
て平行方向に延長形成されていることを特徴とする薄膜
トランジスタ。 - 【請求項１３】 半導体膜とゲート電極が重なり合って
いる領域にソース電極及びドレイン電極が形成され、ソ
ース電極もしくはドレイン電極の内一方の電極がＵ字型
に形成されており、他方の電極がＵ字型の内側に直線状
に形成されている薄膜トランジスタにおいて、ソース電
極とドレイン電極に挟まれチャネル領域を形成する半導
体膜が、Ｕ字型電極端部から他方の直線状の電極に対し
て平行方向に延長形成されており、延長領域の長さが３
μｍ以下であることを特徴とする薄膜トランジスタ。 - 【請求項１４】 半導体膜とゲート電極が重なり合って
いる領域にソース電極及びドレイン電極が形成され、ソ
ース電極及びドレイン電極の内一方の電極がＬ字型に形
成されており、他方の電極がＬ字型の内側に直線状に形
成されている薄膜トランジスタにおいて、ソース電極と
ドレイン電極に挟まれチャネル領域を形成する半導体膜
が、Ｌ字型電極端部から他方の直線状の電極に対して平
行方向に延長形成されていることを特徴とする薄膜トラ
ンジスタ。 - 【請求項１５】 半導体膜とゲート電極が重なり合って
いる領域にソース電極及びドレイン電極が形成され、ソ
ース電極及びドレイン電極の内一方の電極がＬ字型に形
成されており、他方の電極がＬ字型の内側に直線状に形
成されている薄膜トランジスタにおいて、ソース電極と
ドレイン電極に挟まれチャネル領域を形成する半導体膜
が、Ｌ字型電極端部から他方の直線状の電極に対して平
行方向に延長形成されており、延長領域の長さが４μｍ
以下であることを特徴とする薄膜トランジスタ。 - 【請求項１６】 請求項１から請求項１５記載のいずれ
かの薄膜トランジスタを画素トランジスタとして用いた
ことを特徴とする液晶表示装置。 - 【請求項１７】 請求項１から請求項１５記載のいずれ
かの薄膜トランジスタを画素トランジスタとして用い、
且つ、ソース電極及びドレイン電極の内、長い方の電極
が、ゲート電極と電気的に接続されている走査線に近い
方に形成されていることを特徴とする液晶表示装置。 - 【請求項１８】 請求項１から請求項１５記載のいずれ
かの薄膜トランジスタを画素トランジスタとして用い、
且つ、ソース電極及びドレイン電極の内、長い方の電極
が、信号線と電気的に接続されていることを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075734A JP2003273364A (ja) | 2002-03-19 | 2002-03-19 | 薄膜トランジスタ及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075734A JP2003273364A (ja) | 2002-03-19 | 2002-03-19 | 薄膜トランジスタ及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273364A true JP2003273364A (ja) | 2003-09-26 |
Family
ID=29204728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002075734A Pending JP2003273364A (ja) | 2002-03-19 | 2002-03-19 | 薄膜トランジスタ及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273364A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228805A (ja) * | 2004-02-10 | 2005-08-25 | Chi Mei Electronics Corp | 薄膜トランジスタおよび液晶表示装置 |
| CN100373251C (zh) * | 2004-06-25 | 2008-03-05 | Lg.菲利浦Lcd株式会社 | 液晶显示器件的薄膜晶体管及其制造方法 |
| JP2012109516A (ja) * | 2010-11-15 | 2012-06-07 | Samsung Mobile Display Co Ltd | 酸化物半導体薄膜トランジスタ及びその製造方法 |
| WO2015122393A1 (ja) * | 2014-02-14 | 2015-08-20 | シャープ株式会社 | アクティブマトリクス基板 |
| CN105655407A (zh) * | 2016-03-11 | 2016-06-08 | 京东方科技集团股份有限公司 | 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置 |
-
2002
- 2002-03-19 JP JP2002075734A patent/JP2003273364A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228805A (ja) * | 2004-02-10 | 2005-08-25 | Chi Mei Electronics Corp | 薄膜トランジスタおよび液晶表示装置 |
| JP4682295B2 (ja) * | 2004-02-10 | 2011-05-11 | 奇美電子股▲ふん▼有限公司 | 液晶表示装置 |
| CN100373251C (zh) * | 2004-06-25 | 2008-03-05 | Lg.菲利浦Lcd株式会社 | 液晶显示器件的薄膜晶体管及其制造方法 |
| JP2012109516A (ja) * | 2010-11-15 | 2012-06-07 | Samsung Mobile Display Co Ltd | 酸化物半導体薄膜トランジスタ及びその製造方法 |
| WO2015122393A1 (ja) * | 2014-02-14 | 2015-08-20 | シャープ株式会社 | アクティブマトリクス基板 |
| CN105993077A (zh) * | 2014-02-14 | 2016-10-05 | 夏普株式会社 | 有源矩阵基板 |
| US9741308B2 (en) | 2014-02-14 | 2017-08-22 | Sharp Kabushiki Kaisha | Active matrix substrate |
| US10074328B2 (en) | 2014-02-14 | 2018-09-11 | Sharp Kabushiki Kaisha | Active matrix substrate |
| CN105655407A (zh) * | 2016-03-11 | 2016-06-08 | 京东方科技集团股份有限公司 | 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US10312311B2 (en) | 2016-03-11 | 2019-06-04 | Boe Technology Group Co., Ltd | Thin film transistor, fabrication method thereof, array substrate, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102007833B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| US10644120B2 (en) | Thin film transistor, GOA circuit, display substrate and display device | |
| KR101472849B1 (ko) | 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널 | |
| US8754410B2 (en) | Thin film transistor and array substrate including the same | |
| US20170139247A1 (en) | Thin Film Transistor Array Substrate, Manufacturing for the Same, and Liquid Crystal Display Panel Having the Same | |
| US20090091672A1 (en) | Liquid crystal display device | |
| US7755709B2 (en) | Liquid crystal display device having dummy contact holes and fabrication method thereof | |
| US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
| US20090122212A1 (en) | LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device | |
| JP2001117115A (ja) | アクティブマトリクス型表示装置 | |
| JP2003273364A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| JP3548063B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH0926600A (ja) | 液晶表示装置 | |
| US10747081B2 (en) | Thin-film transistor, thin-film transistor substrate, and liquid crystal display device | |
| KR20120050780A (ko) | 액정 표시 패널 및 그 제조 방법 | |
| US8373169B2 (en) | Thin film transistor of liquid crystal display device with specified channel W/L ratio | |
| KR102081604B1 (ko) | 액정표시장치 | |
| CN113433747A (zh) | 阵列基板及制作方法、移动终端 | |
| JP2003057670A (ja) | 液晶表示装置 | |
| KR101025126B1 (ko) | 액정표시소자 | |
| KR20060094688A (ko) | 액정 표시 장치의 박막 트랜지스터 | |
| CN111357107A (zh) | Tft基板、esd保护电路及tft基板的制作方法 | |
| JP3254210B2 (ja) | 薄膜トランジスタアレイ素子および液晶表示装置 | |
| KR101294693B1 (ko) | 액정표시장치용 어레이 기판 | |
| WO2018196048A1 (zh) | 一种阵列基板及显示装置 |