JP2004133455A - フラットパネルディスプレイ - Google Patents

フラットパネルディスプレイ Download PDF

Info

Publication number
JP2004133455A
JP2004133455A JP2003347886A JP2003347886A JP2004133455A JP 2004133455 A JP2004133455 A JP 2004133455A JP 2003347886 A JP2003347886 A JP 2003347886A JP 2003347886 A JP2003347886 A JP 2003347886A JP 2004133455 A JP2004133455 A JP 2004133455A
Authority
JP
Japan
Prior art keywords
region
transistor
flat panel
panel display
display according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003347886A
Other languages
English (en)
Inventor
Shoichi Park
朴　商　一
Zaihon Gu
具　在　本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030024508A external-priority patent/KR100635045B1/ko
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2004133455A publication Critical patent/JP2004133455A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】　単位画素当たりの有機電界発光素子（ＥＬ）を流れる電流量を制御して適正の輝度及び長寿命化が可能な有機電界発光ディスプレイを提供する。
【解決手段】　発光素子と、前記発光素子を駆動するための第１及び第２のトランジスタと、を含み、前記第１及び第２のトランジスタが互いに相違する抵抗値を有する。前記第１のトランジスタは、前記発光素子を駆動するための駆動トランジスタであり、前記第２のトランジスタは、前記駆動トランジスタのオン／オフをスイッチするためのスイッチングトランジスタであり、駆動トランジスタは、前記スイッチングトランジスタより大きい抵抗値を有する。
【選択図】　　　　　　図３

Description

　本発明は、アクティブマトリクス型フラットパネルディスプレイに関し、より詳しくは、各単位画素当たりの有機電界発光素子（ＥＬ）を流れる電流量を制御して適正輝度の発生が可能であり、且つ長寿命化が可能な有機電界発光ディスプレイに関する。
　フラットパネルディスプレイであるアクティブマトリクス型有機電界発光ディスプレイ（ＡＭＯＬＥＤ）では、高解像度のパネルが求められつつある。しかし、有機電界発光素子と前記有機電界発光素子を駆動するための駆動トランジスタの特性上、高解像度のパネルの製作は非常に困難であった。
　たとえば、４５．５μｍ×１３６．５μｍの画素サイズ、１８０ｐｐｉ以上の解像度を有する５インチＷＶＧＡ級のＡＭＯＬＥＤの場合、単位面積当たり５０ｃｄ／ｍ２の輝度を発生し、前記輝度を発生するために単位画素当たりのＥＬ素子を適正量の電流が流れることが好ましい。これは、単位画素当たりのＥＬ素子を流れる電流量が限界値を超えると、限界値以上の電流量により単位面積当たりの輝度が大きく増加し、これにより、ＥＬ素子の寿命が急激に低減するためである。したがって、１つの画素、即ち、１つのＥＬ素子を発光させるためには、単位面積当たりに所定の輝度を発生するための適正の電流がＥＬ素子を流れることが好ましい。
　図１は、一般のアクティブマトリクス型有機電界発光ディスプレイにおける１つの単位画素に対する等価回路図を示すものである。同図に示すように、一般の有機電界発光ディスプレイ１００は、ゲートライン１１０、データライン１２０、及び共通電源ライン１３０に接続される単位画素１５０を具備する。前記単位画素１５０は、スイッチングトランジスタ１５１と駆動トランジスタ１５５の２つのｐ型薄膜トランジスタ（ＴＦＴ）と、１つのキャパシタ１５３、及び１つの有機電界発光素子（ＥＬ素子）１５７とからなる。
　前記スイッチングトランジスタ１５１は、ゲートライン１１０に印加されるスキャン信号（Ｓｃａｎ）により駆動され、データライン１２０に印加されるデータ信号（ｄａｔａ）をスイッチする役割を果たす。前記駆動トランジスタ１５５は、前記スイッチングトランジスタ１５１を介して伝わるデータ信号（ｄａｔａ）によって、即ち、ゲートとソースとの電圧差（Ｖｇｓ）によりＥＬ素子１５７を流れる電流量を決める。前記キャパシタ１５３は、駆動トランジスタ１５５のゲートとソースとの電圧差（Ｖｇｓ）を保つ役割を果たす。
　図２は、従来の有機電界発光ディスプレイにおける駆動トランジスタの平面構造を示す図である。
　同図に示すように、従来の駆動トランジスタは、半導体層２２０と、ゲート電極２４０、及びソース／ドレイン電極２６１、２６５を具備する。前記半導体層２２０は、前記ゲート電極２４０に対応する部分に形成されたチャンネル領域２２４と、前記チャンネル領域２２４の両側に形成された高濃度ソース／ドレイン領域２２１、２２５を具備する。前記ソース／ドレイン電極２６１、２６５は、コンタクトホール２５１、２５５を介して前記高濃度ソース／ドレイン領域２２１、２２５と電気的に接続するように形成される。
　前記駆動トランジスタとして低温ポリシリコン膜を用いて製造されたＴＦＴを使用するが、この低温ポリシリコンＴＦＴは、図１３に示すように、移動度が大きく、オフ状態の電流（ｏｆｆ　ｃｕｒｒｅｎｔ）が小さいため、電流駆動方式のＡＭＯＬＥＤに適する。１８０ｐｐｉ以上のＡＭＯＬＥＤは、画素サイズが縮小され、アノード電極の大きさが小さくなるため、駆動トランジスタを通じてＥＬ素子を流れる電流量が大きくなり、輝度が高くなりすぎる。結局、単位面積当たりの電流密度が高くなり、ＥＬ素子の寿命が減少するという不具合があった。
　図１３を参照すると、参照番号Ａに示すグラフは、図１の駆動トランジスタ１５５のゲート電圧に関する駆動トランジスタ１５５の現在のＩＤを示す。参照番号Ａのグラフは、駆動トランジスタ１５５のドレイン電圧が−０．１Ｖ、−５．１Ｖおよびー１０．１Ｖの場合に、それぞれ発明者により測定されたものである。参照番号Ｂのグラフは、単位面積当たり５０ｃｄ／ｍ２の輝度の場合に、流動性を得るように、発明者によって計算されたものである。
　図１３では、参照番号ＡおよびＢの左側のグラフの上部では、現在の駆動トランジスタ１５５が「ＯＮ」状態の電流であることを示し、一方、右側のグラフの下部では、駆動トランジスタ１５５が「ＯＦＦ」状態の電流であることを示す。「ＵＦＦ」は、駆動トランジスタ１５５の流動性を示す。図１３を参照すると、参照番号Ａで示される従来技術の駆動トランジスタ１５５の「ＯＮ」状態の電流は、希望値である１０−７ｎＡより非常に大きいことがわかる。
　即ち、駆動トランジスタのゲート電圧（Ｖｇ）に対するドレイン電流（Ｉｄ）との関係が示された図１３を参照すると、従来の有機電界発光ディスプレイでは、１８０ｐｐｉ以上のディスプレイに適するオン電流（ｏｎ　ｃｕｒｒｅｎｔ）値である９０ｎＡより１−オーダー（ｏｒｄｅｒ）程度大きい１μＡまたはそれ以上の電流量が駆動トランジスタ１５５を流れるようになる。したがって、１８０ｐｐｉ以上の有機電界発光ディスプレイに適する輝度を得るためには、駆動トランジスタのオン状態の電流を減少する必要があるという不具合があった。
　一方、非晶質シリコンからなる薄膜トランジスタ（ａ−Ｓｉ　ＴＦＴ）をＡＭＯＬＥＤの駆動トランジスタとして適用すると、駆動トランジスタを通じてＥＬ素子を流れる電流量は減少できるものの、リーク電流が大きいという不具合があった。
　そこで、本発明は、上記従来の技術の問題点を解決するためになされたものであって、その目的は、適正な輝度を得て、長寿命化が図られるアクティブマトリクス有機電界発光ディスプレイを提供することである。
　本発明の他の目的は、有機電界発光素子を流れる電流量を制御し、単位面積当たりに適正な輝度が得られるアクティブマトリクス有機電界発光ディスプレイを提供することである。
　本発明のまた他の目的は、駆動トランジスタの抵抗値を変更して有機電界発光素子を流れる電流量を制御することにより、ディスプレイに適する輝度が得られるアクティブマトリクス有機電界発光ディスプレイを提供することである。
　本発明の更なる目的は、スイッチングトランジスタは高速のスイッチング動作を行い、駆動トランジスタにより有機電界発光素子を流れる電流を制御し、適正の輝度が得られる高速フラットパネルディスプレイを提供することである。
　本発明のまた他の目的は、小型で高解像度に適するアクティブマトリクス有機電界発光ディスプレイを提供することである。
　前記のような目的を達成するために、本発明は、発光素子と、前記発光素子を駆動するための第１及び第２のトランジスタと、を含み、前記第１及び第２のトランジスタが互いに相違する抵抗値を有するフラットパネルディスプレイを提供することを特徴とする。
　前記第１のトランジスタは、前記発光素子を駆動するための駆動トランジスタであり、前記第２のトランジスタは、前記駆動トランジスタのオン／オフをスイッチするためのスイッチングトランジスタであり、駆動トランジスタは、前記スイッチングトランジスタより大きい抵抗値を有することを特徴とする。
　前記第１及び第２のトランジスタのうちの大きい抵抗値を有するトランジスタが、多重ゲートと、高濃度ソース／ドレイン領域を具備する半導体層、及び前記多重ゲートの間の半導体層に設けられる高抵抗領域のオフセット領域と、を具備する。
　前記第１及び第２のトランジスタのうちの大きい抵抗値を有するトランジスタが、ゲート電極と、ゲート電極の両側に形成された高濃度ソース／ドレイン領域、及び前記ゲートとドレイン領域との間に設けられる高抵抗のオフセット領域と、を具備する。
　前記オフセット領域が、千鳥状を有し、前記高濃度ソース／ドレイン領域と同一の導電形を有する低濃度不純物がドープされた低濃度不純物領域または不純物がドープされていない真性領域からなる。
　前記第１及び第２のトランジスタのうちの大きい抵抗値を有するトランジスタが、互いに相違する抵抗値を有するように互いに相違する幾何学的構造を有する高濃度ソース／ドレイン領域を具備し、前記高濃度ソース／ドレイン領域のうちの前記発光素子に接続される領域が他の領域に比べて大きい抵抗値を有する。
　前記第１及び第２のトランジスタのうちの大きい抵抗値を有するトランジスタが、互いに相違する抵抗値を有するように互いに相違する大きさを有する高濃度ソース／ドレイン領域を具備し、前記高濃度ソース／ドレイン領域のうちの前記発光素子に接続される領域が他の領域に比べて小さい大きさを有する。前記トランジスタの前記高濃度ソース／ドレイン領域のうちの前記発光素子に接続される領域が他の領域と幅は同じで長さがより長いか、または長さは同じで幅がより小さいことを特徴とする。
　また、本発明は、Ｒ、Ｇ、Ｂ単位画素を含み、前記各Ｒ、Ｇ、Ｂ単位画素の少なくとも１つの単位画素が、ソース／ドレイン領域を具備する少なくとも２つのトランジスタを具備し、前記トランジスタの少なくとも１つのトランジスタは、前記ソース／ドレイン領域の少なくともドレイン領域が他のトランジスタの少なくともドレイン領域とは相違する抵抗値を有するフラットパネルディスプレイを提供することを特徴とする。
　また、本発明は、Ｒ、Ｇ、Ｂ単位画素を含み、前記各Ｒ、Ｇ、Ｂ単位画素の少なくとも１つの単位画素が、少なくとも２つのトランジスタを具備し、前記トランジスタの少なくとも１つのトランジスタのゲート領域の抵抗値が、他のトランジスタのゲート領域の抵抗値と相違するフラットパネルディスプレイを提供することを特徴とする。
　前記少なくとも１つのトランジスタと他のトランジスタのドレイン領域またはゲート領域が、ドレイン領域またはゲート領域のドーピング濃度差または形状差により互いに相違する抵抗値を有する。前記少なくとも１つのトランジスタのドレイン領域またはゲート領域が、他のトランジスタの前記ドレイン領域またはゲート領域と同一導電形であり、低濃度の不純物が全体としてまたは部分的にドープされた領域または不純物がドープされていない領域である。前記少なくとも１つのトランジスタのドレイン領域またはゲート領域が、千鳥状を有するか、または他のトランジスタのドレイン領域またはゲート領域より長さが長いかまたは幅が狭いことを特徴とする。
　前記少なくとも１つのトランジスタは、ドレイン領域が高抵抗のオフセット領域であるか、またはこれらの間に高抵抗のオフセット領域が具備された多重ゲートを具備することを特徴とする。
　本発明のフラットパネルディスプレイによると、スイッチングトランジスタは、通常のポリシリコンＴＦＴで形成し、駆動トランジスタは、抵抗値を増大するために多重ゲートのドーピング濃度または幾何学的な形状を変更するか、またはドレイン領域及びドレインオフセット領域のドーピング濃度または幾何学的な形状を変更して形成する。ゆえに、スイッチングトランジスタは、高速スイッチング動作を行い、駆動トランジスタは、抵抗値に応じてＥＬ素子を流れる電流量を制御することにより所望の適正な輝度を得ることができる。また、ＥＬ素子を流れる電流量を制御することにより、フラットパネルディスプレイに適する輝度を発生するため、素子の寿命を延長させることができる。
　また、各画素当たりの駆動トランジスタが占める面積を増大することなく、有機電界発光素子を流れる電流量のみを調節することにより、開口率の減少という問題を解決し、信頼性を向上させることができるという効果を奏する。
　以下、本発明の好適な実施の形態を、添付した図面を参照して説明すると、次のとおりである。
　図３乃至図４は、本発明の第１の実施の形態にかかる有機電界発光ディスプレイにおける駆動トランジスタの平面構造を示す図であって、図４は、図３の４−４’線に沿って直線的に展開した平面構造である。なお、図４においては、ゲート電極３４０は、直線的に展開したため分断して示している。
　第１の実施の形態にかかる駆動トランジスタは、ゲート電極を多重ゲートで形成し、前記多重ゲートの間の半導体層に高抵抗領域であるオフセット領域を形成し、ＥＬ素子を流れる電流量を制御する。　図３及び図４を示すように、第１の実施の形態にかかる駆動トランジスタは、半導体層３２０、ゲート電極３４０、及びソース／ドレイン電極３６１、３６５を具備する。前記ゲート電極３４０は、前記半導体層３２０に対応する多重ゲート３４１、３４５を具備する。前記ソース／ドレイン電極３６１、３６５は、コンタクト３５１、３５５を介して半導体層３２０に形成された高濃度ソース／ドレイン領域３２１、３２５と電気的に接触する。
　前記半導体層３２０は、前記多重ゲート３４１、３４５に対応する部分に形成された多重チャンネル領域３２３、３２７と、前記チャンネル層３２３、３２７の一方に形成された高濃度ソース／ドレイン領域３２１、３２５と、前記多重ゲート３４１、３４５の間、即ち、多重チャンネル領域３２３、３２７の間に形成されたオフセット領域３３０を具備し、“逆コの字”状の構造を有する。
　前記高抵抗領域のオフセット領域３３０は、前記高濃度ソース／ドレイン領域３２１、３２５と同一の導電形を有する不純物が前記ソース／ドレイン領域のドーピング濃度より低い濃度でドープされた低濃度不純物領域または不純物がドープされていない真性領域（ｉｎｔｒｉｎｓｉｃ　ｒｅｇｉｏｎ）からなる。
　前記駆動トランジスタは、多重ゲート３４１、３４５の間にオフセット領域３３０が形成され、駆動トランジスタのターンオン時に図１のノードａとノードｃとの間の抵抗値が増加するため、駆動トランジスタを流れる電流Ｉｄが減少し、この結果、ＥＬ素子１５７を流れる電流量も減少する。したがって、単位画素当たりのＥＬ素子１５７を流れる電流量を調節する。
　第１の実施の形態にかかる有機電界発光ディスプレイでは、スイッチングトランジスタは、通常のＯＥＬＤで使用される構造、たとえば、図２に示すような構造を適用し、駆動トランジスタは、前記のように多重ゲート３４１、３４５の間に高抵抗を有するオフセット領域３３０を形成する。したがって、第１の実施の形態では、高速スイッチング動作をそのまま保持しつつ、オフセット領域３３０の大きさ（Ｗｄ／Ｌｄ）またはオフセット領域のドーピング濃度によりＥＬ素子を流れる電流量を減少する。
　図５及び図６は、本発明の第２の実施の形態にかかる有機電界発光ディスプレイにおける駆動トランジスタの平面構造を示す図であって、図６は、図５の６−６’線に沿って直線的に展開した平面構造である。なお、図６においては、ゲート電極４４０は、直線的に展開したため分断して示している。
　第２の実施の形態にかかる駆動トランジスタは、ゲート電極を多重ゲートで形成し、多重ゲートの間の高抵抗領域であるオフセット領域の形状を変更してＥＬ素子を流れる電流量を制御する。
　図５及び図６に示すように、第２の実施の形態にかかる駆動トランジスタは、半導体層４２０の形状を変更したものであって、図３及び図４に示した第１の実施の形態にかかる駆動トランジスタとほぼ類似する構造を有する。ただ、多重ゲート４４１、４４５の間のオフセット領域４３０を第１の実施の形態とは異なって千鳥状に形成し、駆動トランジスタの抵抗値を増加することだけが異なる。なお、前記千鳥状のオフセット領域４３０は、高濃度ソース／ドレイン領域４６１、４６５と同じ導電形の不純物が低高度でドープされた低濃度不純物領域または不純物がドープされていない真性領域からなる高抵抗領域である。また、前記千鳥状のオフセット領域４３０は、高濃度ソース／ドレイン領域４６１、４６５と同じ導電形を有する低濃度不純物を部分的にドープした高抵抗領域で形成してもよい。
　第２の実施の形態にかかる有機電界発光ディスプレイでは、駆動トランジスタの多重ゲート４４１、４４５の間に形成される高抵抗領域であるオフセット領域４３０の形状を変更することで駆動トランジスタの抵抗値を変更することにより、高速スイッチング動作をそのまま保持しつつ、ＥＬ素子を流れる電流量を減少する。
　図７及び図８は、本発明の第３の実施の形態にかかる有機電界発光ディスプレイにおける駆動トランジスタの平面構造を示す図であって、図８は、図７の８−８’線に沿って直線的に展開した平面構造である。なお、図８においては、ゲート電極６４０は、直線的に展開したため分断して示している。
第３の実施の形態にかかる駆動トランジスタは、ゲート電極を多重ゲートで形成し、多重ゲートの間の高抵抗領域であるオフセット領域のドーピング状態を変更してＥＬ素子を流れる電流量を制御する。
　図７及び図８に示すように、第３の実施の形態にかかる駆動トランジスタは、オフセット領域のドーピング状態を変更したものであって、図３及び図４に示した第１の実施の形態にかかる駆動トランジスタとほぼ類似する構造を有する。ただ、第３の実施の形態では、多重ゲート５４１、５４５の間のオフセット領域５３０を、第１の実施の形態では多重ゲート３４１、３４５の間のオフセット領域３３０を全体としてドープまたはドープしないのに対し、部分的にドープすることだけが異なる。
　即ち、第３の実施の形態にかかる駆動トランジスタは、オフセット領域５３０が高濃度ソース／ドレイン領域５６１、５６５と同じ導電形の低濃度不純物がドープされた部分５３５とこれらの間の不純物がドープされていない部分５３１とからなる。
　第３の実施の形態にかかる有機電界発光ディスプレイでは、駆動トランジスタの多重ゲート５４１、５４５の間に部分的に不純物がドープされた高抵抗のオフセット領域５３０を形成することにより、高速スイッチング動作をそのまま保持しつつ、ＥＬ素子を流れる電流量を減少する。ゆえに、オフセット領域５３０のドーピング状態、即ち、オフセット領域５３０の不純物がドープされていない部分５３１のオフセット長（Ｌｄｏｆｆ）に応じて、所望する適正の輝度で発光する高速ディスプレイを具現することができる。
　図９及び図１０は、本発明の第４の実施の形態にかかる有機電界発光ディスプレイにおける駆動トランジスタの平面及び断面構造を示す図であって、図１０は、図９の１０−１０’線に沿って直線的に展開した平面構造である。なお、図１０においては、ゲート電極６４０は、直線的に展開したため分断して示している。
第４の実施の形態にかかる駆動トランジスタは、ゲート電極を多重ゲートで形成し、多重ゲートの間の高抵抗領域であるオフセット領域の幅を変更してＥＬ素子を流れる電流量を制御する。
　図９及び図１０に示すように、第４の実施の形態にかかる駆動トランジスタは、オフセット領域の幅を変更したものであって、図３及び図４に示した第１の実施の形態にかかる駆動トランジスタとほぼ類似する構造を有する。ただ、第４の実施の形態では、多重ゲート６４１、６４５の間のオフセット領域６３０が、第１の実施の形態の幅より小さい幅を有するように形成することだけが異なる。
　即ち、第４の実施の形態にかかる駆動トランジスタのオフセット領域６３０の長さ（Ｌｄ）は、第１の実施の形態におけるそれと同一に保持しつつ、幅（Ｗｄ）を第１の実施の形態のそれより小さくしてオフセット領域６３０の大きさ（Ｗｄ／Ｌｄ）を変更することにより、駆動トランジスタの抵抗値を減少する。なお、前記オフセット領域６３０は、高濃度ソース／ドレイン領域６６１、６６５と同じ導電形を有する低濃度不純物がドープまたはドープされていない高抵抗領域である。
　第４の実施の形態にかかる有機電界発光ディスプレイでは、駆動トランジスタの多重ゲート６４１、６４５の間に形成された高抵抗のオフセット領域６３０の大きさを変更することにより、スイッチングトランジスタは高速スイッチング動作をそのまま保持しつつ、駆動トランジスタは、ＥＬ素子を流れる電流量を減少する。
　本発明の第１乃至第４の実施の形態の駆動トランジスタにおいて、前記半導体層は、“逆コの字”状で形成し、ゲート電極は、デュアルゲートで形成しているが、半導体層及びゲートに前記駆動トランジスタの抵抗値が変化できる各種の構造を適用することもできる。
　本発明の第１乃至第４の実施の形態では、スイッチングトランジスタのゲート領域をゲート下部のチャンネル領域とし、駆動トランジスタのゲート領域を多重ゲート下部の多重チャンネル領域と多重ゲートとの間のオフセット領域として、駆動トランジスタのゲート領域がオフセット領域のドーピング及び形状の様々な変更によりスイッチングトランジスタのゲート領域とは相違する抵抗値を有するように形成している。したがって、ＥＬ素子を流れる電流量を制御し、高速スイッチング及び省エネルギーのＯＬＥＤを具現することができる。
　図１１は、本発明の第５の実施の形態にかかる有機電界発光ディスプレイにおける駆動トランジスタの平面構造を示す図である。
　同図に示すように、第５の実施の形態にかかる駆動トランジスタは、半導体層７２０、ゲート電極７４０、及びソース／ドレイン電極７６１、７６５を具備する。前記半導体層７２０は、前記ゲート電極７４０に対応するチャンネル領域７２４と、前記チャンネル領域７２４の両側に形成された高濃度ソース／ドレイン領域７２１、７２５を具備する。前記高濃度ソース／ドレイン領域７２１、７２５は、コンタクト７５１、７５５を介してソース／ドレイン電極７６１、７６５と電気的に接触する。
　また、前記半導体層７２０は、前記ゲート電極７４０とソース／ドレイン領域７２１、７２５の間にそれぞれ形成された高抵抗のオフセット領域７２３、７２７を更に具備する。前記オフセット領域７２３、７２７は、前記高濃度ソース／ドレイン領域７２１、７２５と同じ導電形を有する低濃度不純物がドープされた低濃度不純物領域または不純物がドープされていない真性領域からなる高抵抗領域である。また、前記ドレインオフセット領域７２３、７２７は、高濃度ソース／ドレイン領域７２１、７２５と同じ導電形を有する低濃度不純物を部分的にドープした高抵抗領域で形成することもできる。
　第５の実施の形態にかかる駆動トランジスタは、ゲート電極７４０と高濃度ドレイン領域７２５との間に高抵抗領域７２７を形成することにより、駆動トランジスタのターンオン時にドレイン領域７２５（図１のノードｄ）の抵抗値が増加するため、駆動トランジスタを流れる電流（Ｉｄ）が減少し、この結果、ＥＬ素子１５７を流れる電流量も減少する。
　第５の実施の形態にかかる有機電界発光ディスプレイでは、駆動トランジスタの高抵抗のオフセット領域７２３、７２７の大きさ及びドーピング濃度に応じて駆動トランジスタの抵抗値を変更することにより、スイッチングトランジスタは、高速スイッチング動作をそのまま保持しつつ、駆動トランジスタは、ＥＬ素子を流れる電流量を減少する。
　図１２は、本発明の第６の実施の形態にかかる有機電界発光ディスプレイにおける駆動トランジスタの平面構造を示す図である。
　同図に示すように、本発明の第６の実施の形態にかかる駆動トランジスタは、図１１に示す第５の実施の形態にかかる駆動トランジスタとほぼ類似する構造を有する。ただ、ドレインオフセット領域８２７を千鳥状を有するように形成することだけが異なる。前記ドレインオフセット領域８２７は、前記高濃度ソース／ドレイン領域８２１、８２５と同じ導電形の低濃度不純物がドープされた低濃度不純物領域または不純物がドープされていない真性領域からなる高抵抗領域である。また、前記千鳥状のドレインオフセット領域８２７は、高濃度ソース／ドレイン領域８２１、８２５と同じ導電形を有する低濃度不純物を部分的にドープした高抵抗領域で形成することもできる。
　第６の実施の形態にかかる有機電界発光ディスプレイでは、駆動トランジスタの高抵抗のオフセット領域８２７の形状を変更することで駆動トランジスタの抵抗値を変更することにより、スイッチングトランジスタは、高速スイッチング動作をそのまま保持しつつ、駆動トランジスタは、ＥＬ素子を流れる電流量を減少する。
　本発明の第６の実施の形態では、ドレイン領域にオフセット領域を形成し、その形状を変更しているが、ドレイン領域にオフセット領域を形成せずにドレイン領域の形状を千鳥状に変更することでドレイン抵抗値を変更するか、またはドレイン領域の大きさ（Ｗ／Ｌ）を変更することでドレイン抵抗値を変更することも可能である。
　本発明の第５及び第６の実施の形態では、駆動トランジスタのソース／ドレイン領域にオフセット領域を形成しているが、ソース領域にはオフセット領域を形成せずにドレイン領域のみにオフセット領域を形成することもできる。また、ドレインオフセット領域を千鳥状以外の各種の構造に形成することでドレイン領域の抵抗値を変更することもできる。
　一方、ドレインオフセット領域の抵抗値を変更する他の方法としては、ドレインオフセット領域の大きさ、即ち、（Ｗｄ／Ｌｄ）を変更する方法があるが、この方法は、オフセット領域の幅が一定の状態で長さを増大するか、または長さが一定の状態で幅を減少してオフセット領域の大きさ（Ｗｄ／Ｌｄ）を減少し、この結果、相対的にドレイン領域を流れる電流量を減少するものである。
　本発明の第５乃至第６の実施の形態では、駆動トランジスタのオフセット領域を含むドレイン領域のドーピング及び形状の様々な変更によりスイッチングトランジスタのドレイン領域とは相違する抵抗値を有するように形成することにより、ＥＬ素子を流れる電流量を制御し、この結果、高速スイッチング及び省エネルギーのＯＬＥＤを具現することができる。
　以上で説明したような本願発明の第１乃至第６の実施の形態にかかる薄膜トランジスタは、１つの画素を構成するスイッチングトランジスタと駆動トランジスタについて説明したが、１つの画素を構成するＲ、Ｇ、Ｂ単位画素にいずれも適用することもでき、また、Ｒ、Ｇ、Ｂ単位画素のうちの該当する単位画素のみに対してアプリケーションすることができる。
　以上で説明したような本発明の実施の形態にかかる有機電界発光ディスプレイによると、スイッチングトランジスタは、通常のポリシリコンＴＦＴで形成し、駆動トランジスタは、抵抗値を増大するために多重ゲートのドーピング濃度または幾何学的な形状を変更するか、またはドレイン領域及びドレインオフセット領域のドーピング濃度または幾何学的な形状を変更して形成する。ゆえに、スイッチングトランジスタは、高速スイッチング動作を行い、駆動トランジスタは、抵抗値に応じてＥＬ素子を流れる電流量を制御することにより所望の適正な輝度を得ることができる。また、ＥＬ素子を流れる電流量を制御することにより、フラットパネルディスプレイに適する輝度を発生するため、素子の寿命を延長させることができる。
　また、各画素当たりの駆動トランジスタが占める面積を増大することなく、有機電界発光素子を流れる電流量のみを調節することにより、開口率の減少という問題を解決し、信頼性を向上させることができるという効果を奏する。
　以上では、本発明の好適な実施の形態を参照して説明したが、当該技術分野の熟練した当業者であれば、添付した特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を様々に修正及び変更可能であることが理解できるはずである。
一般のアクティブマトリクス型有機電界発光ディスプレイにおける単位画素に対する等価回路図を示す図である。 従来のアクティブマトリクス有機電界発光ディスプレイにおける駆動トランジスタの平面構造を示す図である。 本発明の第１の実施の形態にかかるアクティブマトリクス有機電界発光ディスプレイにおける多重ゲートを具備する駆動トランジスタの平面構造を示す図である。 図３の４−４’線に沿って直線的に展開した平面構造である。 本発明の第２の実施の形態にかかるアクティブマトリクス有機電界発光ディスプレイにおける多重ゲートを具備する駆動トランジスタの平面構造を示す図である。 図５の６−６’線に沿って直線的に展開した平面構造である。 本発明の第３の実施の形態にかかるアクティブマトリクス有機電界発光ディスプレイにおける多重ゲートを具備する駆動トランジスタの平面構造を示す図である。 図７の８−８’線に沿って直線的に展開した平面構造である。 本発明の第４の実施の形態にかかるアクティブマトリクス有機電界発光ディスプレイにおける多重ゲートを具備する駆動トランジスタの平面構造を示す図である。 図９の１０−１０’線に沿って直線的に展開した平面構造である。 本発明の第５の実施の形態にかかるアクティブマトリクス有機電界発光ディスプレイにおけるオフセット領域を具備する駆動トランジスタの平面構造を示す図である。 本発明の第６の実施の形態にかかるアクティブマトリクス有機電界発光ディスプレイにおけるオフセット領域を具備する駆動トランジスタの平面構造を示す図である。 従来のアクティブマトリクス有機電界発光ディスプレイにおける駆動トランジスタのゲート電圧に対する駆動電流を示す図である。
符号の説明
　３２０…半導体層、
　３２３、３２７…チャンネル領域、
　３３０…オフセット領域、
　３４０…ゲート電極、
　３４１…多重ゲート、
　３４５…多重ゲート、
　３６１…ソース電極、
　３６５…ドレイン電極。

Claims (23)

  1. 　発光素子と、
    　前記発光素子を駆動するための第１及び第２のトランジスタと、
    　を含み、
    　前記第１及び第２のトランジスタが互いに相違する抵抗値を有することを特徴とするフラットパネルディスプレイ。
  2. 　前記第１のトランジスタは、前記発光素子を駆動するための駆動トランジスタであり、前記第２のトランジスタは、前記駆動トランジスタのオン／オフをスイッチするためのスイッチングトランジスタであり、駆動トランジスタは、前記スイッチングトランジスタより大きい抵抗値を有することを特徴とする請求項１に記載のフラットパネルディスプレイ。
  3. 　前記第１及び第２のトランジスタのうちの大きい抵抗値を有するトランジスタが、多重ゲートと、高濃度ソース／ドレイン領域を具備する半導体層、及び前記多重ゲートの間の半導体層に設けられるオフセット領域と、を具備することを特徴とする請求項１に記載のフラットパネルディスプレイ。
  4. 　前記第１及び第２のトランジスタのうちの大きい抵抗値を有するトランジスタが、ゲート電極と、ゲート電極の両側に形成された高濃度ソース／ドレイン領域、及び前記ゲートとドレイン領域との間に設けられるオフセット領域と、を具備することを特徴とする請求項１に記載のフラットパネルディスプレイ。
  5. 　前記オフセット領域が、前記高濃度ソース／ドレイン領域と同一の導電形を有する低濃度不純物が全体としてドープされた低濃度不純物領域または不純物がドープされていない真性領域からなる高抵抗領域であるか、または低濃度不純物が部分的にドープされた高抵抗領域であることを特徴とする請求項３または４に記載のフラットパネルディスプレイ。
  6. 　前記オフセット領域が、千鳥状に形成された高抵抗領域であることを特徴とする請求項３または４に記載のフラットパネルディスプレイ。
  7. 　前記第１及び第２のトランジスタのうちの大きい抵抗値を有するトランジスタが、互いに相違する抵抗値を有するように互いに相違する幾何学的構造を有する高濃度ソース／ドレイン領域を具備し、前記高濃度ソース／ドレイン領域のうちの前記発光素子に接続される領域が他の領域に比べて大きい抵抗値を有することを特徴とする請求項１に記載のフラットパネルディスプレイ。
  8. 　前記第１及び第２のトランジスタのうちの大きい抵抗値を有するトランジスタが、互いに相違する抵抗値を有するように互いに相違する大きさを有する高濃度ソース／ドレイン領域を具備し、前記高濃度ソース／ドレイン領域のうちの前記発光素子に接続される領域が他の領域に比べて小さい大きさを有することを特徴とする請求項１に記載のフラットパネルディスプレイ。
  9. 　前記トランジスタの前記高濃度ソース／ドレイン領域のうちの前記発光素子に接続される領域が他の領域と幅は同じで長さがより長いか、または長さは同じで幅がより小さいことを特徴とする請求項８に記載のフラットパネルディスプレイ。
  10. 　Ｒ、Ｇ、Ｂ単位画素を含み、
    　前記各Ｒ、Ｇ、Ｂ単位画素の少なくとも１つの単位画素が、ソース／ドレイン領域を具備する少なくとも２つのトランジスタを具備し、
    　前記トランジスタの少なくとも１つのトランジスタは、前記ソース／ドレイン領域の少なくともドレイン領域が他のトランジスタの少なくともドレイン領域とは相違する抵抗値を有することを特徴とするフラットパネルディスプレイ。
  11. 　前記少なくとも１つのトランジスタと他のトランジスタのドレイン領域が、ドレイン領域のドーピング濃度差により互いに相違する抵抗値を有することを特徴とする請求項１０に記載のフラットパネルディスプレイ。
  12. 　前記少なくとも１つのトランジスタのドレイン領域が、他のトランジスタのドレイン領域と同一導電形であり、低濃度の不純物が全体としてまたは部分的にドープされた領域または不純物がドープされていない領域であることを特徴とする請求項１１に記載のフラットパネルディスプレイ。
  13. 　前記少なくとも１つのトランジスタと他のトランジスタのドレイン領域が、ドレイン領域の形状差により互いに相違する抵抗値を有することを特徴とする請求項１０に記載のフラットパネルディスプレイ。
  14. 　前記少なくとも１つのトランジスタのドレイン領域が、千鳥状に形成されていることを特徴とする請求項１３に記載のフラットパネルディスプレイ。
  15. 　前記少なくとも１つのトランジスタのドレイン領域が、他のトランジスタのドレイン領域と幅は一定で長さが長いか、または長さは一定で幅が狭いことを特徴とする請求項１３に記載のフラットパネルディスプレイ。
  16. 　前記少なくとも１つのトランジスタのドレイン領域が、高抵抗のオフセット領域を具備することを特徴とする請求項１１または１３に記載のフラットパネルディスプレイ。
  17. 　Ｒ、Ｇ、Ｂ単位画素を含み、
    　前記各Ｒ、Ｇ、Ｂ単位画素の少なくとも１つの単位画素が、少なくとも２つのトランジスタを具備し、
    　前記トランジスタの少なくとも１つのトランジスタのゲート領域の抵抗値が、他のトランジスタのゲート領域の抵抗値と相違することを特徴とするフラットパネルディスプレイ。
  18. 　前記少なくとも１つのトランジスタと他のトランジスタのゲート領域が、ゲート領域のドーピング濃度差により互いに相違する抵抗値を有することを特徴とする請求項１７に記載のフラットパネルディスプレイ。
  19. 　前記少なくとも１つのトランジスタのゲート領域が、低濃度の不純物が全体としてまたは部分的にドープされた領域または不純物がドープされていない領域であることを特徴とする請求項１８に記載のフラットパネルディスプレイ。
  20. 　前記少なくとも１つのトランジスタと他のトランジスタのゲート領域が、ゲート領域の形状差により互いに相違する抵抗値を有することを特徴とする請求項１７に記載のフラットパネルディスプレイ。
  21. 　前記少なくとも１つのトランジスタのゲート領域が、千鳥状を有することを特徴とする請求項２０に記載のフラットパネルディスプレイ。
  22. 　前記少なくとも１つのトランジスタのゲート領域が、他のトランジスタのゲート領域より長さが長いか、または幅が狭いことを特徴とする請求項２０に記載のフラットパネルディスプレイ。
  23. 　前記少なくとも１つのトランジスタが、多重ゲートを具備し、前記多重ゲートの間に高抵抗のオフセット領域を具備することを特徴とする請求項１８または２０に記載のフラットパネルディスプレイ。
JP2003347886A 2002-10-07 2003-10-07 フラットパネルディスプレイ Pending JP2004133455A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020061082 2002-10-07
KR1020030024508A KR100635045B1 (ko) 2002-10-07 2003-04-17 평판표시장치

Publications (1)

Publication Number Publication Date
JP2004133455A true JP2004133455A (ja) 2004-04-30

Family

ID=32044738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347886A Pending JP2004133455A (ja) 2002-10-07 2003-10-07 フラットパネルディスプレイ

Country Status (3)

Country Link
US (4) US7002302B2 (ja)
JP (1) JP2004133455A (ja)
CN (1) CN1324550C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165310A (ja) * 2013-02-25 2014-09-08 Japan Display Inc 表示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1607931B1 (en) * 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
US7285902B2 (en) * 2003-04-17 2007-10-23 Samsung Sdi Co., Ltd. Flat panel display with improved white balance
US7417252B2 (en) * 2003-07-18 2008-08-26 Samsung Sdi Co., Ltd. Flat panel display
US7638416B2 (en) * 2005-12-13 2009-12-29 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made using such devices
US7700471B2 (en) * 2005-12-13 2010-04-20 Versatilis Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
TW200818973A (en) * 2006-10-11 2008-04-16 Au Optronics Corp Temperature regulative display system and controlling method of amoled panel
JP5590285B2 (ja) * 2009-03-06 2014-09-17 ソニー株式会社 表示装置
US9214644B2 (en) * 2010-12-07 2015-12-15 University Of Florida Research Foundation, Inc. Active matrix dilute source enabled vertical organic light emitting transistor
EP2677346A1 (en) 2012-06-19 2013-12-25 Sercel Digital seismic sensor and acquisition device adapted to be connected together via a two-conductor line.
EP2915161B1 (en) 2012-11-05 2020-08-19 University of Florida Research Foundation, Inc. Brightness compensation in a display
CN107086227B (zh) * 2017-05-11 2020-02-21 京东方科技集团股份有限公司 发光电路、电子装置、薄膜晶体管及其制备方法
CN110085677B (zh) * 2019-03-18 2022-04-12 昆山国显光电有限公司 驱动晶体管、阵列基板和显示面板
US20230082769A1 (en) * 2020-03-30 2023-03-16 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
CN115398632A (zh) * 2021-03-22 2022-11-25 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275717B1 (ko) * 1993-12-28 2000-12-15 윤종용 다결정 실리콘 박막 트랜지스터 제조 방법
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
FR2732170B1 (fr) 1995-03-24 1997-05-09 Guyonneau Claude Station d'energie photovoltaique haute tension a stockage personnalise
JP3281848B2 (ja) * 1996-11-29 2002-05-13 三洋電機株式会社 表示装置
JP2000284752A (ja) * 1999-01-29 2000-10-13 Seiko Epson Corp 表示装置
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4578609B2 (ja) 1999-03-19 2010-11-10 株式会社半導体エネルギー研究所 電気光学装置
JP2000276075A (ja) * 1999-03-26 2000-10-06 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP4906017B2 (ja) 1999-09-24 2012-03-28 株式会社半導体エネルギー研究所 表示装置
JP2001109399A (ja) 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
SG115378A1 (en) * 2000-05-31 2005-10-28 Toshiba Kk Circuit panel and flat-panel display device
JP2002090708A (ja) 2000-05-31 2002-03-27 Toshiba Corp 回路基板および平面表示装置
KR100370095B1 (ko) 2001-01-05 2003-02-05 엘지전자 주식회사 표시 소자의 액티브 매트릭스 방식의 구동 회로
US7532184B2 (en) * 2003-04-17 2009-05-12 Samsung Mobile Display Co., Ltd. Flat panel display with improved white balance
US7285902B2 (en) * 2003-04-17 2007-10-23 Samsung Sdi Co., Ltd. Flat panel display with improved white balance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165310A (ja) * 2013-02-25 2014-09-08 Japan Display Inc 表示装置

Also Published As

Publication number Publication date
US20060091815A1 (en) 2006-05-04
CN1501341A (zh) 2004-06-02
US7365495B2 (en) 2008-04-29
CN1324550C (zh) 2007-07-04
US7002302B2 (en) 2006-02-21
US20050110424A1 (en) 2005-05-26
US20040066147A1 (en) 2004-04-08
US20060091816A1 (en) 2006-05-04
US7321135B2 (en) 2008-01-22
US7283110B2 (en) 2007-10-16

Similar Documents

Publication Publication Date Title
US7365495B2 (en) Flat panel display
US8711074B2 (en) Flat panel display
JP5088661B2 (ja) 半導体装置および電気光学装置
JP4893707B2 (ja) 発光装置及びその駆動方法
JP2004087682A (ja) 薄膜トランジスタ、画像表示素子および画像表示装置
US8659026B2 (en) Flat panel display
JP4482287B2 (ja) アクティブマトリックス型の画像表示装置
KR100635045B1 (ko) 평판표시장치
JP2003241688A (ja) 表示装置
JP2010160200A (ja) 表示装置及びその駆動方法
KR100501704B1 (ko) 평판표시장치
KR20030056250A (ko) 액티브 매트릭스형 유기발광다이오드 소자용 박막트랜지스터
KR100501703B1 (ko) 평판표시장치
JP2008135605A (ja) 半導体装置および電気光学装置
JP4192690B2 (ja) 発光表示装置
JP5057631B2 (ja) 表示装置
JP4311455B2 (ja) 発光装置
KR20050047386A (ko) 박막트랜지스터 및 그를 이용한 유기전계발광표시장치
JP2004054260A (ja) 発光表示装置及びその製造方法
JP2004111356A (ja) 発光装置及びその製造方法
JP2004047494A (ja) 発光表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071031

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080416

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080502

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100302