CN113451332B - 一种阵列基板及显示面板 - Google Patents
一种阵列基板及显示面板 Download PDFInfo
- Publication number
- CN113451332B CN113451332B CN202110686383.2A CN202110686383A CN113451332B CN 113451332 B CN113451332 B CN 113451332B CN 202110686383 A CN202110686383 A CN 202110686383A CN 113451332 B CN113451332 B CN 113451332B
- Authority
- CN
- China
- Prior art keywords
- substrate
- insulating layer
- top gate
- gate insulating
- bottom gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 113
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000005684 electric field Effects 0.000 abstract description 15
- 230000007613 environmental effect Effects 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例涉及显示技术领域，公开了一种阵列基板及显示面板。本发明中，阵列基板包括：衬底、依次叠设于衬底上的底栅、底栅绝缘层、有源层、顶栅绝缘层以及顶栅；阵列基板还包括：源极和漏极，源极和漏极均与有源层电连接；顶栅包括：位于顶栅绝缘层远离衬底一侧的第一部分、以及自第一部分的边缘延伸并与底栅接触的第二部分；在沿源极指向漏极的方向上，第二部分的宽度大于或等于第一部分的宽度。本发明还提供了一种显示面板。本发明提供的阵列基板及显示面板，能够改善环境电场以及环境光源对显示面板的干扰，提高显示面板的稳定性。
Description
技术领域
本发明实施例涉及显示技术领域，特别涉及一种阵列基板及显示面板。
背景技术
在显示技术领域，平板显示装置因具有高画质、省电、机身薄等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
目前常见的平板显示装置主要包括：液晶显示面板(Liquid Crystal Display，LCD)和有机电致发光显示面板(Organic Light-Emitting Diode，AMOLED)。薄膜晶体管(Thin Film Transistor，TFT)是LCD显示面板和AMOLED显示面板的主要驱动元件，多个薄膜晶体管呈阵列式地排布于阵列基板上。
发明人发现现有技术中至少存在如下问题：由于显示面板中有源层的漏电流以及电性容易受到环境电场以及环境光源的干扰，从而导致了显示面板的稳定性不佳。
发明内容
本发明实施方式的目的在于提供一种阵列基板及显示面板，能够改善环境电场以及环境光源对显示面板的干扰，提高显示面板的稳定性。
为解决上述技术问题，本发明的实施方式提供了一种阵列基板，包括：衬底、依次叠设于所述衬底上的底栅、底栅绝缘层、有源层、顶栅绝缘层以及顶栅；所述阵列基板还包括：源极和漏极，所述源极和所述漏极均与所述有源层电连接；所述顶栅包括位于所述顶栅绝缘层远离所述衬底一侧的第一部分、以及自所述第一部分的边缘延伸并与所述底栅接触的第二部分；在沿所述源极指向所述漏极的方向上，所述第二部分的宽度大于或等于所述第一部分的宽度。
本发明的实施方式还提供了一种显示面板，包括：如上述的阵列基板，以及设置在所述阵列基板上的有机发光层。
另外，所述顶栅还包括贴附于所述底栅上的第三部分，所述第三部分与所述第二部分远离所述第一部分的一端相连。由于第三部分贴附于所述底栅上，即，除了正对有源层的区域，底栅表面的其他区域上的底栅绝缘层和顶栅绝缘层均被去除、以使顶栅和底栅接触面积更大，连接更加可靠。
另外，还包括贯穿所述底栅绝缘层的连接槽，在沿所述源极指向所述漏极的方向上，所述连接槽的宽度大于或等于所述第一部分的宽度；所述顶栅还包括贴附于所述底栅绝缘层上的第三部分，所述第二部分填满所述连接槽以与所述底栅接触，所述第三部分与所述第二部分相连。
另外，还包括贯穿所述底栅绝缘层和所述顶栅绝缘层的连接槽，在沿所述源极指向所述漏极的方向上，所述连接槽的宽度大于或等于所述第一部分的宽度；所述顶栅还包括贴附于所述顶栅绝缘层上的第三部分，所述第二部分填满所述连接槽以与所述底栅接触，所述第三部分与所述第二部分相连。
另外，所述顶栅绝缘层包括位于所述有源层远离所述衬底一侧的第四部分、以及与所述第四部分相连的第五部分，所述第五部分与所述底栅绝缘层背离所述衬底一侧的表面接触，所述第二部分贴附于所述第五部分和所述底栅绝缘层。
另外，所述顶栅绝缘层还贴附于所述源极远离所述衬底的一侧的表面上和/或所述漏极远离所述衬底的一侧的表面上。如此设置，能够避免在顶栅的制备过程中使得顶栅与源极和/或漏极误接触。
另外，所述第一部分上设置有避让孔；所述源极在所述衬底上的正投影位于所述避让孔的边缘在所述衬底上的正投影内，所述第一部分在所述衬底上的正投影与所述源极在所述衬底上的正投影间隔设置；和/或，所述漏极在所述衬底上的正投影位于所述避让孔的边缘在所述衬底上的正投影内，所述第一部分在所述衬底上的正投影与所述漏极在所述衬底上的正投影间隔设置。由于所述第一部分在所述衬底上的正投影与所述源极在所述衬底上的正投影间隔设置，从而外部电源与源极连接时不易误接触到顶栅，提高了可靠性；同理，所述第一部分在所述衬底上的正投影与所述漏极在所述衬底上的正投影间隔设置，外部电源与漏极连接时不易误接触到顶栅，提高了可靠性。
另外，在垂直于所述衬底和所述底栅的堆叠方向上，所述避让孔的内壁与所述源极的边缘的距离范围为大于或等于2毫米；和/或，在垂直于所述衬底和所述底栅的堆叠方向上，所述避让孔的内壁与所述漏极的边缘的距离范围为大于或等于2毫米。如此设置，既能保证顶栅的面积足够大，能够很好的阻挡上方的环境电场和环境光源对有源层的影响，又能保证顶栅的边缘和源极/漏极之间具有足够大的距离，从而避免顶栅和源极/漏极之间误导通的问题。
另外，在沿所述源极指向所述漏极的方向上，所述第二部分的宽度范围为7微米至8微米。如此设置，既能改善有源层受环境电场以及环境光源的影响，又能避免顶栅与源极和漏极距离太近导致误导通的问题。
本发明实施方式相对于现有技术而言，由于阵列基板包括：衬底、依次叠设于所述衬底上的底栅、底栅绝缘层、有源层、顶栅绝缘层以及顶栅，即，顶栅和底栅遮挡住了有源层的上下两侧，利用顶栅和底栅改善了上下方向的环境电场以及环境光源对有源层的影响；又由于所述顶栅包括：位于所述顶栅绝缘层远离所述衬底一侧的第一部分、以及自所述第一部分的边缘延伸并与所述底栅接触的第二部分，在沿所述源极指向所述漏极的方向上，所述第二部分的宽度大于或等于所述第一部分的宽度，即，加宽顶栅的第二部分来更好的遮挡住了有源层的左右两侧，改善了侧面的环境电场以及环境光源对有源层的影响；并且，由于顶栅的第二部分与底栅接触，使得顶栅和底栅之间无缝衔接，即，顶栅和底栅共同组成的结构从侧面(垂直于沿源极指向漏极的方向的面为侧面)完全包合有源层，改善了环境电场以及环境光源对有源层产生的影响，进一步提高了显示面板的稳定性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是本发明实施方式中阵列基板的俯视图；
图2是本发明实施方式中一种阵列基板沿A-A方向的剖视图；
图3是本发明实施方式中另一种阵列基板沿A-A方向的剖视图；
图4是本发明实施方式中又一种阵列基板沿A-A方向的剖视图；
图5是本发明实施方式中还一种阵列基板沿A-A方向的剖视图；
图6是本发明实施方式中另一种阵列基板除去顶栅的俯视图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明的实施方式涉及一种阵列基板，如图1、图2所示，包括：衬底11、依次叠设于衬底11上的底栅12、底栅绝缘层13、有源层14、顶栅绝缘层15以及顶栅16；阵列基板还包括：源极17和漏极18，源极17和漏极18均与有源层14电连接，具体的，源极17和漏极18可以均贴附于有源层14远离衬底11的一侧上；顶栅16包括：位于顶栅绝缘层15远离衬底11一侧的第一部分161、以及自第一部分161的边缘延伸并与底栅12接触的第二部分162；在沿源极17指向漏极18的方向X上，第二部分162的宽度大于或等于第一部分161的宽度。
由于顶栅16和底栅12分别位于有源层14的上下两侧，利用顶栅16和底栅12对有源层14上下两侧的阻挡作用，改善了上下方向的环境电场以及环境光源对有源层14的影响。
又由于在沿源极17指向漏极18的方向X上，第二部分162的宽度大于或等于第一部分161的宽度，即，加宽顶栅16的第二部分162从而更好的遮挡住了有源层14的左右两侧，改善了侧面的环境电场以及环境光源对有源层14的影响。
并且，由于顶栅16的第二部分162与底栅12接触，使得顶栅16和底栅12之间无缝衔接，即，顶栅16和底栅12共同组成的结构从侧面(垂直于沿源极17指向漏极18的方向X的面为侧面)完全包合有源层14，也就是说，顶栅16和底栅12从上下左右四个方向无缝隙的遮挡有源层14，从而改善了环境电场以及环境光源对有源层14产生的影响，进一步提高了显示面板的稳定性。
关于第二部分162的尺寸，具体的说，在沿源极17指向漏极18的方向X上，第二部分162的宽度范围为7微米至8微米，如此设置，既能改善有源层14受环境电场以及环境光源的影响，又能避免顶栅16与源极17和漏极18距离太近导致误导通的问题。
其中，第二部分162可以包括：分别自第一部分161相对的两侧边朝靠近衬底11的方向延伸的第一延伸部和第二延伸部，第一延伸部和第二延伸部均与底栅12接触，第一延伸部和第二延伸部的尺寸设置均可以参见上述第二部分162的尺寸设置。
关于“第二部分162与底栅12接触”的具体结构，可以包括以下方案：
在方案1中，如图2所示，顶栅16还可以包括：自第二部分162远离第一部分161的一端朝远离有源层14的一侧延伸的第三部分163，第三部分163贴附于底栅12上。换句话说，除了在往漏级/源级延伸方向仍有绝缘层(指底栅绝缘层13和/或顶栅绝缘层15)包覆外，其他方向绝缘层皆蚀刻掉，两侧的顶栅16直接位于底栅12上。
在方案2中，如图3所示，阵列基板还可以包括：贯穿底栅绝缘层13的连接槽19，在沿源极17指向漏极18的方向X上，连接槽19的宽度大于或等于第一部分161的宽度，顶栅16还可以包括：贴附于底栅绝缘层13上的第三部分163，第二部分162填满连接槽19以与底栅12接触，第三部分163与第二部分162的中间部分相连。
在方案3中，如图4所示，阵列基板还可以包括：贯穿底栅绝缘层13和顶栅绝缘层15的连接槽19，在沿源极17指向漏极18的方向X上，连接槽19的宽度大于或等于第一部分161的宽度，顶栅16还可以包括：贴附于顶栅绝缘层15上的第三部分163，第二部分162填满连接槽19以与底栅12接触，第三部分163与第二部分162的中间部分相连。
关于顶栅绝缘层15也可以有多种设置方式，例如：
在本实施例中，顶栅绝缘层15仅覆盖有源层14的顶面和侧面，具体的，顶栅绝缘层15可以包括：位于有源层14远离衬底11一侧的第四部分151、以及与第四部分151相连的第五部分152，第五部分152与底栅绝缘层13背离衬底11一侧的表面接触，第二部分162贴附于第五部分152和底栅绝缘层13、并与底栅12接触，具体可参见图2。
在另一实施例中，顶栅绝缘层15覆盖有源层14的顶面和侧面、以及底栅绝缘层13的侧面，具体的，第五部分152与底栅12背离衬底11一侧的表面接触，第二部分162贴附于第五部分152上、并与底栅12接触，具体可参见图5。
关于源极17/漏极18表面的绝缘层，至少有以下两种方案：
其一，可以利用顶栅绝缘层15实现源极17/漏极18表面的绝缘，即，如图6所示，顶栅绝缘层15还可以贴附于源极17远离衬底11的一侧的表面上和贴附于漏极18远离衬底11的一侧的表面上。当然，顶栅绝缘层15也可以仅还贴附于源极17远离衬底11的一侧的表面上(而不贴附于漏极18远离衬底11的一侧的表面上)，或者，仅还贴附于漏极18远离衬底11的一侧的表面上(而不贴附于源极17远离衬底11的一侧的表面上)。
由于顶栅16的第一部分161和源极17/漏极18之间设置有顶栅绝缘层15来避免顶栅16和源极17/漏极18之间电连接，因此，可以设置较大宽度的顶栅16的第一部分161。优选的，第一部分161上可以设置有避让孔20，源极17在衬底11上的正投影位于避让孔20边缘在衬底11上的正投影内，第一部分161在衬底11上的正投影与源极17在衬底11上的正投影间隔设置，和/或，漏极18在衬底11上的正投影位于避让孔20边缘在衬底11上的正投影内，第一部分161在衬底11上的正投影与漏极18在衬底11上的正投影间隔设置。由于第一部分161在衬底11上的正投影与源极17在衬底11上的正投影间隔设置，从而外部电源与源极17连接时不易误接触到顶栅16，提高了可靠性；同理，第一部分161在衬底11上的正投影与漏极18在衬底11上的正投影间隔设置，外部电源与漏极18连接时不易误接触到顶栅16，提高了可靠性。
进一步的，在垂直于衬底11和底栅12的堆叠方向Y上，避让孔20的内壁与源极17的边缘的距离w的范围为大于或等于2毫米，可选的，可以为2毫米至3毫米，从而既能保证顶栅16的面积足够大，能够很好的阻挡上方的环境电场和环境光源对有源层14的影响，又能保证顶栅16的边缘和源极17之间具有足够大的距离，从而避免顶栅16和源极17之间误导通的问题；和/或，在垂直于衬底11和底栅12的堆叠方向Y上，避让孔20的内壁与漏极18的边缘的距离范围为大于或等于2毫米，可选的，可以为2毫米至3毫米，具体技术效果类似，此处不再赘述。
当然，也可以设置较窄的顶栅16的第一部分161，此时，第一部分161不延伸至源极17/漏极18，第一部分161和源极17/漏极18间隔设置，从而也可以避免第一部分161和源极17/漏极18之间电连接。
其二，可以额外钝化层(图未示)实现源极17/漏极18表面的绝缘，也就是说，阵列基板还可以包括：位于顶栅16远离衬底11一侧的钝化层，钝化层还贴附于源极17远离衬底11的一侧和漏极18远离衬底11的一侧上。
具体的说，如图1所示，可以设置较窄的顶栅16的第一部分161来避免顶栅16和源极17/漏极18之间电连接，此时，第一部分161不延伸至源极17/漏极18，第一部分161和源极17/漏极18间隔设置。
具体的说，顶栅16为透明电极，透明电极为ITO电极、IZO电极或薄层金属电极，有源层14的材料为非晶硅基半导体、多晶硅基半导体、氧化锌基半导体中的一种或多种的组合，底栅12与源/漏极18的材料为钼、钛、铝、铜中的一种或多种的组合，底栅绝缘层13的材料为氮化硅、氧化硅、或二者的组合，顶栅绝缘层15或钝化层的材料为氮化硅、氧化硅、或二者的组合。
本发明的第二实施方式提供了一种显示面板，包括：如上述的阵列基板，以及设置在所述阵列基板上的有机发光层。
具体的，显示面板还可以包括：平坦化层、阳极、像素界定层和阴极，其中，平坦化层设置在阵列基板上，阳极设置在平坦化层上、并贯穿平坦化层以与阵列基板相连，有机发光层设置在阳极上，像素界定层环绕有机发光层设置，阴极设置在有机发光层和像素界定层上，阳极与阴极共同驱动有机发光层发光。
本发明的第三实施方式提供了一种显示装置，包括：如上述的显示面板、以及依次叠设于显示面板上的彩色滤光片和封装层。
本发明实施方式相对于现有技术而言，由于顶栅16和底栅12分别位于有源层14的上下两侧，利用顶栅16和底栅12对有源层14上下两侧的阻挡作用，改善了上下方向的环境电场以及环境光源对有源层14的影响；又由于在沿源极17指向漏极18的方向X上，第二部分162的宽度大于或等于第一部分161的宽度，即，加宽顶栅16的第二部分162从而更好的遮挡住了有源层14的左右两侧，改善了侧面的环境电场以及环境光源对有源层14的影响；并且，由于顶栅16的第二部分162与底栅12接触，使得顶栅16和底栅12之间无缝衔接，即，从侧面完全包合有源层14，进一步提高了显示面板的稳定性。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
Claims (7)
1.一种阵列基板，其特征在于，包括：衬底、依次叠设于所述衬底上的底栅、底栅绝缘层、有源层、顶栅绝缘层以及顶栅；
所述阵列基板还包括：源极和漏极，所述源极和所述漏极均与所述有源层电连接；
所述顶栅包括位于所述顶栅绝缘层远离所述衬底一侧的第一部分、以及自所述第一部分的边缘延伸并与所述底栅接触的第二部分；
在沿所述源极指向所述漏极的方向上，所述第二部分的宽度大于或等于所述第一部分的宽度；
所述顶栅绝缘层还贴附于所述源极远离所述衬底的一侧的表面上和/或所述漏极远离所述衬底的一侧的表面上；
所述第一部分上设置有避让孔；
所述源极在所述衬底上的正投影位于所述避让孔的边缘在所述衬底上的正投影内，所述第一部分在所述衬底上的正投影与所述源极在所述衬底上的正投影间隔设置；
和/或，所述漏极在所述衬底上的正投影位于所述避让孔的边缘在所述衬底上的正投影内，所述第一部分在所述衬底上的正投影与所述漏极在所述衬底上的正投影间隔设置。
2.根据权利要求1所述的阵列基板，其特征在于，所述顶栅还包括贴附于所述底栅上的第三部分，所述第三部分与所述第二部分远离所述第一部分的一端相连。
3.根据权利要求1所述的阵列基板，其特征在于，还包括贯穿所述底栅绝缘层的连接槽，在沿所述源极指向所述漏极的方向上，所述连接槽的宽度大于或等于所述第一部分的宽度；
所述顶栅还包括贴附于所述底栅绝缘层上的第三部分，所述第二部分填满所述连接槽以与所述底栅接触，所述第三部分与所述第二部分相连。
4.根据权利要求1所述的阵列基板，其特征在于，还包括贯穿所述底栅绝缘层和所述顶栅绝缘层的连接槽，在沿所述源极指向所述漏极的方向上，所述连接槽的宽度大于或等于所述第一部分的宽度；
所述顶栅还包括贴附于所述顶栅绝缘层上的第三部分，所述第二部分填满所述连接槽以与所述底栅接触，所述第三部分与所述第二部分相连。
5.根据权利要求2至4任一项所述的阵列基板，其特征在于，所述顶栅绝缘层包括位于所述有源层远离所述衬底一侧的第四部分、以及与所述第四部分相连的第五部分，所述第五部分与所述底栅绝缘层背离所述衬底一侧的表面接触，所述第二部分贴附于所述第五部分和所述底栅绝缘层。
6.根据权利要求1所述的阵列基板，其特征在于，在沿所述源极指向所述漏极的方向上，所述第二部分的宽度范围为7微米至8微米。
7.一种显示面板，其特征在于，包括：如权利要求1至6任一项所述的阵列基板，以及设置在所述阵列基板上的有机发光层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110686383.2A CN113451332B (zh) | 2021-06-21 | 2021-06-21 | 一种阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110686383.2A CN113451332B (zh) | 2021-06-21 | 2021-06-21 | 一种阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113451332A CN113451332A (zh) | 2021-09-28 |
| CN113451332B true CN113451332B (zh) | 2023-10-27 |
Family
ID=77811945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110686383.2A Active CN113451332B (zh) | 2021-06-21 | 2021-06-21 | 一种阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113451332B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067879A (ja) * | 2008-09-12 | 2010-03-25 | Seiko Epson Corp | 薄膜トランジスタ及び電気光学装置並びに電子機器 |
| CN104952879A (zh) * | 2015-05-05 | 2015-09-30 | 深圳市华星光电技术有限公司 | 采用coa技术的双栅极tft基板结构 |
| CN107482055A (zh) * | 2017-08-28 | 2017-12-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管制备方法和阵列基板 |
| CN107527940A (zh) * | 2017-08-24 | 2017-12-29 | 京东方科技集团股份有限公司 | 背板及其制造方法 |
| WO2018074060A1 (ja) * | 2016-10-18 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 液晶表示装置および投射型表示装置 |
| CN108538921A (zh) * | 2018-04-25 | 2018-09-14 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009122250A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| KR20160054702A (ko) * | 2014-11-06 | 2016-05-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판과 이의 제작 방법 및 이를 구비한 액정 표시 패널 |
-
2021
- 2021-06-21 CN CN202110686383.2A patent/CN113451332B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067879A (ja) * | 2008-09-12 | 2010-03-25 | Seiko Epson Corp | 薄膜トランジスタ及び電気光学装置並びに電子機器 |
| CN104952879A (zh) * | 2015-05-05 | 2015-09-30 | 深圳市华星光电技术有限公司 | 采用coa技术的双栅极tft基板结构 |
| WO2018074060A1 (ja) * | 2016-10-18 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 液晶表示装置および投射型表示装置 |
| CN107527940A (zh) * | 2017-08-24 | 2017-12-29 | 京东方科技集团股份有限公司 | 背板及其制造方法 |
| CN107482055A (zh) * | 2017-08-28 | 2017-12-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管制备方法和阵列基板 |
| CN108538921A (zh) * | 2018-04-25 | 2018-09-14 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113451332A (zh) | 2021-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112289841B (zh) | 显示面板及显示装置 | |
| US10707266B2 (en) | Micro LED display panel with double-sides display | |
| US10088715B2 (en) | In-cell touch display panel | |
| KR102178796B1 (ko) | 표시 장치 | |
| US9947690B2 (en) | Display panel | |
| TWI489191B (zh) | 畫素結構及薄膜電晶體 | |
| CN104851888B (zh) | 薄膜晶体管阵列面板 | |
| CN112331679B (zh) | 显示装置 | |
| CN113066839B (zh) | 显示面板和显示装置 | |
| KR20150066975A (ko) | 표시 장치 | |
| KR20140022523A (ko) | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치 | |
| US9692017B2 (en) | Organic light emitting diode and display device having enhanced viewing angles | |
| US20180076221A1 (en) | Display device | |
| US12058917B2 (en) | OLED display panel | |
| US20240063230A1 (en) | Display panel and electronic terminal | |
| US20230352489A1 (en) | Display panel and display device | |
| KR20160053383A (ko) | 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치 | |
| CN114203778A (zh) | 有源矩阵oled显示面板及其制备方法 | |
| CN113451332B (zh) | 一种阵列基板及显示面板 | |
| US10600817B2 (en) | Thin film transistor and flat display device | |
| CN112289813B (zh) | 阵列基板、显示面板及显示装置 | |
| CN212725312U (zh) | 显示面板及显示装置 | |
| CN212485329U (zh) | 一种具有指纹识别功能的显示面板 | |
| KR20170119023A (ko) | 트랜지스터 표시판 및 이를 포함하는 표시 장치 | |
| CN113272967A (zh) | 阵列基板及oled显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |