CN110673414B - 一种阵列基板及其制备方法 - Google Patents
一种阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN110673414B CN110673414B CN201910913406.1A CN201910913406A CN110673414B CN 110673414 B CN110673414 B CN 110673414B CN 201910913406 A CN201910913406 A CN 201910913406A CN 110673414 B CN110673414 B CN 110673414B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- photoresist
- preparation step
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制备方法,所述阵列基板包括基板、栅极层、第一绝缘层、栅极追踪层以及第二绝缘层;所述阵列基板的制备方法包括基板设置步骤、栅极层制备步骤、第一绝缘层制备步骤、栅极追踪层制备步骤以及第二绝缘层制备步骤;本发明提供一种阵列基板及其制备方法,栅极追踪层的一端通过一通孔直接连接至栅极层,另一端连接至非显示区的IC电路,其中,栅极追踪层设于显示区内,减少非显示区的走线空间,使得显示面板实现窄边框的效果,另外,栅极追踪层与栅极层接触时,可以降低所述栅极追踪层与所述栅极层之间的接触电阻,且阵列基板的制备工艺简单。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制备方法。
背景技术
目前,窄边框甚至无边框屏成为当期市场小尺寸手机的主流方向,为了尽可能的增大屏占比,实现手机屏的窄边框甚至无边框化,需要将左右边沿以及上下边沿区域尽可能缩小。
GOA技术(Gate Driver on Array)即阵列基板行驱动技术,是运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上,使之能替代外接集成电路板(Integrated Circuit,IC)来完成水平扫描线的驱动。GOA技术能减少外接IC的焊接(bonding)工序,有机会提升产能并降低产品成本。
现有技术中,为了制作窄边框或无边框的显示产品,通常是通过压缩GOA电路的空间以实现显示区域左右两边的窄边框化,然而,该做法对GOA电路的性能以及液晶显示面板整体的抗静电能力造成不利影响。
现有技术中,提出了一种TGP(tracking gate line in pixel)显示面板,该显示面板主要是由一阵列基板、一彩膜基板以及一夹于阵列基板与彩膜基板之间的液晶层所构成,其中阵列基板可分为显示区(display region)与非显示区(non-display region),其中在显示区上配置有以阵列排列的多个像素单元,而每一像素单元包括薄膜晶体管以及与薄膜晶体管连接的像素电极(pixel electrode)。
现有技术中,阵列基板依次包括基板、栅极层、第一绝缘层、栅极追踪层以及第二绝缘层,其中,栅极追踪层设于非显示区内。阵列基板的制备方法包括如下步骤,在一基板上制备一栅极层;在所述栅极层上表面制备一第一绝缘层;在所述第一绝缘层上表面沉积金属材料,形成一栅极追踪层;在所述栅极追踪层上表面涂覆光阻溶液,形成光阻层;采用掩膜板对所述光阻层进行曝光、显影处理后,形成图案化的所述光阻层;对所述基板进行刻蚀处理,使得图案化的所述光阻层与所述第一绝缘层在同一位置被刻蚀,形成通孔,达到所述栅极层暴露的目的;以及去除所述光阻层。后续步骤中,该通孔可能被导体层(如ITO层)沉积,使得导体层连接至栅极层,进而使得栅极层通过导体层连接至栅极追踪层。现有技术中,阵列基板的制备工艺较复杂,生产成本高,当该阵列基板与其他部件共同构成显示面板时,由于阵列基板上的数据线或栅极线从显示面板的边缘到显示区域的距离较远,线宽较窄,导致经常会发生short(短路)或open(断路)等不良,另外传统设计对panel边缘处的空间较大,与实现窄边框的显示面板存在冲突。
发明内容
本发明的目的在于,提供一种阵列基板及其制备方法,以解决现有技术中存在的GOA电路空间被压缩实现显示面板窄边框会引起显示面板的抗静电能力不佳,以及现有技术中制备阵列基板的工艺复杂、生产成本高的技术问题。
为了实现上述目的,本发明提供一种阵列基板包括基板、栅极层、第一绝缘层、栅极追踪层以及第二绝缘层;栅极层,贴附于所述基板一侧的表面;所述第一绝缘层贴附于所述栅极层及所述基板一侧的表面;所述第一绝缘层设有通孔;所述栅极追踪层贴附于所述第一绝缘层远离所述基板一侧的表面,填充所述通孔,且连接至所述栅极层;所述第二绝缘层设于所述栅极追踪层及所述第一绝缘层远离所述基板一侧的表面。
进一步地,所述第一绝缘层为无机物,其材质包括钽氧化物和/或铝锆氧化物;所述第二绝缘层为有机物,其材质包括聚甲基丙烯酸甲酯。
进一步地,所述阵列基板还包括有源层、源漏极层以及数据线层,设于所述第二绝缘层远离所述基板一侧的表面;所述源漏极层设于所述第二绝缘层远离所述基板一侧的表面;所述数据线层设于所述第二绝缘层远离所述基板一侧的表面,且连接至所述源漏极层;其中,所述有源层位于相邻的两个源漏极层之间。
为实现上述目的,本发明还提供一种阵列基板制备方法,包括如下步骤,基板设置步骤,设置一基板;栅极层制备步骤,在所述基板上表面制备一栅极层;第一绝缘层制备步骤,在所述栅极层及所述基板上表面制备一第一绝缘层,使得所述第一绝缘层设有通孔;栅极追踪层制备步骤,在所述第一绝缘层上表面沉积金属材料,形成一栅极追踪层,填充所述通孔,且连接至所述栅极层;以及第二绝缘层制备步骤,在所述第一绝缘层、所述栅极追踪层上表面制备一第二绝缘层。
进一步地,所述栅极层制备步骤包括如下步骤,第一金属层制备步骤,在所述基板上表面沉积金属材料,形成第一金属膜层;第一光阻层制备步骤,在所述第一金属层上表面涂覆光阻溶液,形成第一光阻层;第一曝光步骤,对所述第一光阻层进行曝光处理;第一显影步骤,对所述第一光阻层进行显影处理,形成图案化的所述第一光阻层;第一湿蚀刻步骤,对所述基板进行湿蚀刻处理,形成图案化的所述栅极层;以及第一去除步骤,去除所述第一光阻层。
进一步地,所述第一绝缘层制备步骤包括如下步骤第二光阻层制备步骤,在所述栅极层上表面涂覆光阻溶液,形成第二光阻层;第二曝光步骤,对所述第二光阻层进行曝光处理;第二显影步骤,对所述第二光阻层进行显影处理,形成图案化的所述第二光阻层;沉积步骤,在所述第二光阻层上表面沉积无机材料,形成所述第一绝缘层;以及第二去除步骤,去除图案化的所述第二光阻层与该位置相对应的所述第一绝缘层,形成所述通孔;其中,所述第一绝缘层的厚度小于所述第二光阻层的厚度。
进一步地,所述栅极追踪层制备步骤包括如下步骤,第二金属层制备步骤,在所述第一绝缘层上表面沉积金属材料,形成第二金属膜层;第三光阻层制备步骤,在所述第二金属膜层上表面涂覆光阻溶液,形成第三光阻层;第三曝光步骤,对所述第三光阻层进行曝光处理;第三显影步骤,对所述第三光阻层进行显影处理,形成图案化的所述第三光阻层;第二湿刻蚀步骤,对所述基板进行湿刻蚀处理形成图案化的所述栅极追踪层;以及第三去除步骤,去除图案化的所述第三光阻层。
进一步地,在所述第二绝缘层制备步骤之后,还包括如下步骤,有源层制备步骤,在所述第二绝缘层上表面制备一有源层。
进一步地,在所述第二绝缘层制备步骤之后,还包括如下步骤,源漏极层制备步骤,在所述第二绝缘层上表面制备一源漏极层,所述有源层位于相邻的两个源漏极层之间
进一步地,在所述第二绝缘层制备步骤之后,还包括如下步骤,数据线层制备步骤,在所述第二绝缘层上表面制备一数据线层。
本发明的技术效果在于,提供一种阵列基板及其制备方法,栅极追踪层的一端通过一通孔直接连接至栅极层,另一端连接至非显示区的IC电路,其中,栅极追踪层设于显示区内,减少非显示区的走线空间,使得显示面板实现窄边框的效果,另外,栅极追踪层与栅极层接触时,可以降低所述栅极追踪层与所述栅极层之间的接触电阻,且阵列基板的制备工艺简单。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实施例所述阵列基板制备方法的流程图;
图2为本实施例所述栅极层制备步骤的流程图;
图3为本实施例所述第一绝缘层制备步骤的流程图;
图4为本实施例制备第一绝缘层的截面图;
图5为本实施例所述栅极追踪层制备步骤的流程图;
图6为本实施例制备栅极追踪层的截面图;
图7为本实施例制备第二绝缘层的截面图;
图8为本实施例一种所述阵列基板的截面图;
图9为本实施例另一种所述阵列基板的截面图;
图10为实施例所述阵列基板的平面图。
附图中部分标识如下:
1基板; 2栅极层;
3第一绝缘层; 4栅极层追踪层;
5第二绝缘层; 6有源层;
7源漏极层; 8数据线层;
100通孔。
具体实施方式
以下参考说明书附图介绍本发明的优选实施例,用以举例证明本发明可以实施,这些实施例可以向本领域中的技术人员完整介绍本发明的技术内容,使得本发明的技术内容更加清楚和便于理解。然而本发明可以通过许多不同形式的实施例来得以体现,本发明的保护范围并非仅限于文中提到的实施例。
本发明的说明书和权利要求书以及上述附图中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应当理解,这样描述的对象在适当情况下可以互换。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
如图1所示,本实施例提供一种阵列基板的制备方法,包括如下步骤S1~S8。S1基板设置步骤,设置一现有技术中常用的玻璃基板。
S2栅极层制备步骤,在所述基板上表面制备一栅极层,所述栅极层贴附于所述基板的部分上表面。如图2所示,S2栅极层制备步骤包括如下步骤S21~S26。S21第一金属层制备步骤,在所述基板上表面沉积金属材料,形成第一金属膜层,该第一金属膜层的结构可以为钼铜结构或者钼铝钼结构,这些结构可以避免栅极在后续加工的过程中发生底切现象。S22第一光阻层制备步骤,用户使用第一掩膜板在所述第一金属层上表面涂覆光阻溶液,形成第一光阻层。S23第一曝光步骤,在UV光照的条件下,对所述第一光阻层进行曝光处理。S24第一显影步骤,采用显影液对所述第一光阻层进行显影处理,形成图案化的所述第一光阻层。S25第一湿蚀刻步骤,对所述基板进行湿蚀刻处理,形成图案化的所述栅极层。S26第一去除步骤,去除所述第一光阻层。
如图3~4所示,S3第一绝缘层制备步骤,在栅极层2及基板1上表面制备一第一绝缘层3,使得第一绝缘层3设有通孔100。第一绝缘层3的厚度在0.8um~1.2um之间。S3第一绝缘层制备步骤包括如下步骤S31~S35。S31第二光阻层制备步骤,采用第二掩膜板在栅极层2上表面涂覆光阻溶液,形成第二光阻层(图未示)。所述第一绝缘层为无机物,其材质包括钽氧化物与铝锆氧化物中的一种或两种,所述第二光阻层的厚度大于1000A。S32第二曝光步骤,在UV光的照射下,对所述第二光阻层进行曝光处理。S33第二显影步骤,用户采用显影液对所述第二光阻层进行显影处理,形成图案化的所述第二光阻层。S34沉积步骤,在所述第二光阻层上表面沉积无机材料,形成第一绝缘层3,第一绝缘层3的厚度大于500A。S35第二去除步骤,用户在去除图案化的所述第二光阻层的同时,也去除与该位置相对应的第一绝缘层3,进而在该位置形成通孔100。
本实施例中,所述第一绝缘层的厚度小于所述第二光阻层的厚度。优选地,所述第二光阻层的厚度为所述第一绝缘层的厚度的3倍以上,以确保在所述第二光阻层沉积所述第一绝缘层的过程中,所述第一绝缘层与图案化的所述第二光阻层接触的位置发生断裂的现象,无需对所述第一绝缘层进行蚀刻处理,使得所述第一绝缘层设有通孔。现有技术中,一般采用干刻蚀方法对所述第一绝缘层进行蚀刻处理,使得所述第一绝缘层设有通孔,在此干刻蚀过程中,等离子容易对所述第一绝缘层下表面的栅极层的表面造成损伤,使得形成的通孔处的金属与栅极层接触时,容易导致接触电阻增加。
如图5~6所示,S4栅极追踪层制备步骤,在所述第一绝缘层上表面沉积金属材料,形成一栅极追踪层4,填充所述通孔,且连接至栅极层2。S4栅极追踪层制备步骤包括如下步骤S41~S46。S41第二金属层制备步骤,在所述第一绝缘层上表面沉积金属材料,形成第二金属膜层(图未示)。S42第三光阻层制备步骤,采用第三掩膜板在所述第二金属膜层上表面涂覆光阻溶液,形成第三光阻层。S43第三曝光步骤,对所述第三光阻层进行曝光处理。S44第三显影步骤,用户采用显影液对所述第三光阻层进行显影处理,形成图案化的所述第三光阻层。S45第二湿刻蚀步骤,对所述基板进行湿刻蚀处理,形成图案化的栅极追踪层4。S46第三去除步骤,去除图案化的所述第三光阻层。栅极追踪4层覆于第一绝缘层3的上表面,填充所述通孔,且连接至栅极层2。栅极追踪层4与栅极层2接触,可以降低栅极追层4与栅极层2之间的接触电阻。与现有技术相比,栅极追踪层设于显示区内,其一端直接连接至栅极层,其另一端连接至非显示区的IC电路,可以减少非显示区的走线空间,使得显示面板实现窄边框的效果。
如图7所示,S5第二绝缘层制备步骤,在第一绝缘层3、栅极追踪层4上表面制备一第二绝缘层5。第二绝缘层5为有机物,其材质包括聚甲基丙烯酸甲酯,富有弹性,具有良好密封功能。第二绝缘层5的厚度在5um~7um之间。
如图8所示,S6有源层制备步骤,在第二绝缘层5上表面制备一有源层6。所述有源层为有机半导体并五苯(Pentacene),具有良好的柔韧性。
S7源漏极层制备步骤,参照图8,在第二绝缘层5上表面制备一源漏极层7,有源层6位于相邻的两个源漏极层7之间。源漏极层7的结构可以为钼铜结构或者钼铝钼结构,这些结构可以避免源漏极在后续加工的过程中发生底切现象。
S8数据线层制备步骤,参照图8,在第二绝缘层5上表面制备一数据线层8。
前文所述的有源层制备步骤、源漏极层制备步骤及数据线层制备步骤的执行顺序可调换,本实施不做具体的限定。
本实施例提供一种阵列基板的制备方法,在相邻的两个绝缘层之间设置栅极追踪层,该栅极追踪层设于显示区内,其一端直接连接至栅极层,其另一端连接至非显示区的IC电路。与现有技术相比,栅极追踪层设于显示区内,可以减少非显示区的走线空间,使得显示面板实现窄边框的效果。另外,栅极追踪层通过一通孔与栅极层接触,降低栅极追层与所述栅极层之间的接触电阻,通过绝缘层使得栅极层与源漏极层与数据线层达到隔离效果,同时保证了栅极层的绝缘效果。本实施例中的所述第一绝缘层的厚度小于所述第二绝缘层的厚度,使得阵列基板具有柔性窄边框的特点。
本实施例还提供一种阵列基板,参照图8,所述阵列基板包括基板1、栅极层2、第一绝缘层3、栅极追踪层4、第二绝缘层4、有源层6、源漏极层7以及数据线层9。
栅极层2贴附于基板1的上表面,栅极层2的结构为钼铜结构或钼铝钼结构,这些结构可以避免栅极层2在后续加工的过程中发生底切现象。
第一绝缘层3贴附于栅极层2及基板1的上表面;第一绝缘层3设有通孔100。第一绝缘层3为无机物,其材质包括钽氧化物与铝锆氧化物中的一种或两种。第一绝缘层3的厚度在0.8um~1.2um之间。
栅极追踪层4贴附于第一绝缘层3的上表面,填充通孔100,且连接至栅极层2。通孔100底部的孔径小于其顶部的孔径,通孔的母线与竖直方向的直线在40°~70°之间,防止栅极追踪层4与栅极层2连接时出现底切现象。栅极追踪层4曲折排布,如呈S形、Z形等,目的是为了保证栅极追踪层4与栅极层2稳固连接,防止栅极追踪层4被剥落。
如图9所示,在另一实施例中,当第一绝缘层3设有多个通孔100时,可以增加栅极追踪层4与栅极层2之间的接触面积,进而增强栅极追踪层4与栅极层2连接的紧密性。当某一通孔100处的栅极追踪层4与栅极层2接触不良时,可以通过其他通孔100实现电连接功能,不影响使用。
第二绝缘层5设于栅极追踪层4及第一绝缘层3的上表面。第二绝缘层5为有机物,其材质包括聚甲基丙烯酸甲酯。另外,第一绝缘层3的厚度小于第二绝缘层5的厚度,使得阵列基板具有柔性窄边框的特点。第二绝缘层5的厚度在5um~7um之间。
有源层6、源漏极层7以及数据线层8都设于第二绝缘层5的上表面。源漏极层7可以为钼铜结构或者钼铝钼结构,这些结构可以避免源漏极在后续加工的过程中发生底切现象。数据线层8连接至所述源漏极层,有源层6位于相邻的两个源漏极层7之间。
如图10所示,为本实施所述阵列基板的平面图,从图中可以看出栅极层2与栅极追踪层5通过通孔100进行连接的。具体地,栅极层2为栅极走线,栅极追踪层5为栅极追踪线。栅极追踪线的一端通过一通孔之间连接至栅极走线,另一端连接至非显示区的IC电路。其中,栅极追踪层设于显示区内,减少非显示区的走线空间,使得显示面板实现窄边框的效果,保证电路的性能,提高显示面板的质量。
本实施例中,所述阵列基板还可以包括如阳极走线、像素定义层等其他的器件或功能层,而本发明的阵列基板的改进点在于栅极追踪层设于显示区内,并直接通过一通孔连接至栅极层,因此,对于阳极走线、像素定义层等其他的器件或功能层可以参照现有技术,对此不在一一赘述。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种阵列基板的制备方法,其特征在于,包括如下步骤:
基板设置步骤,设置一基板;
栅极层制备步骤,在所述基板上表面制备一栅极层;
第一绝缘层制备步骤,在所述栅极层及所述基板上表面制备一第一绝缘层,使得所述第一绝缘层设有通孔;
栅极追踪层制备步骤,在所述第一绝缘层上表面沉积金属材料,形成一栅极追踪层,填充所述通孔,且连接至所述栅极层;以及
第二绝缘层制备步骤,在所述第一绝缘层、所述栅极追踪层上表面制备一第二绝缘层;
所述第一绝缘层制备步骤包括如下步骤:
第二光阻层制备步骤,在所述栅极层上表面涂覆光阻溶液,形成第二光阻层;
第二曝光步骤,对所述第二光阻层进行曝光处理;
第二显影步骤,对所述第二光阻层进行显影处理,形成图案化的所述第二光阻层;
沉积步骤,在所述第二光阻层上表面沉积无机材料,形成所述第一绝缘层;以及
第二去除步骤,去除图案化的所述第二光阻层与该位置相对应的所述第一绝缘层,形成所述通孔;
其中,所述第一绝缘层的厚度小于所述第二光阻层的厚度,所述第二光阻层的厚度为所述第一绝缘层的厚度的3倍以上;
所述通孔底部的孔径小于其顶部的孔径,且所述通孔的母线与竖直方向的直线在40°~70°之间。
2.如权利要求1所述的阵列基板的制备方法,其特征在于,
所述栅极层制备步骤包括如下步骤:
第一金属层制备步骤,在所述基板上表面沉积金属材料,形成第一金属膜层;
第一光阻层制备步骤,在所述第一金属层上表面涂覆光阻溶液,形成第一光阻层;
第一曝光步骤,对所述第一光阻层进行曝光处理;
第一显影步骤,对所述第一光阻层进行显影处理,形成图案化的所述第一光阻层;
第一湿蚀刻步骤,对所述基板进行湿蚀刻处理,形成图案化的所述栅极层;以及
第一去除步骤,去除所述第一光阻层。
3.如权利要求1所述的阵列基板的制备方法,其特征在于,
所述栅极追踪层制备步骤包括如下步骤:
第二金属层制备步骤,在所述第一绝缘层上表面沉积金属材料,形成第二金属膜层;
第三光阻层制备步骤,在所述第二金属膜层上表面涂覆光阻溶液,形成第三光阻层;
第三曝光步骤,对所述第三光阻层进行曝光处理;
第三显影步骤,对所述第三光阻层进行显影处理,形成图案化的所述第三光阻层;
第二湿刻蚀步骤,对所述基板进行湿刻蚀处理形成图案化的所述栅极追踪层;以及
第三去除步骤,去除图案化的所述第三光阻层。
4.如权利要求1所述的阵列基板的制备方法,其特征在于,
在所述第二绝缘层制备步骤之后,还包括如下步骤:
有源层制备步骤,在所述第二绝缘层上表面制备一有源层。
5.如权利要求4所述的阵列基板的制备方法,其特征在于,
在所述有源层制备步骤之后,还包括如下步骤:
源漏极层制备步骤,在所述第二绝缘层上表面制备一源漏极层,其中所述有源层位于相邻的两个源漏极层之间。
6.如权利要求1所述的阵列基板的制备方法,其特征在于,
在所述第二绝缘层制备步骤之后,还包括如下步骤:
数据线层制备步骤,在所述第二绝缘层上表面制备一数据线层。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910913406.1A CN110673414B (zh) | 2019-09-25 | 2019-09-25 | 一种阵列基板及其制备方法 |
US16/616,968 US11187950B2 (en) | 2019-09-25 | 2019-11-12 | Array substrate and method of manufacturing same |
PCT/CN2019/117535 WO2021056732A1 (zh) | 2019-09-25 | 2019-11-12 | 一种阵列基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910913406.1A CN110673414B (zh) | 2019-09-25 | 2019-09-25 | 一种阵列基板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110673414A CN110673414A (zh) | 2020-01-10 |
CN110673414B true CN110673414B (zh) | 2021-09-03 |
Family
ID=69079065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910913406.1A Active CN110673414B (zh) | 2019-09-25 | 2019-09-25 | 一种阵列基板及其制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110673414B (zh) |
WO (1) | WO2021056732A1 (zh) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101039022B1 (ko) * | 2004-02-11 | 2011-06-03 | 삼성전자주식회사 | 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법 |
JP2007019014A (ja) * | 2005-07-06 | 2007-01-25 | Samsung Sdi Co Ltd | 平板表示装置及びその製造方法 |
KR101458902B1 (ko) * | 2008-09-22 | 2014-11-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
CN102955308B (zh) * | 2011-08-19 | 2015-06-10 | 乐金显示有限公司 | 用于显示装置的阵列基板及其制造方法 |
TWI441122B (zh) * | 2011-12-30 | 2014-06-11 | Au Optronics Corp | 顯示面板之陣列基板結構及其製作方法 |
CN202421684U (zh) * | 2012-02-09 | 2012-09-05 | 北京京东方光电科技有限公司 | 一种阵列基板及显示装置 |
KR102007831B1 (ko) * | 2012-12-14 | 2019-08-06 | 엘지디스플레이 주식회사 | 네로우 베젤 타입 액정표시장치용 어레이 기판 |
KR102081107B1 (ko) * | 2013-05-30 | 2020-02-25 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그의 제조방법 |
CN105514032A (zh) * | 2016-01-11 | 2016-04-20 | 深圳市华星光电技术有限公司 | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 |
CN106409796A (zh) * | 2016-10-25 | 2017-02-15 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置及其制作方法 |
-
2019
- 2019-09-25 CN CN201910913406.1A patent/CN110673414B/zh active Active
- 2019-11-12 WO PCT/CN2019/117535 patent/WO2021056732A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN110673414A (zh) | 2020-01-10 |
WO2021056732A1 (zh) | 2021-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9437619B2 (en) | Array substrate, manufacturing method thereof and display device | |
JP4657915B2 (ja) | パッド電極形成方法及びこれを用いた液晶表示素子の製造方法並びに該方法により製造された液晶表示素子 | |
CN106932990B (zh) | 显示面板、显示装置及显示面板的制作方法 | |
JP5777153B2 (ja) | アレイ基板のマザーボードの製造方法 | |
US10656478B2 (en) | Array substrate and manufacturing method thereof, and display panel | |
CN106019751B (zh) | 阵列基板及其制造方法、显示装置 | |
US9472582B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
CN109935516B (zh) | 一种阵列基板、其制备方法及显示装置 | |
US20210405478A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
CN103926770A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
US10534233B2 (en) | Array substrate, method for manufacturing the same, display device | |
CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
CN110176429B (zh) | 一种阵列基板的制作方法及阵列基板、显示面板 | |
CN101488479A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
KR102011315B1 (ko) | 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스 | |
CN105304642B (zh) | 一种阵列基板及其制造方法 | |
CN108493194B (zh) | 一种阵列基板、显示面板 | |
KR101835525B1 (ko) | 표시 장치 및 그 제조 방법 | |
CN110673414B (zh) | 一种阵列基板及其制备方法 | |
US10126610B2 (en) | Array substrate, manufacturing method thereof and display device | |
KR100744404B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
KR100848506B1 (ko) | 픽셀 구조체 제조방법 | |
US11187950B2 (en) | Array substrate and method of manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |