CN103413810B - 像素结构、显示面板与像素结构的制作方法 - Google Patents
像素结构、显示面板与像素结构的制作方法 Download PDFInfo
- Publication number
- CN103413810B CN103413810B CN201310280460.XA CN201310280460A CN103413810B CN 103413810 B CN103413810 B CN 103413810B CN 201310280460 A CN201310280460 A CN 201310280460A CN 103413810 B CN103413810 B CN 103413810B
- Authority
- CN
- China
- Prior art keywords
- electrode
- insulating barrier
- pixel electrode
- gate insulating
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims description 130
- 239000010410 layer Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 43
- 230000002093 peripheral effect Effects 0.000 claims description 30
- 239000011241 protective layer Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- NCMAYWHYXSWFGB-UHFFFAOYSA-N [Si].[N+][O-] Chemical compound [Si].[N+][O-] NCMAYWHYXSWFGB-UHFFFAOYSA-N 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种像素结构、显示面板与像素结构的制作方法。像素结构，配置于一基板上。像素结构包括一栅极、一第一栅绝缘层、一像素电极、一第二栅绝缘层、一通道层、一源极、一漏极与一共用电极。栅极配置于基板上，且第一栅绝缘层覆盖栅极。像素电极配置于第一栅绝缘层上，且第二栅绝缘层覆盖像素电极。像素电极位于第一栅绝缘层与第二栅绝缘层之间。第二栅绝缘层具第一接触开口，暴露出像素电极的一部分。通道层配置于第二栅绝缘层上。源极与漏极配置于第二栅绝缘层上，且漏极电性连接像素电极。共用电极配置于第二栅绝缘层上，且重叠于像素电极。
Description
技术领域
本发明涉及一种像素结构、显示面板与像素结构的制作方法，且特别是有关于一种具有良好的可靠度的像素结构、具有前述像素结构的显示面板与前述像素结构的制作方法。
背景技术
显示面板主要有以下几种：有机电激发光显示面板(organicelectroluminescence display panel)以及薄膜晶体管液晶显示面板等(thin filmtransistor liquid crystal display panel)，其中又以薄膜晶体管液晶显示面板的应用最为广泛。一般而言，薄膜晶体管液晶显示器主要由像素结构阵列基板、彩色滤光阵列基板和显示介质层所构成，其中像素结构阵列基板包括多条扫描线、多条数据线以及多个阵列排列的像素结构，且各像素结构分别与对应的扫描线及数据线电性连接。
对于高解析度(pixel per inch；PPI)的显示面板，像素结构阵列基板的制作过程通常包括多次的微影及蚀刻步骤。在一般常见的制造技术当中，栅极与扫描线是利用第一导电层所构成，源极、漏极与数据线是利用第二导电层所构成，而像素电极是利用第三导电层所构成。当第三导电层与第二导电层设置于相同平面时，像素电极与第二导电层所制作出的结构，例如数据线，之间产生的耦合效应会影响像素结构的可靠度。或者，当两者之间的距离太近，若任何导电物体落在两者之间便很容易会产生短路。无论是何种情形，都会影响显示面板的运作。
发明内容
本发明提供一种像素结构，具有良好的可靠度。
本发明提供一种显示面板，其包括前述的像素结构而具有良好的可靠度及显示品质。
本发明提供一种像素结构的制作方法，可制作具有良好可靠度的像素结构。
本发明的像素结构配置于一基板上。像素结构包括一栅极、一第一栅绝缘层、一像素电极、一第二栅绝缘层、一通道层、一源极、一漏极与一共用电极。栅极配置于基板上，第一栅绝缘层配置于基板上并覆盖栅极。像素电极配置于第一栅绝缘层上。第二栅绝缘层配置于基板上并覆盖像素电极。像素电极位于第一栅绝缘层与第二栅绝缘层之间，其中第二栅绝缘层具第一接触开口，第一接触开口暴露出像素电极的一部分。通道层配置于第二栅绝缘层上并位在栅极上方。源极与一漏极配置于第二栅绝缘层上，分别位于通道层两侧并同时接触于通道层，并且漏极电性连接像素电极。共用电极配置于第二栅绝缘层上，共用电极重叠于像素电极，并且具有多个狭缝位在像素电极上方。
本发明的显示面板包括一第一基板、一第二基板、一显示介质、多个像素结构。各像素结构包括一栅极、一第一栅绝缘层、一像素电极、一第二栅绝缘层、一通道层、一源极、一漏极与一共用电极。栅极配置于基板上，第一栅绝缘层配置于基板上并覆盖栅极。像素电极配置于第一栅绝缘层上。第二栅绝缘层配置于基板上并覆盖像素电极。像素电极位于第一栅绝缘层与第二栅绝缘层之间，其中第二栅绝缘层具第一接触开口，第一接触开口暴露出像素电极的一部分。通道层配置于第二栅绝缘层上并位在栅极上方。源极与一漏极配置于第二栅绝缘层上，分别位于通道层两侧并同时接触于通道层，并且漏极电性连接像素电极。共用电极配置于第二栅绝缘层上，共用电极重叠于像素电极，并且具有多个狭缝位在像素电极上方。
本发明的像素结构的制作方法，包括下列步骤。于一基板上形成一栅极。于基板上形成一第一栅绝缘层，且第一栅绝缘层覆盖栅极。于第一栅绝缘层上形成一像素电极。形成一第二栅绝缘层覆盖像素电极以使像素电极位于第一栅绝缘层与第二栅绝缘层之间。于第二栅绝缘层中形成一第一接触开口以暴露出像素电极的一部分。于第二栅绝缘层上形成一通道层，且通道层位在栅极上方。于第二栅绝缘层上形成一源极与一漏极，其中源极与漏极分别位于通道层两侧并同时接触于通道层。电性连接像素电极该漏极。于第二栅绝缘层上形成一共用电极，共用电极重叠于像素电极并且具有多个狭缝位在像素电极上方。
在本发明的一实施例中，上述的漏极延伸至第一接触开口中以接触第一接触开口所暴露出来的像素电极。
在本发明的一实施例中，上述的像素结构更包括一保护层，配置于第二栅绝缘层与共同电极之间。保护层覆盖第二栅绝缘层、通道层、源极与漏极。
在本发明的一实施例中，上述的像素结构更包括一连接电极，配置于保护层上，且保护层具有暴露出漏极的一第二接触开口。连接电极同时位于第一接触开口与第二接触开口中以电性连接像素电极与漏极。
在本发明的一实施例中，上述的连接电极与共用电极为相同膜层且连接电极与共用电极彼此分离。
在本发明的一实施例中，上述的像素结构更包括一数据线。源极连接于数据线，且源极与数据线为相同膜层。
在本发明的一实施例中，上述的像素电极的一第一边缘约略对准于数据线的边缘。
在本发明的一实施例中，上述的像素结构更包括一扫描线。栅极连接于扫描线，且栅极与扫描线为相同膜层。
在本发明的一实施例中，上述的像素电极的一第二边缘约略对准于扫描线的边缘。
在本发明的一实施例中，上述的像素结构的制作方法更包括：于第二栅绝缘层上形成共用电极之前，形成一保护层以覆盖源极与漏极。
在本发明的一实施例中，上述的像素结构的制作方法中，电性连接像素电极与漏极的方法包括使漏极延伸至第一接触开口中以电性连接像素电极。
在本发明的一实施例中，上述的像素结构的制作方法中，电性连接像素电极与漏极的方法包括在保护层中形成暴露出漏极的一第二接触窗口，并且在保护层上形成一连接电极，使连接电极同时位于第一接触开口与第二接触开口中以电性连接像素电极与漏极。
在本发明的一实施例中，上述的像素结构的制作方法中，连接电极与共用电极同时形成，且连接电极与共用电极彼此分离。
在本发明的一实施例中，上述的像素结构的制作方法中，形成源极与漏极的同时更形成一数据线，源极连接于数据线。
在本发明的一实施例中，上述的像素结构的制作方法中，形成数据线的方法包括使像素电极的一第一边缘约略对准于数据线的边缘。
在本发明的一实施例中，上述的像素结构的制作方法中，形成栅极的同时更形成一扫描线，栅极连接于扫描线。
在本发明的一实施例中，上述的像素结构的制作方法中，形成像素电极的方法包括使像素电极的一第二边缘约略对准于扫描线的边缘。
在本发明的一实施例中，上述的像素结构的制作方法中，形成栅极的同时更形成至少一周边电路接垫，且周边电路接垫位于基板周边。
在本发明的一实施例中，上述的像素结构的制作方法中，形成第一接触开口的同时更在第一栅绝缘层与第二栅绝缘层中形成至少一周边接触开口使周边接触开口暴露出周边电路接垫。
基于上述，本发明的像素结构中，设置于栅极与通道之间的栅绝缘层分为第一栅绝缘层与第二栅绝缘层，其中像素电极是位于第一栅绝缘层与第二栅绝缘层之间，且第二栅绝缘层覆盖像素电极的大部分面积。如此，可隔绝像素电极与其他导电膜层，可避免导电物落在两者之间所导致的短路现象。并且，将本发明实施例的像素结构用于显示面板中，显示面板可具有良好的可靠度及显示品质。另外，本发明的像素结构的制作方法，可制作前述的像素结构，其具有良好可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的一种像素结构的俯视示意图；
图2是图1中沿线段A-A’的剖面示意图；
图3是依照本发明的另一实施例的一种像素结构的俯视示意图；
图4是图1中沿线段B-B’的剖面示意图；
图5是依照本发明的又一实施例的一种像素结构的剖面示意图；
图6是依照本发明的又一实施例的一种像素结构的剖面示意图；
图7是依照本发明的一实施例的一种显示面板的剖面示意图；
图8是图7的显示面板的局部放大图。
其中，附图标记
100：显示面板
110：第一基板
120：第二基板
130：显示介质
140、240、340、440：像素结构
141：栅极
142：第一栅绝缘层
143：像素电极
143a：第一边缘
143b：第二边缘
144：第二栅绝缘层
144a：第一接触开口
145：通道层
146：源极
147、247、447：漏极
148、348、448：共用电极
148a、348a、448a：狭缝
149、249：保护层
150：周边电路接垫
160：周边接触开口
249a：第二接触开口
251：连接电极
DL：数据线
SL：扫描线
d1、d2：间距
A：显示区域
B：周边区域
具体实施方式
图1是依照本发明的一实施例的一种像素结构的俯视示意图。图2是图1中沿线段A-A’的剖面示意图。请同时参考图1与图2，像素结构140配置于一第一基板110上。像素结构140包括一栅极141、一第一栅绝缘层142、一像素电极143、一第二栅绝缘层144、一通道层145、一源极146、一漏极147与一共用电极148。栅极141配置于第一基板110上，第一栅绝缘层142配置于第一基板110上并覆盖栅极141。像素电极143配置于第一栅绝缘层142上。第二栅绝缘层144配置于第一基板110上并覆盖像素电极143。像素电极143位于第一栅绝缘层142与第二栅绝缘层144之间，其中第二栅绝缘层144具第一接触开口144a，且第一接触开口144a暴露出像素电极143的一部分。
通道层145配置于第二栅绝缘层144上并位于栅极141上方。源极146与漏极147配置于第二栅绝缘层144上，分别位于通道层145两侧并同时接触于通道层145，并且漏极147电性连接像素电极143。共用电极148配置于第二栅绝缘层144上，共用电极148重叠于像素电极143，并且具有多个狭缝148a，其中狭缝148a位在像素电极143上方。
在本实施例中，覆盖栅极141且位于栅极141与通道层145之间的栅绝缘层分为第一栅绝缘层142与第二栅绝缘层144，其中像素电极143是位于第一栅绝缘层142与第二栅绝缘层144之间，且第二栅绝缘层144覆盖像素电极143的大部分面积。在制作其他导电膜层时，可利用第二栅绝缘层144隔离像素电极143与导电膜层，例如将导电膜层制作在第二栅绝缘层144上，使像素电极143与其他导电膜层不共平面。如此，可避免导电物落在两者之间导致不必要的短路现象。
在此需说明的是，本实施例的像素结构140包括了像素电极143与具有狭缝148a的共用电极148，且共用电极148重叠于像素电极143。因此，本实施例的像素结构140可用于边际电场切换式(Fringe Field Switching,FFS)显示面板，具有广视角的优点。
在本实施例中，漏极147延伸至第一接触开口144a中以接触第一接触开口144a所暴露出来的像素电极143的一部分，使得漏极147电性连接像素电极143。如图2中所绘示，本实施例的像素结构140可以选择性地更包括一保护层149，配置于第二栅绝缘层144与共用电极148之间。保护层149覆盖第二栅绝缘层144、通道层145、源极146与漏极147。保护层149可保护下方的通道层145、源极146与漏极147以避免这些导电膜层氧化。
此外，像素结构140更包括数据线DL与扫描线SL。源极146连接于数据线DL，且源极146与数据线DL为相同膜层。栅极141连接于扫描线SL，且栅极141与扫描线SL为相同膜层。并且，像素电极143的第一边缘143a约略对准于数据线DL的边缘，且像素电极143的第二边缘143b约略对准于扫描线SL的边缘。在本实施例中，由于第二栅绝缘层144配置在源极146与数据线DL所在的膜层与像素电极143之间，使像素电极143的第一边缘143a可接近数据线DL而不会彼此短路。同样地，第一栅绝缘层142配置在栅极141与扫描线SL所在的膜层与像素电极143之间，使像素电极143的第二边缘143b可接近扫描线SL而不会彼此短路。如此设计可以大幅地缩小像素电极143跟相邻的扫描线SL与数据线DL之间的距离，因此可以大大的提升像素电极143的可使用面积，对于高解析度产品，在像素电极143可用空间有限的条件下，借此可大大提升像素结构140的显示开口率，并且提升产品制作的成品率。
也就是说，通过第一栅绝缘层142与第二栅绝缘层144，像素电极143与像素结构140中的其他导电膜层，例如源极146与数据线DL所在的膜层与漏极147与扫描线SL所在的膜层不共平面。如此一来，像素电极143的第一边缘143a与第二边缘143b可配置的较靠近数据线DL与扫描线SL，甚至重叠于数据线DL以及扫描线SL。借此，像素电极143的面积可以增加而有助于提升像素结构140的显示开口率。在其他实施例中，即使因为工艺偏移而造成不同膜层的像素电极143跟扫描线SL与数据线DL有相对位移，像素电极143的面积甚至可以重叠于数据线DL的面积或是重叠于扫描线SL的面积，也不容易发生像素电极143与数据线DL短路或是像素电极143与扫描线SL短路。
以上已说明本实施例的像素结构140的膜层配置与功能，以下将配合附图说明像素结构140的制作方法。请参考图1与图2。首先，在第一基板110上形成栅极141。接着，在第一基板110上形成第一栅绝缘层142，且第一栅绝缘层142覆盖栅极141。之后，在第一栅绝缘层142上形成像素电极143，像素电极143的材质可以是铟锡氧化物、铟锌氧化物、铝锌氧化物、铟镓锌氧化物或是其他的导电材料。在此，像素电极143的材质为透明导电材料时，像素结构140为穿透式的像素结构，而像素电极143的材质为金属或金属合金时，像素结构143则为反射式的像素结构。接着，形成第二栅绝缘层144，第二栅绝缘层144覆盖像素电极143以使像素电极143位于第一栅绝缘层142与第二栅绝缘层144之间。如图2中所绘示，第二栅绝缘层144与第一栅绝缘层142相叠，且同时覆盖在栅极141上。在本实施例中，第一栅绝缘层142的材质可以是硅氧化物、硅氮化物或硅氮氧化物，但不限于此，一般的栅绝缘层材料均可，且第二栅绝缘层144与第一栅绝缘层142可以是相同材质或不同材质。
之后，在第二栅绝缘层144中形成第一接触开口144a以暴露出像素电极143的一部分，并接着于第二栅绝缘层144上形成一通道层145。本实施例的通道层145的材质可以是硅半导体(silicon semiconductor)或是氧化物半导体(oxide semiconductor)，硅半导体例如是非晶硅、复晶硅或者是磊晶硅，氧化物半导体的材质例如是铟镓锌氧化物、铟锌氧化物等，但不限于此。通道层145位于栅极141上方。如图2所绘示，在通道层145形成之后，在第二栅绝缘层144上形成源极146与漏极147，其中源极146与漏极147分别位于通道层145两侧并且两者都接触于通道层145。接着，形成保护层149以覆盖源极146与漏极147。本实施例的保护层149的材质可以是氧化硅、氮化硅或有机材料。
在形成保护层149之后，电性连接像素电极143与漏极147。在此需说明的是，本实施例是将漏极147延伸至第一接触开口144a中以电性连接像素电极143。最后，在保护层149上形成共用电极148，其中共用电极148重叠于像素电极143并且具有多个狭缝148a位在像素电极143上方。在另一实施例中，保护层149可选择地被省略而以第二栅绝缘层144分隔像素电极143与共用电极148，因此共用电极148可选择地配置于第二栅绝缘层144上。
在本实施例中，数据线DL、源极146与漏极147是同时形成，且源极146连接于数据线DL。并且，扫描线SL与栅极141是同时形成，且栅极141连接于扫描线SL。此外，通过第一栅绝缘层142与第二栅绝缘层144的设置，在形成数据线DL时，数据线DL的边缘可约略对准于像素电极143的第一边缘143a，且形成像素电极143时，像素电极143的第二边缘143b可约略对准于扫描线SL的边缘，或者距离相当狭小的间隙。如此一来，像素电极143可以设置为具有增大的面积，而不容易与数据线DL或是扫描线SL接触。因此，像素结构140兼具有理想的开口率、品质以及信赖性。
下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图3是依照本发明的另一实施例的一种像素结构的俯视示意图。图4是图1中沿线段B-B’的剖面示意图。请同时参考图3与图4，本实施例的像素结构240与图1的像素结构140相似，两者的差别主要在于漏极电性连接像素电极的方式。在本实施例中，像素结构240更包括一连接电极251，配置于保护层249上，且保护层249具有暴露出漏极247的一第二接触开口249a。连接电极251同时位于第一接触开口144a与第二接触开口249a中以电性连接像素电极143与漏极247。也说是说，本实施例的漏极247并没有延伸至第一接触开口144a中直接连接像素电极143，而是藉由连接电极251电性连接像素电极143。另外，本实施例的连接电极251与共用电极148为相同膜层，且连接电极251与共用电极148彼此分离，如此可避免两者产生耦合效应。
本实施例的像素结构240的制作方法与图1的实施例相似，两者的差别主要在于电性连接像素电极与漏极的方法。请参考图3与图4，在本实施例中，形成保护层249之后，先在保护层249中形成暴露出漏极247的第二接触窗口249a。此时，第二接触窗口249a与第一接触窗口144a例如是彼此连通，不过第二接触窗口249a的尺寸大于第一接触窗口144a以将漏极247暴露出来。接着，在保护层249上形成连接电极251，使连接电极251同时位于第一接触开口144a与第二接触开口249a中以电性连接像素电极143与漏极247。在本实施例中，连接电极251与共用电极148是同时形成，且两者彼此分离。
图5是依照本发明的又一实施例的一种像素结构的剖面示意图。图5的像素结构340与图1的实施例相似，两者的差别主要在于图5的实施例的像素结构340不包括保护层，而共用电极348是制作在第二栅绝缘层144上。在此需说明的是，本实施例的共用电极348与数据线DL之间亦可具有一间距d1，例如是约在1.2微米(μm)至3微米(μm)，如此可进一步避免两者电性连接或是短路。同样地，共用电极348与漏极147之间也可具有一间距d2，例如是约在1.2微米(μm)至3微米(μm)，可进一步避免两者电性连接或是短路。
图6是依照本发明的又一实施例的一种像素结构的剖面示意图。图6的像素结构440与图3的实施例相似，两者的差别主要在于图6的实施例的像素结构440不包括保护层，而共用电极448是制作在第二栅绝缘层144上。此部分的技术可参考前述的说明，在此不再赘述。
图7是依照本发明的一实施例的一种显示面板的剖面示意图。图8是图7的局部放大图。显示面板100包括一第一基板110、一第二基板120、一显示介质130以及多个像素结构140。第二基板120与第一基板110上下叠置，显示介质130配置于第一基板110与第二基板120之间。多个像素结构140配置于第一基板110上而呈阵列排列，且像素结构140位于第一基板110与显示介质130之间。在此需说明的是，本实施例的像素结构140为图1的像素结构140，也就是说，本实施例是将图1的像素结构140用于显示面板100。在本实施例中，显示介质130可以是液晶层，而第二基板120可以是彩色滤光基板。
值得注意的是，显示面板100可分为显示区域A与周边区域B，其中像素结构140是配置在显示区域A，且周边区域B包括多条周边电路（未绘示）。这些周边电路需要电性连接于周边电路接垫150以将传输信号，如图8中所绘示，周边电路接垫150位于第一基板110周边，也就是周边区域B。在本实施例中，形成栅极141的同时可更形成周边电路接垫150，并且在形成第一接触开口144a的同时可在第一栅绝缘层142与第二栅绝缘层144中形成周边接触开口160，使周边接触开口160暴露出周边电路接垫150。如此，周边电路接垫150经由周边接触开口160暴露出来而可以连接至其他的电路构件。
在本实施例中，第一接触开口141a与周边接触开口160是同时形成。也就是说，当像素结构140用于显示面板100，为了暴露像素电极143而制作的第一接触开口144a是与周边接触开口160同时形成。这样的制作方法使得制作像素结构140时不需要额外的工艺形成第一接触开口144a，而是在同一道工艺中形成作第一接触开口144a与周边接触开口160，如此可简化工艺步骤并节省成本。此外，在制作共同电极148的同时，亦可在周边接触开口160内填入透明导电材料覆盖周边电路接垫150（未绘示），增进周边电路接垫150的接触稳定性，避免因为金属氧化而接触不良。
另外，本实施例是以显示面板100的像素结构140为图1的像素结构140为例做说明，但前述的其他像素结构240、340、440同样可用于显示面板100中。并且，制作方法中同样可同时制作第一接触开口144a与周边接触开口160，以简化制程步骤并节省成本。
综上所述，本发明的像素结构中，覆盖栅极并且位在栅极与通道层之间的栅绝缘层分为第一栅绝缘层与第二栅绝缘层，其中像素电极是位于第一栅绝缘层与第二栅绝缘层之间，且第二栅绝缘层覆盖像素电极。如此，可隔绝像素电极与其他导电膜层，避免导电物落在两者之间。例如，将与源极同膜层的数据线制作在第二栅绝缘层上，可隔离像素电极与数据线避免两者间的短路。因此，像素电极的面积可以增大使得像素电极的第一边缘接近至约略切齐数据线。此外，将本发明的像素结构用于高解析度的显示面板中，显示面板可具有高开口率以及良好的可靠度及显示品质。
本发明的像素结构的制作方法，可制作前述的像素结构，其具有良好可靠度。此外，像素结构的第一接触开口与显示面板的周边接触开口可在同一道制程中完成，如此可简化工艺步骤并节省成本。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (17)
1.一种像素结构，其特征在于，配置于一基板上，该像素结构包括：
一栅极，配置于该基板上；
一第一栅绝缘层，配置于该基板上并覆盖该栅极；
一像素电极，配置于该第一栅绝缘层上；
一第二栅绝缘层，配置于该基板上并覆盖该像素电极，该像素电极位于该第一栅绝缘层与该第二栅绝缘层之间，其中该第二栅绝缘层具第一接触开口，该第一接触开口暴露出该像素电极的一部分；
一通道层，配置于该第二栅绝缘层上并位在该栅极上方；
一源极与一漏极，配置于该第二栅绝缘层上，分别位于该通道层两侧并同时接触于该通道层，并且该漏极电性连接该像素电极；以及
一共用电极，配置于该第二栅绝缘层上，该共用电极重叠于该像素电极，并且该共用电极具有多个狭缝位在该像素电极上方；
一数据线，该源极连接于该数据线，且该源极与该数据线为相同膜层，其中该像素电极的一第一边缘约略对准于该数据线的边缘。
2.根据权利要求1所述的像素结构，其特征在于，其中该漏极延伸至该第一接触开口中以接触该第一接触开口所暴露出来的该像素电极。
3.根据权利要求1所述的像素结构，其特征在于，更包括一保护层，配置于该第二栅绝缘层与该共同电极之间，该保护层覆盖该第二栅绝缘层、该通道层、该源极与该漏极。
4.根据权利要求3所述的像素结构，其特征在于，更包括一连接电极，配置于该保护层上，且该保护层具有暴露出该漏极的一第二接触开口，该连接电极同时位于该第一接触开口与该第二接触开口中以电性连接该像素电极与该漏极。
5.根据权利要求4所述的像素结构，其特征在于，其中该连接电极与该共用电极为相同膜层且该连接电极与该共用电极彼此分离。
6.根据权利要求1所述的像素结构，其特征在于，更包括一扫描线，该栅极连接于该扫描线，且该栅极与该扫描线为相同膜层。
7.根据权利要求6所述的像素结构，其特征在于，其中该像素电极的一第二边缘约略对准于该扫描线的边缘。
8.一种显示面板，其特征在于，包括：
一第一基板；
一第二基板，与该第一基板上下叠置；
一显示介质，配置于该第一基板与该第二基板之间；以及
多个像素结构，配置于该第一基板上，位于该第一基板与该显示介质之间，其中各该像素结构包括：
一栅极，配置于该第一基板上；
一第一栅绝缘层，配置于该第一基板上并覆盖该栅极，
一像素电极，配置于该第一栅绝缘层上；
一第二栅绝缘层，配置于该第一基板上并覆盖该像素电极，该像素电极位于该第一栅绝缘层与该第二栅绝缘层之间，其中该第二栅绝缘层具第一接触开口，该第一接触开口暴露出该像素电极的一部分；
一通道层，配置于该第二栅绝缘层上并位在该栅极上方；
一源极与一漏极，配置于该第二栅绝缘层上，分别位于该通道层两侧并同时接触于该通道层，并且该漏极电性连接该像素电极；以及
一共用电极，配置于该第二栅绝缘层上，该共用电极重叠于该像素电极并且该共用电极具有多个狭缝位在该像素电极上方；
一数据线，该源极连接于该数据线，且该源极与该数据线为相同膜层，其中该像素电极的一第一边缘约略对准于该数据线的边缘。
9.一种像素结构的制作方法，其特征在于，包括：
于一基板上形成一栅极；
于该基板上形成一第一栅绝缘层，该第一栅绝缘层覆盖该栅极；
于该第一栅绝缘层上形成一像素电极；
形成一第二栅绝缘层，覆盖该像素电极以使该像素电极位于该第一栅绝缘层与该第二栅绝缘层之间；
于该第二栅绝缘层中形成一第一接触开口以暴露出该像素电极的一部分；
于该第二栅绝缘层上形成一通道层，该通道层位在该栅极上方；
于该第二栅绝缘层上形成一源极与一漏极，该源极与该漏极分别位于该通道层两侧并同时接触于该通道层；
电性连接该像素电极与该漏极；以及
于该第二栅绝缘层上形成一共用电极，该共用电极重叠于该像素电极并且该共用电极具有多个狭缝位在该像素电极上方；
其中形成该源极与该漏极的同时更形成一数据线，该源极连接于该数据线，其中形成该数据线的方法包括使该像素电极的一第一边缘约略对准于该数据线的边缘。
10.根据权利要求9所述的像素结构的制作方法，其特征在于，更包括：
于该第二栅绝缘层上形成该共用电极之前，形成一保护层以覆盖该源极与该漏极。
11.根据权利要求9所述的像素结构的制作方法，其特征在于，其中电性连接该像素电极与该漏极的方法包括使该漏极延伸至该第一接触开口中以电性连接该像素电极。
12.根据权利要求10所述的像素结构的制作方法，其特征在于，其中电性连接该像素电极与该漏极的方法包括在该保护层中形成暴露出该漏极的一第二接触窗口，并且在该保护层上形成一连接电极，使该连接电极同时位于该第一接触开口与该第二接触开口中以电性连接该像素电极与该漏极。
13.根据权利要求12所述的像素结构的制作方法，其特征在于，其中该连接电极与该共用电极同时形成，且该连接电极与该共用电极彼此分离。
14.根据权利要求9所述的像素结构的制作方法，其特征在于，其中形成该栅极的同时更形成一扫描线，该栅极连接于该扫描线。
15.根据权利要求14所述的像素结构的制作方法，其特征在于，其中形成该像素电极的方法包括使该像素电极的一第二边缘约略对准于该扫描线的边缘。
16.根据权利要求9所述的像素结构的制作方法，其特征在于，其中形成该栅极的同时更形成至少一周边电路接垫，该周边电路接垫位于该基板周边。
17.根据权利要求16所述的像素结构的制作方法，其特征在于，其中形成该第一接触开口的同时更在该第一栅绝缘层与该第二栅绝缘层中形成至少一周边接触开口使该周边接触开口暴露出该周边电路接垫。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102117793A TWI495942B (zh) | 2013-05-20 | 2013-05-20 | 畫素結構、顯示面板與畫素結構的製作方法 |
| TW102117793 | 2013-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103413810A CN103413810A (zh) | 2013-11-27 |
| CN103413810B true CN103413810B (zh) | 2015-09-16 |
Family
ID=49606808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310280460.XA Active CN103413810B (zh) | 2013-05-20 | 2013-07-05 | 像素结构、显示面板与像素结构的制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9035317B2 (zh) |
| CN (1) | CN103413810B (zh) |
| TW (1) | TWI495942B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103885259B (zh) * | 2014-03-07 | 2016-07-20 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板 |
| CN103915451B (zh) * | 2014-03-28 | 2016-05-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
| TWI545381B (zh) | 2014-05-21 | 2016-08-11 | 群創光電股份有限公司 | 顯示裝置 |
| CN104216129B (zh) | 2014-09-12 | 2017-08-11 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
| TWI540370B (zh) * | 2015-09-07 | 2016-07-01 | 友達光電股份有限公司 | 畫素結構 |
| TWI567463B (zh) * | 2015-10-14 | 2017-01-21 | 群創光電股份有限公司 | 顯示面板及電子裝置 |
| CN108646953B (zh) * | 2016-01-29 | 2021-05-25 | 上海中航光电子有限公司 | 触控显示面板 |
| CN105700212A (zh) * | 2016-04-11 | 2016-06-22 | 京东方科技集团股份有限公司 | 一种显示装置 |
| TWI597830B (zh) * | 2016-05-13 | 2017-09-01 | 群創光電股份有限公司 | 顯示裝置 |
| CN107561801A (zh) * | 2017-09-20 | 2018-01-09 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板及阵列基板 |
| US20190086751A1 (en) * | 2017-09-20 | 2019-03-21 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Liquid Crystal Display Panel and Array Substrate |
| CN110471551B (zh) | 2018-05-09 | 2023-05-12 | 瀚宇彩晶股份有限公司 | 触控显示器以及触控显示器的制作方法 |
| TWI739552B (zh) * | 2020-03-20 | 2021-09-11 | 錼創顯示科技股份有限公司 | 微型發光二極體顯示面板 |
| US11450796B2 (en) | 2020-03-20 | 2022-09-20 | PlayNitride Display Co., Ltd. | Micro light emitting diode display panel |
| CN114442387A (zh) * | 2020-10-30 | 2022-05-06 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101819363A (zh) * | 2009-02-27 | 2010-09-01 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102751295A (zh) * | 2009-07-18 | 2012-10-24 | 株式会社半导体能源研究所 | 半导体装置与用于制造半导体装置的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4823989B1 (zh) * | 1969-11-06 | 1973-07-18 | ||
| JP4724339B2 (ja) | 1999-09-07 | 2011-07-13 | 株式会社日立製作所 | 液晶表示装置 |
| TWI414864B (zh) | 2007-02-05 | 2013-11-11 | Hydis Tech Co Ltd | 邊緣電場切換模式之液晶顯示器 |
| KR101772511B1 (ko) * | 2010-06-22 | 2017-08-30 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| KR101298612B1 (ko) * | 2010-10-12 | 2013-08-26 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| TWI671911B (zh) * | 2011-05-05 | 2019-09-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
-
2013
- 2013-05-20 TW TW102117793A patent/TWI495942B/zh active
- 2013-07-05 CN CN201310280460.XA patent/CN103413810B/zh active Active
- 2013-09-02 US US14/016,207 patent/US9035317B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101819363A (zh) * | 2009-02-27 | 2010-09-01 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102751295A (zh) * | 2009-07-18 | 2012-10-24 | 株式会社半导体能源研究所 | 半导体装置与用于制造半导体装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201445231A (zh) | 2014-12-01 |
| US20140339563A1 (en) | 2014-11-20 |
| CN103413810A (zh) | 2013-11-27 |
| US9035317B2 (en) | 2015-05-19 |
| TWI495942B (zh) | 2015-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103413810B (zh) | 像素结构、显示面板与像素结构的制作方法 | |
| US9711541B2 (en) | Display panel and method for forming an array substrate of a display panel | |
| CN103529577B (zh) | 液晶显示装置 | |
| CN103681701B (zh) | 光电转换元件、x射线平板探测装置及其制作方法 | |
| CN102593126B (zh) | 面板及其制法 | |
| CN102655156B (zh) | 一种阵列基板及其制造方法 | |
| CN102315165B (zh) | 边缘电场型液晶显示器阵列基板及其制造方法 | |
| TWI526757B (zh) | 陣列基板及顯示器 | |
| CN104216153A (zh) | 一种显示面板及其母板 | |
| US9164340B2 (en) | Pixel structure and liquid crystal panel | |
| CN104040416A (zh) | 半导体装置、显示装置和半导体装置的制造方法 | |
| CN111403420A (zh) | 像素阵列基板及其驱动方法 | |
| US20140225864A1 (en) | Touch panel and manufacturing method thereof | |
| CN110178207A (zh) | 有源矩阵基板、液晶显示面板及液晶显示面板的制造方法 | |
| CN103700671B (zh) | 像素阵列基板及显示面板 | |
| CN100590854C (zh) | 像素结构及其制造方法 | |
| CN102569293A (zh) | 薄膜晶体管阵列及其线路结构 | |
| CN102593052B (zh) | 一种像素结构的制作方法 | |
| CN103257499A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN104122694A (zh) | 液晶显示器的阵列基板及其制造方法 | |
| CN101515590B (zh) | 薄膜晶体管数组基板 | |
| TWI590424B (zh) | 畫素結構 | |
| CN100419559C (zh) | 液晶显示器阵列基板及其制造方法 | |
| CN101510529B (zh) | 像素结构及其制造方法 | |
| CN103713435B (zh) | 像素结构及其制造方法以及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |