CN104040416A - 半导体装置、显示装置和半导体装置的制造方法 - Google Patents

半导体装置、显示装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN104040416A
CN104040416A CN201380005139.9A CN201380005139A CN104040416A CN 104040416 A CN104040416 A CN 104040416A CN 201380005139 A CN201380005139 A CN 201380005139A CN 104040416 A CN104040416 A CN 104040416A
Authority
CN
China
Prior art keywords
layer
semiconductor
conducting layer
contact hole
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380005139.9A
Other languages
English (en)
Other versions
CN104040416B (zh
Inventor
藤田哲生
原义仁
中田幸伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104040416A publication Critical patent/CN104040416A/zh
Application granted granted Critical
Publication of CN104040416B publication Critical patent/CN104040416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

半导体装置具备：薄膜晶体管(101)；端子部(102)；包括与漏极电极(11d)的表面接触的第一绝缘层(12)的层间绝缘层(14)；在层间绝缘层(14)之上形成的第一透明导电层(15)；第一电介质层(17)；和第二透明导电层(19a)，端子部(102)具备：下部导电层(3t)；配置在栅极绝缘层(5)上的第二半导体层(7t)；下部透明连接层(15t)；和上部透明连接层(19t)，栅极绝缘层(5)和第二半导体层(7t)具有接触孔(CH2)，栅极绝缘层(5)和第二半导体(7t)的接触孔(CH2)侧的侧面对齐，下部透明连接层(15t)在接触孔(CH2)内与下部导电层(3t)接触，上部透明连接层(19t)在接触孔(CH2)的底面和侧壁与下部透明连接层(15t)接触。

Description

半导体装置、显示装置和半导体装置的制造方法
技术领域
本发明涉及具备薄膜晶体管的半导体装置和显示装置、以及具备薄膜晶体管的半导体装置的制造方法。
背景技术
有源矩阵型的液晶显示装置一般具备：在每个像素作为开关元件形成有薄膜晶体管(Thin Film Transistor，以下也称为“TFT”)的基板(以下称为“TFT基板”)；形成有相对电极和彩色滤光片等的相对基板；设置在TFT基板与相对基板之间的液晶层；和用于对液晶层施加电压的一对电极。
在TFT基板上形成有：多个源极配线；多个栅极配线；分别配置在它们的交叉部的多个TFT；用于对液晶层等光调制层施加电压的像素电极；辅助电容配线和辅助电容电极等。另外，在TFT基板的端部设置有用于将源极配线和栅极配线分别与驱动电路的输入端子连接的端子部。驱动电路可以形成在TFT基板上，也可以形成在另外的基板(电路基板)上。
有源矩阵型的液晶显示装置，根据其用途，提出并采用了各种动作模式。作为动作模式，可以列举TN(Twisted Nematic：扭转向列)模式、VA(Vertical Alignment：垂直取向)模式、IPS(In-Plane-Switching：面内开关)模式、FFS(Fringe Field Switching：边缘场开关)模式等。
其中TN模式和VA模式是利用夹着液晶层配置的一对电极对液晶分子施加电场的纵向电场方式的模式。IPS模式和FFS模式是在一个基板上设置一对电极，在与基板面平行的方向(横向)对液晶分子施加电场的横向电场方式的模式。在横向电场方式中，液晶分子不从基板立起，因此，与纵向电场方式相比具有能够实现广视野角的优点。
在横向电场方式的动作模式中，在IPS模式的液晶显示装置中，在TFT基板上，通过金属膜的图案化形成一对梳齿电极。因此，存在透过率和开口率降低的问题。与此相对，在FFS模式的液晶显示装置中，通过使在TFT基板上形成的电极透明化，能够改善开口率和透过率。
FFS模式的液晶显示装置，例如在专利文献1和专利文献2等中有公开。
在这些显示装置的TFT基板中，在TFT的上方，隔着绝缘膜设置有共用电极和像素电极。这些电极中位于液晶层侧的电极(例如像素电极)形成有狭缝状的开口。由此，生成从像素电极出发通过液晶层、进一步通过狭缝状的开口而到达共用电极的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果，能够对液晶层施加横向的电场。
另一方面，近年来，提出了使用氧化物半导体代替硅半导体来形成TFT的活性层(有源层)。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体与非晶硅相比具有高迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能够以高速进行动作。例如专利文献3中公开了使用氧化物半导体TFT作为开关元件的有源矩阵型的液晶显示装置。
现有技术文献
专利文献
专利文献1：日本特开2008-32899号公报
专利文献2：日本特开2002-182230号公报
专利文献3：日本特开2010-230744号公报
发明内容
发明要解决的技术问题
如在FFS模式的液晶显示装置中使用的TFT基板所代表的那样，在TFT上具有2层电极的TFT基板中，如上所述，当使用透明导电膜形成2层的电极时，与在IPS模式的液晶显示装置中使用的TFT基板相比，能够提高开口率和透过率。另外，通过使用氧化物半导体TFT，能够缩小TFT基板的晶体管部的尺寸，因此，能够进一步改善透过率。
在这样的液晶显示装置中，根据液晶显示装置的用途的扩大和要求的规格，需要进一步提高可靠性。作为1个对策，要求提高在TFT基板的端子部形成的各端子的可靠性(耐候性)。此外，在上述的专利文献1～3中并没有提出具体的端子结构。
本发明鉴于上述情况而做出，其目的是提高TFT基板等半导体装置或使用这样的半导体装置的显示装置的可靠性。
用于解决技术问题的手段
本发明的实施方式的半导体装置具备：基板；和被上述基板支承的薄膜晶体管、栅极配线层、源极配线层和端子部，上述栅极配线层包括：栅极配线；上述薄膜晶体管的栅极电极；和上述端子部的下部导电层，上述源极配线层包括：源极配线；和上述薄膜晶体管的源极电极和漏极电极，上述薄膜晶体管具有：上述栅极电极；在上述栅极电极之上形成的栅极绝缘层；在上述栅极绝缘层之上形成的、包含氧化物半导体的第一半导体层；至少覆盖上述第一半导体层的沟道区域的保护层；上述源极电极；和上述漏极电极，上述半导体装置的特征在于，还具备：在上述源极电极和上述漏极电极之上形成的、至少包含与上述漏极电极的表面接触的第一绝缘层的层间绝缘层；在上述层间绝缘层之上形成的第一透明导电层；在上述第一透明导电层上形成的第一电介质层；和在上述第一电介质层上，以隔着上述第一电介质层与上述第一透明导电层的至少一部分重叠的方式形成的第二透明导电层，上述端子部具备：上述下部导电层；在上述下部导电层上延伸设置的上述栅极绝缘层；配置在上述栅极绝缘层上，与上述第一半导体层由相同的半导体膜形成的第二半导体层；与上述第一透明导电层由相同的导电膜形成的下部透明连接层；和配置在上述下部透明连接层上，与上述第二透明导电层由相同的导电膜形成的上部透明连接层，上述栅极绝缘层和上述第二半导体层具有接触孔，上述栅极绝缘层的上述接触孔侧的侧面和上述第二半导体层的上述接触孔侧的侧面对齐，上述下部透明连接层形成在上述接触孔内和上述第二半导体层上，在上述接触孔内与上述下部导电层接触，上述上部透明连接层在上述接触孔的底面和侧壁与上述下部透明连接层接触。
在一个实施方式中，上述下部透明连接层的侧面和上述第二半导体层的与上述接触孔相反的一侧的侧面对齐。
在一个实施方式中，上述上部透明连接层的端部位于上述下部透明连接层上。
在一个实施方式中，上述上部透明连接层覆盖上述第二半导体层的与上述接触孔相反的一侧的侧面。
在一个实施方式中，在上述上部透明连接层与上述下部透明连接层之间，还具有与上述第一电介质层由相同的电介质膜形成的第二电介质层。
在一个实施方式中，上述第二电介质层覆盖上述半导体层的与上述接触孔相反的一侧的侧面。
本发明的实施方式的显示装置具备：上述的半导体装置；以与上述半导体装置相对的方式配置的相对基板；和配置在上述相对基板与上述半导体装置之间的液晶层，上述显示装置具有配置成矩阵状的多个像素，上述第二透明导电层按每个像素被分离，作为像素电极起作用。
在一个实施方式中，上述第二透明导电层在像素内具有狭缝状的多个开口部，上述第一透明导电层至少存在于上述多个开口部的下方，作为共用电极起作用。
本发明的实施方式的半导体装置的制造方法，是制造具备薄膜晶体管和端子部的半导体装置的方法，其特征在于，包括：(a)在基板上形成栅极配线层的工序，该栅极配线层包括下部导电层、栅极配线和栅极电极；(b)形成覆盖上述栅极配线层的栅极绝缘层的工序；(c)在上述栅极绝缘层上形成氧化物半导体膜，并对其进行图案化，由此形成至少一部分与上述栅极电极重叠的第一半导体层、和在上述下部导电层的上方具有第一开口部的第二半导体层的工序；(d)形成保护层的工序，该保护层至少覆盖上述第一半导体层的成为沟道区域的区域和上述第二半导体层的上表面；(e)在形成有上述保护层的上述基板的表面形成导电膜，并对其进行图案化，由此形成源极配线层的工序，该源极配线层包括与上述第一半导体层接触的源极电极和漏极电极；(f)在形成有上述源极配线层的上述基板的表面形成第一绝缘膜，同时进行上述第一绝缘膜、上述栅极绝缘层和上述保护层的蚀刻的工序，该工序包括除去上述保护层中位于上述第二半导体层上的部分，并且将上述第二半导体层作为蚀刻掩模，除去上述第一绝缘膜和上述栅极绝缘层，使上述下部导电层露出的工序，由此，在上述第二半导体层和上述栅极绝缘层中形成接触孔；(g)在上述接触孔内和上述第二半导体层上，形成在上述接触孔内与上述下部导电层接触的下部透明连接层的工序；和(h)在上述下部透明连接层上，以在上述接触孔的底面和侧面与上述下部透明连接层接触的方式形成上部透明连接层的工序。
在一个实施方式中，上述工序(g)包括：在上述接触孔内和上述第二半导体层上形成透明导电膜的工序；和同时蚀刻上述透明导电膜和上述第二半导体层的工序。
在一个实施方式中，在上述工序(g)与上述工序(f)之间，还包括在上述下部透明导电层的一部分上形成电介质层的工序，在上述工序(f)中，上述上部透明连接层以与上述下部透明导电层和上述电介质层接触的方式形成。
本发明的另一个实施方式的半导体装置具备基板和被上述基板支承的端子部，其特征在于，上述端子部具备：在上述基板上形成的下部导电层；覆盖上述下部导电层的绝缘层；在上述绝缘层上形成的包含氧化物半导体的半导体层；上述下部透明连接层；和配置在上述下部透明连接层上的透明的上部透明连接层，上述绝缘层和上述半导体层具有接触孔，上述绝缘层的上述接触孔侧的侧面和上述半导体层的上述接触孔侧的侧面对齐，上述下部透明连接层形成在上述接触孔内和上述半导体层上，在上述接触孔内与上述下部导电层接触，上述上部透明连接层在上述接触孔的底面和侧壁与上述下部透明连接层接触。
在一个实施方式中，上述氧化物半导体包括In-Ga-Zn-O类半导体。
本发明的另一个实施方式的半导体装置的制造方法，是制造具备端子部的半导体装置的方法，其特征在于，包括：(A)在基板上形成下部导电层的工序；(B)形成覆盖上述下部导电层的绝缘层的工序；(C)在上述绝缘层上，形成在上述下部导电层的上方具有第一开口部的、包含氧化物半导体的半导体层的工序；(D)形成覆盖上述半导体层的保护层的工序；(E)在上述保护层上和上述第一开口部内形成第一绝缘膜的工序；(F)同时进行上述第一绝缘膜、上述绝缘层和上述保护层的蚀刻的工序，该工序包括除去上述保护层，并且将上述半导体层作为蚀刻掩模，除去上述第一绝缘膜和上述绝缘层，使上述下部导电层的一部分露出的工序，由此，在上述绝缘层和上述半导体层中形成接触孔；(G)在上述接触孔内和上述半导体层上，形成在上述接触孔内与上述下部导电层接触的下部透明连接层的工序；和(H)在上述下部透明连接层上，以在上述接触孔的底面和侧面与上述下部透明连接层接触的方式形成上部透明连接层的工序。
在一个实施方式中，上述氧化物半导体包括In-Ga-Zn-O类半导体。
发明效果
根据本发明的实施方式，在具备TFT、在TFT之上形成的第一透明导电层、和隔着电介质层形成在第一透明导电层上的第二透明导电层的半导体装置中，利用第一透明导电层和第二透明导电层，形成具有冗余结构的端子。因此，能够提高端子部的可靠性。
另外，根据本发明的实施方式，能够不增加掩模个数而高效率地制造上述那样的具有端子部的半导体装置。
附图说明
图1是示意性地表示本发明的实施方式的半导体装置(TFT基板)100的平面结构的一个例子的图。
图2的(a)和(b)分别是表示在本发明的实施方式1的TFT基板的周边区域形成的端子部102的平面图和截面图。图2的(c)是表示端子部102的另一个例子的截面图。
图3的(a)和(b)分别是本发明的实施方式1的TFT101和接触部105(1)的平面图和截面图。
图4的(a)和(b)分别是表示本发明的实施方式1中的另一个接触部105(2)的平面图和截面图。
图5A是表示本发明的实施方式1中的又一个接触部105(3)的平面图。
图5B是表示本发明的实施方式1中的又一个接触部105(3)的截面图。
图6A是表示本发明的实施方式1中的S-G连接部形成区域103R的一部分的平面图。
图6B是表示本发明的实施方式1中的S-G连接部形成区域103R的一部分的截面图。
图7是例示本发明的实施方式1的液晶显示装置1000的图。
图8是表示半导体装置100的制造方法的流程的图。
图9A的(a)～(c)分别是用于对本发明的实施方式1的半导体装置的制造方法进行说明的工序平面图。
图9B的(a)～(c)分别是用于对本发明的实施方式1的半导体装置的制造方法进行说明的工序截面图。
图10A的(d)～(f)分别是用于对本发明的实施方式1的半导体装置的制造方法进行说明的工序平面图。
图10B的(d)～(f)分别是用于对本发明的实施方式1的半导体装置的制造方法进行说明的工序截面图。
图11A的(g)和(h)分别是用于对本发明的实施方式1的半导体装置的制造方法进行说明的工序平面图。
图11B的(g)和(h)分别是用于对本发明的实施方式1的半导体装置的制造方法进行说明的工序截面图。
图12的(a)～(e)分别是用于对本发明的实施方式2的半导体装置的制造方法进行说明的工序截面图。
图13的(f)～(i)分别是用于对本发明的实施方式2的半导体装置的制造方法进行说明的工序截面图。
图14的(j)～(m)分别是用于对本发明的实施方式2的半导体装置的制造方法进行说明的工序截面图。
图15的(n)～(p)分别是用于对本发明的实施方式2的半导体装置的制造方法进行说明的工序截面图。
图16的(a)和(b)分别是表示在本发明的实施方式3的TFT基板的周边区域形成的端子部202的平面图和截面图。
图17的(a)和(b)分别是用于对本发明的实施方式3的半导体装置的制造方法进行说明的工序截面图。
图18的(a)～(c)分别是用于对本发明的实施方式4的半导体装置的制造方法进行说明的工序截面图。
具体实施方式
以下，参照附图对本发明的实施方式的半导体装置、显示装置和半导体装置的制造方法进行说明。但是，本发明的范围并不限于以下的实施方式。
(实施方式1)
本发明的半导体装置的实施方式1是在有源矩阵型的液晶显示装置中使用的TFT基板。以下，以FFS模式的显示装置中使用的TFT基板为例进行说明。此外，本实施方式的半导体装置，只要在基板上具有TFT和2层的透明导电层即可，广泛地包括在其它动作模式的液晶显示装置、液晶显示装置以外的各种显示装置、电子设备等中使用的TFT基板。
图1是示意性地表示本实施方式的半导体装置(TFT基板)100的平面结构的一个例子的图。半导体装置100具有：用于显示的显示区域(有源区域)120；和位于有源区域120的外侧的周边区域(边框区域)110。
在显示区域120形成有多个栅极配线G和多个源极配线S，由这些配线包围的各个区域成为“像素”。如图所示，多个像素配置成矩阵状。在各像素中形成有像素电极(未图示)。虽然没有图示，但是在各像素中，在多个源极配线S与多个栅极配线G的各交点附近，形成为作为有源元件的薄膜晶体管(TFT)。各TFT利用接触部与像素电极电连接。在本说明书中，将形成TFT和接触部的区域称为“晶体管形成区域101R”。另外，在本实施方式中，在像素电极的下方，隔着电介质层(绝缘层)设置有与像素电极相对的共用电极(未图示)。共用电极被施加共用信号(COM信号)。
在周边区域110形成有用于将栅极配线G或源极配线S与外部配线电连接的端子部102。另外，在各源极配线S与端子部102之间，可以形成有用于与和栅极配线G由相同的导电膜形成的连接配线连接的S-G连接部(从源极配线S向栅极配线G的连接改换部)103。在该情况下，该连接配线在端子部102与外部配线连接。在本说明书中，将形成多个端子部102的区域称为“端子部形成区域102R”，将形成S-G连接部103的区域称为“S-G连接部形成区域103R”。
另外，在图示的例子中，在周边区域110形成有：用于对共用电极施加COM信号的COM信号用配线SCOM、GCOM；连接共用电极和COM信号用配线GCOM的COM-G连接部(未图示)；和连接共用电极和COM信号用配线SCOM的COM-S连接部(未图示)。在此，COM信号用配线SCOM、GCOM以包围显示区域120的方式设置成环状，但是COM信号用配线SCOM、GCOM的平面形状没有特别限定。
在该例子中，与源极配线S平行地延伸的COM信号用配线SCOM，与源极配线S由相同的导电膜形成，与栅极配线G平行地延伸的COM信号用配线GCOM，与栅极配线G由相同的导电膜形成。这些COM信号用配线SCOM、GCOM，例如在周边区域110中，在显示区域120的各角部的附近，相互电连接。此外，用于形成COM信号用配线的导电膜并不限定于上述情况。也可以COM信号用配线整体与栅极配线G由相同的导电膜形成、或与源极配线S由相同的导电膜形成。
用于连接COM信号用配线GCOM和共用电极的COM-G连接部可以在周边区域110，在相邻的源极配线S之间，以与S-G连接部103不重叠的方式配置。在本说明书中，将形成COM-G连接部的区域称为“COM-G连接部形成区域104R”。
虽然没有图示，但是可以在周边区域110配置有用于连接COM信号用配线SCOM和共用电极的COM-S连接部。
此外，根据应用半导体装置100的显示装置的动作模式，相对电极也可以不是共用电极。在该情况下，在周边区域110可以不形成COM信号用配线和COM-G连接部。另外，在将半导体装置100应用于纵向电场驱动方式的动作模式的显示装置等情况下，可以不使隔着电介质层与共用电极相对配置的透明导电层作为电极起作用。
＜端子部形成区域102R＞
首先，对本实施方式的TFT基板中的端子部的结构进行说明。图2的(a)和(b)分别是表示在TFT基板的周边区域形成的端子部的平面图和截面图。此外，在图2的(b)中，图示了相邻的2个端子，但是端子的个数没有特别限定。
端子部102具有：配置在基板1上的下部导电层3t；以覆盖下部导电层3t的方式延伸设置的栅极绝缘层5；和在栅极绝缘层5之上形成的、包含氧化物半导体的半导体层7t。在栅极绝缘层5和半导体层7t中形成有使下部导电层3t的一部分露出的(到达下部导电层3t的)接触孔CH。接触孔CH包括栅极绝缘层5的开口部5q和半导体层7t的开口部7q。在接触孔CH的侧壁，栅极绝缘层5的开口部5q的侧面(接触孔CH侧的侧面)与半导体层7t的开口部7q的侧面(接触孔CH侧的侧面)对齐。
在半导体层7t上和接触孔CH内，形成有下部透明连接层15t。下部透明连接层15t在接触孔CH内与下部导电层3t接触。在下部透明连接层15t上形成有上部透明连接层19t。上部透明连接层19t在接触孔CH的底面和侧面与下部透明连接层15t接触。在端子部102，经由下部透明连接层15t确保上部透明连接层19t与下部导电层3t的电连接。
在图示的例子中，下部导电层3t例如与栅极配线3由相同的导电膜形成。下部导电层3t可以与栅极配线3连接(栅极端子部)。或者，可以经由S-G连接部与源极配线11连接(源极端子部)。
本实施方式的端子部102具有由下部透明连接层15t和上部透明连接层19t形成的冗余结构。因此，能够抑制在由栅极绝缘层5和半导体层7t形成的凹部中形成的导电膜的中断引起的电阻增大，因此，与以往相比能够提高可靠性。另外，根据本实施方式，如后所述，在栅极绝缘层5形成开口部5q的工序中能够利用半导体层7t作为蚀刻掩模，因此，能够不使制造工艺复杂化而制造具有冗余结构的端子部102。
在将本实施方式应用于在FFS模式的显示装置中使用的TFT基板的情况下，优选下部透明连接层15t与共用电极由相同的透明导电膜形成，上部透明连接层19t与像素电极由相同的导电膜形成。这样，通过利用成为共用电极和像素电极的一对电极层，能够在抑制制造工序数和掩模个数的增加的同时，形成具有冗余结构的端子部102。
优选当从基板1的法线方向看时，半导体层7t、上部透明连接层19t和下部透明连接层15t重叠。即，优选上部透明连接层19t也覆盖下部透明连接层15t中位于半导体层7t之上的部分。由此，能够更可靠地抑制由中断引起的电阻增大。此外，在图2的(a)所示的例子中，上部透明连接层19t的端部19e位于下部透明连接层15t之上，但是上部透明连接层19t也可以覆盖下部透明连接层15t的整个上表面。例如，也可以如图2的(c)所示，上部透明连接层19t不仅覆盖下部透明连接层15t的整个上表面，而且覆盖至下部透明连接层15t和半导体层7t的与开口部7q相反的一侧的侧面。
在本实施方式中，半导体层7t的开口部7q侧的侧面与栅极绝缘层5的开口部5q侧的侧面对齐。这样的结构，如后所述，能够通过将半导体层7t作为蚀刻掩模，在栅极绝缘层5形成开口部5q而得到。另外，半导体层7t的与开口部7q相反的一侧的侧面可以与下部透明连接层15t的侧面对齐。这样的结构能够通过同时蚀刻半导体层7t和下部透明连接层15t而得到。
此外，在本说明书中，不同的2个以上的层的“侧面对齐”，不仅包括这些层的侧面在垂直方向上共面的情况，也包括这些层的侧面连续而构成锥形状等的倾斜面的情况。这样的结构能够通过使用同一掩模对这些层进行蚀刻等而得到。
＜晶体管形成区域101R＞
本实施方式的半导体装置100在每个像素具有：TFT101；和连接TFT101与像素电极的接触部105(1)。在本实施方式中，接触部105(1)也设置在晶体管形成区域101R。
图3的(a)和(b)分别是表示本实施方式中的TFT101和接触部105(1)的平面图和截面图。此外，在图3的(b)所示的截面图中，相对于基板1倾斜的面(锥形部等)用台阶状的线表示，但是实际上为平滑的倾斜面。本申请的其它截面图也是同样的。
本实施方式的半导体装置100在每个像素具有：TFT101；和连接TFT101与像素电极的接触部105(1)。在本实施方式中，接触部105(1)也设置在晶体管形成区域101R。
在晶体管形成区域101R中形成有：TFT101；覆盖TFT101的绝缘层14；配置在绝缘层14的上方的、不与第一透明导电层15电连接的漏极连接透明导电层15a；和隔着电介质层(绝缘层)17配置在第一透明导电层15之上的第二透明导电层19a。另外，TFT101的漏极电极11d和第二透明导电层19a，在形成于层间绝缘层14和电介质层17中的第一接触孔CH1内电连接。在本说明书中，将在第一透明导电层15与TFT101之间形成的绝缘层14称为“层间绝缘层”，将在第一透明导电层15与第二透明导电层19a之间形成的、与这些导电层15、19a形成电容的绝缘层称为“电介质层”。本实施方式中的层间绝缘层14包括：与TFT101的漏极电极11d接触地形成的第一绝缘层12；和在其上形成的第二绝缘层13。
TFT101具备：栅极电极3a；在栅极电极3a之上形成的栅极绝缘层5；在栅极绝缘层5之上形成的半导体层7a；和以与半导体层7a接触的方式形成的源极电极11s和漏极电极11d。当从基板1的法线方向看时，半导体层7a中的至少成为沟道区域的部分以隔着栅极绝缘层5与栅极电极3a重叠的方式配置。另外，以覆盖半导体层7a中的至少成为沟道区域的区域的方式形成有保护层9。源极电极和漏极电极11s、11d可以分别在设置于保护层9中的开口部内与半导体层7a接触。
栅极电极3a与栅极配线3使用相同的导电膜，与栅极配线3形成为一体。在本说明书中，将与栅极配线3使用相同的导电膜形成的层统称为“栅极配线层”。因此，栅极配线层包括栅极配线3和栅极电极3a。栅极配线3包括作为TFT101的栅极起作用的部分，该部分成为上述的栅极电极3a。另外，在本说明书中，有时也将栅极电极3a和栅极配线3形成为一体而得到的图案称为“栅极配线3”。可以：当从基板1的法线方向看栅极配线3时，栅极配线3具有在规定的方向延伸的部分和从该部分向与上述规定的方向不同的方向延伸的延伸部分，延伸部分作为栅极电极3a起作用。或者，也可以：当从基板1的法线方向看时，栅极配线3具有以一定的宽度在规定的方向延伸的多个直线部分，各直线部分的一部分与TFT101的沟道区域重叠，作为栅极电极3a起作用。
源极电极11s和漏极电极11d，与源极配线11由相同的导电膜形成。在本说明书中，将与源极配线11使用相同的导电膜形成的层统称为“源极配线层”。因此，源极配线层包括源极配线11、源极电极11s和漏极电极11d。源极电极11s与源极配线11电连接。可以：源极配线11具有在规定的方向延伸的部分和从该部分向与上述规定的方向不同的方向延伸的延伸部分，延伸部分作为源极电极11s起作用。
层间绝缘层14和电介质层17具有到达TFT101的漏极电极11d的表面的(使漏极电极11d露出的)第一接触孔CH1。在第一接触孔CH1内，TFT101的漏极电极11d与第二透明导电层19a电连接。在该例子中，在第一接触孔CH1内，漏极电极11d的表面的一部分与漏极连接透明导电层15a接触，其它部分与第二透明导电层19a接触。此外，也可以如后所述，第二透明导电层19a和漏极电极11d经由漏极连接透明导电层15a连接。在本说明书中，将TFT101的漏极电极11d与在其上方形成的透明导电层(在该例子中是漏极连接透明导电层15a和第二透明导电层19a)接触的部分称为“接触部”。
如图所示，栅极绝缘层5可以具有第一栅极绝缘层5A和在其上形成的第二栅极绝缘层5B的叠层结构。
层间绝缘层14中位于TFT101侧的第一绝缘层12例如是无机绝缘层，以与漏极电极11d的一部分接触的方式形成。第一绝缘层12作为钝化层起作用。在第一绝缘层12之上形成的第二绝缘层13可以是有机绝缘膜。此外，在图示的例子中，层间绝缘层14具有2层结构，但是也可以是仅由第一绝缘层12构成的单层结构，也可以具有3层以上的叠层结构。
第一透明导电层15例如作为共用电极起作用。第一透明导电层15具有开口部15p。漏极连接透明导电层15a，与第一透明导电层15由相同的导电膜形成，但是不与第一透明导电层15电连接。
第二透明导电层19a例如作为像素电极起作用。在该例子中，第二透明导电层19a按每个像素分离。另外，具有狭缝状的多个开口部。
当从基板1的法线方向看时，第二透明导电层19a的至少一部分以隔着电介质层17与第一透明导电层15重叠的方式配置。因此，在这些导电层15、19a的重叠的部分形成电容。该电容能够具有作为表示装置中的辅助电容的功能。
当从基板1的法线方向看时，接触部105(1)的至少一部分以与栅极配线层(在此是栅极配线3或栅极电极3a)重叠的方式配置。
在此，使用图3的(a)，对接触部105(1)和第一接触孔CH1的形状。第一接触孔CH1由第一透明导电层15、电介质层17、第二绝缘层13和第一绝缘层12的开口部构成。在图3的(a)中，将第一透明导电层15、电介质层17、第二绝缘层13、第一绝缘层12的开口部的轮廓的一个例子分别用线15p、17p、13p、12p表示。
此外，在本说明书中，在各层中形成的开口部的侧面不是与基板1垂直、而是开口部的大小根据深度而变化的情况下(例如具有锥形状的情况下)，将开口部最小的深度的轮廓作为“开口部的轮廓”。因此，在图3的(a)中，例如第二绝缘层13的开口部13p的轮廓是第二绝缘层13的底面(第二绝缘层13与第一绝缘层12的界面)的轮廓。
开口部17p、13p均配置在第一透明导电层15的开口部15p的内部。因此，在第一接触孔CH1的侧壁，第一透明导电层15不露出。第一绝缘层12的开口部12p可以与第二绝缘层13的开口部13p对齐。另外，开口部17p和开口部13p以至少一部分重叠的方式配置。这些开口部17p、13p的重叠的部分对应于与漏极电极11d接触的第一绝缘层12的开口部12p。在本实施方式中，以第二绝缘层13的开口部13p的至少一部分位于电介质层17的开口部17p的轮廓的内部的方式，配置开口部17p、13p。在图示的例子中，第二绝缘层13的开口部13p整体配置在电介质层17的开口部17p的轮廓的内部。
在开口部15p的内部，形成有与第一透明导电层15电分离的漏极连接透明导电层15a。在该例子中，漏极连接透明导电层15a覆盖开口部13p的侧面的一部分、开口部12p的侧面的一部分、和通过这些开口部露出的漏极电极11d的表面的一部分。第二透明导电层19a在接触孔CH1内覆盖：漏极连接透明导电层15a、漏极电极11d的表面和开口部12p、13p的侧面中没有被漏极连接透明导电层15a覆盖的部分、和电介质层17的开口部17p的侧面。
如后所述，第一接触孔CH1通过电介质层17的蚀刻、第一绝缘层12的蚀刻和第二绝缘层13的图案化而形成。在本实施方式中，作为第二绝缘层13使用有机绝缘膜，因此，当在第二绝缘层13中形成开口部13p之后，将第二绝缘层13作为蚀刻掩模，进行第一绝缘层12的蚀刻。由此，第一绝缘层12的开口部12p侧的侧面与第二绝缘层13的开口部13p侧的侧面的一部分对齐(图3的(b)所示的第一接触孔CH1内)。此外，在本说明书中，不同的2个以上的层的“侧面对齐”，不仅包括这些层的侧面在垂直方向上共面的情况，也包括这些层的侧面连续而构成锥形状等的倾斜面的情况。这样的结构能够通过使用同一掩模对这些层进行蚀刻等而得到。
这样的接触部105(1)例如通过如下的方法形成。首先，在基板1上形成TFT101。接着，以覆盖TFT101的方式，形成至少与TFT101的漏极电极11d接触的第一绝缘层12。接着，在第一绝缘层12之上，形成具有开口部13p的第二绝缘层13。然后，以第二绝缘层13作为掩模，对第一绝缘层12进行蚀刻来设置开口部12p。通过第一绝缘层12的蚀刻，漏极电极11d的表面露出。然后，在第二绝缘层13上，形成具有开口部15p的第一透明导电层15，在开口部15p的内侧形成漏极连接透明导电层15a。此时，漏极连接透明导电层15a在开口部12p内与漏极电极11d的表面的一部分接触，漏极电极11d的表面的其它部分露出。然后，在第一透明导电层15之上，形成具有开口部17p的电介质层17。开口部12p、13p、17p构成第一接触孔CH1。接着，在电介质层17之上和第一接触孔CH1内，以与漏极电极11d的表面的其它部分接触的方式，形成第二透明导电层19a。关于接触部105(1)的更具体的制造工序，将在后面进行说明。
此外，在本实施方式中，在第一接触孔CH1内，漏极电极11d与第二透明导电层19a可以不直接接触。
图4的(a)和(b)是例示本实施方式中的另一个TFT和接触部的截面图和平面图。图4的(b)表示沿图4的(a)的A-A’线的截面。对于与图3所示的TFT101和接触部105(1)相同的构成要素，标注相同的参照符号，避免重复说明。
在接触部105(2)中，在第一接触孔CH1内，漏极电极11d仅与漏极连接透明导电层15a接触，不与第二透明导电层19a接触。即，漏极电极11d经由漏极连接透明导电层15a与第二透明导电层19a电连接。在该例子中，漏极电极11d与漏极连接透明导电层15a接触的部分成为接触部105(2)。接触部105(2)，当从基板1的法线方向看时，以与栅极配线层(在此是栅极配线3或栅极电极3a)重叠的方式配置。进一步，电介质层17的开口部17p与层间绝缘层14(第一绝缘层和第二绝缘层12、13)的开口部12p、13p以部分重叠的方式配置。因此，在层间绝缘层14的开口部侧的侧面，以覆盖漏极连接透明导电层15a的一部分的方式形成有电介质层17。以覆盖电介质层17和漏极连接透明导电层15a中没有被电介质层17覆盖的部分的方式形成有第二透明导电层19a
接触部105(2)例如能够如下那样形成。首先，利用与上述的接触部105(1)的形成方法同样的方法，以第二绝缘层13作为掩模，对第一绝缘层12进行蚀刻，来设置使漏极电极11d的表面露出的开口部12p。然后，在第二绝缘层13上，形成具有开口部15p的第一透明导电层15，在开口部15p的内侧形成漏极连接透明导电层15a。此时，将漏极连接透明导电层15a配置成在开口部12p内与漏极电极11d的整个表面接触。然后，在第一透明导电层15之上，形成具有开口部17p的电介质层17。开口部12p、13p、17p构成第一接触孔CH1。开口部17p的轮廓的一部分位于开口部13p的轮廓的内部，因此，电介质层17以覆盖开口部12p、13p的侧面的一部分(在图4中是左侧的侧面)的方式形成。接着，在电介质层17之上和第一接触孔CH1内，以与漏极连接透明导电层15a接触的方式形成第二透明导电层19a。
图5A和图5B分别是例示本实施方式中的又一个接触部105(3)的平面图和截面图。
接触部105(3)配置在与栅极配线3由相同的导电膜形成、并且与栅极配线3电分离的下部导电层3c上。下部导电层3c例如可以是辅助电容配线。在下部导电层3c之上，隔着栅极绝缘层5形成有上部导电层11c。上部导电层11c与源极配线11由相同的导电膜形成，与漏极电极11d电连接。上部导电层11c可以与漏极电极11d形成为一体。在上部导电层11c之上，形成有具有使上部导电层11c露出的开口部14p的层间绝缘层14。在层间绝缘层14的开口部14p内，依次形成有漏极连接透明导电层15a、电介质层17和第二透明导电层19a。电介质层17形成有开口部17p。在该例子中，开口部17p配置在开口部14p的轮廓的内部。第二透明导电层19a在形成于电介质层17的开口部17p内，与漏极连接透明导电层15a接触。
这样，在接触部105(3)中，作为像素电极的第二透明导电层19a经由漏极连接透明导电层15a与上部导电层11c电连接。该接触部105(3)也作为以下部导电层3c为下部电极、以上部导电层11c为上部电极的辅助电容起作用。
本实施方式中的接触部105(1)～105(3)(以下简称为“接触部105”)具有上述结构，因此，根据本实施方式，能够得到如下的优点。
(1)接触部105的缩小化
根据以往的结构(例如在专利文献2中公开的结构)，需要分别形成连接漏极电极和共用电极的接触部、与连接共用电极和像素电极的接触部，存在不能使接触部所需要的面积减小的问题。
与此相对，根据本实施方式，能够在1个第一接触孔CH1内，将漏极电极11d和第二透明导电层19a(像素电极)电连接，因此，能够使接触孔所需要的面积减少。
另外，根据接触部105(1)和105(2)，以仅覆盖第一接触孔CH1的侧面的一部分的方式设置漏极连接透明导电层15a，因此，与在整个接触孔中配置2层透明导电层的结构相比，能够实现高效率的布局，能够使第一接触孔CH1和接触部105缩小。因此，能够实现更加高精细的TFT基板。进一步，在第一接触孔CH1内，局部地形成有由第二透明导电层19a和漏极电极11d形成的冗余结构，因此，能够提高接触部105的可靠性。
(2)漏极电极11d的表面保护
在形成接触部105(1)～105(3)时，能够以由漏极连接透明导电层15a覆盖漏极电极11d的表面的一部分或全部的状态进行至电介质层17的形成。当使用这样的处理时，与以使漏极电极11d在第一接触孔CH1的整个底面露出的状态形成电介质层17的情况相比，能够使漏极电极11d的露出面积减小，因此，能够使在漏极电极11d的表面产生的处理损伤减少。其结果，能够形成更低电阻更稳定的接触部105。特别是，根据接触部105(2)和105(3)的结构，能够以由漏极连接透明导电层15a覆盖漏极电极11d的露出表面整体的状态进行至电介质层17的形成。因此，能够更有效地减少在漏极电极11d的表面产生的处理损伤。
(3)由接触部105的配置带来的高透过率化
在接触部105(1)～105(3)中，优选：当从基板1的法线方向看时，TFT101的漏极电极11d与漏极连接透明导电层15a或第二透明导电层19a接触的接触部105，以与栅极配线层(栅极配线3或下部导电层3c)重叠的方式配置。由此，与以往相比能够抑制由接触部105引起的开口率的下降，能够实现高透过率化。
特别是，如果像接触部105(1)和105(2)那样，接触部105的至少一部分与栅极配线3或栅极电极3a重叠，则能够得到更加高精细的TFT基板。更优选接触部105整体以与栅极配线3或栅极电极3a重叠的方式配置。
在本实施方式中，如上述(1)中说明的那样，能够使接触部105的面积减小，因此，能够不增大栅极配线3的宽度而使接触部105整体以与栅极配线3重叠的方式配置。由此，能够更有效地提高透过率，能够实现进一步的高精细化。
另外，优选：在要形成接触部105的区域中，将漏极电极11d的宽度设定得与栅极配线3的宽度相比充分小，以与栅极配线3重叠的方式配置漏极电极11d整体。例如，在图3的(a)所示的平面图中，可以设定各个电极图案，使得栅极电极3a的边缘与漏极电极11d的边缘的距离为2μm以上。由此，能够抑制由漏极电极11d引起的透过率的下降。另外，能够将由对准偏差引起的Cgd的变化抑制得较小，因此，能够提高液晶显示装置的可靠性。
(4)由透明辅助电容带来的高透过率化
在本实施方式中，可以设置辅助电容配线，在其上形成辅助电容，但是也可以不设置辅助电容配线本身。在该情况下，通过将第二透明导电层19a的至少一部分以隔着电介质层17与第一透明导电层15重叠的方式配置，能够形成电容。该电容能够作为辅助电容起作用。通过适当调整电介质层17的材料和厚度、形成电容的部分的面积等，能够得到具有期望的电容的辅助电容。这样，在像素内，不需要利用例如与源极配线相同的金属膜等另外形成辅助电容，因此是有利的。因此，能够抑制由使用金属膜形成辅助电容所引起的开口率的下降。
在本实施方式中，作为TFT101的活性层(有源层)使用的半导体层7a没有特别限定，例如为氧化物半导体层。氧化物半导体层例如包括In-Ga-Zn-O类的半导体(以下简称为“IGZO类半导体”)。在此，IGZO类半导体是In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组成比)没有特别限定，例如包括In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。IGZO类半导体可以是非晶的，也可以是结晶。作为结晶IGZO类半导体，优选c轴与层面大致垂直地取向的结晶IGZO类半导体。这样的IGZO类半导体的结晶结构，例如在日本特开2012-134475号公报中有公开。为了参考，在本说明书中援用日本特开2012-134475号公报的全部公开内容。氧化物半导体与非晶硅半导体相比具有高迁移率，因此，能够使TFT101的尺寸减小。除此以外，当在本实施方式的半导体装置中应用氧化物半导体TFT时，具有如下的优点。
如上所述，优选以与栅极配线3重叠的方式配置接触部105，提高像素的开口率。由此，与以往相比Cgd变大。通常，Cgd相对于像素电容的比：Cgd/[Cgd+(CLC+CCS)]设计成抑制为低于规定值，因此，当Cgd变大时，需要使像素电容(CLC+CCS)也相应地增加。但是，即使使像素电容增大，在非晶硅TFT中，也会产生不能以以往的帧频进行写入的问题。这样，在以往的使用非晶硅TFT的半导体装置中，以与栅极配线重叠的方式配置接触部的结构，无法同时满足显示装置所要求的其它特性，因此不实用，以往没有采用那样的结构。
与此相对，在本实施方式中，能够利用由上述的第一透明导电层和第二透明导电层15、19a与电介质层17构成的辅助电容使CCS变大。此外，导电层15、19a均透明，因此，即使形成那样的辅助电容，透过率也不会下降。因此，能够使像素电容增加，因此，能够将Cgd相对于像素电容的上述比抑制得充分小。另外，当在实施方式中应用氧化物半导体TFT时，即使像素电容增加，因为氧化物半导体的迁移率高，所以也能够以与以往同等的帧频进行写入。因此，能够维持写入速度，将Cgd/[Cgd+(CLC+CCS)]抑制得充分小，使开口率提高与接触部105的面积相应的量。
在将本实施方式的半导体装置100应用于FFS模式的显示装置的情况下，第二透明导电层19a按每个像素被分离，作为像素电极起作用。优选各第二透明导电层19a(像素电极)具有多个狭缝状的开口部。另一方面，第一透明导电层15只要至少配置在像素电极的狭缝状的开口部之下，就能够作为像素电极的相对电极起作用，对液晶分子施加横向电场。优选第一透明导电层15形成为在各像素中占据没有形成栅极配线3和源极配线11等金属膜的区域(透过光的区域)的大致整体。在本实施方式中，第一透明导电层15占据了像素的大致整体(用于形成接触部105的开口部15p以外)。由此，能够使第一透明导电层15中与第二透明导电层19a重叠的部分的面积变大，因此，能够使辅助电容的面积增加。另外，当第一透明导电层15占据像素的大致整体时，具有来自在比第一透明导电层15更靠下的位置形成的电极(或配线)的电场能够被第一透明导电层15屏蔽的优点。第一透明导电层15相对于像素的占有面积例如优选为80％以上。
此外，本实施方式的半导体装置100也能够应用于FFS模式以外的动作模式的显示装置。为了应用于例如VA模式等纵向电场驱动方式的显示装置，使第二透明导电层19a作为像素电极起作用，在像素内形成透明的辅助电容，可以在像素电极与TFT101之间形成电介质层17和第一透明导电层15。
＜S-G连接部形成区域103R＞
图6A和图6B分别是表示本实施方式中的S-G连接部形成区域103R的一部分的平面图和截面图。
在S-G连接部形成区域103R中形成的各S-G连接部103中，将与栅极配线3由相同的导电膜形成的下部导电层3sg和与源极配线11由相同的导电膜形成的上部导电层11sg，利用下部透明导电层15sg连接。在图示的例子中，S-G连接部103具有：连接下部导电层3sg和下部透明导电层15sg的第一连接部103A；和连接上部导电层11sg和下部透明导电层15sg的第二连接部103B。下部透明导电层15sg例如与第一透明导电层15由相同的导电膜形成。
第一连接部103A具备：下部导电层3sg；以覆盖下部导电层3sg的方式延伸设置的栅极绝缘层5、保护层9和层间绝缘层14；在形成于栅极绝缘层5、保护层9和层间绝缘层14中的开口部14rA内与下部导电层3sg接触的下部透明导电层15sg；和在开口部14rA内，在下部透明导电层15sg上形成的上部透明导电层19sg。上部透明导电层19sg例如与第二透明导电层(像素电极)19a由相同的导电膜形成。
另一方面，第二连接部103B具备：在栅极绝缘层5上形成的上部导电层11sg；以覆盖上部导电层11sg的方式延伸设置的层间绝缘层14；在形成于层间绝缘层14中的开口部14rB内与上部导电层11sg接触的下部透明导电层15sg；和在开口部14rB内，在下部透明导电层15sg上形成的上部透明导电层19sg。
在图示的例子中，形成有包括第一连接部和第二连接部103A、103B的开口部14rA、14rB的1个开口部，但是这些开口部14rA、14rB也可以是相互分离的2个开口。
本实施方式中的S-G连接部103中，在开口部14rA、14rB内，下部透明导电层15sg和上部透明导电层19sg叠层而形成冗余结构。由此，能够提高S-G连接部103的可靠性。
在本实施方式中，上部导电层11sg与源极配线11连接，并且，下部导电层3sg与端子部(源极端子部)102的下部导电层3t连接。由此，能够将源极配线11经由S-G连接部103与端子部102连接。
＜液晶显示装置的结构＞
在此，对使用本实施方式的半导体装置100的液晶显示装置的结构进行说明。图7是例示本实施方式的液晶显示装置1000的图。
如图7所示，液晶显示装置1000具备：液晶层930；夹着液晶层930相互相对的TFT基板100(与实施方式1的半导体装置100对应)和相对基板900；配置在TFT基板100和相对基板900各自的外侧的偏光板910和920；和将显示用的光向TFT基板100射出的背光源单元940。在TFT基板100上配置有驱动多个扫描线(栅极总线)的扫描线驱动电路、和驱动多个信号线(数据总线)的信号线驱动电路。扫描线驱动电路和信号线驱动电路，与配置在TFT基板100的外部的控制电路连接。根据由控制电路进行的控制，从扫描线驱动电路向多个扫描线供给切换TFT的导通/断开的扫描信号，从信号线驱动电路向多个信号线供给显示信号(对作为像素电极的第二透明导电层19a的施加电压)。另外，虽然没有图示，但是如前面参照图1说明的那样，经由COM信号用配线对作为共用电极的第一透明导电层15供给COM信号。
相对基板900具备彩色滤光片。彩色滤光片，在三原色显示的情况下，包括各自与像素对应地配置的R(红色)滤光片、G(绿色)滤光片和B(蓝色)滤光片。
在液晶显示装置1000中，根据在作为TFT基板100的共用电极的第一透明导电层15与作为像素电极的第二透明导电层19a之间被提供的电位差，液晶层的液晶分子按每个像素进行取向，进行显示。
＜半导体装置100的制造方法＞
以下，参照附图对本实施方式的半导体装置100的制造方法的一个例子进行说明。
在此，以在基板1上同时形成图5A和图5B所示的TFT101和接触部105(3)、图2的(a)和(b)所示的端子部102(1)、以及图6A和图6B所示的S-G连接部103的方法为例进行说明。此外，本实施方式的制造方法并不限定于以下说明的例子。另外，TFT101、接触部105、端子部102和S-G连接部103各自的结构也能够适当变更。
图8是表示本实施方式的半导体装置100的制造方法的流程的图。在该例子中，在步骤1～8中分别使用掩模，合计使用8个掩模。
图9A～图11A的(a)～(h)分别是表示在同一基板上形成TFT101、接触部105、S-G连接部103和端子部102的工序的平面图。另外，图9B～图11B的(a)～(h)分别是与图9A～图11A的(a)～(h)对应的截面图。
步骤1：栅极配线形成工序(图9A的(a)、图9B的(a))
首先，在基板1上，形成未图示的栅极配线用金属膜(厚度：例如为50nm～500nm)。栅极配线用金属膜通过溅射法等形成在基板1之上。
接着，通过对栅极配线用金属膜进行图案化，形成栅极配线层。此时，如图9A的(a)和图9B的(a)所示，在晶体管形成区域101R，通过栅极配线用金属膜的图案化，与栅极配线3一体地形成TFT101的栅极电极3a和下部导电层3c。同样地，在端子部形成区域102R形成端子部102的下部导电层3t，在S-G连接部形成区域103R形成S-G连接部103的下部导电层3sg。
作为基板1，例如能够使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
栅极配线用金属膜的材料没有特别限定，能够适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金或其金属氮化物的膜。另外，也可以使用将这些多个膜叠层而成的叠层膜。在此，使用包含Cu(铜)/Ti(钛)的叠层膜。作为上层的Cu层的厚度例如为300nm，作为下层的Ti层的厚度例如为30nm。利用公知的光刻法，形成抗蚀剂掩模(未图示)之后，将没有被抗蚀剂掩模覆盖的部分的栅极配线用金属膜除去，由此进行图案化。在图案化之后，除去抗蚀剂掩模。
步骤2：栅极绝缘层和半导体层形成工序(图9A的(b)、图9B的(b))
接着，如图9A的(b)和图9B的(b)所示，在基板1上，以覆盖栅极电极3a、下部导电层3c、下部导电层3t、3sg的方式形成栅极绝缘层5。然后，在栅极绝缘层5之上形成半导体膜，对其进行图案化。由此，在晶体管形成区域101R形成半导体层7a，在端子部形成区域102R形成半导体层7t。半导体层7a以至少一部分与栅极电极3a重叠的方式配置。另外，半导体层7t在下部导电层3t之上具有开口部7q。优选当从基板1的法线方向看时，半导体层7t的开口部7q位于下部导电层3t的轮廓的内部。如图所示，在S-G连接部形成区域103R中，可以除去半导体膜。
作为栅极绝缘层5，能够适当使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy：x＞y)层、氮氧化硅(SiNxOy：x＞y)层等。栅极绝缘层5可以是单层，也可以具有叠层结构。例如，可以在基板侧(下层)形成用于防止来自基板1的杂质等的扩散的氮化硅层、氮氧化硅层等，在其之上的层(上层)形成用于确保绝缘性的氧化硅层、氧氮化硅层等。在此，形成2层结构的栅极绝缘层5。栅极绝缘层5的下层例如可以是厚度为300nm的SiNx膜，上层例如可以是厚度为50nm的SiO2膜。这些绝缘层例如使用CVD法形成。
此外，在作为半导体层7a使用氧化物半导体层的情况下，在使用叠层膜形成栅极绝缘层5时，优选栅极绝缘层5的最上层(即与半导体层接触的层)是含有氧的层(例如SiO2等氧化物层)。由此，在氧化物半导体层产生了氧缺损的情况下，能够利用氧化物层中含有的氧来修复氧缺损，因此，能够有效地减少氧化物半导体层的氧缺损。
在本实施方式中，作为半导体层7a形成氧化物半导体层。例如使用溅射法，在栅极绝缘层5上形成厚度为30nm以上200nm以下的氧化物半导体膜(未图示)。氧化物半导体膜例如为以1：1：1的比例含有In、Ga和Zn的In-Ga-Zn-O类的非晶氧化物半导体膜(IGZO类半导体膜)。在此，作为氧化物半导体膜，形成厚度例如为50nm的IGZO类半导体膜。然后，通过光刻，进行氧化物半导体膜的图案化，得到半导体层7a。半导体层7a以隔着栅极绝缘层5与栅极电极3a重叠的方式配置。
此外，IGZO类半导体膜中的In、Ga和Zn的比例并不限定于上述比例，能够适当选择。另外，可以代替IGZO类半导体膜，使用其它的氧化物半导体膜形成半导体层7a。其它的氧化物半导体膜可以是InGaO3(ZnO)5、氧化镁锌(MgxZn1-xO)或氧化镉锌(CdxZn1-xO)、氧化镉(CdO)等。
步骤3：保护层和栅极绝缘层的蚀刻工序(图9A的(c)、图9B的(c))
接着，在半导体层7a、7t和栅极绝缘层5之上，形成保护层(厚度：例如为30nm以上200nm以下)9。接着，使用抗蚀剂掩模(未图示)，进行保护层9的蚀刻。此时，根据各层的材料，选择蚀刻条件，使得保护层9被蚀刻，并且半导体层7a、7t和栅极绝缘层5不被蚀刻。在此所说的蚀刻条件，在使用干式蚀刻的情况下，包括蚀刻气体的种类、基板1的温度、腔室内的真空度等。另外，在使用湿式蚀刻的情况下，包括蚀刻液的种类、蚀刻时间等。
由此，如图9A的(c)和图9B的(c)所示，在晶体管形成区域101R中，在保护层9中形成使半导体层7a中的成为沟道区域的区域的两侧分别露出的开口部9p。在该蚀刻中，半导体层7a作为蚀刻阻挡层起作用。此外，保护层9只要以至少覆盖成为沟道区域的区域的方式被图案化即可。保护层9中位于沟道区域上的部分作为沟道保护膜起作用。例如，在后面的源极-漏极分离工序中，能够使半导体层7a产生的蚀刻损伤减少，因此，能够抑制TFT特性的劣化。
另一方面，在端子部形成区域102R中，保护层9以覆盖半导体层7t的上表面的方式形成。保护层9具有位于下部导电层3c上的开口部9q。在图9A的(c)和图9B的(c)中，表示为保护层9的开口部9q的侧面与半导体层7t的开口部7q的侧面对齐，但是优选保护层9的端部位于与半导体层7t的端部相比更靠外侧(开口部侧)的位置。即，优选当从基板1的法线方向看时，保护层9的开口部9q位于半导体层7t的开口部7q的内部。由此，能够更可靠地由保护层9覆盖半导体层7t的整个上表面，因此，在后面的用于形成源极电极和漏极电极的蚀刻工序中，能够使半导体层7t受到的损伤减少。为了更有效地保护半导体层7t，保护层9可以也覆盖半导体层7t的侧面。
在形成接触部105的区域和S-G连接部形成区域103R中，在保护层9中形成位于下部导电层3c上的开口部9w、和位于下部导电层3sg上的开口部9r。
保护层9可以是氧化硅膜、氮化硅膜、氧氮化硅膜或它们的叠层膜。在此，通过CVD法，形成厚度例如为100nm的氧化硅膜(SiO2膜)，作为保护层9。
当在半导体层7a、7t上形成保护层9时，能够使氧化物半导体层产生的处理损伤减少。作为保护层9，优选使用SiOx膜(包括SiO2膜)等氧化物膜。在氧化物半导体层产生了氧缺损的情况下，能够利用氧化物膜中含有的氧来修复氧缺损，因此，能够更有效地减少氧化物半导体层的氧缺损。在此，作为保护层9，使用厚度例如为100nm的SiO2膜。
步骤4：源极和漏极形成工序(图10A的(d)、图10B的(d))
接着，在保护层9之上和开口部9p、9w、9r、9q内形成源极配线用金属膜(厚度：例如为50nm～500nm)。源极配线用金属膜例如通过溅射法等形成。
接着，通过对源极配线用金属膜进行图案化，形成源极配线层。此时，如图10A的(d)和图10B的(d)所示，在晶体管形成区域101R中，由源极配线用金属膜形成源极电极11s、漏极电极11d和上部导电层11c。源极电极11s和漏极电极11d分别在开口部9p内与半导体层7a连接。另外，上部导电层11c形成在开口部9w内。
在S-G连接部形成区域103R中，在由于开口部9r而露出的栅极绝缘层5的一部分上形成上部导电层11sg。栅极绝缘层5中没有被上部导电层11sg覆盖的部分保持露出的状态。
在端子部形成区域102R中，源极配线用金属膜被除去。
在该蚀刻工序(源极-漏极分离工序)中，保护层9分别覆盖半导体层7a、7t，作为阻挡层起作用，因此，在蚀刻时能够使半导体层7a、7t受到的损伤减少。
源极配线用金属膜的材料没有特别限定，能够适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等金属或其合金或其金属氮化物的膜。在此，例如使用以厚度为30nm的Ti层作为下层，以厚度为300nm的Cu层作为上层的叠层膜。
步骤5：层间绝缘层形成工序(图10A的(e)、图10B的(e))
接着，如图10A的(e)和图10B的(e)所示，在基板1之上依次形成第一绝缘层12和第二绝缘层13。这些绝缘层12、13构成层间绝缘层14。在本实施方式中，作为第一绝缘层12，例如通过CVD法形成无机绝缘层(钝化膜)。接着，在第一绝缘层12之上，作为第二绝缘层13例如形成有机绝缘层。然后，进行第二绝缘层13的图案化，在第二绝缘层13中位于上部导电层11c上的部分、和位于上部导电层11sg和下部导电层3sg上的部分，设置开口部。另外，在端子部形成区域102R中，将第二绝缘层13除去。
接着，将图案化后的第二绝缘层13作为掩模，进行第一绝缘层12、栅极绝缘层5和保护层9的蚀刻。由此，在晶体管形成区域101R中，第一绝缘层12中没有被第二绝缘层13覆盖的部分被除去。其结果，在第一绝缘层和第二绝缘层12、13中，形成使上部导电层11c的一部分露出的第一接触孔CH1。
在S-G连接部形成区域103R中，第一绝缘层12中没有被第二绝缘层13覆盖的部分、和栅极绝缘层5中没有被上部导电层11sg覆盖的部分被除去(第一绝缘层12和栅极绝缘层5的同时蚀刻)。其结果，在第一绝缘层和第二绝缘层12、13中，形成使下部导电层3sg的一部分露出的开口部14rA和使上部导电层11sg的一部分露出的开口部14rB。在该例子中，这些开口部14rA、14rB相连。
在端子部形成区域102R中，保护层9、第一绝缘层12中位于半导体层7t的开口部内的部分、和栅极绝缘层5中没有被半导体层7t覆盖的部分被除去(第一绝缘层12、栅极绝缘层5和保护层9的同时蚀刻)。即，半导体层7t在保护层9的蚀刻中作为蚀刻阻挡层起作用，并且，在栅极绝缘层5的蚀刻中作为蚀刻掩模起作用。这样，能够利用半导体层7t作为蚀刻掩模，因此，不需要为了形成开口部而形成另外的掩模，是有利的。通过该工序，在栅极绝缘层5中形成使下部导电层3t的一部分露出的开口部5q。开口部5q和7q构成第二接触孔CH2。在第二接触孔CH2的侧壁，半导体层7t的侧面与栅极绝缘层5的侧面对齐。
作为第一绝缘层12，能够适当使用氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy：x＞y)膜、氮氧化硅(SiNxOy：x＞y)膜等。此外，也可以进一步使用具有其它膜质的绝缘性材料。优选第二绝缘层13为包含有机材料的层，例如可以是正型的感光性树脂膜。在本实施方式中，作为第一绝缘层12，使用厚度例如为200nm的SiO2膜，作为第二绝缘层13，使用厚度例如为2000nm的正型的感光性树脂膜。
此外，这些绝缘层12、13的材料并不限定于上述材料。在第二绝缘层13的图案化时，只要选择各绝缘层12、13的材料和蚀刻条件，使得能够不蚀刻第一绝缘层12而蚀刻第二绝缘层13即可。因此，第二绝缘层13例如也可以是无机绝缘层。另外，在第一绝缘层12、栅极绝缘层5和保护层9的蚀刻工序中，只要选择能够蚀刻这些层并且半导体层7t和上部导电层11sg不会被蚀刻的材料和蚀刻条件即可。
步骤6：第一透明导电层形成工序(图10A的(f)、图10B的(f))
接着，在第二绝缘层13上、接触孔CH1、CH2内和开口部14rA、14rB内，例如通过溅射法形成透明导电膜(未图示)，对其进行图案化。图案化能够使用公知的光刻法。
如图10A的(f)和图10B的(f)所示，在晶体管形成区域101R中，通过透明导电膜的图案化，在第二绝缘层13上形成第一透明导电层15。另外，在第一接触孔CH1内，形成与第一透明导电层15电分离的漏极连接透明导电层15a。漏极连接透明导电层15a在第一接触孔CH1内与上部导电层11c接触。漏极连接透明导电层15a的端部可以位于第二绝缘层13上。
在S-G连接部形成区域103R中，通过透明导电膜的图案化，在开口部14rA、14rB内形成下部透明导电层15sg。下部透明导电层15sg在开口部14rA内与下部导电层3sg接触，在开口部14rB内与上部导电层11sg接触。下部透明导电层15sg的端部可以位于第二绝缘层13上。
在端子部形成区域102R中，通过透明导电膜的图案化，在第二接触孔CH2内和半导体层7t的一部分上形成下部透明连接层15t。下部透明连接层15t在第二接触孔CH2内与下部导电层3t接触。
在本实施方式中，在下部透明连接层15t的图案化时，半导体层7t也同时进行图案化。在基板1上形成多个端子部的情况下，当相邻的端子部的与下部透明连接层15t接触的半导体层7t彼此连接时，端子部彼此有可能导通。当像本实施方式那样，与下部透明连接层15t一起进行半导体层7t的图案化时，能够使各端子部的半导体层7t的图案相互分离，因此优选。在通过干式蚀刻进行下部透明连接层15t和半导体层7t的图案化的情况下，当从基板1的法线方向看时，下部透明连接层15t的端部与半导体层7t的端部(与第二接触孔CH2相反的一侧的端部)对齐。在使用湿式蚀刻进行图案化的情况下，有在与基板1垂直的截面中，半导体层7t的上述端部的侧面具有从下部透明连接层15t的端部向第二接触孔CH2侧倾斜的倒锥形状的情况。当这样同时对下部透明连接层15t和半导体层7t进行图案化时，能够不使制造工序数增加，而仅在第二接触孔CH2的周边(周围、边缘部分)，在下部透明连接层15t与栅极绝缘层5之间留下半导体层7t。因此，能够在确保端子部的可靠性的同时，抑制端子部彼此的导通。
此外，第一透明导电层15可以形成为占据像素内的接触部105以外的部分的大致整体。
作为用于形成第一透明导电层15、漏极连接透明导电层15a、下部透明导电层15sg和下部透明连接层15t的透明导电膜，例如能够使用ITO(铟锡氧化物)膜(厚度：50～200nm)、IZO膜或ZnO膜(氧化锌膜)等。在此，作为透明导电膜，使用厚度例如为100nm的ITO膜。
步骤7：电介质层形成工序(图11A的(g)、图11B的(g))
接着，以覆盖基板1的整个表面的方式，例如通过CVD法，形成电介质层17。接着，在电介质层17之上形成抗蚀剂掩模(未图示)，进行电介质层17的蚀刻。
由此，如图11A的(g)和图11B的(g)所示，在晶体管形成区域101R中，在电介质层17中形成使漏极连接透明导电层15a露出的开口部17p。在该例子中，开口部17p配置成使得漏极连接透明导电层15a在第一接触孔CH1的底面的一部分露出，但是开口部17p的位置没有特别限定。
在S-G连接部形成区域103R中，在电介质层17中形成使下部透明导电层15sg露出的开口部17r。在该例子中，开口部17r形成为使得下部透明导电层15sg中位于开口部14rA、14rB内的部分整体露出。
在端子部形成区域102R中，电介质层17被除去。
作为电介质层17，没有特别限定，例如能够适当使用氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy：x＞y)膜、氮氧化硅(SiNxOy：x＞y)膜等。在本实施方式中，电介质层17也作为构成辅助电容的电容绝缘膜使用，因此，优选适当选择电介质层17的材料和厚度，使得能够得到规定的电容CCS。作为电介质层17的材料，从介电常数和绝缘性的观点出发，能够优选使用SiNx。电介质层17的厚度，例如为150nm以上400nm以下。当为150nm以上时，能够更可靠地确保绝缘性。另一方面，当为400nm以下时，能够更可靠地得到期望的电容。在本实施方式中，作为电介质层17，例如使用厚度为300nm的SiNx膜。
步骤8：第二透明导电层形成工序(图11A的(h)、图11B的(h))
接着，在电介质层17之上、开口部17p、17r内和第二接触孔CH2内，例如通过溅射法形成透明导电膜(未图示)，对其进行图案化。图案化能够使用公知的光刻法。
由此，如图11A的(h)和图11B的(h)所示，在晶体管形成区域101R中，形成第二透明导电层19a。第二透明导电层19a在开口部17p内与漏极连接透明导电层15a接触。由此，能够使第二透明导电层19a和漏极电极11d经由漏极连接透明导电层15a和上部导电层11c电连接。另外，第二透明导电层19a的至少一部分配置成隔着电介质层17与第一透明导电层15重叠。此外，在本实施方式中，第二透明导电层19a在FFS模式的显示装置中作为像素电极起作用。在该情况下，在各像素中，可以在第二透明导电层19a中不与栅极配线3重叠的部分形成多个狭缝。
在S-G连接部形成区域103R中，由透明导电膜得到在开口部17r内与下部透明导电层15sg接触的上部透明导电层19sg。由此，能够使下部导电层3sg和上部导电层11sg经由下部透明导电层15sg和上部透明导电层19sg连接。另外，在开口部14rA、14rB内，下部透明导电层15sg与上部透明导电层19sg叠层，得到冗余结构，因此，能够实现可靠性高的连接部。
在端子部形成区域102R中，由透明导电膜形成端子部102的上部透明连接层19t。上部透明连接层19t在第二接触孔CH2内与下部透明连接层15t接触。由此，能够使下部导电层3t和上部透明连接层19t经由下部透明连接层15t连接。另外，使下部透明连接层15t和上部透明连接层19t叠层，得到冗余结构，因此，能够实现可靠性高的的端子部。
作为用于形成第二透明导电层19a、上部透明连接层19sg和上部透明连接层19t的透明导电膜，例如能够使用ITO(铟锡氧化物)膜(厚度：50～150nm)、IZO膜或ZnO膜(氧化锌膜)等。在此，作为透明导电膜，使用厚度例如为100nm的ITO膜。
此外，在本实施方式中，在显示区域的大致整体，在栅极绝缘层5与层间绝缘层14之间设置保护层，但是在端子部形成区域102R中保护层被除去。但是，在端子部的形成工序中，为了抑制半导体层7t的处理损伤而利用保护层。
以上对制造图2的(b)所示的端子部102、图4所示的TFT101和接触部105(3)的方法进行了说明，但是，在制造图2的(c)所示的端子部102(2)、图3所示的接触部105(1)、图4所示的接触部105(2)的情况下，也能够与上述同样地，按照图8所示的流程来制造。
(实施方式2)
以下，对本发明的半导体装置的实施方式2进行说明。
在上述的实施方式1中，在S-G连接部103中，利用透明导电层15、19a使由源极配线用金属形成的上部导电层11sg和由栅极配线用金属形成的下部导电层3sg电连接，但是在本实施方式中，采用使上部导电层11sg和下部导电层3sg直接接触的结构。另外，在本实施方式中，在接触部105不形成漏极连接透明导电层15a，使第二透明导电层19a和上部导电层11c直接接触，这一点与实施方式1不同。接触部105设置在作为辅助电容配线起作用的下部导电层3c之上。另外，在形成端子部时，将保护层9作为蚀刻掩模在半导体层7t中形成开口部7q，这一点与实施方式1中说明的制造方法不同。
图12～图15的(a)～(p)分别是表示本实施方式的半导体装置的制造方法的一个例子的工序截面图。对于与图9B～图11B同样的构成要素，标注相同的参照符号。在以下的说明中，对于与实施方式1同样的工序(包括各构成要素的材料、制膜方法、蚀刻方法、膜的厚度等)，省略说明。
首先，如图12的(a)所示，在基板1上形成栅极配线用金属3’。接着，如图12的(b)所示，进行栅极配线用金属3’的图案化，得到栅极配线层。更具体地说，在晶体管形成区域101R中，形成栅极电极3a和下部导电层3c。下部导电层3c可以为辅助电容配线。在S-G连接部形成区域103R、端子部形成区域102R中，分别形成下部导电层3sg和下部导电层3t。
接着，如图12的(c)所示，以覆盖栅极电极3a、下部导电层3c、下部导电层3sg和下部导电层3t的方式形成栅极绝缘层5。
然后，如图12的(d)所示，在栅极绝缘层5之上形成半导体膜7’。接着，进行半导体膜7’的图案化。由此，如图12的(e)所示，在晶体管形成区域101R中形成半导体层7a和半导体层7c，在端子部形成区域102R中形成半导体层7t。半导体层7a以其一部分与栅极电极3a重叠的方式配置。半导体层7c以在要形成接触部和辅助电容的区域与下部导电层3c重叠的方式配置。半导体层7t以其一部分与下部导电层3t重叠的方式配置。
接着，如图13的(f)所示，以覆盖栅极绝缘层5、半导体层7a、7c、7t的方式形成保护层9。接着，如图13的(g)所示，在保护层9之上，形成具有规定的开口的掩模层31。将该掩模层31作为蚀刻掩模，进行保护层9的图案化。此时，栅极绝缘层5中没有被掩模层31覆盖也没有被半导体层7a、7c、7t覆盖的部分也被除去(保护层9和栅极绝缘层5的同时蚀刻)。由此，如图13的(h)所示，在晶体管形成区域101R中，在保护层9中形成使半导体层7a的成为沟道区域的部分的两侧露出的开口部9p。在S-G连接部形成区域103R中，保护层9和栅极绝缘层5被蚀刻，形成使下部导电层3sg的一部分露出的开口部9r。在端子部形成区域102R中，形成使半导体层7t的一部分露出的开口部9q。
接着，如图13的(i)所示，以覆盖基板1的整个表面的方式形成源极配线用金属膜11’。然后，进行源极配线用金属膜11’的图案化。由此，如图14的(j)所示，在晶体管形成区域101R中，形成在开口部9p内与半导体层7a接触的源极电极11s和漏极电极11d，得到TFT101。另外，在下部导电层3c上，隔着栅极绝缘层5和半导体层7c形成上部导电层11c。在S-G连接部形成区域103R中，形成在开口部9r内与下部导电层3sg接触的上部导电层11sg。这样，得到S-G连接部103(2)。在端子部形成区域102R中，半导体层7t也与源极配线用金属膜11’一起被蚀刻。此时，保护层9作为对于源极配线用金属膜11’的蚀刻的蚀刻阻挡层起作用，并且作为对于半导体层7t的蚀刻的蚀刻掩模起作用。因此，半导体层7t中仅没有被保护层9覆盖的部分被除去，被保护层9覆盖的部分留下。
接着，如图14的(k)所示，在基板1的整个表面上形成第一绝缘层12，进行第一绝缘层12和保护层9的图案化。由此，将第一绝缘层12和保护层9中位于端子部形成区域102R的部分除去。接着，形成第二绝缘层13，并进行图案化。由此，在第二绝缘层13中形成位于上部导电层11c上的开口部13p，并且将第二绝缘层13中位于端子部形成区域102R的部分除去。
接着，在基板1的整个表面上形成透明导电膜，并对其进行图案化。由此，在晶体管形成区域101R和S-G连接部形成区域103R中，在第二绝缘层13上形成第一透明导电层15。第一透明导电层15在成为接触部的部分具有开口部15p。当从基板1的法线方向看时，第二绝缘层13的开口部13p位于第一透明导电层15的开口部15p的内部。另外，在端子部形成区域102R中，在透明导电膜的图案化时，半导体层7t也同时被蚀刻。其结果，在开口部5q内形成与下部导电层3t接触的下部透明连接层15t，并且半导体层7t按每个端子部被分离。在各端子部中，半导体层7t位于下部透明连接层15t与栅极绝缘层5之间，其与开口部相反的一侧的端部与下部透明连接层15t的端部对齐。
然后，如图14的(m)所示，在基板1的整个表面(也包括开口部13p内)上形成电介质层17。接着，进行电介质层17的图案化。由此，如图15的(n)所示，电介质层17中位于端子部形成区域102R的部分被除去。另外，在第二绝缘层13的开口部13p内，在电介质层17和第一绝缘层12中形成到达上部导电层11c的开口部17p(电介质层17和第一绝缘层12的同时蚀刻)。
接着，如图15的(o)所示，在基板1的整个表面(也包括开口部17p内)上形成透明导电膜19’，并进行图案化。由此，如图15的(p)所示，在晶体管形成区域101R和S-G连接部形成区域103R中，形成成为像素电极的第二透明导电层19a。第二透明导电层19a在开口部17p内与上部导电层11c接触，形成接触部105(4)。在端子部形成区域102R中，形成与下部透明连接层15t接触的上部透明连接层19t。这样，得到端子部102(2)。
根据本实施方式，与实施方式1同样，能够简便地形成可靠性高的端子部102。另外，在本实施方式中，在接触部和辅助电容的形成工序中，能够在由第一绝缘层12保护上部导电层11c的表面的状态下进行电介质层17的形成，因此，能够减少上部导电层11c的处理损伤。另外，S-G连接部103(2)具有源极配线层与栅极配线层直接接触的结构，因此，能够实现缩小化和低电阻化。
(实施方式3)
以下，对本发明的半导体装置的实施方式3进行说明。实施方式3与上述的实施方式1的不同点在于，在端子部的接触孔的周边(周围)具有电介质层。TFT和S-G连接部的结构与实施方式1同样，因此省略说明。
图16的(a)和(b)分别是表示在TFT基板的周边区域形成的端子部202的平面图和截面图。在图16中，对于与图2同样的构成要素，标注相同的参照符号。另外，在图16的(b)中，图示了相邻的2个端子，但是端子的个数没有特别限定。
端子部202，在接触孔CH的周围、在下部透明连接层15t与上部透明连接层19t之间形成有电介质层17t，这一点与图2所示的端子部102不同。在端子部202中，经由下部透明连接层15t确保上部透明连接层19t与下部导电层3t的电连接。
在本实施方式中，也与实施方式1同样，下部导电层3t例如与栅极配线3由相同的导电膜形成。另外，半导体层7t与作为TFT101的活性层(有源层)的半导体层7a由相同的半导体膜形成。另外，电介质层17t与电介质层17由相同的电介质膜形成。
端子部202也与实施方式1的端子部102同样，具有由下部透明连接层15t和上部透明连接层19t形成的冗余结构，因此，能够确保高可靠性。另外，在将本实施方式应用于在FFS模式的显示装置中使用的TFT基板的情况下，优选由与共用电极相同的透明导电膜形成下部透明连接层15t，由与像素电极相同的导电膜形成上部透明连接层19t。这样，通过利用成为共用电极和像素电极的一对电极层，能够在抑制制造工序数和掩模个数的增加的同时，形成具有冗余结构的端子部202。
优选当从基板1的法线方向看时，半导体层7t、电介质层17t、上部透明连接层19t和下部透明连接层15t重叠。另外，优选电介质层17t不仅与下部透明连接层15t的上表面接触，也与栅极绝缘层5的上表面接触。由此，电介质层17t以覆盖下部透明连接层15t的侧面和半导体层7t的与接触孔CH相反的一侧的端部的侧面的方式配置，因此，能够减少对半导体层7t的处理损伤。
如图所示，半导体层7t的开口部7q侧的端部可以与栅极绝缘层5的开口部5q侧的侧面对齐。这样的结构能够通过在后述的制造方法中，将半导体层7t作为蚀刻掩模，在栅极绝缘层5中形成开口部5q而得到。另外，半导体层7t的与开口部7q相反的一侧的侧面可以与下部透明连接层15t的侧面对齐。这样的结构能够通过在后述的制造方法中，同时蚀刻半导体层7t和下部透明连接层15t而得到。
接着，对本实施方式的半导体装置的制造方法的一个例子进行说明。在此，以在基板1上同时形成图5A和图5B所示的TFT101和接触部105(3)、图16所示的端子部202以及图6A和图6B所示的S-G连接部103的方法为例进行说明。此外，本实施方式的制造方法并不限定于以下说明的例子。另外，TFT101、接触部105、端子部102和S-G连接部103各自的结构也能够适当变更。
本实施方式的半导体装置也能够按照图8所示的流程制造。步骤1～步骤6的工序与参照图9A、图9B和图10A、图10B在前面说明的工序同样，因此，在此省略说明。图17的(a)是用于说明步骤7的工序的工序截面图，图17的(b)是用于说明步骤8的工序的工序截面图。
步骤1～步骤6：晶体管形成工序(未图示)
首先，与图9A、图9B和图10A、图10B所示的工序同样地，在基板1上进行栅极配线、半导体层、保护层、源极-漏极、层间绝缘层和第一透明导电层的形成。
步骤7：电介质层形成工序(图17的(a))
接着，以覆盖基板1的整个表面的方式，例如通过CVD法，形成电介质层17。然后，在电介质层17之上形成抗蚀剂掩模(未图示)，进行电介质层17的蚀刻。由此，如图17的(a)所示，在晶体管形成区域101R中，在电介质层17中形成使漏极连接透明导电层15a露出的开口部17p。在S-G连接部形成区域103R中，在电介质层17中形成使下部透明导电层15sg露出的开口部17r。在该例子中，开口部17r形成为使得下部透明导电层15sg中位于开口部14rA、14rB内的部分整体露出。另外，在端子部形成区域102R中，在第二接触孔CH2的周边(周围)，在下部透明连接层15t之上形成电介质层17t。电介质层17t配置成：当从基板1的法线方向看时，与半导体层7t的至少一部分重叠。
步骤8：第二透明导电层形成工序(图17的(b))
接着，在电介质层17之上、开口部17p、17r内和第二接触孔CH2内，例如通过溅射法形成透明导电膜(未图示)，并对其进行图案化。由此，如图17的(b)所示，在晶体管形成区域101R中，形成第二透明导电层19a。在S-G连接部形成区域103R中，得到在开口部17r内与下部透明导电层15sg接触的上部透明导电层19sg。在端子部形成区域102R中，由透明导电膜形成端子部102的上部透明连接层19t。上部透明连接层19t在第二接触孔CH2内与下部透明连接层15t接触。另外，电介质层17t的至少一部分位于上部透明连接层19t与下部透明连接层15t之间。此外，上部透明连接层19t的端部，可以如图17的(b)所示，位于电介质层17t上。或者，可以如图16的(b)所示，位于栅极绝缘层5上，覆盖电介质层17t的整个上表面、和电介质层17t的与第二接触孔CH2相反的一侧的侧面。
(实施方式4)
以下，对本发明的半导体装置的实施方式4进行说明。实施方式4中的TFT和S-G连接部具有与上述的实施方式2中的TFT和S-G连接部同样的结构，但是端子部具有与实施方式3中的端子部同样的结构。因此，省略本实施方式的半导体装置的结构的说明。
对本实施方式的半导体装置的制造方法的一个例子进行说明。图18的(a)～(c)是用于对本实施方式的半导体装置的制造方法进行说明的工序截面图。
首先，利用与参照图13～图15在前面说明的方法同样的方法，进行至电介质层17的形成工序。
接着，如图18的(a)所示，进行电介质层17的图案化。由此，在晶体管形成区域101R中，在电介质层17和第一绝缘层12中形成到达上部导电层11c的开口部17p。另外，在端子部形成区域102R中，在第二接触孔CH2的周辺，以覆盖下部透明连接层15t的一部分的方式形成电介质层17t。电介质层17t配置成：当从基板1的法线方向看时，与半导体层7t的至少一部分重叠。
然后，如图18的(b)所示，在基板1的整个表面上形成透明导电膜19’，进行透明导电膜19’的图案化。由此，如图18的(c)所示，在晶体管形成区域101R中，形成第二透明导电层19a。另外，在端子部形成区域102R中，由透明导电膜19’形成端子部102的上部透明连接层19t。上部透明连接层19t在第二接触孔CH2内与下部透明连接层15t接触。另外，在第二接触孔CH2的周边，与电介质层17t接触。在该例子中，上部透明连接层19t以覆盖电介质层17t整体的方式形成，在端部与栅极绝缘层5接触。此外，上部透明连接层19t的端部可以位于电介质层17t上。
产业上的可利用性
本发明的实施方式能够广泛地应用于在基板上具备薄膜晶体管和2层透明导电层的半导体装置。特别适合用于有源矩阵基板等具有薄膜晶体管的半导体装置、和具备这样的半导体装置的显示装置。
符号说明
1 基板
3、G 栅极配线
3a 栅极电极
3c 下部导电层
3t、3sg 下部导电层
5 栅极绝缘层
7a、7c、7t 半导体层
9 保护层
11、S 源极配线
11s 源极电极
11d 漏极电极
11t、11sg 上部导电层
12 第一绝缘层
13 第二绝缘层
14 层间绝缘层
15 第一透明导电层
15a 漏极连接透明导电层
15t 下部透明连接层
17、17t 电介质层
19a 第二透明导电层
19t 上部透明连接层
100 半导体装置
101 TFT
102、202 端子部
103 S-G连接部
105 接触部
1000 液晶显示装置

Claims (15)

1.一种半导体装置，其具备：基板；和被所述基板支承的薄膜晶体管、栅极配线层、源极配线层和端子部，
所述栅极配线层包括：栅极配线；所述薄膜晶体管的栅极电极；和所述端子部的下部导电层，
所述源极配线层包括：源极配线；和所述薄膜晶体管的源极电极和漏极电极，
所述薄膜晶体管具有：所述栅极电极；在所述栅极电极之上形成的栅极绝缘层；在所述栅极绝缘层之上形成的、包含氧化物半导体的第一半导体层；至少覆盖所述第一半导体层的沟道区域的保护层；所述源极电极；和所述漏极电极，
所述半导体装置的特征在于，还具备：
在所述源极电极和所述漏极电极之上形成的、至少包含与所述漏极电极的表面接触的第一绝缘层的层间绝缘层；
在所述层间绝缘层之上形成的第一透明导电层；
在所述第一透明导电层上形成的第一电介质层；和
在所述第一电介质层上，以隔着所述第一电介质层与所述第一透明导电层的至少一部分重叠的方式形成的第二透明导电层，
所述端子部具备：所述下部导电层；在所述下部导电层上延伸设置的所述栅极绝缘层；配置在所述栅极绝缘层上，与所述第一半导体层由相同的半导体膜形成的第二半导体层；与所述第一透明导电层由相同的导电膜形成的下部透明连接层；和配置在所述下部透明连接层上，与所述第二透明导电层由相同的导电膜形成的上部透明连接层，
所述栅极绝缘层和所述第二半导体层具有接触孔，所述栅极绝缘层的所述接触孔侧的侧面和所述第二半导体层的所述接触孔侧的侧面对齐，
所述下部透明连接层形成在所述接触孔内和所述第二半导体层上，在所述接触孔内与所述下部导电层接触，
所述上部透明连接层在所述接触孔的底面和侧壁与所述下部透明连接层接触。
2.如权利要求1所述的半导体装置，其特征在于：
所述下部透明连接层的侧面和所述第二半导体层的与所述接触孔相反的一侧的侧面对齐。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述上部透明连接层的端部位于所述下部透明连接层上。
4.如权利要求1或2所述的半导体装置，其特征在于：
所述上部透明连接层覆盖所述第二半导体层的与所述接触孔相反的一侧的侧面。
5.如权利要求1或2所述的半导体装置，其特征在于：
在所述上部透明连接层与所述下部透明连接层之间，还具有与所述第一电介质层由相同的电介质膜形成的第二电介质层。
6.如权利要求5所述的半导体装置，其特征在于：
所述第二电介质层覆盖所述半导体层的与所述接触孔相反的一侧的侧面。
7.一种显示装置，其特征在于，具备：
权利要求1至6中任一项所述的半导体装置；
以与所述半导体装置相对的方式配置的相对基板；和
配置在所述相对基板与所述半导体装置之间的液晶层，
所述显示装置具有配置成矩阵状的多个像素，
所述第二透明导电层按每个像素被分离，作为像素电极起作用。
8.如权利要求7所述的显示装置，其特征在于：
所述第二透明导电层在像素内具有狭缝状的多个开口部，
所述第一透明导电层至少存在于所述多个开口部的下方，作为共用电极起作用。
9.一种半导体装置的制造方法，其为制造具备薄膜晶体管和端子部的半导体装置的方法，其特征在于，包括：
(a)在基板上形成栅极配线层的工序，该栅极配线层包括下部导电层、栅极配线和栅极电极；
(b)形成覆盖所述栅极配线层的栅极绝缘层的工序；
(c)在所述栅极绝缘层上形成氧化物半导体膜，并对其进行图案化，由此形成至少一部分与所述栅极电极重叠的第一半导体层、和在所述下部导电层的上方具有第一开口部的第二半导体层的工序；
(d)形成保护层的工序，该保护层至少覆盖所述第一半导体层的成为沟道区域的区域和所述第二半导体层的上表面；
(e)在形成有所述保护层的所述基板的表面形成导电膜，并对其进行图案化，由此形成源极配线层的工序，该源极配线层包括与所述第一半导体层接触的源极电极和漏极电极；
(f)在形成有所述源极配线层的所述基板的表面形成第一绝缘膜，同时进行所述第一绝缘膜、所述栅极绝缘层和所述保护层的蚀刻的工序，该工序包括除去所述保护层中位于所述第二半导体层上的部分，并且将所述第二半导体层作为蚀刻掩模，除去所述第一绝缘膜和所述栅极绝缘层，使所述下部导电层露出的工序，由此，在所述第二半导体层和所述栅极绝缘层中形成接触孔；
(g)在所述接触孔内和所述第二半导体层上，形成在所述接触孔内与所述下部导电层接触的下部透明连接层的工序；和
(h)在所述下部透明连接层上，以在所述接触孔的底面和侧面与所述下部透明连接层接触的方式形成上部透明连接层的工序。
10.如权利要求9所述的半导体装置的制造方法，其特征在于：
所述工序(g)包括：在所述接触孔内和所述第二半导体层上形成透明导电膜的工序；和同时蚀刻所述透明导电膜和所述第二半导体层的工序。
11.如权利要求9或10所述的半导体装置的制造方法，其特征在于：
在所述工序(g)与所述工序(f)之间，还包括在所述下部透明导电层的一部分上形成电介质层的工序，
在所述工序(f)中，所述上部透明连接层以与所述下部透明导电层和所述电介质层接触的方式形成。
12.一种半导体装置，其具备基板和被所述基板支承的端子部，其特征在于：
所述端子部具备：
在所述基板上形成的下部导电层；
覆盖所述下部导电层的绝缘层；
在所述绝缘层上形成的包含氧化物半导体的半导体层；
下部透明连接层；和
配置在所述下部透明连接层上的透明的上部透明连接层，
所述绝缘层和所述半导体层具有接触孔，所述绝缘层的所述接触孔侧的侧面和所述半导体层的所述接触孔侧的侧面对齐，
所述下部透明连接层形成在所述接触孔内和所述半导体层上，在所述接触孔内与所述下部导电层接触，
所述上部透明连接层在所述接触孔的底面和侧壁与所述下部透明连接层接触。
13.一种半导体装置的制造方法，其为制造具备端子部的半导体装置的方法，其特征在于，包括：
(A)在基板上形成下部导电层的工序；
(B)形成覆盖所述下部导电层的绝缘层的工序；
(C)在所述绝缘层上，形成在所述下部导电层的上方具有第一开口部的、包含氧化物半导体的半导体层的工序；
(D)形成覆盖所述半导体层的保护层的工序；
(E)在所述保护层上和所述第一开口部内形成第一绝缘膜的工序；
(F)同时进行所述第一绝缘膜、所述绝缘层和所述保护层的蚀刻的工序，该工序包括除去所述保护层，并且将所述半导体层作为蚀刻掩模，除去所述第一绝缘膜和所述绝缘层，使所述下部导电层的一部分露出的工序，由此，在所述绝缘层和所述半导体层中形成接触孔；
(G)在所述接触孔内和所述半导体层上，形成在所述接触孔内与所述下部导电层接触的下部透明连接层的工序；和
(H)在所述下部透明连接层上，以在所述接触孔的底面和侧面与所述下部透明连接层接触的方式形成上部透明连接层的工序。
14.如权利要求1至6和12中任一项所述的半导体装置，其特征在于：
所述氧化物半导体包括In-Ga-Zn-O类半导体。
15.如权利要求13所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体包括In-Ga-Zn-O类半导体。
CN201380005139.9A 2012-01-11 2013-01-08 半导体装置、显示装置和半导体装置的制造方法 Active CN104040416B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012003464 2012-01-11
JP2012-003464 2012-01-11
PCT/JP2013/050064 WO2013105537A1 (ja) 2012-01-11 2013-01-08 半導体装置、表示装置、ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104040416A true CN104040416A (zh) 2014-09-10
CN104040416B CN104040416B (zh) 2017-05-17

Family

ID=48781485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380005139.9A Active CN104040416B (zh) 2012-01-11 2013-01-08 半导体装置、显示装置和半导体装置的制造方法

Country Status (5)

Country Link
US (2) US10048551B2 (zh)
JP (1) JP6026433B2 (zh)
CN (1) CN104040416B (zh)
TW (1) TWI567994B (zh)
WO (1) WO2013105537A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017016007A1 (zh) * 2015-07-24 2017-02-02 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN106711179A (zh) * 2016-12-28 2017-05-24 武汉华星光电技术有限公司 Amoled透明显示器及其制作方法
CN108701719A (zh) * 2016-02-22 2018-10-23 夏普株式会社 半导体装置和半导体装置的制造方法
CN110518020A (zh) * 2019-08-30 2019-11-29 上海天马有机发光显示技术有限公司 一种显示面板及其制作方法
CN110783346A (zh) * 2018-07-31 2020-02-11 夏普株式会社 有源矩阵基板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI636309B (zh) * 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170065462A (ko) 2013-11-28 2017-06-13 지오 옵토일렉트로닉스 코퍼레이션 매트릭스 회로 기판, 디스플레이 장치, 및 매트릭스 회로 기판의 제조 방법
JP2015118205A (ja) * 2013-12-18 2015-06-25 パナソニック液晶ディスプレイ株式会社 液晶表示装置
JP2015121729A (ja) 2013-12-25 2015-07-02 パナソニック液晶ディスプレイ株式会社 液晶表示装置
US10388676B2 (en) 2015-08-10 2019-08-20 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same, and in-cell touch panel-type display device
WO2017051791A1 (ja) * 2015-09-24 2017-03-30 シャープ株式会社 半導体装置およびその製造方法
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
JP7284613B2 (ja) * 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299984A (zh) * 1999-12-16 2001-06-20 夏普公司 液晶表示装置及其制造方法
US6373544B1 (en) * 1997-06-17 2002-04-16 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, electronic device, and projection display device
CN1488976A (zh) * 2002-09-12 2004-04-14 精工爱普生株式会社 布线结构和电光装置的制造方法、电光装置和电子设备
US20060145157A1 (en) * 2004-12-30 2006-07-06 Choi Young S TFT array substrate and fabrication method thereof
CN1991555A (zh) * 2005-12-28 2007-07-04 三星电子株式会社 显示基板、其制造方法以及包括其的显示面板
US20070164331A1 (en) * 2003-10-14 2007-07-19 Aiin Byung C Thin film transistor substrate for display device and fabricating method thereof
CN101159273A (zh) * 2006-10-04 2008-04-09 三菱电机株式会社 显示装置及其制造方法
WO2011021439A1 (ja) * 2009-08-21 2011-02-24 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100482468B1 (ko) 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
KR101431136B1 (ko) * 2007-03-08 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
JP5235363B2 (ja) * 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
JP2009117620A (ja) * 2007-11-07 2009-05-28 Casio Comput Co Ltd 画像読取装置およびその製造方法
TWI373141B (en) * 2007-12-28 2012-09-21 Au Optronics Corp Liquid crystal display unit structure and the manufacturing method thereof
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7786481B2 (en) 2008-08-26 2010-08-31 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
JP5470894B2 (ja) 2009-02-18 2014-04-16 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2010230744A (ja) 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法
JP5370843B2 (ja) * 2009-09-30 2013-12-18 カシオ計算機株式会社 薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器
KR20230154098A (ko) * 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9177974B2 (en) * 2009-11-09 2015-11-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
EP2511896B1 (en) * 2009-12-09 2019-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
WO2011114866A1 (en) 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR102505248B1 (ko) 2010-12-03 2023-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373544B1 (en) * 1997-06-17 2002-04-16 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, electronic device, and projection display device
CN1299984A (zh) * 1999-12-16 2001-06-20 夏普公司 液晶表示装置及其制造方法
CN1488976A (zh) * 2002-09-12 2004-04-14 精工爱普生株式会社 布线结构和电光装置的制造方法、电光装置和电子设备
US20070164331A1 (en) * 2003-10-14 2007-07-19 Aiin Byung C Thin film transistor substrate for display device and fabricating method thereof
US20060145157A1 (en) * 2004-12-30 2006-07-06 Choi Young S TFT array substrate and fabrication method thereof
CN1991555A (zh) * 2005-12-28 2007-07-04 三星电子株式会社 显示基板、其制造方法以及包括其的显示面板
CN101159273A (zh) * 2006-10-04 2008-04-09 三菱电机株式会社 显示装置及其制造方法
WO2011021439A1 (ja) * 2009-08-21 2011-02-24 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017016007A1 (zh) * 2015-07-24 2017-02-02 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN108701719A (zh) * 2016-02-22 2018-10-23 夏普株式会社 半导体装置和半导体装置的制造方法
CN106711179A (zh) * 2016-12-28 2017-05-24 武汉华星光电技术有限公司 Amoled透明显示器及其制作方法
CN110783346A (zh) * 2018-07-31 2020-02-11 夏普株式会社 有源矩阵基板
CN110783346B (zh) * 2018-07-31 2023-08-25 夏普株式会社 有源矩阵基板
CN110518020A (zh) * 2019-08-30 2019-11-29 上海天马有机发光显示技术有限公司 一种显示面板及其制作方法

Also Published As

Publication number Publication date
TW201336087A (zh) 2013-09-01
WO2013105537A1 (ja) 2013-07-18
JP6026433B2 (ja) 2016-11-16
US20180314101A1 (en) 2018-11-01
TWI567994B (zh) 2017-01-21
CN104040416B (zh) 2017-05-17
US10403653B2 (en) 2019-09-03
JPWO2013105537A1 (ja) 2015-05-11
US20140347590A1 (en) 2014-11-27
US10048551B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
CN104040416A (zh) 半导体装置、显示装置和半导体装置的制造方法
CN103946742B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN102483546B (zh) 液晶显示装置及其制造方法
CN103988288B (zh) 半导体装置
CN103529577B (zh) 液晶显示装置
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
CN104122713B (zh) 一种液晶显示器阵列基板的制造方法
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN102822884A (zh) 显示装置和显示装置用阵列基板的制造方法
US11302718B2 (en) Active matrix substrate and production method therefor
CN104220926A (zh) 半导体装置、半导体装置的制造方法和显示装置
KR20150079089A (ko) 액정 디스플레이 패널 및 이의 제조 방법
CN104285286A (zh) 半导体装置及其制造方法
US9673332B2 (en) Circuit substrate manufacturing method
CN105161541A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN109661729A (zh) 有源矩阵基板及其制造方法
KR20140090852A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN104956475A (zh) 半导体装置
CN107851668A (zh) 半导体装置及其制造方法
US10243083B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN109416492A (zh) 液晶显示装置
CN106662785A (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN106575062B (zh) 有源矩阵基板及其制造方法
CN105144364A (zh) 半导体装置和半导体装置的制造方法
CN202126557U (zh) 一种阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant