CN104220926A - 半导体装置、半导体装置的制造方法和显示装置 - Google Patents

半导体装置、半导体装置的制造方法和显示装置 Download PDF

Info

Publication number
CN104220926A
CN104220926A CN201380016454.1A CN201380016454A CN104220926A CN 104220926 A CN104220926 A CN 104220926A CN 201380016454 A CN201380016454 A CN 201380016454A CN 104220926 A CN104220926 A CN 104220926A
Authority
CN
China
Prior art keywords
articulamentum
peristome
electrode
transparency electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380016454.1A
Other languages
English (en)
Other versions
CN104220926B (zh
Inventor
美崎克纪
松原邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104220926A publication Critical patent/CN104220926A/zh
Application granted granted Critical
Publication of CN104220926B publication Critical patent/CN104220926B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

半导体装置(1000A)具备：具有氧化物半导体层(9)的TFT(100A)；辅助电容配线(12)；和与辅助电容配线(12)电连接的第一透明电极(15)。第一透明电极(15)具有在从基板(1)的法线方向看时与第一连接层(8x)重叠的部分。与第一连接层(8x)重叠的部分具有在从基板(1)的法线方向看时，对称点位于连接开口部(CH2)内的点对称的形状。第一透明电极(15)不与第一连接层(8x)直接接触。第一透明电极(15)的一部分与第二连接层(8x)直接接触。第一连接层(8x)与第二连接层(19a)直接接触。第一透明电极(15)通过第一连接层(8x)以及第二连接层(19a)与辅助电容配线(12)电连接。

Description

半导体装置、半导体装置的制造方法和显示装置
技术领域
本发明涉及具备薄膜晶体管的半导体装置和半导体装置的制造方法、以及显示装置。
背景技术
有源矩阵型的液晶显示装置一般具备：按每个像素形成有作为开关元件的薄膜晶体管(Thin Film Transistor，以下也称为“TFT”)的基板(以下称为“TFT基板”)；形成有彩色滤光片等的对置基板；和设置在TFT基板与对置基板之间的液晶层。TFT基板具有TFT并且具有辅助电容。辅助电容是为了保持被施加至像素的液晶层(在电学上被称为“液晶电容”)的电压而与液晶电容电并联地设置的电容。此外，在本申请说明书中，有将TFT基板或具备TFT基板的显示装置称为半导体装置的情况。
专利文献1中公开了具备包括透明的辅助电容电极的辅助电容(有称为透明辅助电容的情况)的液晶显示装置。具备这样的辅助电容的液晶显示装置，能够不使像素的开口率降低而得到高的光利用效率和充分的辅助电容，因此，被认为能够应用于高精细化的液晶显示装置。
另一方面，近年来，提出了使用氧化物半导体代替硅半导体来形成TFT的活性层(有源层)。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能够比非晶硅TFT更高速地动作。例如专利文献1中公开了使用氧化物半导体TFT作为开关元件的有源矩阵型的液晶显示装置(例如，专利文献2)。另外，专利文献2中公开的氧化物半导体TFT，在氧化物半导体层上具有蚀刻阻挡层，保护氧化物半导体层的沟道区域。
现有技术文献
专利文献
专利文献1：日本特开2001-33818号公报
专利文献2：日本特开2011-191764号公报
发明内容
发明要解决的技术问题
本发明人在半导体装置中采用透明辅助电容的情况下发现了以下说明的问题。
在具备透明辅助电容电极的透明辅助电容中，透明辅助电容电极与向透明辅助电容电极供给信号的辅助电容配线电连接。透明辅助电容电极与辅助电容配线，形成的层不同，在透明辅助电容电极与辅助电容配线之间存在绝缘层。因此，透明辅助电容电极通过在位于透明辅助电容电极与辅助电容配线之间的绝缘层形成的接触孔，与辅助电容配线电连接。此外，也有在辅助电容配线上形成与接触孔重叠的导电性的连接层，使辅助电容配线与透明辅助电容电极通过连接层电连接的情况。
此时，在透明辅助电容电极与辅助电容配线之间的绝缘层具有2层以上的多层结构的情况下，当考虑例如对准余量等来形成接触孔(开口部)或上述的使辅助电容配线与透明辅助电容电极电连接的连接层时，会产生接触孔或连接层的面积大至需要面积以上、像素的开口率降低的问题。在专利文献2中公开的在TFT基板形成蚀刻阻挡层的情况下，该问题特别显著。
本发明的实施方式是鉴于上述情况而做出的，其目的在于提供抑制了像素的开口率降低的、具有辅助电容的半导体装置、半导体装置的制造方法和具备半导体装置的显示装置。用于解决技术问题的手段
本发明的实施方式的半导体装置具备基板和在上述基板上形成的薄膜晶体管，上述薄膜晶体管具有：栅极电极；在上述栅极电极上形成的栅极绝缘层；在上述栅极绝缘层上形成的氧化物半导体层；和与上述氧化物半导体层电连接的源极电极和漏极电极，上述半导体装置的特征在于，还具备：层间绝缘层，该层间绝缘层包括与上述源极电极和上述漏极电极接触的保护层；在上述层间绝缘层上形成的第一透明电极；在上述第一透明电极上形成的电介质层；在上述电介质层上，以隔着上述电介质层与上述第一透明电极的至少一部分重叠的方式形成的第二透明电极；与上述栅极电极由相同的导电膜形成的辅助电容配线；第一连接层，该第一连接层与上述辅助电容配线电连接，并且与上述源极电极或上述漏极电极由相同的导电膜形成；和第二连接层，该第二连接层与上述第二透明电极由相同的导电膜形成，并且不与上述第二透明电极电连接，位于上述第一连接层与上述第二连接层之间的绝缘层，具有使上述第二连接层与上述第一透明电极以及上述第一连接层电连接的连接开口部，在从上述基板的法线方向看时，上述第二连接层和上述连接开口部分别与上述第一连接层的至少一部分重叠，上述第一透明电极具有在从上述基板的法线方向看时与上述第一连接层重叠的部分，与上述第一连接层重叠的部分具有在从上述基板的法线方向看时，对称点位于上述连接开口部内的点对称的形状，上述第一透明电极不与上述第一连接层直接接触，上述第一透明电极的一部分与上述第二连接层直接接触，上述第一连接层与上述第二连接层直接接触，上述第一透明电极通过上述第一连接层以及上述第二连接层与上述辅助电容配线电连接。
在一个实施方式中，上述第二连接层覆盖上述连接开口部的侧面的至少一部分。
在一个实施方式中，在与上述基板垂直并且包含上述对称点的第一截面，上述第一透明电极的一部分与上述第二连接层接触，在与上述基板垂直、包含上述对称点并且与上述第一截面不同的第二截面，上述第一透明电极不与上述第二连接层接触。
在一个实施方式中，上述连接开口部包括：在上述保护层形成的第一开口部；和在上述电介质层形成的第二开口部，上述第二开口部的侧面的至少一部分与上述第一开口部的侧面对齐。
在一个实施方式中，上述层间绝缘层还包括有机绝缘层，上述有机绝缘层具有在从上述基板的法线方向看时与上述第一连接层重叠的第三开口部，上述第一开口部和第二开口部的至少一部分形成在上述第三开口部内。
在一个实施方式中，上述第一透明电极覆盖上述第三开口部的侧面的至少一部分。
在一个实施方式中，上述的半导体装置还具有以覆盖上述氧化物半导体层的沟道区域的方式形成的蚀刻阻挡层，上述栅极绝缘层形成在上述辅助电容配线上，上述蚀刻阻挡层形成在上述栅极绝缘层上，上述栅极绝缘层和上述蚀刻阻挡层具有在从上述基板的法线方向看时与上述辅助电容配线重叠的第四开口部，在上述第四开口部内，上述栅极绝缘层的侧面的至少一部分与上述蚀刻阻挡层的侧面对齐，上述第一连接层覆盖上述第四开口部中的、上述栅极绝缘层的侧面和上述蚀刻阻挡层的侧面的至少一部分。
在一个实施方式中，上述的半导体装置还具有在上述基板上形成的栅极端子部，上述栅极端子部具备：与上述栅极电极由相同的导电膜形成的栅极端子连接层；和第三连接层，该第三连接层与上述栅极端子连接层电连接，与上述源极电极或上述漏极电极由相同的导电膜形成，上述栅极绝缘层形成在上述栅极端子连接层上，上述栅极绝缘层和上述蚀刻阻挡层具有在从上述基板的法线方向看时与上述栅极端子连接层重叠的第五开口部，上述第三连接层覆盖上述第五开口部的侧面的至少一部分。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O类的半导体。
本发明的实施方式的显示装置具有：上述的半导体装置；对置基板，该对置基板以与上述半导体装置相对的方式配置，至少具备蓝色滤光片；配置在上述对置基板与上述半导体装置之间的液晶层；和多个像素，上述第二透明电极按每个像素被分离，作为像素电极发挥作用，上述辅助电容配线以与上述蓝色滤光片相对的方式形成。
在一个实施方式中，上述第二透明电极在像素内具有狭缝状的多个开口部，上述第一透明电极至少存在于上述多个开口部的下方，作为共用电极发挥作用。
本发明的实施方式的半导体装置的制造方法是具备薄膜晶体管的半导体装置的制造方法，其特征在于，包括：工序(A)，在基板上形成栅极电极和辅助电容配线；工序(B)，在上述栅极电极和上述辅助电容配线上形成栅极绝缘层；工序(C)，在上述栅极绝缘层上形成在从上述基板的法线方向看时与上述栅极电极重叠的氧化物半导体层；工序(D)，在上述氧化物半导体层上和上述栅极绝缘层上形成绝缘膜，并对上述栅极绝缘层的一部分和上述绝缘膜进行蚀刻，由此形成蚀刻阻挡层，该蚀刻阻挡层具有在从上述基板的法线方向看时与上述辅助电容配线重叠的第一开口部和将上述氧化物半导体层的一部分露出的第二开口部；和工序(E)，由相同的导电膜形成源极电极、漏极电极和第一连接层，上述第一连接层以与上述辅助电容配线电连接、并且覆盖上述第一开口部的侧面的至少一部分的方式形成，上述源极电极和漏极电极在上述第二开口部内与上述氧化物半导体层电连接。
在一个实施方式中，上述的半导体装置的制造方法还包括：工序(F)，在上述源极电极和上述漏极电极上形成保护层；工序(G)，在上述保护层上，形成具有在从上述基板的法线方向看时与上述辅助电容配线重叠的第三开口部的有机绝缘层；工序(H)，在上述有机绝缘层上形成第一透明电极，上述第一透明电极以覆盖上述第三开口部的侧面的至少一部分的方式形成；和工序(I)，在上述第一透明电极上形成电介质膜，并对上述电介质膜和上述保护层同时进行蚀刻，由此形成具有将上述第一连接层的一部分露出的第四开口部的电介质层。
在一个实施方式中，上述的半导体装置的制造方法还包括：工序(J)，在上述电介质层上形成第二透明电极和不与上述第二透明电极电连接的第二连接层，上述第二连接层在上述第四开口部内与上述第一透明电极和上述第一连接层电连接，并且覆盖上述第四开口部的侧面的至少一部分。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O类的半导体。
发明效果
根据本发明的实施方式，能够提供能够抑制像素的开口率降低的、具有辅助电容的半导体装置、半导体装置的制造方法和具备半导体装置的显示装置。
附图说明
图1是本发明的实施方式的半导体装置(TFT基板)1000A的示意性的平面图。
图2的(a)是沿图1的A1-A1’线的TFT100A的示意性的截面图，(b)是沿图1的B1-B1’线的辅助电容连接部200A的示意性的截面图，(c)是沿图1的C1-C1’线的辅助电容连接部200A的示意性的截面图，(d)是沿图1的D1-D1’线的栅极端子部300A的示意性的截面图。
图3的(a1)～(e1)分别是对TFT100A的制造方法进行说明的示意性的截面图，(a2)～(e2)和(a3)～(e3)分别是对辅助电容连接部200A的形成方法进行说明的示意性的截面图，(a4)～(e4)分别是对栅极端子部300A的形成方法进行说明的示意性的截面图。
图4的(a1)～(c1)分别是对TFT100A的制造方法进行说明的示意性的截面图，(a2)～(c2)和(a3)～(c3)分别是对辅助电容连接部200A的形成方法进行说明的示意性的截面图，(a4)～(c4)分别是对栅极端子部300A的形成方法进行说明的示意性的截面图。
图5是本发明的另一个实施方式的半导体装置(TFT基板)1000B的示意性的平面图。
图6是本发明的又一个实施方式的半导体装置(TFT基板)1000C的示意性的平面图。
图7的(a)是沿图6的A2-A2’线的TFT100C的示意性的截面图，(b)是沿图6的D2-D2’线的TFT100C的示意性的截面图，(c)是沿图6的B2-B2’线的辅助电容连接部200C的示意性的截面图，(d)是沿图6的C2-C2’线的辅助电容连接部200C的示意性的截面图，(e)是沿图6的E2-E2’线的栅极端子部300C的示意性的截面图。
图8的(a1)～(e1)和(a2)～(e2)分别是对TFT100C的制造方法进行说明的示意性的截面图，(a3)～(e3)和(a4)～(e4)分别是对辅助电容连接部200C的形成方法进行说明的示意性的截面图，(a5)～(e5)分别是对栅极端子部300C的形成方法进行说明的示意性的截面图。
图9的(a1)～(c1)和(a2)～(c2)分别是对TFT100C的制造方法进行说明的示意性的截面图，(a3)～(c3)和(a4)～(c4)分别是对辅助电容连接部200C的形成方法进行说明的示意性的截面图，(a5)～(c5)分别是对栅极端子部300C的形成方法进行说明的示意性的截面图。
图10是本发明的又一个实施方式的半导体装置(TFT基板)1000D的示意性的平面图。
图11的(a)是沿图10的A3-A3’线的TFT100D的示意性的截面图，(b)是沿图10的B3-B3’线的辅助电容连接部200D的示意性的截面图，(d)是沿图10的C3-C3’线的辅助电容连接部200D的示意性的截面图，(d)是沿图10的D3-D3’线的栅极端子部300D的示意性的截面图。
图12的(a1)～(c1)分别是对TFT100D的制造方法进行说明的示意性的截面图，(a2)～(c2)和(a3)～(c3)分别是对辅助电容连接部200D的形成方法进行说明的示意性的截面图，(a4)～(c4)分别是对栅极端子部300D的形成方法进行说明的示意性的截面图。
图13的(a1)和(b1)分别是对TFT100D的制造方法进行说明的示意性的截面图，(a2)、(b2)、(a3)和(b3)分别是对辅助电容连接部200D的形成方法进行说明的示意性的截面图，(a4)和(b4)分别是对栅极端子部300D的形成方法进行说明的示意性的截面图。
图14是对配线结构进行说明的TFT基板的示意性的平面图。
图15是沿图14的A-B线的示意性的截面图。
图16是图14的接触口111附近的示意性的截面图。
图17是本发明的实施方式的显示装置5000的示意性的截面图。
图18是对辅助电容配线12与蓝色滤光片B的配置关系进行说明的显示装置5000的示意性的平面图。
图19是比较例的半导体装置1300a的示意性的平面图。
图20的(a)是沿图19的A-A’线的TFT130a的示意性的截面图，(b)是沿图19的B-B’线的辅助电容连接部230a的示意性的截面图。
图21是比较例的半导体装置1300b的示意性的平面图。
图22的(a)是沿图21的A-A’线的TFT130b的示意性的截面图，(b)是沿图21的B-B’线的辅助电容连接部230b的示意性的截面图。
具体实施方式
以下，参照附图对本发明的实施方式的半导体装置和半导体装置的制造方法以及显示装置进行说明。但是，本发明并不限于以下的实施方式。
本发明的半导体装置的实施方式是有源矩阵型的液晶显示装置中使用的TFT基板。此外，本实施方式的半导体装置广泛地包括液晶显示装置以外的各种显示装置和电子设备等中使用的TFT基板。
图1是示意性地表示本实施方式的半导体装置(TFT基板)1000A的平面结构的一个例子的图。图2的(a)是沿图1的A1-A1’线的TFT100A的示意性的截面图。图2的(b)和图2的(c)分别是沿图1的B1-B1’线和C1-C1’线的辅助电容连接部200A的示意性的截面图。图2的(d)是沿图1的D1-D1’线的栅极端子部300A的示意性的截面图。
如图1和图2的(a)～图2的(d)所示，半导体装置(TFT基板)1000A具备基板1和在基板1上形成的薄膜晶体管(TFT)100A。TFT100A具有：栅极电极6a；在栅极电极6a上形成的栅极绝缘层7；在栅极绝缘层7上形成的氧化物半导体层9；和与氧化物半导体层9电连接的源极电极8s和漏极电极8d。此外，在本申请说明书中，“栅极电极”是指在从基板1的法线方向看时与氧化物半导体层9重叠，控制氧化物半导体层9的导电性的电极。在TFT100A中，以覆盖氧化物半导体层9的沟道区域的方式形成有蚀刻阻挡层11。也有不形成蚀刻阻挡层11的情况，将在后面说明。
TFT基板1000A具有：包括与源极电极8s和漏极电极8d接触的保护层13的层间绝缘层23；在层间绝缘层23上形成的第一透明电极15；在第一透明电极15上形成的电介质层17；和在电介质层17上，以隔着电介质层17与第一透明电极15的至少一部分重叠的方式形成的第二透明电极19。在本实施方式中，第二透明电极19的至少一部分以隔着电介质层17与第一透明电极15重叠的方式配置，形成电容。该电容作为辅助电容发挥作用。
另外，TFT基板1000A还具备：与栅极电极6a由相同的导电膜形成的辅助电容配线12；第一连接层8x，该第一连接层8x与辅助电容配线12电连接，并且与源极电极8s或漏极电极8d由相同的导电膜形成；和第二连接层19a，该第二连接层19a与第二透明电极19由相同的导电膜形成，并且不与第二透明电极19电连接。位于第一连接层8x与第二连接层19a之间的绝缘层(例如保护层13)，具有使第二连接层19a与第一透明电极15以及第一连接层8x电连接的连接开口部(接触孔)CH2。位于第一连接层8x与第二连接层19a之间的绝缘层，例如具有单层结构或2层以上的叠层结构。位于第一连接层8x与第二连接层19a之间的绝缘层，例如能够由无机材料(例如SiNx)、有机材料(例如透明树脂)、或无机材料和有机材料形成。
在从基板1的法线方向看时，第二连接层8x和连接开口部CH2分别与第一连接层8x的至少一部分重叠，第一透明电极15具有在从基板1的法线方向看时与第一连接层8x重叠的部分。与第一连接层8x重叠的部分具有在从基板1的法线方向看时，对称点位于连接开口部CH2内的点对称的形状。第一透明电极15不与第一连接层8x直接接触。第一透明电极15的一部分与第二连接层19a直接接触。第一连接层8x与第二连接层19a直接接触。第一透明电极15通过第一连接层8x和第二连接层19a，与辅助电容配线12电连接。因此，被供给至辅助电容配线12的信号，从辅助电容配线12被供给至第一连接层8x，从第一连接层8x被供给至第二连接层19a，从第二连接层19a被供给至第一透明电极15。
具有这样的结构的TFT基板1000A，能够不考虑对准偏移等来决定接触孔的大小，因此，能够使接触孔减小，其结果，能够抑制像素的开口率降低。另外，第一透明电极15的与第一连接层8x重叠的部分具有点对称的形状，因此，即使产生对准偏移，第一透明电极15与第二透明电极19的接触面积也不变。此外，根据例如工艺条件的不同，也有第一透明电极15的与第一连接层8x重叠的部分的形状不是点对称的形状的情况。在该情况下，例如，只要光掩模的图案中的和第一透明电极15的与第一连接层8x重叠的部分对应的部分具有点对称的形状，就可以说“第一透明电极15的与第一连接层8x重叠的部分具有点对称的形状”。另外，能够不考虑对准偏移等来决定第一连接层8x、第二连接层19a和接触孔CH2的大小，因此，能够使第一连接层8x、第二连接层19a和接触孔19a的大小尽可能减小，能够抑制像素的开口率降低。
另外，优选第二连接层19a覆盖连接开口部CH2的侧面的至少一部分。
另外，优选如图1和图2所示，在与基板1垂直、并且包含第一透明电极15的与第一连接层8x重叠的部分的对称点的第一截面(例如，图2的(b)所示的B-B’截面)，第一透明电极15的一部分以与第二连接层19a接触的方式形成，在与基板1垂直、包含第一透明电极15的与第一连接层8x重叠的部分的对称点、并且与第一截面不同的第二截面(例如，图2的(c)所示的C-C’截面)，第一透明电极15以不与第二连接层19a接触的方式形成。此外，在本实施方式中，第一透明电极15具有在从基板1的法线方向看时与第一连接层8x重叠的开口部15u。
在本实施方式中，连接开口部CH2包括：在保护层13形成的开口部13u；和在电介质层17形成的开口部17u。优选开口部17u的侧面的至少一部分与开口部13u的侧面对齐。
在本实施方式中，层间绝缘层23还包括有机绝缘层14。有机绝缘层14具有在从基板1的法线方向看时与第一连接层8x重叠的开口部14u。优选开口部13u和17u的至少一部分形成在开口部14u内。另外，优选第一透明电极15覆盖开口部14u的侧面的至少一部分。
如上所述，TFT100A具有以覆盖氧化物半导体层9的沟道区域的方式形成的蚀刻阻挡层11。栅极绝缘层7形成在辅助电容配线12上。蚀刻阻挡层11形成在栅极绝缘层7上。栅极绝缘层7和蚀刻阻挡层11具有在从基板1的法线方向看时与辅助电容配线12重叠的开口部11u。优选在开口部11u内，栅极绝缘层7的侧面的至少一部分与蚀刻阻挡层11的侧面对齐。优选第一连接层8x覆盖开口部11u中的、栅极绝缘层7的侧面和蚀刻阻挡层11的侧面的至少一部分。
当在开口部11u内设置第一连接层8x时，能够使将第二连接层19a与辅助电容配线12电连接的接触孔CH2的深度减小，因此，难以产生第二连接层19a的中断。另外，能够防止在形成源极电极8s和漏极电极8d时，辅助电容配线12被蚀刻而发生断线。
因为TFT基板1000A能够以简化的制造方法制造，所以能够削减制造成本，详细情况将在后面说明。另外，因为第一透明电极15中的与第一连接层8x重叠的部分形成为具有点对称的形状，所以，即使产生对准偏移，第一透明电极15与第二透明电极19的接触面积也不变。另外，因为能够不考虑对准偏移等来决定第一连接层8x、第二连接层19a和接触孔CH2的大小，所以，能够使第一连接层8x、第二连接层19a和接触孔19a的大小尽可能减小，能够抑制像素的开口率降低。
TFT基板1000A还具有在基板1上形成的栅极端子部300A。栅极端子部300A具备：与栅极电极6a由相同的导电膜形成的栅极端子连接层6b；和第三连接层8y，该第三连接层8y与栅极端子连接层6b电连接，与源极电极8s或漏极电极8d由相同的导电膜形成。此外，栅极电子连接层6b与后述的栅极配线6形成为一体，与栅极配线6电连接。栅极绝缘层7形成在栅极配线6上，栅极绝缘层6和蚀刻阻挡层11具有在从基板1的法线方向看时与栅极端子连接层6b重叠的开口部11q。优选第三连接层8y覆盖开口部11q的侧面的至少一部分。
接着，对TFT基板1000A进行详细说明。
TFT基板1000A具有：按每个像素形成的TFT100A和辅助电容连接部200A；和在基板1的大致外缘形成的栅极端子部300A。另外，TFT基板1000A具有：呈列状配置的多个栅极配线6和多个辅助电容配线12；和呈行状配置的源极配线。
如图1和图2的(a)所示，在TFT100A上形成有层间绝缘层23，在层间绝缘层23上形成有第一透明电极(共用电极)15，在第一透明电极15上形成有电介质层17，在电介质层17上形成有第二透明电极(像素电极)19。层间绝缘层23具有保护层13和有机绝缘层14。第二透明电极19在设置在层间绝缘层23中的接触孔CH1内与漏极电极8d电连接。在TFT基板1000A中，第二透明电极19在像素内具有狭缝状的多个开口部(未图示)，第一透明电极15至少存在于狭缝状的多个开口部(未图示)的下方，作为共用电极发挥作用。另外，在形成于氧化物半导体层9上的蚀刻阻挡层11的开口部11v内，源极电极8s以及漏极电极8d与氧化物半导体层9接触。
如图1和图2的(d)所示，在栅极端子部300A的第三连接层8y上形成有保护层13，在保护层13上形成有电介质层17。另外，在保护层13和电介质层17中形成有在从基板1的法线方向看时与第三连接层8y重叠的接触孔CH3。另外，在电介质层17上，形成有与第二透明电极19由相同的导电膜形成的透明电极19b。透明电极19b在接触孔CH3内与第三连接层8y电连接。
栅极配线6、栅极电极6a、栅极端子连接层6b和辅助电容配线12分别具有例如上层为W(钨)层、下层为TaN(氮化钽)层的叠层结构。此外，栅极配线6、栅极电极6a、栅极端子连接层6b和辅助电容配线12分别也可以具有由Mo(钼)/Al(铝)/Mo形成的叠层结构，也可以具有单层结构、2层结构、4层以上的叠层结构。另外，栅极配线6、栅极电极6a、栅极端子连接层6b和辅助电容配线12分别也可以由选自Cu(铜)、Al、Cr(铬)、Ta(钽)、Ti(钛)、Mo和W中的元素、或以这些元素为成分的合金或金属氮化物等形成。栅极配线6、栅极电极6a、栅极端子连接层6b和辅助电容配线12的厚度分别为约420nm。栅极配线6、栅极电极6a、栅极端子连接层6b和辅助电容配线12的厚度分别优选为约50nm以上600nm以下。栅极电极6a和栅极端子连接层6b分别与栅极配线6形成为一体，并电连接。辅助电容配线12不与栅极配线6、栅极电极6a和栅极端子连接层6b电连接。
在本实施方式中，栅极绝缘层7具有单层结构。栅极绝缘层7既可以为单层，也可以具有2层以上的叠层结构。栅极绝缘层7例如能够由氮化硅(SiNx)或氧化硅(SiOx)形成。作为栅极绝缘层7，能够适当地使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy，x＞y)层、氮氧化硅(SiNxOy，x＞y)层等。栅极绝缘层7的厚度例如为约300nm。
氧化物半导体层9例如包含In-Ga-Zn-O类的半导体(以下，简称为“In-Ga-Zn-O类半导体”)。在此，In-Ga-Zn-O类半导体为In(铟)、Ga(镓)、Zn(锌)的三元氧化物，In、Ga和Zn的比例(组成比)没有特别限定，例如包括In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。In-Ga-Zn-O类半导体既可以为非晶也可以为结晶。作为结晶In-Ga-Zn-O类半导体，优选c轴与层面大致垂直地取向的结晶In-Ga-Zn-O类半导体。这样的In-Ga-Zn-O类半导体的结晶结构，例如在日本特开2012-134475号公报中公开。为了参考，在本说明书中援用日本特开2012-134475号公报的全部公开内容。
具有In-Ga-Zn-O类半导体层的TFT具有高迁移率(与a-SiTFT相比大于20倍)和低漏电流(与a-SiTFT相比小于100分之1)，因此，优选用作驱动TFT和像素TFT。
氧化物半导体层9并不限定于In-Ga-Zn-O类半导体层。氧化物半导体层9例如也可以包含Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO(注册商标))、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体等。另外，作为氧化物半导体层9，能够使用添加有1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的非晶(无定形)状态、多晶状态或非晶状态与多晶状态混合存在的微晶状态的ZnO，或者没有添加任何杂质元素的ZnO。
作为氧化物半导体层9，优选使用非晶氧化物半导体层。这是因为能够在低温制造，并且能够实现高迁移率。氧化物半导体层9的厚度例如为约50nm。氧化物半导体层9的厚度例如优选为约30nm以上100nm以下。
蚀刻阻挡层11以与氧化物半导体层9的沟道区域接触的方式形成。蚀刻阻挡层11优选由绝缘氧化物(例如SiO2)形成。当蚀刻阻挡层11由绝缘氧化物形成时，能够防止由氧化物半导体层9的氧缺损引起的半导体特性的劣化。此外，蚀刻阻挡层11例如能够由SiON(氧氮化硅、氮氧化硅)、Al2O3或Ta2O5形成。蚀刻阻挡层11的厚度例如为约150nm。蚀刻阻挡层11的厚度例如优选为约50nm以上300nm以下。
源极电极8s、漏极电极8d、第一连接层8x和第三连接层8y分别具有例如由Ti/Al/Ti形成的叠层结构。此外，源极电极8s、漏极电极8d、第一连接层8x和第三连接层8y分别也可以具有由Mo/Al/Mo形成的叠层结构，也可以具有单层结构、2层结构或4层以上的叠层结构。另外，源极电极8s、漏极电极8d、第一连接层8x和第三连接层8y分别也可以由选自Al、Cr、Ta、Ti、Mo和W中的元素、或以这些元素为成分的合金或金属氮化物等形成。源极电极8s与源极配线电连接。源极电极8s、漏极电极8d、第一连接层8x和第三连接层8y的厚度分别例如为约350nm。源极电极8s、漏极电极8d、第一连接层8x和第三连接层8y的厚度分别例如优选为约50nm以上600nm以下。
保护层13例如由SiNx形成。保护层13的厚度例如为约200nm。保护层13的厚度例如优选为约100nm以上500nm以下。
有机绝缘层14例如由感光性的树脂形成。有机绝缘层14的厚度例如为约2μm。层间绝缘层14的厚度例如优选为约1μm以上3μm以下。
第一透明电极15、第二透明电极19、第二连接层19a和透明电极19b分别例如由ITO(Indium Tin Oxide：氧化铟锡)形成。第一透明电极15、第二透明电极19、第二连接层19a和透明电极19b的厚度分别例如为约50nm。第一透明电极15、第二透明电极19、第二连接层19a和透明电极19b分别例如优选为约20nm以上200nm以下。
TFT基板1000A能够利用以下说明的方法制造。
TFT基板1000A的制造方法是具备TFT100A的半导体装置的制造方法，包括：工序(A)，在基板1上形成栅极电极6a和辅助电容配线12；工序(B)，在栅极电极6a和辅助电容配线12上形成栅极绝缘层7；工序(C)，在栅极绝缘层7上形成在从基板1的法线方向看时与栅极电极6a重叠的氧化物半导体层9；工序(D)，在氧化物半导体层9上和栅极绝缘层7上形成绝缘膜，并对栅极绝缘层9的一部分和绝缘膜进行蚀刻，由此形成蚀刻阻挡层11，该蚀刻阻挡层11具有在从基板1的法线方向看时与辅助电容配线12重叠的开口部11u和将氧化物半导体层9的一部分露出的开口部11v；和工序(E)，由相同的导电膜形成源极电极8s、漏极电极8d和第一连接层8x，第一连接层8x以与辅助电容配线12电连接、并且覆盖开口部11u的侧面的至少一部分的方式形成，源极电极8s和漏极电极8d在开口部11v内与氧化物半导体层9电连接。
这样的TFT基板1000A的制造方法是简便的制造方法，能够削减工序数，从而削减制造成本，详细情况将在后面说明。
上述的TFT基板1000A的制造方法优选还包括：工序(F)，在蚀刻阻挡层11上形成保护层13；工序(G)，在保护层13上，形成具有在从基板1的法线方向看时与辅助电容配线12重叠的开口部14u的有机绝缘层14；工序(H)，在有机绝缘层14上形成第一透明电极15，第一透明电极15以覆盖开口部14u的侧面的至少一部分的方式形成；和工序(I)，在第一透明电极15上形成电介质膜，并对电介质膜和保护层13同时进行蚀刻，由此形成具有将第一连接层8x的一部分露出的开口部17u的电介质层17。
上述的TFT基板1000A的制造方法优选还包括：工序(J)，在电介质层17上形成第二透明电极219和不与第二透明电极19电连接的第二连接层19a，第二连接层19a在开口部17u内与第一透明电极15和第一连接层19a电连接，并且覆盖开口部17u的侧面的至少一部分。
接着，参照图3和图4，对半导体装置1000A的制造方法的一个例子进行具体说明。图3的(a1)～图3的(e1)和图4的(a1)～图4的(c1)是对与图2的(a)对应的TFT100A的制造方法进行说明的截面图。图3的(a2)～图3的(e2)和图4的(a2)～图4的(c2)是对与图2的(b)对应的辅助电容连接部200A的形成方法进行说明的截面图。图3的(a3)～图3的(e3)和图4的(a3)～图4的(c3)是对与图2的(c)对应的辅助电容连接部200A的形成方法进行说明的截面图。图3的(a4)～图3的(e4)和图4的(a4)～图4的(c4)是对与图2的(d)对应的栅极端子部300A的形成方法进行说明的截面图。
首先，在基板1上形成未图示的栅极配线用金属膜(厚度：例如约50nm以上600nm以下)。栅极配线用金属膜利用溅射法等在基板1上形成。
接着，如图3的(a1)～图3的(a4)所示，通过对栅极配线用金属膜进行图案化，形成栅极配线6和辅助电容配线12。此时，如图3的(a1)所示，在形成TFT100A的区域，形成与栅极配线6电连接的栅极电极6a。另外，如图3的(a4)所示，在形成栅极端子部300A的区域，形成栅极端子连接层6b。
接着，如图3的(b1)～图3的(b4)所示，利用CVD法等，在栅极配线6、栅极电极6a、栅极端子连接层6b和辅助电容配线12上形成栅极绝缘层7(厚度例如为约300nm)。
接着，如图3的(c1)～图3的(c4)所示，利用溅射法等，在栅极绝缘层7上，以在从基板1的法线方向看时与栅极电极6a重叠的方式形成氧化物半导体层9(厚度例如为约50nm)。
接着，如图3的(d1)～图3的(d4)所示，利用CVD法等，在栅极绝缘层7和氧化物半导体层9上形成未图示的蚀刻阻挡膜(厚度为约150nm)，并利用公知的方法进行图案化。其结果，如图3的(d1)所示，以覆盖成为氧化物半导体层9的沟道区域的区域的方式形成蚀刻阻挡层11。在蚀刻阻挡层11中，形成将后述的源极电极8s以及漏极电极8d与氧化物半导体层9电连接的开口部11v。进一步，在图3的(d2)和图3的(d3)所示的形成辅助电容连接部200A的区域，对未图示的蚀刻阻挡层膜和栅极绝缘层7的一部分同时进行蚀刻，形成开口部11u，在图3的(d4)所示的形成栅极端子部300A的区域，形成开口部11q。在图3的(d1)所示的区域中，在蚀刻阻挡膜之下形成的氧化物半导体层9作为蚀刻阻挡层发挥作用，因此，其下的栅极绝缘层7不会被蚀刻。开口部11u和11q以在从基板1的法线方向看时分别与辅助电容配线12和栅极端子连接层6b重叠的方式形成。开口部11u和11q利用一块光掩模形成。另外，因为可以不考虑对准余量等来形成开口部11u和11q，所以能够使开口部11u和11q的大小减小。
接着，如图3的(e1)～图3的(e4)所示，利用公知的方法，形成源极电极8s、漏极电极8d、第一连接层8x和第三连接层8y(厚度分别例如为约350nm)。如图3的(e1)所示，源极电极8s和漏极电极8d形成在蚀刻阻挡层11上，并在蚀刻阻挡层11的开口部11v内与氧化物半导体层9电连接。在图3的(e2)和图3的(e3)所示的区域，第一连接层8x以覆盖开口部11u的侧面的至少一部分的方式形成。另外，在开口部11u内，第一连接层8x以覆盖辅助电容配线12的方式形成，第一连接层8x与辅助电容配线12电连接。同样，在图3的(e4)所示的区域，第三连接层8y以覆盖开口部11q的侧面的至少一部分的方式形成。另外，在开口部11q内，第三连接层8y以覆盖栅极端子连接层6b的方式形成，第三连接层8y与栅极端子连接层6b电连接。通过形成第一连接层8x和第三连接层8y，分别由开口部11u和11q露出的辅助电容配线12和栅极端子连接层6b得到保护，能够防止辅助电容配线12和栅极端子连接层6b由于蚀刻而发生断线。
接着，如图4的(a1)～图4的(a4)所示，利用例如CVD法等在源极电极8s和漏极电极8d上形成保护层13(厚度例如为约150nm)，利用光刻法在保护层13上形成具有开口部14v和14u的有机绝缘层14(厚度例如为约1μm)。开口部14v以在从基板1的法线方向看时与漏极电极8d重叠的方式形成。开口部14u以在从基板1的法线方向看时与第一连接层8x重叠的方式形成。另外，在图4的(a4)所示的区域，不形成有机绝缘层14，保护层13露出。
接着，如图4的(b1)～图4的(b4)所示，利用溅射法等在有机绝缘层14上形成第一透明电极15。在图4的(b2)所示的形成辅助电容连接部200A的区域，第一透明电极15以覆盖开口部14u的侧面的至少一部分的方式形成。第一透明电极15以不覆盖图4的(b1)所示的区域的开口部14v的侧面的方式形成。在图4的(d4)所示的区域，不形成第一透明电极15。在第一透明电极15中形成在从基板1的法线方向看时与第一连接层8x重叠的开口部15u。另外，第一透明电极15中的与第一连接层8x重叠的部分，形成为具有点对称的形状，因此，即使产生对准偏移，第一透明电极15与第二透明电极19的接触面积也不变。
接着，利用CVD法等在第一透明电极15和保护层13上形成未图示的电介质膜(绝缘膜)。
接着，如图4的(c1)～图4的(c4)所示，对电介质膜和保护层13的一部分同时进行蚀刻，由此形成具有接触孔(开口部)CH1～CH3的电介质层17。
接触孔CH1以将漏极电极8d的一部分露出的方式形成。接触孔CH2以将第一连接层8x的一部分露出的方式形成。接触孔CH3以将第三连接层8y的一部分露出的方式形成。通过这样对电介质膜和保护层13同时进行蚀刻，能够利用一块光掩模形成接触孔CH1～CH3，因此能够削减制造成本。
电介质层17以覆盖开口部14v和14u的侧面的至少一部分的方式形成。电介质层17以将位于接触孔CH2内的第一透明电极15的至少一部分露出的方式形成。
接着，如图2的(a)～图2的(d)所示，在电介质层17上，利用溅射法等，由相同的透明导电膜形成第二透明电极19、第二连接层19a和透明电极19b。第二透明电极19、第二连接层19a和透明电极19b相互不电连接。
第二透明电极19在接触孔CH1内与漏极电极8d电连接。第二连接层19a在接触孔CH2内与第一透明电极15和第一连接层8x电连接。其结果，第一透明电极15通过第二连接层19a与辅助电容配线12电连接。透明电极19b在接触孔CH3内与第三连接层8y电连接。
接着，参照图5对TFT基板1000A的改变例的TFT基板1000B进行说明。另外，与图19～图22所示的比较例的TFT基板1300a和1300b对比地进行说明。对于与TFT基板1000A相同的构成要素，标注相同的参照符号，避免重复的说明。
图5是TFT基板1000B的示意性的平面图。此外，图5所示的A1-A1’线、B1-B1’线、C1-C1’线和D1-D1’线的TFT基板1000B的示意性的截面图，参照图2的(a)～图2的(d)。图19是比较例的TFT基板1300a的示意性的平面图。图20的(a)是沿图19的A-A’线的TFT130a的示意性的截面图。图20的(b)是沿图19的B-B’线的辅助电容连接部230a的示意性的截面图。图21是比较例的TFT基板1300b的示意性的平面图。图22的(a)是沿图21的A-A’线的TFT130b的示意性的截面图。图22的(b)是沿图21的B-B’线的TFT130b的示意性的截面图。
首先，比较例的TFT基板1300a和1300b分别具有TFT130a和130b。比较例的TFT基板1300a和1300b分别具有辅助电容连接部230a和230b。比较例的TFT基板1300a和1300b分别具有在TFT130a和130b上形成的保护层13、在保护层13上形成的有机绝缘层14、在有机绝缘层14上形成的第一透明电极15、在第一透明电极15上形成的电介质层17、和在电介质层17上形成的第二透明电极19。电介质层17具有位于第一透明电极15上的开口部17u。此外，开口部17u附近的区域是对显示没有贡献的区域。第二透明电极19在接触孔CH1内与漏极电极8d电连接。辅助电容连接部230a和230b分别具有辅助电容配线12、与辅助电容配线12电连接的第一连接层8x、和在接触孔CH2内与第一连接层8x电连接的第二连接层19a。
第一透明电极15在开口部17u内与第二连接层19a电连接。由此，第一透明电极15通过第一连接层8x以及第二连接层19a与辅助电容配线12电连接。
如图5所示，TFT基板1000B中，在接触孔CH2内，第一透明电极15与第二连接层19a电连接。因此，在TFT基板1000B中，不需要形成如图19～图22所示的开口部17u，能够尽可能地使第二透明电极(像素电极)19的面积增大。
TFT基板1000B的制造方法与TFT基板1000A相同，因此省略说明。
接着，参照图6和图7对本发明的另一个实施方式的TFT基板1000C进行说明。对于与TFT基板1000A相同的构成要素，标注相同的参照符号，避免重复的说明。
图6是示意性地表示本实施方式的半导体装置(TFT基板)1000C的平面结构的一个例子的图。图7的(a)和图7的(b)分别是沿图6的A2-A2’线和D2-D2’线的TFT100C的示意性的截面图。图7的(c)和图7的(d)分别是沿图1的B2-B2’线和C2-C2’线的辅助电容连接部200C的示意性的截面图。图7的(e)是沿图6的E2-E2’线的栅极端子部300C的示意性的截面图。
TFT基板1000C与TFT基板1000A的主要的不同点在于，氧化物半导体层9全部位于栅极配线6上，以及辅助电容配线12位于栅极配线6附近。在TFT基板1000C中，在从基板1的法线方向看时，漏极电极8d的至少一部分隔着栅极绝缘层7以及蚀刻阻挡层11与辅助电容配线12重叠。具有这样的结构的TFT基板1000C，在像素内没有氧化物半导体层9，因此能够提高像素的开口率。
接着，参照图8和图9对半导体装置1000C的制造方法的一个例子进行具体说明。图8的(a1)～图8的(e1)和图9的(a1)～图9的(c1)是对与图7的(a)对应的TFT100C的制造方法进行说明的截面图。图8的(a2)～图8的(e2)和图9的(a2)～图9的(c2)是对与图7的(b)对应的TFT100C的制造方法进行说明的截面图。图8的(a3)～图8的(e3)和图9的(a3)～图9的(c3)是对与图7的(c)对应的辅助电容连接部200C的形成方法进行说明的截面图。图8的(a4)～图8的(e4)和图9的(a4)～图9的(c4)是对与图7的(d)对应的辅助电容连接部200C的形成方法进行说明的截面图。图8的(a5)～图8的(e5)和图9的(a5)～图9的(c5)是对与图7的(e)对应的栅极端子部300C的形成方法进行说明的截面图。
首先，利用上述的方法，在基板1上形成未图示的栅极配线用金属膜。栅极配线用金属膜利用溅射法等在基板1上形成。
接着，如图8的(a1)～图8的(a5)所示，通过对栅极配线用金属膜进行图案化，形成包括栅极端子连接层6b的栅极配线6和辅助电容配线12。辅助电容配线12形成在栅极配线6附近。
接着，如图8的(b1)～图8的(b5)所示，利用CVD法等，在栅极配线6和辅助电容配线12上形成栅极绝缘层7。
接着，如图8的(c1)～图8的(c5)所示，利用溅射法等，在栅极绝缘层7上，以在从基板1的法线方向看时与栅极配线6重叠的方式形成氧化物半导体层9。
接着，如图8的(d1)～图8的(d5)所示，利用CVD法等在栅极绝缘层7和氧化物半导体层9上形成未图示的蚀刻阻挡膜，并利用公知的方法进行图案化。其结果，如图8的(d1)所示，以覆盖成为氧化物半导体层9的沟道区域的区域的方式形成蚀刻阻挡层11。另外，如图8的(d1)和图8的(d2)所示，在蚀刻阻挡层11中形成将后述的源极电极8s以及漏极电极8d与氧化物半导体层9电连接的开口部11v。进一步，在图8的(d3)和图8的(d4)所示的形成辅助电容连接部200C的区域，对未图示的蚀刻阻挡层膜和栅极绝缘层7的一部分同时进行蚀刻，形成开口部11u。在图8的(d5)所示的形成栅极端子部300C的区域，形成开口部11q。在图8的(d1)和图8的(d2)所示的区域中，在蚀刻阻挡膜之下形成的氧化物半导体层9作为蚀刻阻挡层发挥作用，因此，其下的栅极绝缘层7不会被蚀刻。开口部11u和11q以在从基板1的法线方向看时分别与辅助电容配线12和栅极端子连接层6b重叠的方式形成。
接着，如图8的(e1)～图8的(e5)所示，利用公知的方法，形成源极电极8s、漏极电极8d、第一连接层8x和第三连接层8y。如图8的(e1)和图8的(e2)所示，源极电极8s和漏极电极8d形成在蚀刻阻挡层11上，并在蚀刻阻挡层11的开口部11v内与氧化物半导体层9电连接。在图8的(e3)和图8的(e4)所示的区域，第一连接层8x以覆盖开口部11u的侧面的至少一部分的方式形成。另外，在开口部11u内，第一连接层8x以覆盖辅助电容配线12的方式形成，第一连接层8x与辅助电容配线12电连接。同样，在图8的(e5)所示的区域，第三连接层8y以覆盖开口部11q的侧面的至少一部分的方式形成。另外，在开口部11q内，第三连接层8y以覆盖栅极端子连接层6b的方式形成，第三连接层8y与栅极配线6电连接。通过形成第一连接层8x和第三连接层8y，分别由开口部11u和11q露出的辅助电容配线12和栅极端子连接层6b得到保护，能够防止辅助电容配线12和栅极端子连接层6b由于蚀刻而发生断线。
接着，如图9的(a1)～图9的(a5)所示，利用例如CVD法等在源极电极8s和漏极电极8d上形成保护层13，利用光刻法在保护层13上形成具有开口部14v和14u的有机绝缘层14。开口部14v以在从基板1的法线方向看时与漏极电极8d重叠的方式形成。开口部14u以在从基板1的法线方向看时与第一连接层8x重叠的方式形成。另外，在图9的(a5)所示的区域，不形成有机绝缘层14，保护层13露出。
接着，如图9的(b1)～图9的(b5)所示，利用溅射法等在有机绝缘层14上形成第一透明电极15。在图9的(b3)所示的形成辅助电容连接部200C的区域，第一透明电极15以覆盖开口部14u的侧面的至少一部分的方式形成。第一透明电极15以不覆盖图9的(b2)所示的区域的开口部14v的侧面的方式形成。在图9的(b5)所示的区域，不形成第一透明电极15。在第一透明电极15中形成在从基板1的法线方向看时与第一连接层8x重叠的开口部15u。另外，第一透明电极15中的与第一连接层8x重叠的部分，形成为具有点对称的形状，因此，即使产生对准偏移，第一透明电极15与第二透明电极19的接触面积也不变。
接着，利用CVD法等在第一透明电极15和保护层13上形成未图示的电介质膜(绝缘膜)。
接着，如图9的(c1)～图9的(c5)所示，对电介质膜和保护层13的一部分同时进行蚀刻，由此形成具有接触孔(开口部)CH1～CH3的电介质层17。
接触孔CH1以将漏极电极8d的一部分露出的方式形成。接触孔CH2以将第一连接层8x的一部分露出的方式形成。接触孔CH3以将第三连接层8y的一部分露出的方式形成。通过这样对电介质膜和保护层13同时进行蚀刻，能够利用一块光掩模形成接触孔CH1～CH3，因此能够削减制造成本。另外，能够不使用多块光掩模而形成接触孔CH1～CH3。
电介质层17以覆盖开口部14v和14u的侧面的至少一部分的方式形成。电介质层17以将位于接触孔CH2内的第一透明电极15的至少一部分露出的方式形成。
接着，如图7的(a)～图7的(e)所示，在电介质层17上，利用溅射法等，由相同的透明导电膜形成第二透明电极19、第二连接层19a和透明电极19b。第二透明电极19、第二连接层19a和透明电极19b相互不电连接。
第二透明电极19在接触孔CH1内与漏极电极8d电连接。第二连接层19a在接触孔CH2内与第一透明电极15和第一连接层8x电连接。其结果，第一透明电极15通过第二连接层19a与辅助电容配线12电连接。透明电极19b在接触孔CH3内与第三连接层8y电连接。
接着，参照图10和图11对本发明的又一个实施方式的TFT基板1000D进行说明。对于与TFT基板1000A相同的构成要素，标注相同的参照符号，避免重复的说明。
图10是示意性地表示本实施方式的半导体装置(TFT基板)1000D的平面结构的一个例子的图。图11的(a)是沿图10的A3-A3’线的TFT100D的示意性的截面图。图11的(b)和图11的(c)分别是沿图10的B3-B3’线和C3-C3’线的辅助电容连接部200D的示意性的截面图。图11的(d)是沿图10的D3-D3’线的栅极端子部300D的示意性的截面图。
TFT基板1000D在不具有蚀刻阻挡层11这一点上与TFT基板1000A不同。TFT基板1000D是具备沟道蚀刻型的TFT100D的TFT基板。具有这样的结构的TFT基板1000D可以不形成蚀刻阻挡层11，因此，能够利用简便的方法制造，能够削减制造成本。
TFT基板1000D例如能够利用如下的方法制造。
TFT基板1000D的制造方法是具备TFT100D的半导体装置的制造方法，包括：工序(A)，在基板上形成栅极电极6a和辅助电容配线12；工序(B)，在栅极电极6a和辅助电容配线12上形成栅极绝缘层7，该栅极绝缘层7具有在从基板1的法线方向看时与辅助电容配线12重叠的开口部7u；工序(C)，在栅极绝缘层7上形成在从基板1的法线方向看时与栅极电极6a重叠的氧化物半导体层9；工序(D)，由相同的导电膜形成源极电极8s、漏极电极8d和第一连接层8x，第一连接层8x以与辅助电容配线12电连接、并且覆盖开口部7u的侧面的至少一部分的方式形成，源极电极8s以及漏极电极8d与氧化物半导体层9电连接。
接着，参照图12和图13对半导体装置1000D的制造方法的一个例子进行具体说明。图12的(a1)～图12的(c1)、图13的(a1)和图13的(b1)是对与图11的(a)对应的TFT100D的制造方法进行说明的截面图。图12的(a2)～图12的(c2)、图13的(a2)和图13的(b2)是对与图11的(b)对应的辅助电容连接部200C的形成方法进行说明的截面图。图12的(a3)～图12的(c3)、图13的(a3)和图13的(b3)是对与图11的(c)对应的辅助电容连接部200C的形成方法进行说明的截面图。图12的(a4)～图12的(c4)、图13的(a4)和图13的(b4)是对与图11的(d)对应的栅极端子部300D的形成方法进行说明的截面图。
如上所述，在基板1上形成栅极配线6、栅极电极6a和包括栅极端子连接层6b的辅助电容配线12。
接着，如上所述，在栅极配线6、栅极电极6a和辅助电容配线12上形成栅极绝缘层7。此时，如图12的(a1)～图12的(a4)所示，在栅极绝缘层7中形成开口部7u和7q。开口部7u以在从基板1的法线方向看时与辅助电容配线12重叠的方式形成。开口部7q以在从基板1的法线方向看时与栅极端子连接层6b重叠的方式形成。
接着，如图12的(a1)所示，利用上述的方法，在栅极绝缘层7上形成在从基板1的法线方向看时与栅极电极6a重叠的氧化物半导体层9。
接着，如图12的(b1)～图12的(b4)所示，利用公知的方法，由相同的导电膜形成源极电极8s、漏极电极8d、第一连接层8x和第三连接层8y。如图12的(b1)所示，源极电极8s和漏极电极8d以与氧化物半导体层9电连接的方式形成。如图12的(b2)和图12的(b3)所示，第一连接层8x以覆盖开口部7u的侧面的至少一部分的方式形成。另外，在开口部7u内，第一连接层8x以覆盖辅助电容配线12的方式形成，第一连接层8x与辅助电容配线12电连接。同样，如图12的(b4)所示，第三连接层8y以覆盖开口部7q的侧面的至少一部分的方式形成。另外，在开口部11q内，第三连接层8y以覆盖栅极端子连接层6b的方式形成，第三连接层8y与栅极配线6电连接。通过形成第一连接层8x和第三连接层8y，分别由开口部11u和11q露出的辅助电容配线12和栅极端子连接层6b得到保护，能够防止辅助电容配线12和栅极端子连接层6b由于蚀刻而发生断线。
接着，如图12的(c1)～图12的(c4)所示，利用例如CVD法等在源极电极8s和漏极电极8d上形成保护层13，利用光刻法在保护层13上形成具有开口部14v和14u的有机绝缘层14。开口部14v以在从基板1的法线方向看时与漏极电极8d重叠的方式形成。开口部14u以在从基板1的法线方向看时与第一连接层8x重叠的方式形成。另外，在图12的(c4)所示的区域，不形成有机绝缘层14，保护层13露出。
接着，如图13的(a1)～图13的(a4)所示，利用溅射法等在有机绝缘层14上形成第一透明电极15。在图13的(a2)所示的形成辅助电容连接部200D的区域，第一透明电极15以覆盖开口部14u的侧面的至少一部分的方式形成。第一透明电极15以不覆盖图13的(a1)所示的区域的开口部14v的侧面的方式形成。在图13的(a4)所示的区域，不形成第一透明电极15。在第一透明电极15中形成在从基板1的法线方向看时与第一连接层8x重叠的开口部15u。另外，第一透明电极15中的与第一连接层8x重叠的部分，形成为具有点对称的形状，因此，即使产生对准偏移，第一透明电极15与第二透明电极19的接触面积也不变。
接着，利用CVD法等在第一透明电极15和保护层13上形成未图示的电介质膜(绝缘膜)。
接着，如图13的(b1)～图13的(b4)所示，对电介质膜和保护层13的一部分同时进行蚀刻，由此形成具有接触孔(开口部)CH1～CH3的电介质层17。
接触孔CH1以将漏极电极8d的一部分露出的方式形成。接触孔CH2以将第一连接层8x的一部分露出的方式形成。接触孔CH3以将第三连接层8y的一部分露出的方式形成。通过这样对电介质膜和保护层13同时进行蚀刻，能够利用一块光掩模形成接触孔CH1～CH3，因此能够削减制造成本。另外，能够不使用多块光掩模而形成接触孔CH1～CH3。
电介质层17以覆盖开口部14v和14u的侧面的至少一部分的方式形成。电介质层17以将位于接触孔CH2内的第一透明电极15的至少一部分露出的方式形成。
接着，如图11的(a)～图11的(d)所示，在电介质层17上，利用溅射法等，由相同的透明导电膜形成第二透明电极19、第二连接层19a和透明电极19b。第二透明电极19、第二连接层19a和透明电极19b相互不电连接。
第二透明电极19在接触孔CH1内与漏极电极8d电连接。第二连接层19a在接触孔CH2内与第一透明电极15和第一连接层8x电连接。其结果，第一透明电极15通过第二连接层19a与辅助电容配线12电连接。透明电极19b在接触孔CH3内与第三连接层8y电连接。
接着，参照图14～图16对配线(源极配线/栅极配线)的结构进行说明。图14是对配线结构进行说明的示意性的平面图。图15是沿图14的A-B线的示意性的截面图。图16是图14的接触孔111附近的示意性的截面图。
上述的TFT基板1000A～1000D能够采用例如在国际公开第2005/029450号中公开的配线结构。为了参考，在本申请说明书中援用国际公开第2005/029450号的全部公开内容。
以下，对国际公开第2005/029450号中公开的配线结构的一部分进行简单说明。
具有图14所示的配线结构的TFT基板具有：在基板1上形成的多条栅极配线6；覆盖多条栅极配线6的绝缘层7；和在绝缘层7上形成的、分别与多条栅极配线6交叉的多条源极配线8。在多条栅极配线6和多条源极配线8的各交点附近，形成有多个TFT(图14中未图示)。多个TFT各自与像素电极(第二透明电极)19电连接。像素电极19形成在显示区域101。具有：设置在显示区域101的周边(在图14中为显示区域101的下方)，对多条栅极配线6分别输入信号的多个栅极端子300；设置在显示区域101的周边，对多条源极配线8分别输入信号的多个源极端子400(在图14中为显示区域101的下方)；设置在显示区域101的周边(在图14中为显示区域101的左侧和下方)，将多条栅极配线6分别引绕至多个栅极端子300的多条栅极引绕配线108和110；和设置在显示区域101的周边(在图14中为显示区域101的下方)，将多条源极配线8分别引绕至多个源极端子400的多条源极引绕配线112。
栅极端子300和源极端子400在显示区域101的任一边(在本实施方式中为下方的边)附近排列。通过这样在显示区域101的任一边附近排列两端子300和400，显示区域101的左右的周缘区域不被端子300和400占有，能够使位于显示区域101的周边的周边区域的面积减小，能够实现窄边框化。
多条栅极引绕配线108和110分别包括：与栅极配线6由相同的导电膜形成的引绕配线108；和在覆盖引绕配线108的栅极绝缘层7上，与源极配线8由相同的导电膜形成的引绕配线110。另外，如图14和图15所示，在俯视时，引绕配线108和引绕配线110相互不重叠地交替配置。在栅极绝缘层7上形成的引绕配线110，通过在栅极绝缘层7中形成的接触孔111、113，分别与栅极配线6和栅极端子300电连接。如图16所示，栅极配线6通过接触孔111被转换为不同的层的引绕配线110。在接触孔113中也同样地被转换。
上述的TFT基板1000A～1000D能够采用上述配线结构。
接着，参照图17和图18对包括TFT基板1000A～1000D中的任一个的、本发明的实施方式的显示装置5000进行说明。图17是具有TFT基板1000A～1000D中的任一个的液晶显示装置5000的示意性的截面图。图17的虚线箭头表示电场方向。图18是对辅助电容配线12与彩色滤光片层1200的配置关系进行说明的示意性的平面图。
如图17所示，显示装置5000具备：TFT基板1000A～1000D中的任一个；以与TFT基板1000A～1000D相对的方式配置的对置基板2000；和配置在对置基板2000与TFT基板2000之间的液晶层50。TFT基板1000A～1000D具有多个像素，第二透明电极19按每个像素被分离，作为像素电极发挥作用。
优选第二透明电极19在像素内具有狭缝状的多个开口部，第一透明电极15至少存在于多个开口部的下方，作为共用电极发挥作用。
显示装置5000例如为FFS(Fringe Field Switching：边缘场开关)模式的液晶显示装置。这样的显示装置5000例如在日本特开2011-53443号公报中公开。在本说明书中援用日本特开2011-53443号公报的全部公开内容。
图18是对辅助电容配线12与彩色滤光片层1200的配置关系进行说明的示意性的平面图。此外，在图18中，为了使得容易理解，省略了彩色滤光片层1200和辅助电容配线12以外的显示装置5000的构成要素。
如图18所示，显示装置5000具有上述的TFT基板1000A和形成有彩色滤光片层1200的对置基板2000。彩色滤光片层1200至少具有蓝色滤光片B。典型地，彩色滤光片层1200具有蓝色滤光片B、红色滤光片R和绿色滤光片G。优选辅助电容配线12以与蓝色滤光片B相对的方式形成在基板1上。当这样形成辅助电容配线12时，上述的辅助电容连接部200A～200D的接触孔CH2以与蓝色滤光片B相对的方式形成。当辅助电容连接部200A～200D的接触孔CH2以与蓝色滤光片B相对的方式形成时，就蓝色而言，即使像素的开口率稍微变小，对显示品质(例如，亮度、对比度)的影响也小，因此，即使接触孔CH2的大小稍微变大而导致像素的开口率降低，也能够抑制显示品质大幅降低。
产业上的可利用性
本发明的实施方式能够广泛地应用于在基板上具备薄膜晶体管的半导体装置。特别适合用于有源矩阵基板等具有薄膜晶体管的半导体装置、和具备这样的半导体装置的显示装置。
符号说明
1    基板
6    栅极配线
6a      栅极电极
8s      源极电极
8d      漏极电极
8y      连接层
9    氧化物半导体层
11v、11q      开口部
12      辅助电容配线
15、19     透明电极
CH1、CH2、CH3      接触孔
1000A     半导体装置

Claims (15)

1.一种半导体装置，其具备基板和在所述基板上形成的薄膜晶体管，
所述薄膜晶体管具有：栅极电极；在所述栅极电极上形成的栅极绝缘层；在所述栅极绝缘层上形成的氧化物半导体层；和与所述氧化物半导体层电连接的源极电极和漏极电极，
所述半导体装置的特征在于，还具备：
层间绝缘层，该层间绝缘层包括与所述源极电极和所述漏极电极接触的保护层；
在所述层间绝缘层上形成的第一透明电极；
在所述第一透明电极上形成的电介质层；
在所述电介质层上，以隔着所述电介质层与所述第一透明电极的至少一部分重叠的方式形成的第二透明电极；
与所述栅极电极由相同的导电膜形成的辅助电容配线；
第一连接层，该第一连接层与所述辅助电容配线电连接，并且与所述源极电极或所述漏极电极由相同的导电膜形成；和
第二连接层，该第二连接层与所述第二透明电极由相同的导电膜形成，并且不与所述第二透明电极电连接，
位于所述第一连接层与所述第二连接层之间的绝缘层，具有使所述第二连接层与所述第一透明电极以及所述第一连接层电连接的连接开口部，
在从所述基板的法线方向看时，所述第二连接层和所述连接开口部分别与所述第一连接层的至少一部分重叠，
所述第一透明电极具有在从所述基板的法线方向看时与所述第一连接层重叠的部分，
与所述第一连接层重叠的部分具有在从所述基板的法线方向看时，对称点位于所述连接开口部内的点对称的形状，
所述第一透明电极不与所述第一连接层直接接触，
所述第一透明电极的一部分与所述第二连接层直接接触，
所述第一连接层与所述第二连接层直接接触，
所述第一透明电极通过所述第一连接层以及所述第二连接层与所述辅助电容配线电连接。
2.如权利要求1所述的半导体装置，其特征在于：
所述第二连接层覆盖所述连接开口部的侧面的至少一部分。
3.如权利要求1或2所述的半导体装置，其特征在于：
在与所述基板垂直并且包含所述对称点的第一截面，所述第一透明电极的一部分与所述第二连接层接触，
在与所述基板垂直、包含所述对称点并且与所述第一截面不同的第二截面，所述第一透明电极不与所述第二连接层接触。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于：
所述连接开口部包括：在所述保护层形成的第一开口部；和在所述电介质层形成的第二开口部，
所述第二开口部的侧面的至少一部分与所述第一开口部的侧面对齐。
5.如权利要求4所述的半导体装置，其特征在于：
所述层间绝缘层还包括有机绝缘层，
所述有机绝缘层具有在从所述基板的法线方向看时与所述第一连接层重叠的第三开口部，
所述第一开口部和第二开口部的至少一部分形成在所述第三开口部内。
6.如权利要求5所述的半导体装置，其特征在于：
所述第一透明电极覆盖所述第三开口部的侧面的至少一部分。
7.如权利要求1～6中任一项所述的半导体装置，其特征在于：
还具有以覆盖所述氧化物半导体层的沟道区域的方式形成的蚀刻阻挡层，
所述栅极绝缘层形成在所述辅助电容配线上，
所述蚀刻阻挡层形成在所述栅极绝缘层上，
所述栅极绝缘层和所述蚀刻阻挡层具有在从所述基板的法线方向看时与所述辅助电容配线重叠的第四开口部，
在所述第四开口部内，所述栅极绝缘层的侧面的至少一部分与所述蚀刻阻挡层的侧面对齐，
所述第一连接层覆盖所述第四开口部中的、所述栅极绝缘层的侧面和所述蚀刻阻挡层的侧面的至少一部分。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于：
还具有在所述基板上形成的栅极端子部，
所述栅极端子部具备：
与所述栅极电极由相同的导电膜形成的栅极端子连接层；和
第三连接层，该第三连接层与所述栅极端子连接层电连接，与所述源极电极或所述漏极电极由相同的导电膜形成，
所述栅极绝缘层形成在所述栅极端子连接层上，
所述栅极绝缘层和所述蚀刻阻挡层具有在从所述基板的法线方向看时与所述栅极端子连接层重叠的第五开口部，
所述第三连接层覆盖所述第五开口部的侧面的至少一部分。
9.如权利要求1～8中任一项所述的半导体装置，其特征在于：
包含In-Ga-Zn-O类的半导体。
10.一种显示装置，其特征在于，具有：
权利要求1～9中任一项所述的半导体装置；
对置基板，该对置基板以与所述半导体装置相对的方式配置，至少具备蓝色滤光片；
配置在所述对置基板与所述半导体装置之间的液晶层；和
多个像素，
所述第二透明电极按每个像素被分离，作为像素电极发挥作用，
所述辅助电容配线以与所述蓝色滤光片相对的方式形成。
11.如权利要求10所述的显示装置，其特征在于：
所述第二透明电极在像素内具有狭缝状的多个开口部，
所述第一透明电极至少存在于所述多个开口部的下方，作为共用电极发挥作用。
12.一种半导体装置的制造方法，其为具备薄膜晶体管的半导体装置的制造方法，其特征在于，包括：
工序(A)，在基板上形成栅极电极和辅助电容配线；
工序(B)，在所述栅极电极和所述辅助电容配线上形成栅极绝缘层；
工序(C)，在所述栅极绝缘层上形成在从所述基板的法线方向看时与所述栅极电极重叠的氧化物半导体层；
工序(D)，在所述氧化物半导体层上和所述栅极绝缘层上形成绝缘膜，并对所述栅极绝缘层的一部分和所述绝缘膜进行蚀刻，由此形成蚀刻阻挡层，该蚀刻阻挡层具有在从所述基板的法线方向看时与所述辅助电容配线重叠的第一开口部和将所述氧化物半导体层的一部分露出的第二开口部；和
工序(E)，由相同的导电膜形成源极电极、漏极电极和第一连接层，所述第一连接层以与所述辅助电容配线电连接、并且覆盖所述第一开口部的侧面的至少一部分的方式形成，所述源极电极和漏极电极在所述第二开口部内与所述氧化物半导体层电连接。
13.如权利要求12所述的半导体装置的制造方法，其特征在于，还包括：
工序(F)，在所述源极电极和所述漏极电极上形成保护层；
工序(G)，在所述保护层上，形成具有在从所述基板的法线方向看时与所述辅助电容配线重叠的第三开口部的有机绝缘层；
工序(H)，在所述有机绝缘层上形成第一透明电极，所述第一透明电极以覆盖所述第三开口部的侧面的至少一部分的方式形成；和
工序(I)，在所述第一透明电极上形成电介质膜，并对所述电介质膜和所述保护层同时进行蚀刻，由此形成具有将所述第一连接层的一部分露出的第四开口部的电介质层。
14.如权利要求13所述的半导体装置的制造方法，其特征在于，还包括：
工序(J)，在所述电介质层上形成第二透明电极和不与所述第二透明电极电连接的第二连接层，所述第二连接层在所述第四开口部内与所述第一透明电极和所述第一连接层电连接，并且覆盖所述第四开口部的侧面的至少一部分。
15.如权利要求12～14中任一项所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体层包含In-Ga-Zn-O类的半导体。
CN201380016454.1A 2012-03-27 2013-03-11 半导体装置、半导体装置的制造方法和显示装置 Expired - Fee Related CN104220926B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-071511 2012-03-27
JP2012071511 2012-03-27
PCT/JP2013/056665 WO2013146216A1 (ja) 2012-03-27 2013-03-11 半導体装置、半導体装置の製造方法および表示装置

Publications (2)

Publication Number Publication Date
CN104220926A true CN104220926A (zh) 2014-12-17
CN104220926B CN104220926B (zh) 2016-10-05

Family

ID=49259484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380016454.1A Expired - Fee Related CN104220926B (zh) 2012-03-27 2013-03-11 半导体装置、半导体装置的制造方法和显示装置

Country Status (3)

Country Link
US (1) US9368523B2 (zh)
CN (1) CN104220926B (zh)
WO (1) WO2013146216A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105842945A (zh) * 2015-02-03 2016-08-10 三星显示有限公司 液晶显示器
CN109119762A (zh) * 2017-06-22 2019-01-01 群创光电股份有限公司 可调制微波装置
CN109616769A (zh) * 2017-09-27 2019-04-12 夏普株式会社 Tft基板、具有tft基板的扫描天线及tft基板的制造方法
CN110392930A (zh) * 2017-03-03 2019-10-29 夏普株式会社 Tft基板和具备tft基板的扫描天线
CN110462843A (zh) * 2017-04-06 2019-11-15 夏普株式会社 Tft基板和具备tft基板的扫描天线
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9608008B2 (en) 2014-02-21 2017-03-28 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板
KR20160084537A (ko) * 2015-01-05 2016-07-14 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US20190072798A1 (en) * 2016-04-13 2019-03-07 Sharp Kabushiki Kaisha Touch-panel-equipped display device
JP2018120123A (ja) * 2017-01-26 2018-08-02 株式会社ジャパンディスプレイ 表示装置及び基板間導通構造
US10461412B2 (en) * 2017-06-22 2019-10-29 Innolux Corporation Microwave modulation device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796070B2 (ja) * 1999-07-21 2006-07-12 シャープ株式会社 液晶表示装置
JP4048711B2 (ja) * 2000-11-15 2008-02-20 カシオ計算機株式会社 薄膜トランジスタパネル
JP4178090B2 (ja) 2003-09-19 2008-11-12 シャープ株式会社 電極配線基板および表示装置
JP2007121530A (ja) * 2005-10-26 2007-05-17 Epson Imaging Devices Corp 液晶装置
CN102096251B (zh) * 2006-09-27 2013-07-03 夏普株式会社 有源矩阵基板及具备该有源矩阵基板的液晶显示装置
JP4356750B2 (ja) * 2007-01-25 2009-11-04 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP5500712B2 (ja) 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
US9177974B2 (en) 2009-11-09 2015-11-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
KR101600879B1 (ko) 2010-03-16 2016-03-09 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
KR102505248B1 (ko) 2010-12-03 2023-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105842945A (zh) * 2015-02-03 2016-08-10 三星显示有限公司 液晶显示器
CN105842945B (zh) * 2015-02-03 2021-06-04 三星显示有限公司 液晶显示器
CN110392930A (zh) * 2017-03-03 2019-10-29 夏普株式会社 Tft基板和具备tft基板的扫描天线
CN110392930B (zh) * 2017-03-03 2023-06-30 夏普株式会社 Tft基板和具备tft基板的扫描天线
CN110462843A (zh) * 2017-04-06 2019-11-15 夏普株式会社 Tft基板和具备tft基板的扫描天线
CN110462843B (zh) * 2017-04-06 2023-07-07 夏普株式会社 Tft基板和具备tft基板的扫描天线
CN109119762A (zh) * 2017-06-22 2019-01-01 群创光电股份有限公司 可调制微波装置
CN109616769A (zh) * 2017-09-27 2019-04-12 夏普株式会社 Tft基板、具有tft基板的扫描天线及tft基板的制造方法
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN104220926B (zh) 2016-10-05
US9368523B2 (en) 2016-06-14
US20150053968A1 (en) 2015-02-26
WO2013146216A1 (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
CN104220926A (zh) 半导体装置、半导体装置的制造方法和显示装置
US10451946B2 (en) Semiconductor device, liquid crystal display device, and semiconductor device manufacturing method
TWI600165B (zh) 半導體裝置及其製造方法
CN103946742B (zh) 半导体装置、显示装置和半导体装置的制造方法
KR101539354B1 (ko) 액정 표시 장치
CN104040416B (zh) 半导体装置、显示装置和半导体装置的制造方法
US9583510B2 (en) Semiconductor device, display device, and method for manufacturing semiconductor device
TWI538210B (zh) 半導體裝置及其製造方法
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN104081507B (zh) 半导体装置及其制造方法
CN107111179B (zh) 显示装置
KR20080093709A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2018180723A1 (ja) アクティブマトリクス基板およびその製造方法
CN108140675A (zh) 半导体装置及其制造方法
CN104094386A (zh) 半导体装置及其制造方法
KR101626029B1 (ko) 박막 트랜지스터 표시판
US9583515B2 (en) Semiconductor device including substrate which is used in display devices
US10243083B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN106233196B (zh) 液晶显示面板及其制造方法
KR102004398B1 (ko) 표시 장치 및 그 제조 방법
CN109698205A (zh) 有源矩阵基板及其制造方法
CN109891483A (zh) 有源矩阵基板及其制造方法
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN103730474A (zh) 一种阵列基板及其制造方法、显示装置
TW201405831A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161005

Termination date: 20200311

CF01 Termination of patent right due to non-payment of annual fee