JPWO2013105537A1 - 半導体装置、表示装置、ならびに半導体装置の製造方法 - Google Patents
半導体装置、表示装置、ならびに半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2013105537A1 JPWO2013105537A1 JP2013553283A JP2013553283A JPWO2013105537A1 JP WO2013105537 A1 JPWO2013105537 A1 JP WO2013105537A1 JP 2013553283 A JP2013553283 A JP 2013553283A JP 2013553283 A JP2013553283 A JP 2013553283A JP WO2013105537 A1 JPWO2013105537 A1 JP WO2013105537A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- conductive layer
- contact hole
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 309
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000010410 layer Substances 0.000 claims abstract description 1063
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 claims description 161
- 239000000758 substrate Substances 0.000 claims description 117
- 239000011241 protective layer Substances 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 50
- 239000004973 liquid crystal related substance Substances 0.000 claims description 39
- 238000000059 patterning Methods 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 7
- 229910007541 Zn O Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 description 72
- 230000008569 process Effects 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 28
- 239000002184 metal Substances 0.000 description 28
- 230000005684 electric field Effects 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000002834 transmittance Methods 0.000 description 10
- 239000011701 zinc Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910004286 SiNxOy Inorganic materials 0.000 description 3
- 229910020286 SiOxNy Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 2
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- PNHVEGMHOXTHMW-UHFFFAOYSA-N magnesium;zinc;oxygen(2-) Chemical compound [O-2].[O-2].[Mg+2].[Zn+2] PNHVEGMHOXTHMW-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- UMJICYDOGPFMOB-UHFFFAOYSA-N zinc;cadmium(2+);oxygen(2-) Chemical compound [O-2].[O-2].[Zn+2].[Cd+2] UMJICYDOGPFMOB-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明による半導体装置の実施形態1は、アクティブマトリクス型の液晶表示装置に使用されるTFT基板である。以下では、FFSモードの表示装置に使用されるTFT基板を例に説明する。なお、本実施形態の半導体装置は、TFTと2層の透明導電層とを基板上に有していればよく、他の動作モードの液晶表示装置、液晶表示装置以外の各種表示装置や電子機器などに用いられるTFT基板を広く含むものとする。
まず、本実施形態のTFT基板における端子部の構造を説明する。図2(a)および(b)は、それぞれ、TFT基板の周辺領域に形成された端子部を示す平面図および断面図である。なお、図2(b)では、隣接する2つの端子を図示しているが、端子の個数は特に限定されない。
本実施形態の半導体装置100は画素毎にTFT101、およびTFT101と画素電極とを接続するコンタクト部105(1)とを有している。本実施形態では、コンタクト部105(1)もトランジスタ形成領域101Rに設けられる。
従来の構成(例えば特許文献2に開示された構成)によると、ドレイン電極と共通電極とを接続するコンタクト部と、共通電極と画素電極とを接続するコンタクト部とを別個に形成する必要があり、コンタクト部に要する面積を小さくできないという問題がある。
コンタクト部105(1)〜105(3)を形成する際には、ドレイン電極11dの表面の一部または全部をドレイン接続透明導電層15aで覆った状態で誘電体層17の形成までを行うことができる。このようなプロセスを用いると、第1コンタクトホールCH1の底面全体にドレイン電極11dを露出した状態で誘電体層17を形成する場合と比べて、ドレイン電極11dの露出面積を小さくできるので、ドレイン電極11dの表面に生じるプロセスダメージを低減できる。この結果、より低抵抗で安定したコンタクト部105を形成できる。特に、コンタクト部105(2)および105(3)の構成によると、ドレイン接続透明導電層15aでドレイン電極11dの露出表面全体を覆った状態で誘電体層17の形成までを行うことができる。このため、ドレイン電極11dの表面に生じるプロセスダメージをより効果的に低減できる。
コンタクト部105(1)〜105(3)では、基板1の法線方向から見たとき、TFT101のドレイン電極11dとドレイン接続透明導電層15aまたは第2透明導電層19aとが接するコンタクト部105は、ゲート配線層(ゲート配線3や下部導電層3c)と重なるように配置されていることが好ましい。これにより、コンタクト部105による開口率の低下を従来よりも抑えることが可能となり、高透過率化を実現できる。
本実施形態では、補助容量配線を設けてその上に補助容量を形成してもよいが、補助容量配線自体を設けなくてもよい。その場合、第2透明導電層19aの少なくとも一部を、誘電体層17を介して第1透明導電層15と重なるように配置することにより、容量を形成できる。この容量は補助容量として機能できる。誘電体層17の材料および厚さ、容量を形成する部分の面積などを適宜調整することにより、所望の容量を有する補助容量が得られる。このように、画素内に、例えばソース配線と同じ金属膜などを利用して補助容量を別途形成する必要がないので有利である。従って、金属膜を用いた補助容量の形成による開口率の低下を抑制できる。
図6Aおよび図6Bは、それぞれ本実施形態におけるS−G接続部形成領域103Rの一部を示す平面図および断面図である。
ここで、本実施形態の半導体装置100を用いた液晶表示装置の構成を説明する。図7は、本実施形態の液晶表示装置1000を例示する図である。
以下、図面を参照しながら、本実施形態の半導体装置100の製造方法の一例を説明する。
まず、基板1上に、図示しないゲート配線用金属膜(厚さ:例えば50nm〜500nm)を形成する。ゲート配線用金属膜は、基板1の上にスパッタ法などによって形成される。
次に、図9A(b)および図9B(b)に示すように、基板1上に、ゲート電極3a、下部導電層3c、下部導電層3t、3sgを覆うように、ゲート絶縁層5を形成する。この後、ゲート絶縁層5の上に半導体膜を形成し、これをパターニングする。これにより、トランジスタ形成領域101Rに半導体層7aを形成し、端子部形成領域102Rに半導体層7tを形成する。半導体層7aは、少なくとも一部がゲート電極3aと重なるように配置される。また、半導体層7tは下部導電層3tの上に開口部7qを有している。基板1の法線方向から見たとき、半導体層7tの開口部7qは、下部導電層3tの輪郭の内部に位置することが好ましい。図示するように、S−G接続部形成領域103Rでは、半導体膜は除去されてもよい。
次に、半導体層7a、7tおよびゲート絶縁層5の上に、保護層(厚さ:例えば30nm以上200nm以下)9を形成する。続いて、レジストマスク(図示せず)を用いて、保護層9のエッチングを行う。このとき、保護層9がエッチングされ、かつ、半導体層7a、7tおよびゲート絶縁層5がエッチングされないように、各層の材料に応じて、エッチング条件が選択される。ここでいうエッチング条件とは、ドライエッチングを用いる場合、エッチングガスの種類、基板1の温度、チャンバー内の真空度などを含む。また、ウェットエッチングを用いる場合、エッチング液の種類やエッチング時間などを含む。
次に、保護層9の上、および開口部9p、9w、9r、9q内に、ソース配線用金属膜(厚さ:例えば50nm〜500nm)を形成する。ソース配線用金属膜は、例えばスパッタ法などによって形成される。
次に、図10A(e)および図10B(e)に示すように、基板1の上に、第1絶縁層12および第2絶縁層13をこの順で形成する。これらの絶縁層12、13は層間絶縁層14を構成する。本実施形態では、第1絶縁層12として、例えばCVD法により、無機絶縁層(パッシベーション膜)を形成する。次いで、第1絶縁層12の上に、第2絶縁層13として、例えば有機絶縁層を形成する。この後、第2絶縁層13のパターニングを行い、第2絶縁層13のうち上部導電層11c上に位置する部分と、上部導電層11sgおよび下部導電層3sg上に位置する部分とに開口部を設ける。また、端子部形成領域102Rでは、第2絶縁層13を除去する。
次に、第2絶縁層13上、コンタクトホールCH1、CH2内、および開口部14rA、14rB内に、例えばスパッタ法により透明導電膜(図示せず)を形成し、これをパターニングする。パターニングには、公知のフォトリソグラフィを用いることができる。
次に、基板1の表面全体を覆うように、例えばCVD法により、誘電体層17を形成する。次いで、誘電体層17の上にレジストマスク(図示せず)を形成し、誘電体層17のエッチングを行う。
続いて、誘電体層17の上、開口部17p、17r内、および第2コンタクトホールCH2内に、例えばスパッタ法により透明導電膜(図示せず)を形成し、これをパターニングする。パターニングには、公知のフォトリソグラフィを用いることができる。
以下、本発明による半導体装置の実施形態2を説明する。
以下、本発明による半導体装置の実施形態3を説明する。実施形態3は、前述した実施形態1と、端子部のコンタクトホールの周辺(周囲)に誘電体層を有する点で異なっている。TFTおよびS−G接続部の構造は実施形態1と同様であるので、説明を省略する。
まず、図9A、図9Bおよび図10A、図10Bに示す工程と同様に、基板1上に、ゲート配線、半導体層、保護層、ソース・ドレイン、層間絶縁層および第1透明導電層の形成を行う。
次に、基板1の表面全体を覆うように、例えばCVD法により、誘電体層17を形成する。この後、誘電体層17の上にレジストマスク(図示せず)を形成し、誘電体層17のエッチングを行う。これにより、図17(a)に示すように、トランジスタ形成領域101Rでは、誘電体層17に、ドレイン接続透明導電層15aを露出する開口部17pが形成される。S−G接続部形成領域103Rでは、誘電体層17に、下部透明導電層15sgを露出する開口部17rが形成される。この例では、下部透明導電層15sgのうち開口部14rA、14rB内に位置する部分全体が露出するように開口部17rが形成されている。また、端子部形成領域102Rでは、第2コンタクトホールCH2の周辺(周囲)において、下部透明接続層15tの上に誘電体層17tが形成される。誘電体層17tは、基板1の法線方向から見たとき、半導体層7tの少なくとも一部と重なるように配置される。
続いて、誘電体層17の上、開口部17p、17r内、および第2コンタクトホールCH2内に、例えばスパッタ法により透明導電膜(図示せず)を形成し、これをパターニングする。これにより、図17(b)に示すように、トランジスタ形成領域101Rでは、第2透明導電層19aが形成される。S−G接続部形成領域103Rでは、開口部17r内で下部透明導電層15sgと接する上部透明導電層19sgが得られる。端子部形成領域102Rでは、透明導電膜から、端子部102の上部透明接続層19tが形成される。上部透明接続層19tは、第2コンタクトホールCH2内において、下部透明接続層15tと接している。また、誘電体層17tの少なくとも一部は、上部透明接続層19tと下部透明接続層15tとの間に位置している。なお、上部透明接続層19tの端部は、図17(b)に示すように、誘電体層17t上に位置してもよい。あるいは、図16(b)に示すように、ゲート絶縁層5上に位置し、誘電体層17tの上面全体、および誘電体層17tの第2コンタクトホールCH2と反対側の側面を覆っていてもよい。
以下、本発明による半導体装置の実施形態4を説明する。実施形態4におけるTFTおよびS−G接続部は、前述した実施形態2におけるTFTおよびS−G接続部と同様の構成を有するが、端子部は実施形態3における端子部と同様の構造を有する。従って、本実施形態の半導体装置の構成の説明を省略する。
3、G ゲート配線
3a ゲート電極
3c 下部導電層
3t、3sg 下部導電層
5 ゲート絶縁層
7a、7c、7t 半導体層
9 保護層
11、S ソース配線
11s ソース電極
11d ドレイン電極
11t、11sg 上部導電層
12 第1絶縁層
13 第2絶縁層
14 層間絶縁層
15 第1透明導電層
15a ドレイン接続透明導電層
15t 下部透明接続層
17、17t 誘電体層
19a 第2透明導電層
19t 上部透明接続層
100 半導体装置
101 TFT
102、202 端子部
103 S−G接続部
105 コンタクト部
1000 液晶表示装置
Claims (15)
- 基板と、前記基板に支持された薄膜トランジスタ、ゲート配線層、ソース配線層および端子部とを備え、
前記ゲート配線層は、ゲート配線と、前記薄膜トランジスタのゲート電極と、前記端子部の下部導電層とを含み、
前記ソース配線層は、ソース配線と、前記薄膜トランジスタのソース電極およびドレイン電極とを含み、
前記薄膜トランジスタは、前記ゲート電極と、前記ゲート電極の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成され、酸化物半導体を含む第1半導体層と、少なくとも前記第1半導体層のチャネル領域を覆う保護層と、前記ソース電極と、前記ドレイン電極とを有する、半導体装置であって、
前記ソース電極及び前記ドレイン電極の上に形成され、少なくとも前記ドレイン電極の表面と接する第1絶縁層を含む層間絶縁層と、
前記層間絶縁層の上に形成された第1透明導電層と、
前記第1透明導電層上に形成された第1誘電体層と
前記第1誘電体層上に、前記第1誘電体層を介して前記第1透明導電層の少なくとも一部と重なるように形成された第2透明導電層と
をさらに備え、
前記端子部は、前記下部導電層と、前記下部導電層上に延設された前記ゲート絶縁層と、前記ゲート絶縁層上に配置され、前記第1半導体層と同一の半導体膜から形成された第2半導体層と、前記第1透明導電層と同一の導電膜から形成された下部透明接続層と、前記下部透明接続層上に配置され、前記第2透明導電層と同一の導電膜から形成された上部透明接続層とを備え、
前記ゲート絶縁層および前記第2半導体層はコンタクトホールを有し、前記ゲート絶縁層の前記コンタクトホール側の側面と、前記第2半導体層の前記コンタクトホール側の側面とは整合しており、
前記下部透明接続層は、前記コンタクトホール内および前記第2半導体層上に形成され、前記コンタクトホール内で前記下部導電層と接しており、
前記上部透明接続層は、前記コンタクトホールの底面および側壁において、前記下部透明接続層と接している半導体装置。 - 前記下部透明接続層の側面は、前記第2半導体層の前記コンタクトホールと反対側の側面と整合している請求項1に記載の半導体装置。
- 前記上部透明接続層の端部は、前記下部透明接続層上にある請求項1または2に記載の半導体装置。
- 前記上部透明接続層は、前記第2半導体層の前記コンタクトホールと反対側の側面を覆っている請求項1または2に記載の半導体装置。
- 前記上部透明接続層と前記下部透明接続層との間に、前記第1誘電体層と同一の誘電体膜から形成された第2誘電体層をさらに有している請求項1または2に記載の半導体装置。
- 前記第2誘電体層は、前記半導体層の前記コンタクトホールと反対側の側面を覆っている請求項5に記載の半導体装置。
- 請求項1から6のいずれかに記載の半導体装置と、
前記半導体装置と対向するように配置された対向基板と、
前記対向基板と前記半導体装置との間に配置された液晶層と
を備え、
マトリクス状に配置された複数の画素を有し、
前記第2透明導電層は、画素毎に分離され、画素電極として機能する表示装置。 - 前記第2透明導電層は、画素内に、スリット状の複数の開口部を有し、
前記第1透明導電層は、少なくとも前記複数の開口部の下方に存在し、共通電極として機能する請求項7に記載の表示装置。 - 薄膜トランジスタおよび端子部を備える半導体装置を製造する方法であって、
(a)基板上に、下部導電層、ゲート配線およびゲート電極を含むゲート配線層を形成する工程と、
(b)前記ゲート配線層を覆うゲート絶縁層を形成する工程と、
(c)前記ゲート絶縁層上に酸化物半導体膜を形成し、これをパターニングすることにより、少なくとも一部が前記ゲート電極と重なる第1半導体層と、前記下部導電層の上方に第1開口部を有する第2半導体層とを形成する工程と、
(d)前記第1半導体層のチャネル領域となる領域および前記第2半導体層の上面を少なくとも覆う保護層を形成する工程と、
(e)前記保護層が形成された前記基板の表面に導電膜を形成し、これをパターニングすることにより、前記第1半導体層に接するソース電極およびドレイン電極を含むソース配線層を形成する工程と、
(f)前記ソース配線層が形成された前記基板の表面に第1絶縁膜を形成し、前記第1絶縁膜、前記ゲート絶縁層および前記保護層のエッチングを同時に行う工程であって、前記保護層のうち前記第2半導体層上に位置する部分を除去し、かつ、前記第2半導体層をエッチングマスクとして、前記第1絶縁膜および前記ゲート絶縁層を除去して前記下部導電層を露出させる工程を含み、これにより、前記第2半導体層および前記ゲート絶縁層にコンタクトホールを形成する、工程と、
(g)前記コンタクトホール内および前記第2半導体層上に、前記コンタクトホール内で前記下部導電層と接する下部透明接続層を形成する工程と、
(h)前記下部透明接続層上に、前記コンタクトホールの底面および側面において前記下部透明接続層と接するように上部透明接続層を形成する工程と
を包含する半導体装置の製造方法。 - 前記工程(g)は、前記コンタクトホール内および前記第2半導体層上に透明導電膜を形成する工程と、前記透明導電膜および前記第2半導体層を同時にエッチングする工程を含む請求項9に記載の半導体装置の製造方法。
- 前記工程(g)と前記工程(f)との間に、前記下部透明導電層の一部上に誘電体層を形成する工程をさらに含み、
前記工程(f)において、前記上部透明接続層は、前記下部透明導電層および前記誘電体層と接するように形成される請求項9または10に記載の半導体装置の製造方法。 - 基板と、前記基板に支持された端子部とを備える半導体装置であって、
前記端子部は、
前記基板上に形成された下部導電層と、
前記下部導電層を覆う絶縁層と、
前記絶縁層上に形成された酸化物半導体を含む半導体層と、
下部透明接続層と、
前記下部透明接続層上に配置された透明な上部透明接続層と
を備え、
前記絶縁層および前記半導体層はコンタクトホールを有し、前記絶縁層の前記コンタクトホール側の側面と、前記半導体層の前記コンタクトホール側の側面とは整合しており、
前記下部透明接続層は、前記コンタクトホール内および前記半導体層上に形成され、前記コンタクトホール内で前記下部導電層と接しており、
前記上部透明接続層は、前記コンタクトホールの底面および側壁において、前記下部透明接続層と接している半導体装置。 - 端子部を備える半導体装置を製造する方法であって、
(A)基板上に下部導電層を形成する工程と、
(B)前記下部導電層を覆う絶縁層を形成する工程と、
(C)前記絶縁層上に、前記下部導電層の上方に第1開口部を有する、酸化物半導体を含む半導体層を形成する工程と、
(D)前記半導体層を覆う保護層を形成する工程と、
(E)前記保護層上および前記第1開口部内に第1絶縁膜を形成する工程と、
(F)前記第1絶縁膜、前記絶縁層および前記保護層のエッチングを同時に行う工程であって、前記保護層を除去し、かつ、前記半導体層をエッチングマスクとして、前記第1絶縁膜および前記絶縁層を除去して、前記下部導電層の一部を露出させる工程を含み、これにより、前記絶縁層および前記半導体層にコンタクトホールを形成する、工程と、
(G)前記コンタクトホール内および前記半導体層上に、前記コンタクトホール内で前記下部導電層と接する下部透明接続層を形成する工程と、
(H)前記下部透明接続層上に、前記コンタクトホールの底面および側面において前記下部透明接続層と接するように上部透明接続層を形成する工程と
を包含する半導体装置の製造方法。 - 前記酸化物半導体はIn−Ga−Zn−O系の半導体を含む請求項1から6および12のいずれかに記載の半導体装置。
- 前記酸化物半導体はIn−Ga−Zn−O系の半導体を含む請求項13に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012003464 | 2012-01-11 | ||
JP2012003464 | 2012-01-11 | ||
PCT/JP2013/050064 WO2013105537A1 (ja) | 2012-01-11 | 2013-01-08 | 半導体装置、表示装置、ならびに半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013105537A1 true JPWO2013105537A1 (ja) | 2015-05-11 |
JP6026433B2 JP6026433B2 (ja) | 2016-11-16 |
Family
ID=48781485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013553283A Expired - Fee Related JP6026433B2 (ja) | 2012-01-11 | 2013-01-08 | 半導体装置、表示装置、ならびに半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10048551B2 (ja) |
JP (1) | JP6026433B2 (ja) |
CN (1) | CN104040416B (ja) |
TW (1) | TWI567994B (ja) |
WO (1) | WO2013105537A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI636309B (zh) * | 2013-07-25 | 2018-09-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置及電子裝置 |
KR102294507B1 (ko) * | 2013-09-06 | 2021-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP6511468B2 (ja) | 2013-11-28 | 2019-05-15 | ジオ・オプトエレクトロニクス・コーポレイションGio Optoelectronics Corp. | マトリクス回路基板、ディスプレイ装置、およびマトリクス回路基板の製造方法 |
JP2015118205A (ja) * | 2013-12-18 | 2015-06-25 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
JP2015121729A (ja) | 2013-12-25 | 2015-07-02 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
CN104966722A (zh) * | 2015-07-24 | 2015-10-07 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
US10388676B2 (en) | 2015-08-10 | 2019-08-20 | Sharp Kabushiki Kaisha | Active matrix substrate and method for producing same, and in-cell touch panel-type display device |
CN108028202B (zh) * | 2015-09-24 | 2021-05-25 | 夏普株式会社 | 半导体装置及其制造方法 |
WO2017146058A1 (ja) * | 2016-02-22 | 2017-08-31 | シャープ株式会社 | 半導体装置および半導体装置の製造方法 |
TWI625847B (zh) * | 2016-09-09 | 2018-06-01 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
CN106711179B (zh) * | 2016-12-28 | 2019-09-17 | 武汉华星光电技术有限公司 | Amoled透明显示器及其制作方法 |
CN110783346B (zh) * | 2018-07-31 | 2023-08-25 | 夏普株式会社 | 有源矩阵基板 |
JP7284613B2 (ja) * | 2019-03-29 | 2023-05-31 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
CN110518020B (zh) * | 2019-08-30 | 2022-02-15 | 武汉天马微电子有限公司 | 一种显示面板及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09197433A (ja) * | 1995-12-30 | 1997-07-31 | Samsung Electron Co Ltd | 液晶表示装置の製造方法 |
JP2007184610A (ja) * | 2005-12-28 | 2007-07-19 | Samsung Electronics Co Ltd | 表示基板、その製造方法及びそれを具備した表示パネル |
JP2009117620A (ja) * | 2007-11-07 | 2009-05-28 | Casio Comput Co Ltd | 画像読取装置およびその製造方法 |
JP2010191134A (ja) * | 2009-02-18 | 2010-09-02 | Seiko Epson Corp | 電気光学装置及び電子機器 |
WO2011021439A1 (ja) * | 2009-08-21 | 2011-02-24 | シャープ株式会社 | 液晶表示装置および液晶表示装置の製造方法 |
JP2011216177A (ja) * | 2010-03-17 | 2011-10-27 | Semiconductor Energy Lab Co Ltd | 記憶装置、半導体装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3767154B2 (ja) * | 1997-06-17 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 |
CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
TW578028B (en) * | 1999-12-16 | 2004-03-01 | Sharp Kk | Liquid crystal display and manufacturing method thereof |
KR100482468B1 (ko) | 2000-10-10 | 2005-04-14 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 구동 액정 표시 장치 |
JP4036154B2 (ja) * | 2002-09-12 | 2008-01-23 | セイコーエプソン株式会社 | 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器 |
KR100556702B1 (ko) * | 2003-10-14 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
TWI261927B (en) * | 2003-12-03 | 2006-09-11 | Quanta Display Inc | Method of manufacturing a thin film transistor array |
KR100654569B1 (ko) * | 2004-12-30 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR101107682B1 (ko) * | 2004-12-31 | 2012-01-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
JP4449953B2 (ja) | 2006-07-27 | 2010-04-14 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
CN100580936C (zh) * | 2006-10-04 | 2010-01-13 | 三菱电机株式会社 | 显示装置及其制造方法 |
KR101431136B1 (ko) * | 2007-03-08 | 2014-08-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
JP5235363B2 (ja) * | 2007-09-04 | 2013-07-10 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
TWI373141B (en) * | 2007-12-28 | 2012-09-21 | Au Optronics Corp | Liquid crystal display unit structure and the manufacturing method thereof |
US8945981B2 (en) | 2008-07-31 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7786481B2 (en) | 2008-08-26 | 2010-08-31 | Lg Display Co., Ltd. | Organic light emitting diode display and fabricating method thereof |
JP2010230744A (ja) | 2009-03-26 | 2010-10-14 | Videocon Global Ltd | 液晶表示装置及びその製造方法 |
JP5370843B2 (ja) * | 2009-09-30 | 2013-12-18 | カシオ計算機株式会社 | 薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器 |
KR101969253B1 (ko) * | 2009-10-08 | 2019-04-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011055474A1 (ja) * | 2009-11-09 | 2011-05-12 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法 |
KR101273831B1 (ko) * | 2009-12-09 | 2013-06-11 | 샤프 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
KR20200052993A (ko) | 2010-12-03 | 2020-05-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
-
2013
- 2013-01-08 US US14/370,996 patent/US10048551B2/en active Active
- 2013-01-08 WO PCT/JP2013/050064 patent/WO2013105537A1/ja active Application Filing
- 2013-01-08 JP JP2013553283A patent/JP6026433B2/ja not_active Expired - Fee Related
- 2013-01-08 CN CN201380005139.9A patent/CN104040416B/zh active Active
- 2013-01-11 TW TW102101213A patent/TWI567994B/zh active
-
2018
- 2018-07-03 US US16/026,133 patent/US10403653B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09197433A (ja) * | 1995-12-30 | 1997-07-31 | Samsung Electron Co Ltd | 液晶表示装置の製造方法 |
JP2007184610A (ja) * | 2005-12-28 | 2007-07-19 | Samsung Electronics Co Ltd | 表示基板、その製造方法及びそれを具備した表示パネル |
JP2009117620A (ja) * | 2007-11-07 | 2009-05-28 | Casio Comput Co Ltd | 画像読取装置およびその製造方法 |
JP2010191134A (ja) * | 2009-02-18 | 2010-09-02 | Seiko Epson Corp | 電気光学装置及び電子機器 |
WO2011021439A1 (ja) * | 2009-08-21 | 2011-02-24 | シャープ株式会社 | 液晶表示装置および液晶表示装置の製造方法 |
JP2011216177A (ja) * | 2010-03-17 | 2011-10-27 | Semiconductor Energy Lab Co Ltd | 記憶装置、半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2013105537A1 (ja) | 2013-07-18 |
TWI567994B (zh) | 2017-01-21 |
JP6026433B2 (ja) | 2016-11-16 |
US10403653B2 (en) | 2019-09-03 |
TW201336087A (zh) | 2013-09-01 |
US20180314101A1 (en) | 2018-11-01 |
CN104040416B (zh) | 2017-05-17 |
US10048551B2 (en) | 2018-08-14 |
US20140347590A1 (en) | 2014-11-27 |
CN104040416A (zh) | 2014-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6026433B2 (ja) | 半導体装置、表示装置、ならびに半導体装置の製造方法 | |
JP5899237B2 (ja) | 半導体装置、表示装置、ならびに半導体装置の製造方法 | |
TWI608282B (zh) | 半導體裝置及半導體裝置之製造方法與顯示裝置 | |
JP5518966B2 (ja) | 半導体装置 | |
JP5336102B2 (ja) | Tft基板 | |
WO2016195039A1 (ja) | アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置 | |
KR101640293B1 (ko) | 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법 | |
US8796680B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
US10978529B2 (en) | Active matrix substrate and method for manufacturing the same | |
US9583510B2 (en) | Semiconductor device, display device, and method for manufacturing semiconductor device | |
US20130222726A1 (en) | Liquid crystal display device and method of fabricating the same | |
TW201417299A (zh) | 半導體裝置、顯示面板、及半導體裝置之製造方法 | |
JP2010128418A (ja) | 液晶表示装置及びその製造方法 | |
WO2017051791A1 (ja) | 半導体装置およびその製造方法 | |
WO2015125685A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
WO2017090477A1 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20120007323A (ko) | 고 개구율을 갖는 액정표시장치 및 그 제조 방법 | |
WO2018163944A1 (ja) | 半導体装置、半導体装置の製造方法、及び、液晶表示装置 | |
WO2013076940A1 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
KR20090051944A (ko) | 액정표시장치용 어레이기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6026433 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |