CN110783346A - 有源矩阵基板 - Google Patents

有源矩阵基板 Download PDF

Info

Publication number
CN110783346A
CN110783346A CN201910694344.XA CN201910694344A CN110783346A CN 110783346 A CN110783346 A CN 110783346A CN 201910694344 A CN201910694344 A CN 201910694344A CN 110783346 A CN110783346 A CN 110783346A
Authority
CN
China
Prior art keywords
connection portion
region
opening
wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910694344.XA
Other languages
English (en)
Other versions
CN110783346B (zh
Inventor
出岛芳夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110783346A publication Critical patent/CN110783346A/zh
Application granted granted Critical
Publication of CN110783346B publication Critical patent/CN110783346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种有源矩阵基板，在配置于显示区域的周边的周边区域具有排列有多个配线连接部的连接部形成区域，各配线连接部具有：下部连接部；有机绝缘层，其以与下部连接部接触的方式配置在下部连接部上，具有使下部连接部的一部分露出的至少1个开口部；以及上部连接部，其配置在有机绝缘层上和至少1个开口部内，在至少1个开口部内与下部连接部的一部分直接接触，有机绝缘层延伸设置到与连接部形成区域相邻的相邻区域，在相邻区域中，有机绝缘层具有以在从基板1的法线方向观看时与下部连接部不重叠的方式配置的多个虚设开口部，各虚设开口部使位于下部连接部的基板侧的基底层的一部分露出，上部连接部未配置在多个虚设开口部内。

Description

有源矩阵基板
技术领域
本发明涉及有源矩阵基板。
背景技术
已广泛使用具备按每个像素设置有开关元件的有源矩阵基板的显示装置。具备薄膜晶体管(Thin Film Transistor：以下称为“TFT”)作为开关元件的有源矩阵基板被称为TFT基板。此外，在本说明书中，有时将与显示装置的像素对应的TFT基板的部分也称为像素。也已提出使用氧化物半导体来代替非晶质硅、多晶硅作为TFT的活性层的材料。
在有源矩阵基板的周边区域(显示区域以外的区域)，配置有用于将隔着层间绝缘层配置的2个导电层连接(或者转接)的连接部(以下称为“配线连接部”)。在配线连接部中，例如，层间绝缘层的上层的导电层(上部导电层)与下层的导电层(下部导电层)在形成于层间绝缘层的开口部内连接(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：国际公开第2013/105537号
发明内容
发明要解决的问题
在有源矩阵基板中，有时使用有机绝缘膜等平坦化层作为层间绝缘层。在该情况下，在配线连接部中，例如，在形成于有机绝缘膜的开口部内，上部导电层与下部导电层被连接。
然而，本申请的发明者经研究发现，在这种配线连接部中，在开口部的边缘有机绝缘膜有可能会浮起(以下称为“膜浮起”)。详细后述。
当在配线连接部中产生有机绝缘膜的膜浮起时，有时会发生连接不良、有机绝缘膜的剥离所引起的起尘等不良，可能成为致使有源矩阵基板的产量、可靠性降低的重要因素。
本发明的一实施方式是鉴于上述情况而完成的，其目的在于抑制配线连接部的连接不良，提高有源矩阵基板的可靠性。
用于解决问题的方案
本说明书公开了以下项目中记载的有源矩阵基板。
[项目1]一种有源矩阵基板，具备包含多个像素的显示区域和配置在上述显示区域的周边的周边区域，
上述周边区域包含排列有多个配线连接部的连接部形成区域，
上述多个配线连接部各自具有：
下部连接部，其支撑于基板；
有机绝缘层，其以与上述下部连接部接触的方式配置在上述下部连接部上，具有使上述下部连接部的一部分露出的至少1个开口部；以及
上部连接部，其配置在上述有机绝缘层上和上述至少1个开口部内，在上述至少1个开口部内与上述下部连接部的上述一部分直接接触，
上述有机绝缘层延伸设置到与上述连接部形成区域相邻的相邻区域，
在上述相邻区域中，上述有机绝缘层具有多个虚设开口部，上述多个虚设开口部以在从上述基板的法线方向观看时与上述下部连接部不重叠的方式配置，上述多个虚设开口部各自使位于上述下部连接部的上述基板侧的基底层的一部分露出，
上述上部连接部未配置在上述多个虚设开口部内。
[项目2]根据项目1所述的有源矩阵基板，
上述多个虚设开口部的一部分配置在上述连接部形成区域的上述显示区域侧，另一部分配置在上述连接部形成区域的与上述显示区域相反的一侧。
[项目3]根据项目1或2所述的有源矩阵基板，
上述多个虚设开口部以包围上述连接部形成区域的方式相互空开间隔排列。
[项目4]根据项目1至3中的任意一个项目所述的有源矩阵基板，
在上述连接部形成区域和上述相邻区域中，还具有覆盖上述有机绝缘层和上述上部连接部的无机绝缘层，
上述无机绝缘层在上述多个虚设开口部中的每个虚设开口部与上述基底层的上述一部分直接接触。
[项目5]根据项目1至4中的任意一个项目所述的有源矩阵基板，
当从上述基板的法线方向观看时，上述至少1个开口部包含第1开口区域和第2开口区域以及将上述第1开口区域和上述第2开口区域连接的第3开口区域，上述第3开口区域的沿着与上述第3开口区域在上述第1开口区域与上述第2开口区域之间延伸的方向正交的正交方向的最大宽度比上述第1开口区域和上述第2开口区域的沿着上述正交方向的最大宽度小。
[项目6]根据项目1至5中的任意一个项目所述的有源矩阵基板，
还包含在第1方向上延伸的多个下部配线和在上述第1方向上延伸的多个上部配线，
上述多个配线连接部在与上述第1方向正交的第2方向上排列，
上述上部连接部连接到上述多个上部配线中的对应的1个上部配线，
上述下部连接部连接到上述多个下部配线中的对应的1个下部配线。
[项目7]根据项目6所述的有源矩阵基板，
上述多个下部配线在上述第2方向上空开间隔排列，
上述多个上部配线在上述第2方向上空开间隔排列，
上述多个虚设开口部的一部分配置在上述多个下部配线的上述间隔中，另一部分配置在上述多个上部配线的上述间隔中。
[项目8]一种有源矩阵基板，具备包含多个像素的显示区域和配置在上述显示区域的周边的周边区域，
上述周边区域包含排列有多个配线连接部的连接部形成区域，
上述多个配线连接部各自具有：
下部连接部，其支撑于基板；
有机绝缘层，其以与上述下部连接部接触的方式配置在上述下部连接部上，具有使上述下部连接部的一部分露出的至少1个开口部；以及
上部连接部，其配置在上述有机绝缘层上和上述至少1个开口部内，在上述至少1个开口部内与上述下部连接部的上述一部分直接接触，
当从上述基板的法线方向观看时，上述至少1个开口部包含第1开口区域和第2开口区域以及将上述第1开口区域和上述第2开口区域连接的第3开口区域，上述第3开口区域的沿着与上述第3开口区域在上述第1开口区域与上述第2开口区域之间延伸的方向正交的正交方向的最大宽度比上述第1开口区域和上述第2开口区域的沿着上述正交方向的最大宽度小。
[项目9]根据项目8所述的有源矩阵基板，
上述第1开口区域的沿着上述正交方向的最大宽度比上述第2开口区域的沿着上述正交方向的最大宽度小。
[项目10]根据项目8或9所述的有源矩阵基板，
当从上述基板的法线方向观看时，上述第3开口区域的周缘包括曲线。
[项目11]根据项目8至10中的任意一个项目所述的有源矩阵基板，
还包含在第1方向上延伸的多个下部配线和在上述第1方向上延伸的多个上部配线，
上述多个配线连接部在与上述第1方向正交的第2方向上排列，
上述上部连接部连接到上述多个上部配线中的对应的1个上部配线，
上述下部连接部连接到上述多个下部配线中的对应的1个下部配线。
[项目12]根据项目11所述的有源矩阵基板，
上述第1开口区域和上述第2开口区域夹着上述第3开口区域在上述第1方向上排列。
[项目13]根据项目1至12中的任意一个项目所述的有源矩阵基板，
在上述连接部形成区域中，上述至少1个开口部排列为交错状。
[项目14]一种有源矩阵基板，具备包含多个像素的显示区域和配置在上述显示区域的周边的周边区域，
上述周边区域包含排列有多个配线连接部的连接部形成区域，
上述多个配线连接部各自具有：
下部连接部，其支撑于基板；
有机绝缘层，其以与上述下部连接部接触的方式配置在上述下部连接部上，具有使上述下部连接部的一部分露出的至少1个开口部；以及
上部连接部，其配置在上述有机绝缘层上和上述至少1个开口部内，在上述至少1个开口部内与上述下部连接部的上述一部分直接接触，
在上述连接部形成区域中，上述至少1个开口部排列为交错状。
[项目15]根据项目14所述的有源矩阵基板，
在上述连接部形成区域中，上述上部连接部和/或上述下部连接部排列为交错状。
[项目16]根据项目14或15所述的有源矩阵基板，
还包含在第1方向上延伸的多个下部配线和在上述第1方向上延伸的多个上部配线，
上述多个配线连接部在与上述第1方向正交的第2方向上排列为一列或交错状，
上述上部连接部连接到上述多个上部配线中的对应的1个上部配线，
上述下部连接部连接到上述多个下部配线中的对应的1个下部配线。
[项目17]根据项目1至16中的任意一个项目所述的有源矩阵基板，
当从上述基板的法线方向观看时，上述至少1个开口部的周缘仅包括曲线。
[项目18]根据项目6、7、11、12和16中的任意一个项目所述的有源矩阵基板，
上述至少1个开口部包含在上述第1方向上排列的多个开口部。
[项目19]根据项目6、7、11、12、16和18中的任意一个项目所述的有源矩阵基板，
还具备配置在上述显示区域的共用电极以及与上述共用电极接触的辅助金属配线，
上述多个下部配线是多个源极总线，
上述多个上部配线及上述上部连接部与上述辅助金属配线由同一金属膜形成。
[项目20]根据项目6、7、11、12、16和18中的任意一个项目所述的有源矩阵基板，
还具备配置在上述显示区域的用于驱动内嵌触摸面板的驱动用配线，
上述多个下部配线是多个源极总线，
上述多个上部配线及上述上部连接部与上述驱动用配线由同一金属膜形成。
发明效果
根据本发明的一实施方式，能抑制有源矩阵基板的配线连接部中的连接不良，能提高有源矩阵基板的可靠性。
附图说明
图1是示出第1实施方式的有源矩阵基板1000的平面结构的一例的示意图。
图2是例示有源矩阵基板1000中的各像素区域P的截面图。
图3的(a)和(b)分别是示出第1实施方式的连接部形成区域CR及其相邻区域AR的俯视图和沿着III-III’线的截面图。
图4是例示连接部形成区域CR及其相邻区域AR中的、有机绝缘层14的x方向和y方向的应力的示意图。
图5的(a)和(b)分别是说明第1实施方式的虚设开口部14d的配置的变形的俯视图，图5的(c)是示出第1实施方式的源极配线连接部C和虚设开口部14d的另一例的截面图。
图6是示出第2实施方式的连接部形成区域CR的一部分的俯视图。
图7的(a)和(b)分别是例示连接部形成区域CR中的、有机绝缘层14的应力的示意图。
图8是示出第2实施方式的源极配线连接部C的另一例的俯视图。
图9是示出第3实施方式的连接部形成区域CR的一部分的俯视图。
图10是例示连接部形成区域CR中的、有机绝缘层14的x方向的应力的示意图。
图11的(a)～(c)分别是示出第3实施方式的源极配线连接部C的其它例子的图。
图12的(a)是例示参考例的源极配线连接部900的俯视图，图12的(b)和(c)分别是源极配线连接部900的沿着I-I’线和II-II’线的截面图。
图13的(a)是源极配线连接部900的沿着I-I’线的截面的SEM像，图13的(b)是源极配线连接部900的沿着II-II’线的截面的SEM像。
附图标记说明
1：基板
5：栅极绝缘层
7：结晶质硅半导体层
7c：活性区域
7d：漏极区域
7s：源极区域
13：绝缘层
14：有机绝缘层
14c：开口部
14d：虚设开口部
14d1：第1虚设开口部
14d2：第2虚设开口部
17：电介质层
21：金属配线
90：有机绝缘层
91、92：开口部
92：开口部
95：绝缘膜
140：第3开口区域(收窄部)
141：第1开口区域
142：第1开口区域
1000：有源矩阵基板
C：源极配线连接部
CR：连接部形成区域
AR：相邻区域
CE：共用电极
DE：漏极电极
GE：栅极电极
GL：栅极总线
P：像素区域
PE：像素电极
SC：源极连接部
SE：源极电极
SL：源极总线
UC：上部连接部
UL：上部配线
DR：显示区域
FR：周边区域
Da：长轴
Db：短轴
具体实施方式
如上所述，本申请的发明人发现，在设置于有源矩阵基板的周边区域的配线连接部，有可能产生有机绝缘膜的膜浮起。
以下，以用于连接(转接)源极总线和隔着层间绝缘层配置在源极总线上的上部配线的连接部(以下，称为“源极配线连接部”)为例，说明膜浮起的问题。
图12的(a)是例示参考例的源极配线连接部900的俯视图，图12的(b)和图12的(c)分别是源极配线连接部900的沿着I-I’线和II-II’线的截面图。
在有源矩阵基板的周边区域，设置有从包含多个像素的显示区域延伸设置的多个源极总线SL、形成在比源极总线SL靠上层的多个上部配线UL、以及多个源极配线连接部900。各源极总线SL和各上部配线UL在第1方向y上延伸。多个源极总线SL、多个上部配线UL以及多个源极配线连接部900例如在与第1方向y交叉的第2方向x上排列。各源极总线SL通过对应的源极配线连接部900连接到多个上部配线UL中的1个上部配线UL。
源极配线连接部900具有：作为源极总线SL的一部分的源极连接部SC；以及隔着有机绝缘层90配置在源极连接部SC上的、作为上部配线UL的一部分的上部连接部UC。有机绝缘层90具有使源极连接部SC的一部分露出的开口部91、92。在该例子中，当从基板的法线方向观看时，开口部91、92具有具备平行于第2方向x的长轴Da和平行于第1方向y的短轴Db的椭圆形状。上部连接部UC在开口部91、92内与源极连接部SC接触。上部连接部UC和上部配线UL也可以由绝缘膜95覆盖。此外，在参考例中，1个源极配线连接部900具有2个开口部91、92。通过设置2个以上的开口部来形成冗余结构，能提高可靠性。
经本申请的发明人研究，在参考例的源极配线连接部900中，有时产生有机绝缘层90的膜浮起97。
图13的(a)是源极配线连接部900的沿着I-I’线的截面(在第1方向y(短轴方向)上横穿开口部91、92的中央的截面)的SEM像，图13的(b)源极配线连接部900的沿着II-II’线的截面(在第2方向x(长轴方向)上横穿开口部92的中央的截面)的SEM像。
从图13的(a)和(b)可知，在有机绝缘层90开口部91、92的边缘(侧壁部分)，产生了有机绝缘层90从源极连接部SC表面浮起的膜浮起97。
有机绝缘层90一般是通过在基板上涂敷有机材料而形成涂敷膜后，利用热处理对其进行烧制来形成。在热处理中，会产生涂敷膜的收缩。因此，在有机绝缘层90会产生由涂敷膜的收缩所引起的应力(stress)。特别是，在使有机绝缘层90作为平坦化膜发挥功能的情况下等，将有机绝缘层90形成得厚(厚度：例如2μm～5μm程度)，因此收缩所引起的应力变大。由于有机绝缘层90的开口部91、92能成为收缩所引起的应力的缓冲区域，因此推测会对有机绝缘层90中的开口部91、92的边缘与源极连接部SC的界面施加大的张力，产生如图所示的膜浮起97。
从图13所示的结果可知，在短轴方向上横穿开口部91、92的截面中，与在长轴方向上横穿的截面相比更易于产生膜浮起97。考虑这是因为，在开口部91、92的边缘中的曲率比较大的部分，与曲率小(接近于直线)的部分相比，施加到有机绝缘层90与源极连接部SC的界面的张力被缓和而分散，抑制了膜浮起97的产生。
另外可知，在短轴方向上横穿开口部91、92的截面(图13的(a))中，与开口部91的开口部92侧(内侧)的边缘相比，在其相反侧(外侧)的边缘更易于产生膜浮起，同样地，在开口部92中，也是在外侧的边缘更易于产生膜浮起。即，在有机绝缘层90中的位于2个开口部91、92之间的部分90a不产生膜浮起，或者与其它部分相比膜浮起减少。由此认为，在有机绝缘层90中的由多个开口部夹着(或包围)的区域中，由有机绝缘层90的收缩引起的应力变小，不易产生膜浮起。但是，在长轴方向上横穿开口部92的截面(图13的(b))中，在有机绝缘层90中的位于相邻的2个开口部92之间的部分90b也观察到膜浮起。认为其原因是，有机绝缘层90的部分90b的宽度(开口部92间的距离)比位于开口部91、92之间的部分90a的宽度(开口部91与开口部92之间的距离)大，因此有机绝缘层90的部分90b由收缩引起的应力更大，并且有机绝缘层90的部分90b未由开口部92充分包围，不能充分得到由开口部92夹着所带来的应力的缓和效果等。
这样，在如有源矩阵基板的周边区域中的连接部形成区域或端子部形成区域等这样密集地排列比较小的开口部的区域中，膜浮起所引起的问题是显著的。
本申请的发明人基于通过各种研究发现的上述见解，研究了能缓和/抵消有机绝缘层90的收缩所引起的应力的结构，并想到了本申请发明。
(第1实施方式)
以下，参照附图说明第1实施方式的有源矩阵基板。以下，作为有源矩阵基板，例示液晶显示装置所使用的有源矩阵基板，但是本发明的实施方式的有源矩阵基板包含其它透射型的显示装置，例如，电泳显示装置、MEMS(Micro Electro Mechanical System：微电子机械系统)显示装置、有机EL(Electroluminescence：电致发光)显示装置的有源矩阵基板。
本实施方式的有源矩阵基板在基板上具备至少1个将2个导电层电连接的配线连接部。配线连接部可以是将配线彼此转接的连接部，也可以是端子部。
图1是示出本实施方式的有源矩阵基板1000的平面结构的一例的示意图。
有源矩阵基板1000具有有助于显示的显示区域DR和位于显示区域DR的外侧的周边区域(边框区域)FR。
在显示区域DR设置有：在第1方向y上延伸的多个源极总线(数据线)SL；以及在与第1方向y交叉(在该例子中正交)的第2方向x上延伸的多个栅极总线(栅极线)GL。由这些总线包围的各个区域成为“像素区域P”。像素区域P(有时也称为“像素”。)是与显示装置的像素对应的区域。多个像素区域P配置为矩阵状。在各像素区域P中形成有像素电极PE和薄膜晶体管(TFT)10。各TFT10的栅极电极电连接到对应的栅极总线GL，源极电极电连接到对应的源极总线SL。另外，漏极电极与像素电极PE电连接。在本实施方式中，在像素电极PE的上方，隔着电介质层(绝缘层)设置有与像素电极PE相对的共用电极(未图示)。
在周边区域FR配置有多个栅极端子部Tg、多个源极端子部Ts等端子部、多个源极配线连接部C等配线连接部。各栅极总线GL经由对应的栅极端子部Tg连接到栅极驱动器(未图示)。各源极总线SL经由对应的源极端子部Ts连接到源极驱动器(未图示)。栅极驱动器和源极驱动器可以单片地形成于有源矩阵基板1000，也可以安装到有源矩阵基板1000。
源极配线连接部C例如是与源极总线SL或源极总线SL形成在相同导电层(源极金属层)内的配线和形成在位于比源极总线SL靠上部的导电层内的上部配线UL的转接部。上部配线UL也可以经由源极端子部Ts连接到源极驱动器。上部配线UL也可以是金属配线层。
多个源极配线连接部C也可以以与源极总线SL的排列间距大致相同或比其小的间距排列。
如图所示，多个源极配线连接部C例如可以在形成有源极端子部Ts的源极端子部形成区域与显示区域DR之间排列在第2方向x上。在本说明书中，将排列有多个源极配线连接部C的区域CR称为“连接部形成区域”。
＜像素区域P＞
图2是例示有源矩阵基板1000中的各像素区域P的截面图。
像素区域P具有基板1、支撑于基板1的TFT10、像素电极PE、以及共用电极CE。共用电极CE和像素电极PE是由透明导电膜形成的透明电极。在该例子中，像素电极PE隔着绝缘层(电介质层)17配置在共用电极CE上。
TFT10例如是顶栅型的结晶质硅TFT。TFT10具备：配置在基板1上的结晶质硅半导体层(例如低温多晶硅层)7；覆盖结晶质硅半导体层7的栅极绝缘层5；隔着栅极绝缘层5配置在结晶质硅半导体层7上的栅极电极GE；覆盖栅极电极GE的绝缘层(例如无机绝缘层)13；以及源极电极SE和漏极电极DE。也可以在结晶质硅半导体层7与基板1之间形成有基底膜11。
结晶质硅半导体层7具有：形成沟道的区域(活性区域)7c；以及分别位于活性区域的两侧的源极区域7s和漏极区域7d。在该例子中，结晶质硅半导体层7中的隔着栅极绝缘层5与栅极电极GE重叠的部分成为活性区域7c。
源极电极SE和漏极电极DE分别配置在绝缘层13上和设置于绝缘层13和栅极绝缘层5的开口部13s、13d内，在开口部13s、13d内电连接到源极区域7s和漏极区域7d。
栅极电极GE电连接到对应的栅极总线GL(图1)，源极电极SE电连接到对应的源极总线SL(图1)。漏极电极DE电连接到像素电极PE。
TFT10由有机绝缘层14覆盖。有机绝缘层14也可以与源极电极SE和漏极电极DE的上表面直接接触。有机绝缘层14作为平坦化层发挥功能。
在有机绝缘层14上配置有像素电极PE和共用电极CE。像素电极PE和共用电极CE以隔着电介质层17部分地重叠的方式配置。在像素电极PE和共用电极CE中的位于上方的电极，按每个像素区域P设置有1个或多个狭缝(开口部)或者切口部。
像素电极PE按每个像素是分离的。共用电极CE也可以不按每个像素分离。例如，共用电极CE也可以形成在除了形成有TFT10的区域(TFT形成区域)以外的整个像素区域P。
在该例子中，像素电极PE配置在共用电极CE的上方(与基板1相反的一侧)。即，在像素电极PE与有机绝缘层14之间配置有共用电极CE。像素电极PE在形成于电介质层17和有机绝缘层14的像素接触孔内与漏极电极DE接触。像素接触孔是通过电介质层17的开口部17p与有机绝缘层14的开口部14p至少部分地重叠而形成的。
此外，虽然未图示，但是共用电极CE也可以配置在像素电极PE的上方。即，也可以在有机绝缘层14与共用电极CE之间配置有像素电极PE。在该情况下，像素接触孔也可以仅包括有机绝缘层14的开口部。像素电极PE在有机绝缘层14的开口部(像素接触孔)内与漏极电极DE接触。
也可以以与共用电极CE直接接触的方式设置有电阻比共用电极CE小的金属配线21。金属配线21和共用电极CE与配置于周边区域FR的公共配线电连接。在该例子中，金属配线21作为共用电极CE的辅助配线(辅助金属配线)发挥功能。金属配线21可以是与共用电极CE的上表面接触，也可以是与下表面接触。金属配线21也可以是在从基板1的法线方向观看时，以与源极总线SL重叠的方式(沿着第1方向y)延伸。由此，能使将共用电极CE和金属配线21视为一体时的电阻比单独的共用电极CE的电阻小，而不会降低像素开口率。因此，能降低经由共用电极CE施加到面板面内的各像素的液晶层的电压的差别。
在本说明书中，将与栅极总线GL使用相同导电膜(第1导电膜)形成的层称为“栅极金属层”或“第1金属层”，将与源极总线SL使用相同导电膜(第2导电膜)形成的层称为“源极金属层”或“第2金属层”，将与共用电极CE使用相同透明导电膜(第1透明导电膜)形成的层称为“第1透明导电层”，将与像素电极PE使用相同透明导电膜(第2透明导电膜)形成的层称为“第2透明导电层”。另外，将使用金属膜形成在比有机绝缘层14靠上(与基板1相反的一侧)的层(金属层)称为“第3金属层”。在该例子中，在第3金属层内形成有金属配线21。或者，虽然未图示，但是触摸面板的驱动用的配线也可以形成在第3金属层内。
栅极电极GE和栅极总线GL也可以(使用第1导电膜)一体地形成在栅极金属层内。栅极电极GE可以是栅极总线GL的一部分，也可以是从栅极总线GL突出的凸部。
源极电极SE、漏极电极DE以及源极总线SL也可以形成在源极金属层内。源极电极SE和源极总线SL也可以(使用第2导电膜)一体地形成在源极金属层内。源极电极SE可以是源极总线SL的一部分，也可以是从源极总线SL突出的凸部。
这种有源矩阵基板1000例如能应用于FFS模式的显示装置。FFS模式是在其中一个基板设置一对电极(像素电极PE和共用电极CE)并对液晶分子在与基板面平行的方向(横向)上施加电场的横向电场方式的模式。
本实施方式的有源矩阵基板也可以应用于VA模式等纵电场驱动方式的显示装置。在该情况下，共用电极CE形成于夹着液晶层与有源矩阵基板相对配置的相对基板。
＜连接部形成区域CR＞
图3的(a)和(b)分别是示出连接部形成区域CR及其相邻区域AR的俯视图和沿着III-III’线的截面图。连接部形成区域CR配置在周边区域FR。
连接部形成区域CR是排列有多个源极配线连接部C的区域。在本实施方式中，在与连接部形成区域CR相邻的区域(相邻区域)AR，设置有多个虚设(dummy)开口部14d。多个虚设开口部14d例如配置在连接部形成区域CR(多个源极配线连接部C)的周围。
多个源极配线连接部C各自例如是将源极总线SL和上部配线UL连接的连接部。源极配线连接部C具有：形成在源极金属层内的源极连接部SC；配置在源极连接部SC上的有机绝缘层14；以及上部连接部UC。上部连接部UC例如可以形成在第3金属层内。有机绝缘层14具有使源极连接部SC的一部分露出的至少1个(在此为2个)开口部14c。上部连接部UC配置在有机绝缘层14上和开口部14c内，在开口部14c内与源极连接部SC直接接触。也可以在上部连接部UC和有机绝缘层14上延伸设置有电介质层17。也可以源极连接部SC是源极总线SL的一部分(端部)，上部连接部UC是上部配线UL的一部分(端部)。只要当从基板1的法线方向观看时，各源极连接部SC配置为与2个开口部14c重叠即可，其尺寸可以与上部连接部UC相同，也可以不同。上部配线UL也可以经由源极端子部连接到源极驱动器。
上部连接部UC也可以与金属配线21由相同金属膜形成。或者，在未设置金属配线21的情况下，上部连接部UC例如也可以与触摸面板的驱动用配线由相同金属膜形成。
在本实施方式中，在与连接部形成区域CR相邻的区域(相邻区域)AR，设置有多个虚设开口部14d。
多个虚设开口部14d各自在多个源极配线连接部C的周边配置在没有配置源极连接部SC、源极总线SL、上部连接部UC以及上部配线UL中的任何一者的区域。虚设开口部14d形成于有机绝缘层14，并且使作为源极金属层的基底层的绝缘层13的一部分露出。在虚设开口部14d内未配置有上部连接部UC。即，也可以包含虚设开口部14d的结构(虚设结构)除了不具有源极连接部SC和上部连接部UC这一点以外，与源极配线连接部C的结构是同样的。在绝缘层13和有机绝缘层14上，延伸设置有电介质层17。电介质层17也可以在虚设开口部14d内与绝缘层13接触。
多个虚设开口部14d可以配置在多个源极配线连接部C的显示区域侧和/或其相反侧。多个虚设开口部14d也可以以夹着连接部形成区域CR的方式配置在连接部形成区域CR的显示区域侧及其相反侧。例如，多个虚设开口部14d可以以在从基板1的法线方向观看时包围连接部形成区域CR的方式配置。虚设开口部14d的形成位置没有特别限定。可以是如图所示，在相邻的2个源极总线SL的间隔和/或相邻的2个上部配线UL的间隔配置虚设开口部14d。由此，能不增大周边区域FR的面积地形成规定的数量的虚设开口部14d。
如前所述，本申请的发明人发现，当在有机绝缘层排列多个开口部时，在有机绝缘层中的由开口部包围(或夹着)的部分，不易产生膜浮起。考虑这是因为，在被多个开口部包围的部分，有机绝缘层的收缩所引起的应力被开口部分散/缓和。在本实施方式中，通过与连接部形成区域CR相邻地设置虚设开口部14d，在连接部形成区域CR内有机绝缘层14的应力被缓和，因此能抑制在开口部14c的边缘产生有机绝缘层14的膜浮起。特别是，当源极配线连接部C的开口部14c被多个虚设开口部14d夹着(或包围)时，能更有效地抑制开口部14c的边缘的膜浮起的产生。
图4是例示连接部形成区域CR和相邻区域AR中的、有机绝缘层14的x方向和y方向的应力的示意图。在该例子中，在连接部形成区域CR的周围排列有多个第1虚设开口部14d1，在第1虚设开口部14d1的更外侧排列有多个第2虚设开口部14d2。即，第2虚设开口部14d2位于配置有多个开口部14c和多个虚设开口部14d的区域(以下称为“开口部形成区域”)的最外周，连接部形成区域CR的开口部14c位于开口部形成区域的内部(中央部)。在此，若将有机绝缘层14中的位于最外周的第2虚设开口部14d2之间的部分的、第1方向y(y方向)和第2方向x(x方向)的应力设为S2(y)、S2(x)，将位于第1虚设开口部14d1之间的部分的、y方向和x方向的应力设为S1(y)、S1(x)，将位于相邻的源极配线连接部C的开口部14c之间的部分的、x方向和y方向的应力设为S0(x)、S0(y)，则为S2(y)＞S1(y)＞S0(y)、S2(x)＞S1(x)＞S0(x)。因此，在开口部形成区域的最外周的第2虚设开口部14d2的边缘，会对与源极连接部SC的界面施加更大的张力，因此易于产生膜浮起。另一方面，越是位于开口部形成区域的内侧的开口部，对其边缘施加的张力越被缓和，因此不易产生膜浮起。特别是，在连接部形成区域CR内，应力被2列虚设开口部14d1、14d2分散/缓和，因此能抑制在开口部14c的边缘产生膜浮起。
此外，在图示的例子中，在相邻区域AR配置有2列虚设开口部14d，但是也可以配置1列、或3列以上。但是，当以2列以上包围连接部形成区域CR时，能更有效地缓和开口部14c的膜浮起。
另外，虚设开口部14d也可以仅配置在连接部形成区域CR的显示区域侧(或其相反侧)。在该情况下，在开口部14c的显示区域侧(或其相反侧)的边缘也能抑制膜浮起，因此能得到抑制由膜浮起引起的连接不良的效果。
本实施方式的开口部14c和虚设开口部14d的尺寸、个数、排列间距等不作特别限定。开口部14c、14d的形状不限于椭圆形状，也可以是圆形等其它形状。虚设开口部14d的面积也可以是开口部14c的面积的1/4以上4倍以下。作为一例，在开口部14c为圆形的情况下，其直径可以为3μm以上30μm以下。在开口部14c为椭圆形的情况下，其长轴可以为5μm以上50μm以下，短轴为3μm以上30μm以下。虚设开口部14d也可以与开口部14c具有相同形状。虚设开口部14d也可以与开口部14c具有大致相同尺寸。另外，虚设开口部14d的个数也可以为源极配线连接部C的数量的1/2以上，优选为1倍以上，或者2倍以上。虚设开口部14d的位置也没有特别限定，但是例如，各源极配线连接部C和最接近该源极配线连接部C的虚设开口部14d的距离d2例如可以是相邻的源极配线连接部C间的距离d1的1/2以上2倍以下。虚设开口部14d也可以按固定的间距排列在连接部形成区域CR的周围，使得应力不集中在一部分开口部14c或一部分虚设开口部14d。虚设开口部14d的排列间距也可以与源极总线SL的排列间距为相同程度。
上部连接部UC和源极连接部SC的尺寸也不作特别限定。例如可以是，上部连接部UC和源极连接部SC的沿着x方向的宽度ux为6μm以上60μm以下，沿着y方向的宽度uy为6μm以上60μm以下。
图5的(a)和(b)分别是说明本实施方式的虚设开口部14d的配置的变形的俯视图。
如图5的(a)所示，虚设开口部14d也可以按源极总线SL的间隔每隔1个地配置。在该例子中，虚设开口部14d的数量与源极配线连接部C的数量相同。
如图5的(b)所示，第2虚设开口部14d2的尺寸也可以比(配置在第2虚设开口部4d2与连接部形成区域CR之间的)第1虚设开口部14d1的尺寸小。另外，也可以第2虚设开口部14d2是圆形，第1虚设开口部14d1是椭圆形。根据这种构成，虚设开口部14d1、14d2的膜浮起也能减少。
在图1～图3中示出了应用于FFS模式的显示装置的有源矩阵基板1000，但是也能将本实施方式的有源矩阵基板应用到VA模式等纵电场驱动方式的显示装置。
图5的(c)是VA模式的显示装置中所使用的有源矩阵基板中的连接部形成区域CR和相邻区域AR的截面图。俯视图与图3的(a)相同因而省略。
在VA模式的显示装置中，共用电极CE设置于相对基板侧，因此有源矩阵基板不具有电介质层17、共用电极CE以及金属配线21。因此，如图所示，绝缘层13和上部连接部UC未由电介质层17覆盖。其它构成与图3的(b)同样。
(第2实施方式)
以下，参照附图说明第2实施方式的有源矩阵基板。本实施方式的有源矩阵基板中的源极配线连接部C与前述的实施方式的源极配线连接部C(图3)相比开口部14c的形状不同。像素结构可以与前述的实施方式的像素结构(图2)同样。
图6分别是示出第2实施方式的连接部形成区域CR的一部分的俯视图。截面图与图3的(b)所示的连接部形成区域CR的截面图同样。
在本实施方式中，源极配线连接部C的开口部14c在从基板1的法线方向观看时，包含第1开口区域141、第2开口区域142、以及位于这些开口区域141、142之间且将第1开口区域141和第2开口区域142连接的第3开口区域140。第3开口区域140的宽度w0比第1开口区域141的宽度w1和第2开口区域142的宽度w2小。宽度w1和宽度w2也可以相同。在此所说的“开口区域的宽度”是指沿着与第3开口区域140在第1开口区域141与第2开口区域142之间延伸的方向(在此为第1方向y)正交的方向(在此为第2方向x)的宽度(最大宽度)。因此，当从基板1的法线方向观看时，第3开口区域140构成开口部14c的收窄部。以下，将第3开口区域140称为“收窄部”。
开口部14c例如可以具有由收窄部140将椭圆形或圆形的第1开口区域141和第2开口区域142连接的平面形状。
开口部14c的侧面的至少一部分也可以是曲面(即，当从基板1的法线方向观看时，开口部14c的周缘(轮廓)的至少一部分也可以是曲线)。开口部14c的侧面整体也可以包括曲面。特别是，优选收窄部140由凹部状的曲面(凹曲面)形成(当从基板1的法线方向观看时，收窄部140的周缘是曲线)。
图7的(a)和(b)是例示连接部形成区域CR中的有机绝缘层14的应力的示意图。
如图7的(a)中箭头所示，当在开口部14c设置了收窄部140时，2个开口部14c间的距离根据开口部14c的形状而变化，在收窄部140之间成为最大。因此，有机绝缘层14的x方向的应力例如在2个开口部14c的收窄部140之间比第1开口区域141之间及第2开口区域142之间大。另外，如图7的(b)所示，在第1开口区域141和第2开口区域142的边缘的附近，在有机绝缘层14中以辐射线状产生应力。在有机绝缘层14中的收窄部140的附近，y方向的应力被抵消，被降低。
这样，通过形成包含尺寸不同的开口区域的开口部14c，能使相邻的开口部14c间的有机绝缘层14的应力分散。其结果是，能在开口部14c的边缘整体抑制产生膜浮起。只要在开口部14c的边缘的至少一部分(例如，开口部14c的收窄部140的边缘)没有产生膜浮起，就能得到能抑制膜浮起所引起的连接不良等问题的效果。
收窄部140的宽度w0也可以为第1开口区域141的宽度w1和第2开口区域142的宽度w2的例如25％以上75％以下。另外，也可以由凹曲面形成收窄部140。由此，应力进一步被分散、缓和，因此能进一步有效地抑制收窄部140的膜浮起的产生。
第1开口区域141和第2开口区域142的尺寸、形状等可以相同，也可以相互不同。例如，可以如图8所示，第1开口区域141的宽度w1小于第1开口区域142的宽度w2。通过使第1开口区域141的宽度w1与第2开口区域142的宽度w2(圆形的情况下为直径)不同，能更有效地分散开口部14c间的应力，因此能进一步抑制膜浮起的产生。
此外，虽然未图示，但是在本实施方式中，也可以在与连接部形成区域CR相邻的区域，配置在前述的实施方式中说明的虚设开口部。
(第3实施方式)
以下，参照附图说明第3实施方式的有源矩阵基板。本实施方式的有源矩阵基板的源极配线连接部C在将开口部14c配置为交错状这一点上与前述的实施方式的源极配线连接部C(图3)不同。像素结构可以与前述的实施方式的像素结构(图2)同样。
图9是示出第3实施方式的连接部形成区域CR的一部分的俯视图。截面图与图3的(b)所示的连接部形成区域CR的截面图同样。
在本实施方式中，多个源极配线连接部C的开口部14c配置为交错状。在该例子中，各源极配线连接部C(N)例如具有1个开口部14c。1个源极配线连接部C的开口部14c和与该源极配线连接部C相邻的开口部14c在y方向上错开配置。如图所示，在x方向上延伸的线A1上具有开口部14c的源极配线连接部C和位于比线A1靠显示区域侧且在x方向上延伸的线A2上具有开口部14c的源极配线连接部C也可以交替地排列。由此，能使相邻的2个源极配线连接部C的开口部14c的间隔比源极配线连接部C的排列间距(例如源极总线SL的排列间距)大。
图10是例示连接部形成区域CR中的、有机绝缘层14的x方向的应力的图。
根据本实施方式，如图10所示，在位于线A1上的开口部14c之间产生于有机绝缘层14的x方向的应力S5(x)和在位于线A1上的开口部14c之间产生于有机绝缘层14的x方向的应力S6(x)被抵消。其结果是，施加到各开口部14c的边缘与源极连接部SC的界面的张力变小，因此能抑制有机绝缘层14的膜浮起的产生。
图11的(a)～(c)分别是例示本实施方式的其它连接部形成区域CR的图。
如图11的(a)所示，在连接部形成区域CR中，上部连接部UC和源极连接部SC也可以排列为交错状。即，也可以根据开口部14c的位置使相邻的源极配线连接部C中的上部连接部UC和源极连接部SC在y方向上错开。
如图11的(b)所示，多个源极配线连接部C各自也可以具有多个(在此为2个)开口部14c。在该情况下，开口部14c也可以配置为交错状。或者，如图11的(c)所示，包括各源极配线连接部C中的多个(在此为2个)开口部14c的开口部组14S也可以配置为交错状。
虽然未图示，但是在本实施方式中，也可以在与连接部形成区域CR相邻的区域，配置在前述的实施方式中说明的虚设开口部。另外，各开口部14c也可以具有在前述的实施方式中说明的收窄部。
＜有源矩阵基板的制造方法＞
接下来，说明第1～第3实施方式的有源矩阵基板的制造方法的一例。在此，以图2和图3所示的有源矩阵基板的制造方法为例进行说明，但是其它实施方式的有源矩阵基板也能用同样的方法制造。
首先，在基板1上形成基底膜11。作为基板1，能使用玻璃基板、树脂板或树脂膜等各种基板。基底膜11没有特别限定，但是例如可以是氮化硅(SiNx)膜、氧化硅(SiOx)膜或它们的层叠膜。
之后，在基底膜11上形成结晶质硅半导体层7。具体地说，首先，在基底膜11上形成非晶质硅(a-Si)膜。a-Si膜的形成例如能通过等离子体CVD(Chemical Vapor Deposition：化学气相沉积)法、溅射法等公知的方法进行。接着，通过激光退火等公知的方法进行a-Si膜的结晶化，得到结晶质硅膜。接下来，进行结晶质硅膜的图案化，形成岛状的结晶质硅半导体层(厚度：例如30nm以上70nm以下)7。
接下来，以覆盖结晶质硅半导体层7的方式形成栅极绝缘层5。栅极绝缘层5例如可以氧化硅层(厚度：例如50nm以上200nm以下)等无机绝缘层。
接着，在栅极绝缘层5上，例如通过溅射法形成第1导电膜(厚度：例如50nm以上500nm以下)并将其图案化，从而得到包含栅极电极GE和栅极总线GL的栅极金属层。第1导电膜的材料不作特别限定，能适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金的膜。另外，也可以使用将该多个膜层叠而成的层叠膜。图案化方法不作特别限定，能使用公知的光刻和干式蚀刻。
之后，将栅极电极GE作为掩模，对结晶质硅半导体层7注入杂质，形成源极区域7s和漏极区域7d。结晶质硅半导体层7中的未被注入杂质的区域成为活性区域(沟道区域)7c。
接下来，形成覆盖栅极绝缘层5和栅极电极GE的绝缘层13(厚度：例如180nm以上550nm以下)。在此，绝缘层13也可以是无机绝缘层，例如氮化硅(SiNx)层、氧化硅(SiOx)层或它们的层叠膜。绝缘层13例如能通过CVD法形成。
接着，在绝缘层13和栅极绝缘层5，形成到达结晶质硅半导体层7的源极区域7s和漏极区域7d的开口部13s、13d。
之后，在绝缘层13上和开口部13s、13d内，例如通过溅射法形成第2导电膜(厚度：例如50nm以上500nm以下)并将其图案化，从而得到包含源极电极SE、源极总线SL、源极连接部SC以及源极总线SL的源极金属层。第2导电膜的材料不作特别限定，但是能适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等金属或其合金或其金属氮化物的膜。另外，也可以使用将该多个膜层叠而成的层叠膜。这样，制造TFT10。
接下来，以覆盖TFT10的方式形成有机绝缘层14(厚度：例如2μm以上5μm以下)。有机绝缘层14以与源极连接部SC的上表面接触的方式配置。有机绝缘层14例如通过涂敷来形成。有机绝缘层14例如可以是具有正型的感光性的丙烯酸系透明树脂层。
之后，在有机绝缘层14，在像素区域P中形成使TFT10的漏极电极DE的一部分露出的开口部14p，并且在连接部形成区域CR中形成使源极连接部SC的一部分露出的开口部14c。此时，也可以在连接部形成区域CR的周围形成虚设开口部14d。虚设开口部14d以在从基板1的法线方向观看时与源极连接部SC不重叠的方式配置。
接着，在有机绝缘层14上，形成第1透明导电膜(厚度：例如20～300nm)，并对其进行图案化，从而形成共用电极CE。第1透明导电膜也可以是ITO(铟锡氧化物)膜、IZO膜、ZnO膜(氧化锌膜)等。
接着，以覆盖有机绝缘层14和共用电极CE的方式形成第3导电膜(厚度：例如50nm～300nm)，并对其进行图案化，从而得到包含金属配线21、上部连接部UC、上部配线UL的第3金属层。作为第3导电膜的材料，例如能与第2导电膜使用相同材料。
之后，形成电介质层17(厚度：例如50nm以上200nm以下)并将其图案化，从而在电介质层17形成开口部17p。作为电介质层17，例如能适当使用氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等。开口部17p以在从基板1的法线方向观看时与开口部14p至少部分地重叠的方式配置。在该例子中，开口部17p配置在开口部14p的内部。由此，得到使漏极电极DE的一部分露出的像素接触孔。
接下来，在电介质层17上，形成第2透明导电膜(厚度：例如20～300nm)，并对其进行图案化，从而形成像素电极PE。像素电极PE在像素接触孔内与漏极电极DE接触。第2透明导电膜可以是ITO膜、IZO膜、ZnO膜等。在像素电极PE设置有狭缝状的开口。这样，得到上述实施方式的有源矩阵基板。
第1～第3实施方式的有源矩阵基板也能应用以FFS模式、IPS模式等进行显示的内嵌触摸面板型的液晶显示装置。在该情况下，共用电极CE也能作为触摸传感器的检测电极发挥功能(以下，称为“共用/检测电极”)。共用/检测电极被狭缝等分割为多个部分(检测区域)。各检测区域例如可以与多个像素电极PE对应地配置。在这种构成中，形成于第3金属层的金属配线21与各检测区域电连接，能作为用于驱动触摸传感器的配线(也称为驱动用配线)发挥功能。
或者，有源矩阵基板1000也能应用于以VA模式进行显示的内嵌触摸面板型的液晶显示装置。在该情况下，共用电极设置在相对基板侧。在第1透明导电层内，形成有包含多个检测区域的检测电极。金属配线21也可以是连接到各检测区域的驱动用配线。
此外，内嵌触摸面板型显示装置的构成、驱动方法等例如公开于本申请的申请人的国际公开第2015/059995号中。为了参考，将国际公开第2015/059995号的公开内容全部援引到本说明书中。
在上述的实施方式中，作为配线连接部，例示了源极总线与上部配线的连接部，但是配线连接部不限于上述的例子。配线连接部只要具有在设置于有机绝缘层的开口部将形成在下部配线层(例如源极金属层)内的下部连接部与隔着有机绝缘层配置在下部连接部上的上部连接部连接的构成即可。也可以下部连接部电连接到形成于下部配线层的配线(下部配线)，上部连接部电连接到上部配线。配线连接部也可以是端子部。
在上述实施方式中，作为像素TFT，示出了使用顶栅型的结晶质硅TFT的例子，但是像素TFT也可以是底栅型。另外，像素TFT也可以是以非晶硅层、微晶硅层等为活性层的硅TFT。或者，像素TFT也可以是以In-Ga-Zn-O系半导体层等氧化物半导体层为活性层的氧化物半导体TFT。上述的实施方式的源极配线连接部的构成不管像素TFT的材料和结构如何，都能应用于各种有源矩阵基板。
本发明的实施方式广泛应用于具备有源矩阵基板的各种装置，例如液晶显示装置、有机电致发光(EL)显示装置、无机电致发光等显示装置、内嵌触摸面板型的显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置等电子装置等具备薄膜晶体管的装置。

Claims (20)

1.一种有源矩阵基板，具备包含多个像素的显示区域和配置在上述显示区域的周边的周边区域，其特征在于，
上述周边区域包含排列有多个配线连接部的连接部形成区域，
上述多个配线连接部各自具有：
下部连接部，其支撑于基板；
有机绝缘层，其以与上述下部连接部接触的方式配置在上述下部连接部上，具有使上述下部连接部的一部分露出的至少1个开口部；以及
上部连接部，其配置在上述有机绝缘层上和上述至少1个开口部内，在上述至少1个开口部内与上述下部连接部的上述一部分直接接触，
上述有机绝缘层延伸设置到与上述连接部形成区域相邻的相邻区域，
在上述相邻区域中，上述有机绝缘层具有多个虚设开口部，上述多个虚设开口部以在从上述基板的法线方向观看时与上述下部连接部不重叠的方式配置，上述多个虚设开口部各自使位于上述下部连接部的上述基板侧的基底层的一部分露出，
上述上部连接部未配置在上述多个虚设开口部内。
2.根据权利要求1所述的有源矩阵基板，
上述多个虚设开口部的一部分配置在上述连接部形成区域的上述显示区域侧，另一部分配置在上述连接部形成区域的与上述显示区域相反的一侧。
3.根据权利要求1或2所述的有源矩阵基板，
上述多个虚设开口部以包围上述连接部形成区域的方式相互空开间隔排列。
4.根据权利要求1或2所述的有源矩阵基板，
在上述连接部形成区域和上述相邻区域中，还具有覆盖上述有机绝缘层和上述上部连接部的无机绝缘层，
上述无机绝缘层在上述多个虚设开口部中的每个虚设开口部与上述基底层的上述一部分直接接触。
5.根据权利要求1或2所述的有源矩阵基板，
当从上述基板的法线方向观看时，上述多个配线连接部之中的每一个配线连接部中的上述有机绝缘层的上述至少1个开口部包含第1开口区域和第2开口区域以及将上述第1开口区域和上述第2开口区域连接的第3开口区域，上述第3开口区域的沿着与上述第3开口区域在上述第1开口区域与上述第2开口区域之间延伸的方向正交的正交方向的最大宽度比上述第1开口区域和上述第2开口区域的沿着上述正交方向的最大宽度小。
6.根据权利要求1或2所述的有源矩阵基板，
还包含在第1方向上延伸的多个下部配线和在上述第1方向上延伸的多个上部配线，
上述多个配线连接部在与上述第1方向正交的第2方向上排列，
上述上部连接部连接到上述多个上部配线中的对应的1个上部配线，
上述下部连接部连接到上述多个下部配线中的对应的1个下部配线。
7.根据权利要求6所述的有源矩阵基板，
上述多个下部配线在上述第2方向上空开间隔排列，
上述多个上部配线在上述第2方向上空开间隔排列，
上述多个虚设开口部的一部分配置在上述多个下部配线的上述间隔中，另一部分配置在上述多个上部配线的上述间隔中。
8.一种有源矩阵基板，具备包含多个像素的显示区域和配置在上述显示区域的周边的周边区域，其特征在于，
上述周边区域包含排列有多个配线连接部的连接部形成区域，
上述多个配线连接部各自具有：
下部连接部，其支撑于基板；
有机绝缘层，其以与上述下部连接部接触的方式配置在上述下部连接部上，具有使上述下部连接部的一部分露出的至少1个开口部；以及
上部连接部，其配置在上述有机绝缘层上和上述至少1个开口部内，在上述至少1个开口部内与上述下部连接部的上述一部分直接接触，
当从上述基板的法线方向观看时，上述至少1个开口部包含第1开口区域和第2开口区域以及将上述第1开口区域和上述第2开口区域连接的第3开口区域，上述第3开口区域的沿着与上述第3开口区域在上述第1开口区域与上述第2开口区域之间延伸的方向正交的正交方向的最大宽度比上述第1开口区域和上述第2开口区域的沿着上述正交方向的最大宽度小。
9.根据权利要求8所述的有源矩阵基板，
上述第1开口区域的沿着上述正交方向的最大宽度比上述第2开口区域的沿着上述正交方向的最大宽度小。
10.根据权利要求8或9所述的有源矩阵基板，
当从上述基板的法线方向观看时，上述第3开口区域的周缘包括曲线。
11.根据权利要求8或9所述的有源矩阵基板，
还包含在第1方向上延伸的多个下部配线和在上述第1方向上延伸的多个上部配线，
上述多个配线连接部在与上述第1方向正交的第2方向上排列，
上述上部连接部连接到上述多个上部配线中的对应的1个上部配线，
上述下部连接部连接到上述多个下部配线中的对应的1个下部配线。
12.根据权利要求11所述的有源矩阵基板，
上述第1开口区域和上述第2开口区域夹着上述第3开口区域在上述第1方向上排列。
13.根据权利要求1、2、8和9中的任意一项所述的有源矩阵基板，
在上述连接部形成区域中，上述多个配线连接部中的上述有机绝缘层的上述至少1个开口部排列为交错状。
14.一种有源矩阵基板，具备包含多个像素的显示区域和配置在上述显示区域的周边的周边区域，其特征在于，
上述周边区域包含排列有多个配线连接部的连接部形成区域，
上述多个配线连接部各自具有：
下部连接部，其支撑于基板；
有机绝缘层，其以与上述下部连接部接触的方式配置在上述下部连接部上，具有使上述下部连接部的一部分露出的至少1个开口部；以及
上部连接部，其配置在上述有机绝缘层上和上述至少1个开口部内，在上述至少1个开口部内与上述下部连接部的上述一部分直接接触，
在上述连接部形成区域中，上述多个配线连接部中的上述有机绝缘层的上述至少1个开口部排列为交错状。
15.根据权利要求14所述的有源矩阵基板，
在上述连接部形成区域中，上述上部连接部和/或上述下部连接部排列为交错状。
16.根据权利要求14或15所述的有源矩阵基板，
还包含在第1方向上延伸的多个下部配线和在上述第1方向上延伸的多个上部配线，
上述多个配线连接部在与上述第1方向正交的第2方向上排列为一列或交错状，
上述上部连接部连接到上述多个上部配线中的对应的1个上部配线，
上述下部连接部连接到上述多个下部配线中的对应的1个下部配线。
17.根据权利要求1、2、8、9、14和15中的任意一项所述的有源矩阵基板，
当从上述基板的法线方向观看时，上述多个配线连接部之中的每一个配线连接部中的上述有机绝缘层的上述至少1个开口部的周缘仅包括曲线。
18.根据权利要求1、2、8、9、14和15中的任意一项所述的有源矩阵基板，
还包含在第1方向上延伸的多个下部配线和在上述第1方向上延伸的多个上部配线，
上述多个配线连接部在与上述第1方向正交的第2方向上排列为一列或交错状，
上述上部连接部连接到上述多个上部配线中的对应的1个上部配线，
上述下部连接部连接到上述多个下部配线中的对应的1个下部配线，
上述多个配线连接部之中的每一个配线连接部中的上述有机绝缘层的上述至少1个开口部包含在上述第1方向上排列的多个开口部。
19.根据权利要求1、2、8、9、14和15中的任意一项所述的有源矩阵基板，
还包含在第1方向上延伸的多个下部配线和在上述第1方向上延伸的多个上部配线，
上述多个配线连接部在与上述第1方向正交的第2方向上排列为一列或交错状，
上述上部连接部连接到上述多个上部配线中的对应的1个上部配线，
上述下部连接部连接到上述多个下部配线中的对应的1个下部配线，
还具备配置在上述显示区域的共用电极以及与上述共用电极接触的辅助金属配线，
上述多个下部配线是多个源极总线，
上述多个上部配线及上述上部连接部与上述辅助金属配线由同一金属膜形成。
20.根据权利要求1、2、8、9、14和15中的任意一项所述的有源矩阵基板，
还包含在第1方向上延伸的多个下部配线和在上述第1方向上延伸的多个上部配线，
上述多个配线连接部在与上述第1方向正交的第2方向上排列为一列或交错状，
上述上部连接部连接到上述多个上部配线中的对应的1个上部配线，
上述下部连接部连接到上述多个下部配线中的对应的1个下部配线，
还具备配置在上述显示区域的用于驱动内嵌触摸面板的驱动用配线，
上述多个下部配线是多个源极总线，
上述多个上部配线及上述上部连接部与上述驱动用配线由同一金属膜形成。
CN201910694344.XA 2018-07-31 2019-07-30 有源矩阵基板 Active CN110783346B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862712268P 2018-07-31 2018-07-31
US62/712,268 2018-07-31

Publications (2)

Publication Number Publication Date
CN110783346A true CN110783346A (zh) 2020-02-11
CN110783346B CN110783346B (zh) 2023-08-25

Family

ID=69229042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910694344.XA Active CN110783346B (zh) 2018-07-31 2019-07-30 有源矩阵基板

Country Status (2)

Country Link
US (1) US10991730B2 (zh)
CN (1) CN110783346B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748879B2 (en) * 2018-02-28 2020-08-18 Sharp Kabushiki Kaisha Image display device and display

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003709A (ja) * 2005-06-22 2007-01-11 Sharp Corp アクティブマトリクス基板、表示装置およびその欠陥修正方法
JP2013250319A (ja) * 2012-05-30 2013-12-12 Sharp Corp アクティブマトリクス基板、製造方法、及び表示装置
CN103946741A (zh) * 2011-11-18 2014-07-23 夏普株式会社 有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法
CN104040416A (zh) * 2012-01-11 2014-09-10 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
CN105765498A (zh) * 2013-10-22 2016-07-13 夏普株式会社 带触摸传感器的显示装置
CN107851668A (zh) * 2015-07-27 2018-03-27 夏普株式会社 半导体装置及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003709A (ja) * 2005-06-22 2007-01-11 Sharp Corp アクティブマトリクス基板、表示装置およびその欠陥修正方法
CN103946741A (zh) * 2011-11-18 2014-07-23 夏普株式会社 有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法
CN104040416A (zh) * 2012-01-11 2014-09-10 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
JP2013250319A (ja) * 2012-05-30 2013-12-12 Sharp Corp アクティブマトリクス基板、製造方法、及び表示装置
CN105765498A (zh) * 2013-10-22 2016-07-13 夏普株式会社 带触摸传感器的显示装置
CN107851668A (zh) * 2015-07-27 2018-03-27 夏普株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20200043956A1 (en) 2020-02-06
CN110783346B (zh) 2023-08-25
US10991730B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
US9239502B2 (en) Pixel structure with data line, scan line and gate electrode formed on the same layer and manufacturing method thereof
US8040449B2 (en) Thin film transistor array panel and manufacturing method of the same
US11302718B2 (en) Active matrix substrate and production method therefor
EP2497107B1 (en) Mask level reduction for mofet
US8866137B2 (en) Thin film transistor array panel and manufacturing method thereof
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
US20230307465A1 (en) Active matrix substrate and method for manufacturing same
US11721704B2 (en) Active matrix substrate
US20170104017A1 (en) Thin film transistor array substrate and method of manufacturing the same
US9869917B2 (en) Active matrix substrate and method for manufacturing the same
KR101948174B1 (ko) 액정표시장치 및 액정표시장치 제조방법
CN110783346B (zh) 有源矩阵基板
US9075273B2 (en) Thin film transistor array panel and manufacturing method thereof
US20070128551A1 (en) Manufacturing method of thin film transistor array panel
CN112736091B (zh) 有源矩阵基板及其制造方法和内嵌式触摸面板型显示装置
TWI445176B (zh) 薄膜電晶體陣列面板及其製造方法
US20230135065A1 (en) Active matrix substrate
US20240152013A1 (en) Active matrix substrate, method for manufacturing active matrix substrate, and liquid crystal display device with touch sensor using active matrix substrate
US20190377232A1 (en) Active matrix substrate and method for manufacturing the same
KR100878278B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20140141247A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant