TWI392945B - 畫素結構及其製作方法 - Google Patents
畫素結構及其製作方法 Download PDFInfo
- Publication number
- TWI392945B TWI392945B TW098119525A TW98119525A TWI392945B TW I392945 B TWI392945 B TW I392945B TW 098119525 A TW098119525 A TW 098119525A TW 98119525 A TW98119525 A TW 98119525A TW I392945 B TWI392945 B TW I392945B
- Authority
- TW
- Taiwan
- Prior art keywords
- pixel
- gate
- metal layer
- pixel region
- common line
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本發明係關於一種顯示面板之畫素結構及其製作方法，尤指一種包含有多個次畫素共用同一資料線之畫素結構及其製作方法。
顯示面板包含有複數個以陣列方式排列的畫素，其中各畫素包含有複數個次畫素，例如紅次畫素、綠次畫素與藍次畫素，分別用以提供不同原色之光線，例如紅光、綠光與藍光。對於各畫素而言，依據接收到的資料訊號，各畫素之次畫素所提供之不同原色的光線會具有相對應的灰階值，而上述具有不同灰階值的不同原色光線在混光後可使得各畫素分別顯示出具有特定亮度與顏色的光線，藉此所有畫素可顯示出欲顯示之彩色顯示畫面。
由於各畫素之各次畫素必須接收不同的資料訊號，因此用以傳輸資料訊號的資料線的數目會隨著顯示面板的解析度的提升而增加。然而，由於資料線係由不透光導電材料所構成，因此過多的資料線會影響到顯示面板的開口率，而成為顯示面板之亮度無法進一步提升的限制。
本發明之目的之一在於提供一種畫素結構及其製作方法，以減少資料線的數目並提升開口率。
為達上述目的，本發明提供一種畫素結構，包括基板、第一閘極線、第二閘極線、第一開關元件、第二開關元件、第一畫素電極與第二畫素電極。基板包括第一次畫素區與第二次畫素區；第一閘極線設置於第一次畫素區與第二次畫素區之一側；第二閘極線設置於第一次畫素區與第二次畫素區相對於第一閘極線之另一側；第一開關元件設置於第一次畫素區內，第一開關元件具有第一閘極、第一源極與第一汲極，且第一閘極與第一閘極線電性連接；第二開關元件設置於第二次畫素區內，第二開關元件具有第二閘極、第二源極與第二汲極，且第二閘極與第二閘極線電性連接；第一畫素電極設置於第一次畫素區內且與第一汲極電性連接，其中第二源極藉由第一畫素電極與第一汲極電性連接；第二畫素電極設置於第二次畫素區內，且第二畫素電極與第二汲極電性連接。
為達上述目的，本發明另提供一種製作畫素結構之方法，包括下列步驟。首先提供基板，並於基板上定義出第一次畫素區與第二次畫素區。接著於基板上形成第一圖案化金屬層，第一圖案化金屬層包括第一閘極線、第二閘極線、第一閘極與第二閘極，其中第一閘極線位於第一次畫素區與第二次畫素區之一側；第二閘極線位於第一次畫素區與第二次畫素區相對於第一閘極線之另一側；第一閘極位於第一次畫素區內並與第一閘極線電性連接；第二閘極，位於第二次畫素區內並與第二閘極線電性連接。接著，形成閘極絕緣層與半導體層。隨後，形成第二圖案化金屬層，第二圖案化金屬層包括第一源極、第一汲極、第二源極與第二汲極，其中第一源極與第一汲極，位於第一次畫素區內，且第一源極、第一汲極與第一閘極形成第一開關元件；第二源極與第二汲極，位於第二次畫素區內，且第二源極、第二汲極與第二閘極形成第二開關元件。之後，形成一介電層。接著，於介電層上形成透明導電層，並圖案化透明導電層以形成第一畫素電極與第二畫素電極。第一畫素電極位於第一次畫素區內並與第一汲極電性連接，且第二源極藉由第一畫素電極與第一汲極電性連接。第二畫素電極位於第二次畫素區內，且第二畫素電極係與該第二汲極電性連接。
本發明之畫素結構利用畫素電極電性連接資料線與相鄰次畫素區之開關元件的源極，可使多個次畫素共用同一資料線，因此可減少資料線的數目，並增加畫素結構的開口率。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。在本發明之較佳實施例中，係以液晶顯示面板之畫素結構為例說明本發明之畫素結構，然而本發明之畫素結構的應用並不以此為限，而可應用於其它可適用本發明之顯示面板上。另外，在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件，所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的請求項當中所提及的「包含以及包括」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「電性連接」一詞在此係包含任何直接及間接的電性連接手段。因此，若文中描述一第一裝置電性連接於一第二裝置，則代表該第一裝置可直接連接於該第二裝置，或透過其他裝置或連接手段間接地連接至該第二裝置。
請參考第1圖與第2圖。第1圖為本發明第一較佳實施例之畫素結構的上視示意圖，而第2圖為第1圖之畫素結構沿切線A-A’、B-B’、C-C’與D-D’的剖面示意圖。如第1圖與第2圖所示，本實施例之畫素結構10主要包括基板12、第一閘極線141、第二閘極線142、資料線16、共通線18、第一開關元件20、第二開關元件22、第一畫素電極241與第二畫素電極242。在本實施例中，單一畫素包括三個次畫素，例如紅次畫素、綠次畫素與藍次畫素，且其中至少部分或所有次畫素係利用相同的資料線提供資料訊號，而以下係以兩個次畫素利用相同的資料線提供資料訊號為例加以說明，但次畫素的數目並不以此為限，例如可為三個或更多的次畫素使用相同的資料線提供資料訊號。基板12包括複數個次畫素區，例如第一次畫素區121與第二次畫素區122。第一閘極線141設置於第一次畫素區121與第二次畫素區122之一側。第二閘極線142設置於第一次畫素區121與第二次畫素區122相對於第一閘極線141之另一側。資料線16設置於基板12之第一次畫素區121的一側，而共通線18則設置於基板12上。第一開關元件20設置於第一次畫素區121內，而第二開關元件22設置於第二次畫素區122，且在本實施例中，第一開關元件20與第二開關元件22係以薄膜電晶體元件之型式實現，但不以此為限。另外，第一開關元件20具有第一閘極20G、第一源極20S與第一汲極20D，其中第一閘極20G與第一閘極線141電性連接，且第一源極20S與資料線16電性連接。第二開關元件22具有第二閘極22G、第二源極22S與第二汲極22D，且第二閘極22G與第二閘極線142電性連接。再者，第一畫素電極241設置第一次畫素區121內並與第一汲極20D電性連接，且第一畫素電極241與共通線18部分重疊而構成第一儲存電容Cst1
。第二畫素電極242設置於第二次畫素區122內並與第二汲極22D電性連接，且第二畫素電極242與共通線18部分重疊而構成第二儲存電容Cst2
。此外，依據畫素結構10的不同設計考量，第一畫素電極241與共通線18的重疊面積以及第二畫素電極242與共通線18的重疊面積可為相同或不同，換言之，第一儲存電容Cst1
與第二儲存電容Cst2
的儲存電容值可為相等或不相等。另外，第二開關元件22之第二源極22S係藉由第一畫素電極241與第一汲極20D電性連接。因此，第一源極20S與第二源極22S係接受同一資料線16所傳送之資料訊號。如此一來，顯示面板的資料線數目可縮減至一半，進而使開口率可進一步提升。
本發明係利用由透明材質構成的第一畫素電極241傳送資料訊號至第二源極22S，而非利用其它不透明導電層電性連接第二源極22S與資料線16，因此相較之下可增加開口率。此外，為了與第一畫素電極241電性連接，第二源極22S會延伸至第一畫素電極241之下方並與之接觸，使得第一次畫素區121之開口率會被第二源極22S的延伸部遮蔽而略小於第二次畫素區122之開口率。第二源極22S的延伸部對於開口率的影響有限，但若欲追求較佳的顯示效果，可於第二次畫素區122之第二畫素電極242設置與第二源極22S尺寸相同的缺口242H，使第一次畫素區121之開口率與第二次畫素區122之開口率一致，藉此使第一次畫素區121與第二次畫素區122的顯示效果可趨於一致。另外，於對應於第二畫素電極242之缺口242H的位置可進一步設置間隔物(spacer)25，使得基板12可與另一基板(圖未示)維持一定的間隙。
在本實施例中，共通線18包括第一共通線段181與第二共通線段182，其中第一共通線段181係設置於第一次畫素區121與第二次畫素區122之間的基板12上，以及第一次畫素區121與第二次畫素區122面對第一閘極線141之一側與面對第二閘極線142之一側，換言之第一共通線段181具有一I型(或傾倒H型)結構；另一方面，第二共通線段182係設置於第一次畫素區121相對於第二次畫素區122之另一側的基板12上，以及第二次畫素區122相對於第一次畫素區121之另一側的基板12上。更精確地說，第二共通線段182係位於第一次畫素區121之左側的周邊，以及第二次畫素區122之右側的周邊(由第1圖所繪示之方位觀看)。此外第二共通線段182與第一共通線段181由不同導電層所構成但彼此電性連接。因此，本實施例之共通線18係環繞第一畫素區121與第二畫素區122之周圍，但不以此為限。此外，資料線16包括第一資料線段161與第二資料線段162，其中第一資料線段161係設置於第一開關元件20相對於第二次畫素區122之另一側的基板12上，而第二資料線段162係設置於第一次畫素區121相對於第二次畫素區122之另一側的基板12上。更精確地說，第一資料線段161係位於第一次畫素區121之左下方的周邊、鄰近第一開關元件20並與第一閘極線141交錯，而第二資料線段162係位於第一次畫素區121之左側的周邊(由第1圖所繪示之方位觀看)。此外，第一資料線段161與第二資料線段162由不同導電層構成但彼此電性連接。另外，第二共通線段182與第二資料線段162部分重疊，藉此可增加開口率。在本實施例中，第一閘極線141、第二閘極線142與第一共通線段181與第二資料線段162係由第一金屬層所構成，而第一資料線段161、第二共通線段182、第一源極20S、第一汲極20D、第二源極22S與第二汲極22D係由第二金屬層所構成，但不以此為限。
關於本實施例之畫素結構10的製作方法說明如下，並請配合參閱第1圖與第2圖。首先，提供基板12，並於基板12上定義出第一次畫素區121與第二次畫素區122。接著於基板12上形成第一金屬層，並利用例如微影與蝕刻技術圖案化第一金屬層以形成第一圖案化金屬層。第一圖案化金屬層包括第一閘極線141、第二閘極線142、第一閘極20G、第二閘極22G、第二資料線段162與第一共通線段181，且其相對位置如前文所述。
接著，於基板12與第一圖案化金屬層上形成閘極絕緣層151與半導體層15，半導體層15可包含非晶矽層152與重摻雜非晶矽層153，但不以此為限。半導體層15對應第一閘極20G與第二閘極22G形成通道，而閘極絕緣層151則暴露出部分第二資料線段162。隨後，於半導體層15上形成第二金屬層，並利用例如微影與蝕刻技術圖案化第二金屬層以形成第二圖案化金屬層，並一併圖案化重摻雜非晶矽層153。第二圖案化金屬層包括第一源極20S、第一汲極20D、第二源極22S、第二汲極22D、第一資料線段161與第二共通線段182，其中第一資料線段161係位於第一次畫素區121之左下方的周邊、鄰近第一開關元件20並與第一閘極線141交錯，且第一資料線段161與暴露出之第二資料線段162電性連接，而其它元件之相對位置如前文所述。
隨後，於第二圖案化金屬層上形成至少一介電層。介電層可為單一介電層或複合介電層，本實施例係採用複合介電層的作法，例如依序形成第一介電層171與第二介電層172，並圖案化第一介電層171與第二介電層172以暴露出部分第一汲極20D、部分第二源極22S與部分第二汲極22D。接著於基板12上形成透明導電層，例如氧化銦錫層，並圖案化透明導電層以形成第一畫素電極241與第二畫素電極242。第一畫素電極241位於第一次畫素區121內且與暴露出之第一汲極20D與第二源極22S電性連接，藉此第一畫素電極241可與第一汲極D電性連接並接受資料線16的資料訊號，而第二源極22S可藉由第一畫素電極241與第一汲極20D電性連接。第二畫素電極242則位於第二次畫素區122內並與暴露出之第二汲極22D電性連接。如前所述，由於第二源極22S與第一畫素電極241電性連接，因此可經由第一畫素電極241接收資料線16所傳送的資料訊號。此外，由於資料線16係位於第一次畫素區121之周邊，而非位於第一次畫素區121與第二次畫素區122之間，因此第一次畫素區121與第二次畫素區122的間距可縮減，故可增加開口率。
為了簡化說明並便於比較本發明各實施例的相異處，在以下其它實施例的說明中，對於相同的元件使用相同的符號標注，並僅針對相異處進行說明，而不再對相同處作重覆贅述。請參考第3圖。第3圖為本發明第二較佳實施例之畫素結構的示意圖。如第3圖所示，在本實施例中，畫素結構30之單一畫素包括四個次畫素，分別為紅次畫素、綠次畫素、藍次畫素與白次畫素，因此次畫素的數目、面積與配置與第一實施例有所不同。不同於第一實施例，在本實施例中，共通線18係為同一金屬層，例如第一金屬層所構成，而資料線16係為同一金屬層，例如第二金屬層所構成。另外，間隔物25係設置於第一次畫素區121與第二次畫素區122之間的共通線18的上方。與前述實施例相同之處為，本實施例之畫素結構30之第二開關元件22之第二源極22S亦係藉由第一畫素電極241與第一汲極20D電性連接，藉此第一開關元件20與第二開關元件22可接受同一資料線16所傳送之資料訊號。
請參考第4圖與第5圖。第4圖為本發明第三較佳實施例之畫素結構的示意圖，第5圖為第4圖所示之畫素結構沿切線E-E’、F-F’、G-G’與H-H，的剖面示意圖。如第4圖與第5圖所示，在本實施例中，畫素結構40之共通線18係由與資料線16或第一閘極線141/第二閘極線142不同層之金屬層所構成，例如，共通線18係由第三金屬層所構成、資料線16係由第二金屬層所構成，而第一閘極線141/第二閘極線142係由第一金屬層所構成。由於第三金屬層係位於第一金屬層之上方，故相較於第一金屬層，第三金屬層與第一畫素電極241/第二畫素電極242的距離較近，因此在相同的重疊面積下，共通線18與第一畫素電極241所構成的第一儲存電容Cst1
，以及共通線18與第二畫素電極242所構成的第二儲存電容Cst2
可進一步提升。另外，本實施例之共通線18係環繞第一次畫素區121與第二次畫素區122，而資料線16則位於第一次畫素區121相對於第二次畫素區122之另一側，亦即位於第一次畫素區121之左側的周邊(由第4圖所繪示之方位觀看)，並與共通線18部分重疊，然而共通線18的形狀並不以此限，而可視儲存電容值的需求不同作變化。
關於本實施例之畫素結構40的製作方法說明如下，並請配合參閱第4圖與第5圖。首先，提供基板12，並於基板12上定義出第一次畫素區121與第二次畫素區122。接著於基板12上形成第一金屬層，並利用例如微影與蝕刻技術圖案化第一金屬層以形成第一圖案化金屬層。第一圖案化金屬層包括第一閘極線141、第二閘極線142、第一閘極20G與第二閘極22G。
接著，於基板12與第一圖案化金屬層上形成閘極絕緣層151與半導體層15，半導體層15可包含非晶矽層152與重摻雜非晶矽層153，但不以此為限。半導體層15對應第一閘極20G與第二閘極22G形成通道。隨後，於半導體層15上形成第二金屬層，並利用例如微影與蝕刻技術圖案化第二金屬層以形成第二圖案化金屬層，並一併圖案化重摻雜非晶矽層153。第二圖案化金屬層包括第一源極20S、第一汲極20D、第二源極22S、第二汲極22D與資料線16。
隨後，於第二圖案化金屬層上形成第一介電層171。接著，於第一介電層171上形成第三金屬層，並利用例如微影與蝕刻技術圖案化第三金屬層以形成共通線18。然後，於第一介電層171與第三金屬層上形成第二介電層172，並圖案化第一介電層171與第二介電層172以暴露出部分第一汲極20D、部分第二源極22S與部分第二汲極22D。接著於基板12上形成透明導電層，例如氧化銦錫層，並圖案化透明導電層以形成第一畫素電極241與第二畫素電極242。第一畫素電極241位於第一次畫素區121內且與暴露出之第一汲極20D與第二源極22S電性連接，藉此第一畫素電極241可與第一汲極D電性連接並接受資料線16的資料訊號，而第二源極22S可藉由第一畫素電極241與第一汲極20D電性連接。第二畫素電極242則位於第二次畫素區122內並與暴露出之第二汲極22D電性連接。如前所述，由於第二源極22S與第一畫素電極241電性連接，因此可經由第一畫素電極241接收資料線16所傳送的資料訊號。
請參考第6圖與第7圖。第6圖為本發明第四較佳實施例之畫素結構的示意圖，第7圖為第6圖所示之畫素結構沿切線J-J’的剖面示意圖。如第6圖與第7圖所示，第一畫素電極241與共通線18部分重疊而構成第一儲存電容Cst1
，且第二畫素電極242與共通線18部分重疊而構成第二儲存電容Cst2
。與第一較佳實施例不同之處在於，在本實施例中，畫素結構60另包括第一延伸部201與第二延伸部221，第一延伸部201與第一汲極20D電性連接且第一延伸部201與共通線18部分重疊而構成第三儲存電容Cst3
，第二延伸部221與第二汲極22D電性連接且第二延伸部221與共通線18部分重疊而構成第四儲存電容Cst4
。第一延伸部201與第二延伸部221可依電容值的需要而具有相同或不同面積，藉此可調整第三儲存電容Cst3
與第四儲存電容Cst4
的儲存電容值。在本實施例中，第一閘極線141、第二閘極線142與共通線18係由第一金屬層所構成，而資料線16、第一延伸部201與第二延伸部221係由第二金屬層所構成，但不以此為限。
綜上所述，本發明之畫素結構利用由透明材質構成的畫素電極作為電性連接資料線與相鄰次畫素區之開關元件的源極的途徑，因此可減少資料線的數目，並增加畫素結構的開口率。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．畫素結構
12．．．基板
121．．．第一次畫素區
122．．．第二次畫素區
141．．．第一閘極線
142．．．第二閘極線
15．．．半導體層
151．．．閘極絕緣層
152．．．非晶矽層
153．．．重摻雜非晶矽層
16．．．資料線
161．．．第一資料線段
162．．．第二資料線段
171．．．第一介電層
172．．．第二介電層
18．．．共通線
181．．．第一共通線段
182．．．第二共通線段
20．．．第一開關元件
20G．．．第一閘極
20S．．．第一源極
20D．．．第一汲極
201．．．第一延伸部
22．．．第二開關元件
22G．．．第二閘極
22S．．．第二源極
22D．．．第二汲極
221．．．第二延伸部
241．．．第一畫素電極
242．．．第二畫素電極
242H．．．缺口
25．．．間隔物
30．．．畫素結構
40．．．畫素結構
60．．．畫素結構
第1圖為本發明第一較佳實施例之畫素結構的上視示意圖。
第2圖為第1圖之畫素結構沿切線A-A’、B-B’、C-C’與D-D’的剖面示意圖。
第3圖為本發明第二較佳實施例之畫素結構的示意圖。
第4圖為本發明第三較佳實施例之畫素結構的示意圖。
第5圖為第4圖所示之畫素結構沿切線E-E’、F-F’、G-G’與H-H’的剖面示意圖。
第6圖為本發明第四較佳實施例之畫素結構的示意圖。
第7圖為第6圖所示之畫素結構沿切線J-J’的剖面示意圖。
10．．．畫素結構
12．．．基板
121．．．第一次畫素區
122．．．第二次畫素區
141．．．第一閘極線
142．．．第二閘極線
16．．．資料線
161．．．第一資料線段
162．．．第二資料線段
18．．．共通線
181．．．第一共通線段
182．．．第二共通線段
20．．．第一開關元件
20G．．．第一閘極
20S．．．第一源極
20D．．．第一汲極
22．．．第二開關元件
22G．．．第二閘極
22S．．．第二源極
22D．．．第二汲極
241．．．第一畫素電極
242．．．第二畫素電極
242H．．．缺口
25．．．間隔物
Claims (23)
- 一種畫素結構，包括：一基板，包括一第一次畫素區與一第二次畫素區；一第一閘極線，設置於該第一次畫素區與該第二次畫素區之一側；一第二閘極線，設置於該第一次畫素區與該第二次畫素區相對於該第一閘極線之另一側；一第一開關元件，設置於該第一次畫素區內，該第一開關元件具有一第一閘極、一第一源極與一第一汲極，且該第一閘極與該第一閘極線電性連接；一第二開關元件，設置於該第二次畫素區內，該第二開關元件具有一第二閘極、一第二源極與一第二汲極，且該第二閘極與該第二閘極線電性連接；一第一畫素電極，設置於該第一次畫素區內且與該第一汲極電性連接，其中該第二源極藉由該第一畫素電極與該第一汲極電性連接；以及一第二畫素電極，設置於該第二次畫素區內，且該第二畫素電極係與該第二汲極電性連接。
- 如請求項1所述之畫素結構，另包括一資料線，設置於該第一次畫素區之一側，且該資料線與該第一源極電性連接。
- 如請求項2所述之畫素結構，另包括一共通線，設置於該基板上，其中該共通線與該第一畫素電極部分重疊而構成一第一儲存電容，且該共通線與該第二畫素電極部分重疊而構成一第二儲存電容。
- 如請求項3所述之畫素結構，其中該共通線與該第一畫素電極之重疊面積不同於該共通線與該第二畫素電極之重疊面積。
- 如請求項3所述之畫素結構，其中該共通線包括一第一共通線段，設置於該第一次畫素區與該第二次畫素區之間的該基板上。
- 如請求項5所述之畫素結構，其中該第一閘極線、該第二閘極線與該第一共通線段係由一第一金屬層所構成。
- 如請求項6所述之畫素結構，其中該資料線包括一第一資料線段，設置於該第一次畫素區之周邊、鄰近該第一開關元件並與該第一閘極線交錯，且該第一資料線段係由一第二金屬層所構成。
- 如請求項7所述之畫素結構，其中該共通線包括一第二共通線段，設置於該第一次畫素區之周邊，該資料線包括一第二資料線段，與該第一資料線段電性連接，該第二共通線段係由該第二金屬層所構成，該第二資料線段係由該第一金屬層所構成，且該第二共通線段與該第二資料線段部分重疊。
- 如請求項3所述之畫素結構，其中該第一閘極線與該第二閘極線係由一第一金屬層所構成，該資料線係由一第二金屬層所構成，且該共通線係由一第三金屬層所形成。
- 如請求項3所述之畫素結構，其中該第一閘極線、該第二閘極線與該共通線係由一第一金屬層所構成，而該資料線係由一第二金屬層所構成。
- 如請求項1所述之畫素結構，另包括一間隔物設置於該基板上。
- 如請求項11所述之畫素結構，其中該第二畫素電極包括一缺口，且該間隔物係對應該第二畫素電極之該缺口。
- 如請求項3所述之畫素結構，另包括一間隔物設置於該共通線之上。
- 如請求項3所述之畫素結構，另包括一第一延伸部與一第二延伸部，該第一延伸部與該第一汲極電性連接且該第一延伸部與該共通線部分重疊而構成一第三儲存電容，該第二延伸部與該第二汲極電性連接且該第二延伸部與該共通線部分重疊而構成一第四儲存電容。
- 如請求項14所述之畫素結構，其中該第一閘極線、第二閘極線與該共通線係由一第一金屬層所構成，且該資料線、該第一延伸部與該第二延伸部係由一第二金屬層所構成。
- 如請求項14所述之畫素結構，其中該第一延伸部與該共通線之重疊面積不同於該第二延伸部與該共通線之重疊面積。
- 一種製作畫素結構之方法，包括：提供一基板，並於該基板上定義出一第一次畫素區與一第二次畫素區；於該基板上形成一第一圖案化金屬層，該第一圖案化金屬層包括：一第一閘極線，位於該第一次畫素區與該第二次畫素區之一側；一第二閘極線，位於該第一次畫素區與該第二次畫素區相對於該第一閘極線之另一側；一第一閘極，位於該第一次畫素區內並與該第一閘極線電性連接；以及一第二閘極，位於該第二次畫素區內並與該第二閘極線電性連接；形成一閘極絕緣層與一半導體層；形成一第二圖案化金屬層，該第二圖案化金屬層包括：一第一源極與一第一汲極，位於該第一次畫素區內，且該 第一源極、該第一汲極與該第一閘極形成一第一開關元件；以及一第二源極與一第二汲極，位於該第二次畫素區內，且該第二源極、該第二汲極與該第二閘極形成一第二開關元件；形成一介電層；以及於該介電層上形成一透明導電層，並圖案化該透明導電層以形成：一第一畫素電極，位於該第一次畫素區內且與該第一汲極電性連接，其中該第二源極藉由該第一畫素電極與該第一汲極電性連接；以及一第二畫素電極，位於該第二次畫素區內，且該第二畫素電極係與該第二汲極電性連接。
- 如請求項17所述之製作畫素結構之方法，其中該形成該第二圖案化金屬層之步驟更包括於該第一次畫素區之周邊形成一資料線，且該資料線與該第一源極電性連接。
- 如請求項17所述之製作畫素結構之方法，另包括形成一共通線，其中該共通線與該第一畫素電極部分重疊而構成一第一儲存電容，且該共通線與該第二畫素電極部分重疊而構成一第二儲存電容。
- 如請求項19所述之製作畫素結構之方法，其中該形成該第二圖案化金屬層之步驟更包括形成一第一延伸部與一第二延伸部，該第一延伸部與該第一汲極電性連接且該第一延伸部與該共通線部分重疊而構成一第三儲存電容，該第二延伸部與該第二汲極電性連接且該第二延伸部與該共通線部分重疊而構成一第四儲存電容。
- 如請求項19所述之製作畫素結構之方法，其中該共通線係由一第三金屬層所形成。
- 如請求項17所述之製作畫素結構之方法，其中該形成該第一圖案化金屬層之步驟更包括形成一第二資料線段，位於該第一閘極線與該第二閘極線之間，而該形成該第二圖案化金屬層之步驟更包括形成一第一資料線段，與該第一閘極線交錯，且該第一資料線段與該第二資料線段以及該第一源極電性連接。
- 如請求項22所述之製作畫素結構之方法，其中該形成該第一圖案化金屬層之步驟更包括形成一第一共通線段，位於該第一次畫素區與該第二次畫素區之間，而該形成該第二圖案化金屬層之步驟更包括形成一第二共通線段，位於該第一次畫素區與該第二次畫素區之周邊，該第二共通線段與該第一共通線段電性連接且與該第二資料線段部分重疊。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098119525A TWI392945B (zh) | 2009-06-11 | 2009-06-11 | 畫素結構及其製作方法 |
| US12/560,437 US8263979B2 (en) | 2009-06-11 | 2009-09-16 | Pixel structure and method of making the same |
| US13/563,766 US8445335B2 (en) | 2009-06-11 | 2012-08-01 | Method of forming pixel structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098119525A TWI392945B (zh) | 2009-06-11 | 2009-06-11 | 畫素結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201044085A TW201044085A (en) | 2010-12-16 |
| TWI392945B true TWI392945B (zh) | 2013-04-11 |
Family
ID=43305654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098119525A TWI392945B (zh) | 2009-06-11 | 2009-06-11 | 畫素結構及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8263979B2 (zh) |
| TW (1) | TWI392945B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101666368B1 (ko) | 2010-05-20 | 2016-10-25 | 삼성디스플레이 주식회사 | 표시 기판, 표시 장치 및 이의 제조 방법 |
| CN103309108B (zh) | 2013-05-30 | 2016-02-10 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| TWI626498B (zh) * | 2014-11-10 | 2018-06-11 | 友達光電股份有限公司 | 顯示面板 |
| TWI598670B (zh) * | 2014-11-25 | 2017-09-11 | 友達光電股份有限公司 | 顯示面板之畫素結構 |
| TWI605284B (zh) * | 2016-12-30 | 2017-11-11 | 友達光電股份有限公司 | 畫素結構 |
| TWI679478B (zh) | 2018-09-21 | 2019-12-11 | 友達光電股份有限公司 | 顯示裝置 |
| EP4130858A4 (en) * | 2020-04-01 | 2023-05-31 | BOE Technology Group Co., Ltd. | NETWORK SUBSTRATE AND DISPLAY DEVICE |
| CN114660864B (zh) * | 2022-03-22 | 2023-10-13 | Tcl华星光电技术有限公司 | 像素结构及显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040036815A1 (en) * | 2002-08-22 | 2004-02-26 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device |
| US20060103800A1 (en) * | 2004-10-29 | 2006-05-18 | Wang-Yang Li | Multi-domain vertically aligned liquid crystal display |
| TW200821721A (en) * | 2006-11-10 | 2008-05-16 | Au Optronics Corp | Pixel structure and fabrication method thereof |
| CN101369082A (zh) * | 2008-10-16 | 2009-02-18 | 友达光电股份有限公司 | 像素阵列、驱动像素阵列的方法及显示面板 |
| TW200916925A (en) * | 2007-10-05 | 2009-04-16 | Innolux Display Corp | Liquid crystal display |
| TW200921217A (en) * | 2007-11-05 | 2009-05-16 | Au Optronics Corp | Liquid crystal display panel and manufacturing method of opposite substrate thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486933B1 (en) * | 1998-03-12 | 2002-11-26 | Samsung Electronics Co., Ltd. | Liquid crystal display with preventing vertical cross-talk having overlapping data lines |
| TWI323808B (en) * | 2006-01-27 | 2010-04-21 | Au Optronics Corp | Pixel structure, panel and display device utilizing the same |
| CN101398582B (zh) | 2007-09-28 | 2011-09-28 | 群康科技(深圳)有限公司 | 液晶显示装置 |
| TWI375828B (en) | 2008-09-30 | 2012-11-01 | Au Optronics Corp | Pixel array, driving method for the same and display panel |
-
2009
- 2009-06-11 TW TW098119525A patent/TWI392945B/zh active
- 2009-09-16 US US12/560,437 patent/US8263979B2/en active Active
-
2012
- 2012-08-01 US US13/563,766 patent/US8445335B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040036815A1 (en) * | 2002-08-22 | 2004-02-26 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device |
| US20060103800A1 (en) * | 2004-10-29 | 2006-05-18 | Wang-Yang Li | Multi-domain vertically aligned liquid crystal display |
| TW200821721A (en) * | 2006-11-10 | 2008-05-16 | Au Optronics Corp | Pixel structure and fabrication method thereof |
| TW200916925A (en) * | 2007-10-05 | 2009-04-16 | Innolux Display Corp | Liquid crystal display |
| TW200921217A (en) * | 2007-11-05 | 2009-05-16 | Au Optronics Corp | Liquid crystal display panel and manufacturing method of opposite substrate thereof |
| CN101369082A (zh) * | 2008-10-16 | 2009-02-18 | 友达光电股份有限公司 | 像素阵列、驱动像素阵列的方法及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100314622A1 (en) | 2010-12-16 |
| TW201044085A (en) | 2010-12-16 |
| US20120301988A1 (en) | 2012-11-29 |
| US8263979B2 (en) | 2012-09-11 |
| US8445335B2 (en) | 2013-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI392945B (zh) | 畫素結構及其製作方法 | |
| US9874795B2 (en) | Array substrate, manufacturing method, and display device thereof | |
| TWI495942B (zh) | 畫素結構、顯示面板與畫素結構的製作方法 | |
| CN116133479A (zh) | 一种显示面板和显示装置 | |
| WO2011030583A1 (ja) | 液晶表示装置及びその製造方法 | |
| TW200900824A (en) | Transflective liquid crystal display panel and pixel structure thereof | |
| WO2022000759A1 (zh) | 一种显示面板及显示装置 | |
| CN101582423B (zh) | 像素结构及其制作方法 | |
| CN111090196A (zh) | 像素阵列基板 | |
| WO2022001422A1 (zh) | 显示面板及其制备方法 | |
| US20150021611A1 (en) | Array substrate and manufacturing method thereof | |
| US11372294B2 (en) | Display device | |
| TWI471672B (zh) | 顯示面板的畫素結構及其製造方法 | |
| TWI643001B (zh) | 顯示面板 | |
| TWI413258B (zh) | 薄膜電晶體基板及其製造方法 | |
| JP2007240806A (ja) | 液晶表示装置 | |
| TW200527054A (en) | Thin film diode panel and manufacturing method of the same | |
| TW201608314A (zh) | 畫素結構及其製造方法 | |
| US11823605B2 (en) | Electronic device | |
| US20230375889A1 (en) | Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate | |
| US8513667B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| EP4339699A1 (en) | Display substrate and display panel | |
| US20240222578A1 (en) | Display panel and display device | |
| WO2023272505A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US20240355836A1 (en) | Array base plate and method for manufacturing the same, display panel |