TW201608314A

TW201608314A - 畫素結構及其製造方法

Info

Publication number: TW201608314A
Application number: TW103128777A
Authority: TW
Inventors: 郭智宇
Original assignee: 中華映管股份有限公司
Priority date: 2014-08-21
Filing date: 2014-08-21
Publication date: 2016-03-01
Also published as: CN105679704A

Abstract

一種畫素結構的製造方法。於基板上形成第一與第二閘極線、第一與第二閘極以及連接線，第一與第二閘極位於連接線兩側且位於第一與第二閘極線之間。形成閘絕緣層。於第一與第二閘極上方的閘絕緣層上形成第一與第二半導體層。分別於第一與第二半導體層的相對兩側上形成第一源極與汲極以及第二源極與汲極，以及於基板上形成源極線。於基板上形成具有開口的絕緣層，開口位於連接線上方且暴露連接線。於絕緣層上形成共用電極，共用電極經由開口與連接線電性連接。於共用電極上形成第一與第二畫素電極，分別與第一及第二汲極電性連接。

Description

畫素結構及其製造方法

本發明是有關於一種元件及其製造方法，且特別是有關於一種畫素結構及其製造方法。

近年來隨著光電技術與半導體製造技術之成熟，帶動了平面顯示器(Flat Panel Display)之蓬勃發展。液晶顯示器具有低電壓操作、無輻射線散射、重量輕以及體積小等優點，因此逐漸取代傳統的陰極射線管顯示器，而成為近年來顯示器產品之主流。然而，液晶顯示器仍存在視角受限的問題。目前，能夠達成廣視角要求的技術包括了扭轉向列型(twisted nematic,TN)液晶加上廣視角膜(wide viewing film)、共平面切換式(in-plane switching,IPS)液晶顯示器、邊緣電場轉換型(Fringe Field Switching,FFS)液晶顯示器與多域垂直配向式(Multi-domain vertically alignment,MVA)液晶顯示器等。

在習知邊緣電場切換式液晶顯示器中，各個畫素由一掃描線、一資料線、一主動元件以及兩層電極所組成。兩層電極中有一者連接於主動元件以構成一畫素電極，另一者則連接至一共用電壓以構成一共用電極。另外，主動元件還連接於掃描線以及資料線，其中掃描線用以控制主動元件的開啟與關閉以將資料線所傳遞的訊號輸入於畫素電極中。

在習知邊緣電場切換式液晶顯示器的各畫素中，通常會採用銦錫氧化物作為共用電極的材料，導致共用電極具有阻值較高的缺點。為了降低共用電極的阻值，有人提出於畫素內設置一金屬圖案，並於藍色畫素內設置用以連接金屬圖案與共用電極的接觸窗插塞，如此降低共用電極的整體阻值。然而，額外於藍色畫素內設置接觸窗插塞會大幅降低藍色畫素的開口率，進而使其色飽和度大幅下降。

本發明提供一種畫素結構的製造方法，使得共用電極具有較低的阻抗，以及畫素具有較佳的開口率與色飽和度。

本發明另提供一種畫素結構，其中畫素具有較佳的開口率與色飽和度。

本發明的畫素結構的製造方法包括以下步驟。於一基板上形成一第一閘極線、一第二閘極線、一第一閘極、一第二閘極以及一連接線，其中第一閘極與第二閘極位於連接線兩側且位於第一閘極線與第二閘極線之間。於基板上形成一閘絕緣層，以覆蓋第一閘極線、第二閘極線、第一閘極、第二閘極以及連接線。於第一閘極與第二閘極上方的閘絕緣層上形成一第一半導體層以及一第二半導體層。於第一半導體層的相對兩側上形成一第一源極與一第一汲極，於第二半導體層的相對兩側上形成一第二源極與一第二汲極，以及於基板上形成與第一源極及第二源極電性連接的源極線。於基板上形成具有一第一開口的一第一絕緣層，第一開口位於連接線上方且暴露連接線。於第一絕緣層上形成一共用電極，共用電極經由第一開口與連接線電性連接。於共用電極上形成一第一畫素電極與一第二畫素電極，第一畫素電極與第二畫素電極分別與第一汲極及第二汲極電性連接。

在本發明的一實施例中，上述的第一閘極與第二閘極對稱地形成於連接線的兩側。

在本發明的一實施例中，上述的基板包括一第一畫素區，第一畫素區具有一上部區域與一下部區域，第一閘極線、第一閘極、第一半導體層、第一源極與第一汲極以及第一畫素電極形成於上部區域中，以及第二閘極線、第二閘極、第二半導體層、第二源極與第二汲極以及第二畫素電極形成於下部區域中。

在本發明的一實施例中，上述的第一閘極線、第一閘極、第一半導體層、第一源極與第一汲極以及第一畫素電極形成一第一畫素，以及第二閘極線、第二閘極、第二半導體層、第二源極與第二汲極以及第二畫素電極形成一第二畫素，第一畫素與第二畫素為具有相同顏色的畫素。

在本發明的一實施例中，上述的第一畫素與第二畫素為藍色畫素。

本發明的畫素結構包括一第一畫素單元。第一畫素單元包括一第一畫素、一第二畫素、一連接線、一閘絕緣層、一第一絕緣層以及一共用電極。第一畫素包括一第一閘極線、一第一源極線、一第一閘極、第一半導體層、第一源極與第一汲極以及第一畫素電極。第一閘極與第一閘極線電性連接。第一半導體層位於第一閘極上方。第一源極與第一汲極位於第一半導體層的相對兩側上，其中第一源極與第一源極線電性連接。第一畫素電極與第一汲極電性連接。第二畫素包括一第二閘極線、一第二源極線、一第二閘極、第二半導體層、第二源極與第二汲極以及第二畫素電極。第二閘極與第二閘極線電性連接。第二半導體層位於第二閘極上方。第二源極與第二汲極位於第二半導體層的相對兩側上，其中第二源極與第二源極線電性連接。第二畫素電極與第二汲極電性連接。連接線位於第一閘極線與第二閘極線之間，且第一閘極與第二閘極位於第一閘極線與第二閘極線之間。閘絕緣層覆蓋第一閘極線、第二閘極線、第一閘極、第二閘極以及連接線。第一絕緣層覆蓋連接線且具有暴露連接線的一第一開口。共用電極位於第一絕緣層上且經由第一開口與連接線電性連接。

在本發明的一實施例中，上述的第一畫素與第二畫素對稱配置於連接線。

在本發明的一實施例中，上述的第一畫素與第二畫素在行方向上對齊，且第一畫素與第二畫素位於不同列。

在本發明的一實施例中，上述的第一畫素與第二畫素為具有相同顏色的畫素。

基於上述，本發明藉由將第一閘極線與第二閘極線配置於畫素區域的相對兩端以及將連接線配置於第一閘極線與第二閘極線之間，使得兩個畫素作為一個畫素單元而共同使用一條連接線。如此一來，可縮減用以連接共用電極與連接線的接觸窗插塞所需面積，以大幅降低因設置接觸窗插塞所損失的開口率。因此，畫素結構的畫素具有較佳的開口率與色飽和度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧畫素結構

100A‧‧‧第一畫素單元

100B‧‧‧第二畫素單元

100C‧‧‧第三畫素單元

102‧‧‧基板

104‧‧‧第一畫素

106‧‧‧第二畫素

110‧‧‧閘絕緣層

120‧‧‧第一絕緣層

122‧‧‧第一開口

124‧‧‧第三開口

130‧‧‧第二絕緣層

132‧‧‧第二開口

CE‧‧‧共用電極

CH‧‧‧開口

CL‧‧‧連接線

CP‧‧‧接觸窗插塞

D1‧‧‧第一汲極

D2‧‧‧第二汲極

DL1‧‧‧第一源極線

DL2‧‧‧第二源極線

GE1‧‧‧第一閘極

GE2‧‧‧第二閘極

GL1‧‧‧第一閘極線

GL2‧‧‧第二閘極線

PA1‧‧‧第一畫素區

PA2‧‧‧第二畫素區

PA3‧‧‧第三畫素區

PE1‧‧‧第一畫素電極

PE2‧‧‧第二畫素電極

S1‧‧‧第一源極

S2‧‧‧第二源極

SE1‧‧‧第一半導體層

SE2‧‧‧第二半導體層

圖1A至圖1E為本發明一實施例之畫素結構的製造方法的流程上視示意圖。

圖2A至圖2E為沿圖1A至圖1E之I-I’的剖面示意圖。

圖3A至圖3E為沿圖1A至圖1E之II-II’的剖面示意圖。

圖4為本發明一實施例之畫素結構的上視示意圖。

圖5為本發明一實施例之畫素結構的上視示意圖。

圖1A至圖1E為本發明一實施例之畫素結構的製造方法的流程上視示意圖，圖2A至圖2E為沿圖1A至圖1E之I-I’的剖面示意圖，以及圖3A至圖3E為沿圖1A至圖1E之II-II’的剖面示意圖。特別說明的是，為了清楚起見，在圖式中是以三個畫素區為例來進行說明，但本發明不限於此。請同時參照圖1A、圖2A以及圖3A，首先，於一基板102上形成一第一閘極線GL1、一第二閘極線GL2、一第一閘極GE1、一第二閘極GE2以及一連接線CL，其中第一閘極GE1與第二閘極GE2位於連接線CL兩側且位於第一閘極線GL1與第二閘極線GL2之間。詳細地說，於基板102的第一、第二以及第三畫素區PA1、PA2、PA3上形成一第一導體層(未繪示)，藉由第一道光罩對第一導體層進行圖案化，以於基板102上形成第一閘極線GL1、第二閘極線GL2、第一閘極GE1、第二閘極GE2以及連接線CL。第一導體層通常是金屬材料、合金或上述的堆疊層，且第一導體層的阻值例如是低於金屬氧化物的阻值。其中，第一閘極線GL1與第二閘極線GL2位於第一、第二以及第三畫素區PA1、PA2、PA3的相對兩端，諸如上端與下端。第一閘極GE1與第二閘極GE2分別與第一閘極線GL1及第二閘極線GL2電性連接。在本實施例中，第一閘極GE1與第一閘極線GL1例如是一體成形，第二閘極GE2與第二閘極線GL2例如是一體成形。

連接線CL位於第一閘極線GL1與第二閘極線GL2之間，且例如是位於第一、第二以及第三畫素區PA1、PA2、PA3的中央處。也就是說，連接線CL例如是將第一、第二以及第三畫素區PA1、PA2、PA3分別劃分成上部區域與下部區域。在本實施例中，第一閘極線GL1與第二閘極線GL2之間例如是僅配置有一條連接線CL。第一閘極GE1與第二閘極GE2對稱地形成於連接線CL的兩側，也就是說，第一閘極GE1與第二閘極GE2對稱配置於連接線CL。第一畫素區PA1的連接線CL例如是具有較寬的部分，以利於後續與共用電極CE進行電連接，但本發明不限於此。也就是說，在其他實施例中，第一、第二以及第三畫素區PA1、PA2、PA3中的連接線CL也可以具有一致的寬度。

請同時參照圖1B、圖2B以及圖3B，接著，於基板102上形成一閘絕緣層110，以覆蓋第一閘極線GL1、第二閘極線GL2、第一閘極GE1、第二閘極GE2以及連接線CL。在本實施例中，閘絕緣層110例如是具有配置於第一畫素區PA1中的開口112，其暴露出部分連接線CL。閘絕緣層110的材質可選自無機材料、有機材料、其它合適的材料、或上述的組合，其中無機材料例如是氧化矽、氮化矽、氮氧化矽、其它合適的材料或上述至少二種材料的堆疊層。在本實施例中，閘絕緣層110可全面性覆蓋基板102，但本發明不限於此，在其他實施例中，閘絕緣層110亦可呈其他適當樣態。

然後，於第一閘極GE1與第二閘極GE2上方的閘絕緣層110上形成一第一半導體層SE1以及一第二半導體層SE2。詳細地說，於閘絕緣層110上形成一半導體層(未繪示)，藉由第二道光罩對半導體層進行圖案化，以形成第一半導體層SE1與第二半導體層SE2。第一半導體層SE1與第二半導體層SE2可為單層或多層結構，其材質可選自非晶矽、多晶矽、微晶矽、單晶矽、金屬氧化物半導體材料[例如氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦錫(Indium-Tin Oxide,ITO)等]、其它合適的材料、或上述的組合。

請同時參照圖1C、圖2C以及圖3C，接著，於第一半導體層SE1的相對兩側上形成一第一源極S1與一第一汲極D1，於第二半導體層SE2的相對兩側上形成一第二源極S2與一第二汲極D2，以及於基板102上形成與第一源極S1電性連接的第一源極線DL1及與第二源極S2電性連接的第二源極線DL2。詳細地說，於第一半導體層SE1與第二半導體層SE2形成一導體層(未繪示)，藉由第三道光罩對導體層進行圖案化，以形成第一源極S1與第一汲極D1、第二源極S2與第二汲極D2以及第一與第二源極線DL1、DL2。在本實施例中，第一與第二源極線DL1、DL2例如是一體成形。第一源極S1與第一汲極D1、第二源極S2與第二汲極D2以及第一與第二源極線DL1、DL2的材料例如是金屬材料或其他導電材料(例如合金、金屬材料的氮化物、金屬材料的氮氧化物等)、或是金屬材料與其它導電材料的堆疊層。其中，金屬材料例如是鉬(Mo)、鎢(W)、鋁(Al)、鈦(Ti)等。

請同時參照圖1D、圖2D以及圖3D，然後，於基板102上形成具有一第一開口122的一第一絕緣層120，第一開口122位於連接線CL上方且暴露連接線CL。詳細地說，於基板102上形成一絕緣層(未繪示)，藉由第四道光罩對絕緣層進行微影與蝕刻製程，以形成具有第一開口122與第三開口124的第一絕緣層120。在本實施例中，第一開口122例如是僅配置於第一畫素區PA1中，且例如是暴露出部分連接線CL，此部分連接線CL將於後續步驟中用於與共用電極CE連接。第三開口124暴露第一汲極D1與第二汲極D2。其中，第一開口122的位置與圖1D所繪示的接觸窗插塞CP所標示的位置一致。第一絕緣層120的材質可選自無機材料、有機材料、其它合適的材料、或上述的組合，其中無機材料例如是氧化矽、氮化矽、氮氧化矽、其它合適的材料或上述至少二種材料的堆疊層。在本實施例中，第一絕緣層120可全面性覆蓋基板102，但本發明不限於此，在其他實施例中，第一絕緣層120亦可呈其他適當樣態。

接著，於第一絕緣層120上形成一共用電極CE，共用電極CE經由第一開口122與連接線CL電性連接。其中，共用電極CE例如是全面覆蓋第一、第二以及第三畫素區PA1、PA2、PA3，且具有暴露出第一汲極D1與第二汲極D2的開口CH。詳細地說，於第一絕緣層120上形成一導體層(未繪示)，藉由第五道光罩對導體層進行微影與蝕刻製程，以形成具有開口CH的共用電極CE，其中填入第一開口122的導體材料形成接觸窗插塞CP，用以連接共用電極CE與連接線CL電性連接。在本實施例中，共用電極CE的阻值例如是大於連接線CL的阻值。共用電極CE的材料可以是透明導電材料，諸如氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦錫(Indium-Tin Oxide,ITO)等，但本發明不限於此。

請同時參照圖1E、圖2E以及圖3E，而後，於共用電極CE上形成具有一第二開口132的一第二絕緣層130，第二開口132暴露出第一汲極D1與第二汲極D2。詳細地說，於共用電極CE上形成一絕緣層(未繪示)，藉由第六道光罩對絕緣層進行微影與蝕刻製程，以形成具有第二開口132的第二絕緣層130。第二絕緣層130的材質可選自無機材料、有機材料、其它合適的材料、或上述的組合，其中無機材料例如是氧化矽、氮化矽、氮氧化矽、其它合適的材料或上述至少二種材料的堆疊層。在本實施例中，第二絕緣層130可全面性覆蓋基板102，但本發明不限於此，在其他實施例中，第二絕緣層130亦可呈其他適當樣態。

之後，於第二絕緣層130上形成一第一畫素電極PE1與一第二畫素電極PE2，第一畫素電極PE1與第二畫素電極PE2分別經由第二開口132與第一汲極D1及第二汲極D2電性連接。詳細地說，於第二絕緣層130上形成一透明導電層(未繪示)，藉由第七道光罩對透明導電層進行圖案化，使其形成具有如圖1G所示之圖案的第一畫素電極PE1與第二畫素電極PE2，其中第一畫素電極PE1與第二畫素電極PE2分別具有兩個配向區域。也就是說，畫素結構10為一種邊緣電場切換(Fringe Field Switch,FFS)型的畫素設計。當然，在其他實施例中，第一畫素電極PE1與第二畫素電極PE2也可以具有其他圖案，諸如使得第一畫素電極PE1與第二畫素電極PE2具有相同的配向區域(如圖4所示)或不同的配向區域(如圖5所示)，或者是具有Z點(Z-dot)型式，但本發明不限於此。第一畫素電極PE1與第二畫素電極PE2的材質的材料例如是透明導電材料，其可以是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦錫(Indium-Tin Oxide,ITO)等，但本發明不限於此。特別一提的是，雖然上述的實施例中是以七道光罩為例來進行說明，但本發明不限於此。

在本實施例中，畫素結構10包括第一畫素單元100A。第一畫素單元100A包括第一畫素104、第二畫素106、連接線CL、閘絕緣層110、第一絕緣層120、共用電極CE以及第二絕緣層130。第一畫素104與第二畫素106例如是對稱配置於連接線CL。第一畫素104與第二畫素106例如是在行方向上對齊，且第一畫素104與第二畫素106位於不同列。第一畫素104包括第一閘極線GL1、第一源極線DL1、第一閘極GE1、第一半導體層SE1、第一源極 S1與第一汲極D1以及第一畫素電極PE1。第一閘極GE1與第一閘極線GL1電性連接。第一半導體層SE1位於第一閘極GE1上方第一源極S1與第一汲極D1位於第一半導體層SE1的相對兩側上，其中第一源極S1與第一源極線DL1電性連接。第一畫素電極PE1與第一汲極D1電性連接。第二畫素106包括第二閘極線GL2、第二源極線DL2、第二閘極GE2、第二半導體層SE2、第二源極S2與第二汲極D2以及第二畫素電極PE2。第二閘極GE2與第二閘極線GL2電性連接。第二半導體層SE2位於第二閘極GE2上方第二源極S2與第二汲極D2位於第二半導體層SE2的相對兩側上，其中第二源極S2與第二源極線DL2電性連接。第二畫素電極PE2與第二汲極D2電性連接。

連接線CL位於第一閘極線GL1與第二閘極線GL2之間，且第一閘極GE1與第二閘極GE2位於第一閘極線GL1與第二閘極線GL2之間。閘絕緣層110覆蓋第一閘極線GL1、第二閘極線GL2、第一閘極GE1、第二閘極GE2以及連接線CL。第一絕緣層120覆蓋連接線CL且具有暴露連接線CL的第一開口122。共用電極CE位於第一絕緣層120上且經由第一開口122與連接線CL電性連接。第二絕緣層130具有暴露第一汲極D1與第二汲極D2的一第二開口132，其中第一畫素電極PE1經由第二開口132與第一汲極D1電性連接，第二畫素電極PE2經由第二開口132與第二汲極D2電性連接。

在本實施例中，畫素結構10例如是更包括第二畫素單元 100B與第三畫素單元100C，第二畫素單元100B與第三畫素單元100C的結構大致與第一畫素單元100A相同，主要不同處在於，第二畫素單元100B與第三畫素單元100C不包括用以連接共用電極CE與連接線CL的第一開口122與接觸窗插塞CP，因此於此不重覆描述第二畫素單元100B與第三畫素單元100C的製作方法與結構。

在本實施例中，是以畫素結構10包括三個畫素單元為例，但本發明不限於此。也就是說，在其他實施例中，畫素結構可以具有其他各數個畫素單元，只要其中一個具有第一畫素單元的構型即可。再者，可以畫素結構為單元在基板上重複排列以形成畫素陣列，舉例來說，在以圖1E的畫素結構為單元組成的畫素陣列中，第一閘極線GL1會與另一閘極線直接相鄰，以及第二閘極線GL2會與另一閘極線直接相鄰。

在本實施例中，更包括使基板102與彩色濾光基板(未繪示)進行接合的後續步驟。在本實施例中，第一畫素單元100A的第一畫素104與第二畫素106例如是對應於相同顏色的彩色濾光圖案，因此第一畫素單元100A形成第一顏色畫素。相似地，第二畫素單元100B例如是形成第二顏色畫素，以及第三畫素單元100C例如是形成第三顏色畫素。其中，第一顏色畫素例如是藍色畫素，以及第二顏色畫素與第三顏色畫素例如是紅色畫素與綠色畫素。也就是說，第一畫素單元100A、第二畫素單元100B以及第三畫素單元100C例如分別是藍色畫素、綠色畫素以及紅色畫素。然而，在其他實施例中，第一畫素單元100A也可以是紅色畫素或綠色畫素，本發明不限於此。

一般來說，於習知的畫素結構中，為了降低共用電極的阻值，會於各畫素中分別配置一條用以與共用電極連接的連接線，也就是說於第一畫素中設置一條連接線，且於第二畫素中設置另一條連接線。如此一來，大幅降低了畫素結構的整體開口率。此外，由於將共用電極與連接線之間的接觸窗插塞設置於藍色畫素中，導致藍色畫素的開口率小於綠色畫素與紅色畫素的開口率，進而使得藍色畫素的色飽和度大幅下降。然而，在上述的實施例中，將位於第一畫素區域PA中的兩個畫素(即第一畫素104與第二畫素106)作為一個單元設計，以形成第一畫素單元100A。也就是說，藉由使得第一畫素104與第二畫素106以對稱方式配置而共用一條連接線CL，如此可以大幅減少配置用以與共用電極CE電性連接的連接線CL所需面積，以大幅降低因設置多條連接線所損失的開口率。此外，由於兩個畫素(第一畫素104與第二畫素106)之間僅需設置一個用以連接連接線CL與共用電極CE的接觸窗插塞CP，因此能進一步提升此兩個畫素(第一畫素104與第二畫素106)的開口率。因此，第一畫素單元100A的開口率例如是能與第二畫素單元100B及第三畫素單元100C的開口率相近。舉例來說，第一畫素單元100A的開口率例如是大於40%，諸如43.39%。第二畫素單元100B與第三畫素單元100C的開口率例如是43.86。因此，畫素結構10的第一畫素單元100A(即第一畫素 104與第二畫素106)具有較佳的開口率與色飽和度。

綜上所述，本發明藉由將第一閘極線與第二閘極線配置於畫素區域的相對兩端以及將連接線配置於第一閘極線與第二閘極線之間，使得兩個畫素作為一個畫素單元，而共同使用一條連接線。如此一來，僅需在兩個畫素之間設置一個用以連接共用電極與連接線的接觸窗插塞，因而降低用以連接共用電極與連接線的接觸窗插塞所需面積，以大幅提升畫素單元的開口率。因此，畫素結構的畫素單元具有較佳的開口率與色飽和度。特別是，在一實施例中，使得藍色畫素的開口率與紅色及綠色畫素的開口率接近，因此藍色畫素亦可具有較佳的色飽和度。此外，本發明的一實施例的畫素結構的製造方法可以輕易地與目前的畫素製程相結合，而無須額外增加特殊設備，且與現有的製程的光罩數目相同，因此不會增加畫素結構的製作成本。也就是說，本發明可以在不犧牲開口率與色飽和度下，與習知使用相同的光罩製程下，降低共用電極的阻值，使得採用本發明的畫素結構的顯示面板具有更佳的顯示效果。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。