TWI699916B - 發光裝置及其製造方法 - Google Patents

發光裝置及其製造方法 Download PDF

Info

Publication number
TWI699916B
TWI699916B TW107128835A TW107128835A TWI699916B TW I699916 B TWI699916 B TW I699916B TW 107128835 A TW107128835 A TW 107128835A TW 107128835 A TW107128835 A TW 107128835A TW I699916 B TWI699916 B TW I699916B
Authority
TW
Taiwan
Prior art keywords
light
transistor
layer
dielectric
emitting device
Prior art date
Application number
TW107128835A
Other languages
English (en)
Other versions
TW201933643A (zh
Inventor
王群雄
陳政欣
吳家偉
Original Assignee
創王光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創王光電股份有限公司 filed Critical 創王光電股份有限公司
Publication of TW201933643A publication Critical patent/TW201933643A/zh
Application granted granted Critical
Publication of TWI699916B publication Critical patent/TWI699916B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一發光裝置包含一電晶體。該電晶體具有一閘極層以及位於該閘極層下方之一介電質。該發光裝置亦包含耦接至該電晶體之一電容。該電容包含一第一電極、位於該第一電極上方之一第二電極，以及位於該第一電極與該第二電極之間之一介電質。該發光裝置進一步包含一接觸介電質，該接觸介電質分隔該電晶體與該電容。該接觸介電質完全圍繞該電容與該電晶體，且該接觸介電質係無氮。

Description

發光裝置及其製造方法
本揭露係關於發光裝置，特別係關於一種有機發光裝置及其製造方法。
有機發光顯示已被廣泛使用於大部分高階電子裝置中。然而，由於現今技術之限制，像素定義（pixel definition）係透過一遮罩將一發光材料塗佈於一基板上而實現，且遮罩之臨界尺寸（critical dimension）常無法小於100微米。因此，產生800 ppi或更高之像素密度對顯示器製造商而言是困難的任務。
根據本揭露之一實施例，一發光裝置包含一發光二極體及一電晶體。該電晶體係耦接至該發光二極體。該電晶體亦包含一源極/汲極。該發光裝置包含一導電插塞，其具有座落於該源極/汲極上之一端及耦接至該發光二極體之另一端，其中該導電插塞與該源極/汲極之間之一接觸面積係小於1 µm乘以1 µm。
在一些實施例中，該導電插塞係被一同質（homogeneous）介電質所圍繞。
在一些實施例中，該發光二極體係一有機發光二極體。
在一些實施例中，該發光二極體係位於一發光陣列中，且該發光陣列具有大於800 ppi之一像素密度。
在一些實施例中，該導電插塞具有大於約0.7之一長寬比。
在一些實施例中，該源極/汲極具有與該導電插塞介接之一金屬矽化物。
在一些實施例中，該電晶體包含一閘極層及位於該閘極層下方之一通道層，其中該源極/汲極係位於該通道層之一端上。
在一些實施例中，該通道層之一厚度係不均勻，該通道層之一中央部分係突出一高度之一台面，該高度高於該源極/汲極。
根據本揭露之另一實施例，一種發光裝置包含一電晶體。該電晶體包含一閘極層以及位於該閘極層下方之一介電質。該發光裝置亦包含耦接至該電晶體之一電容。該電容包含一第一電極、位於該第一電極上方之一第二電極，以及位於該第一電極與該第二電極之間之一介電質。該發光裝置進一步包含一接觸介電質，其分隔該電晶體與該電容。該接觸介電質完全圍繞該電晶體與該電容，且該接觸介電質係無氮。
在一些實施例中，該閘極層之一厚度與該第一電極之一厚度實質上相同。
在一些實施例中，該電容之介電質包含氮。
在一些實施例中，該電容係透過該電晶體之一源極/汲極耦接至該電晶體。
在一些實施例中，進一步包含位於該電晶體與該電容下方之基板。
在一些實施例中，該接觸介電質包含二氧化矽。
根據本揭露之又一實施例，一發光裝置包含位於一基板上方之一電晶體，且該基板包含至少二個聚合物層及位於該二個聚合物層之間之一無機層。該發光裝置亦包含位於該基板上方並耦接至該電晶體之一電容，該電容包含一第一電極、位於該第一電極上方之一第二電極，以及介於該第一與第二電極之間之一介電質。該發光裝置進一步包含一接觸介電質，其分隔該電晶體與該電容，該接觸介電質完全圍繞該電容與該電晶體，且該接觸介電質係無氮。
在一些實施例中，該兩個聚合物層之一者之一厚度係介於約1 µm至約5 µm。在一些實施例中，該基板進一步包含配置於該兩個聚合物層之間之一層，且該層包含一無機層。在一些實施例中，該層係一多層結構。
在一些實施例中，該兩個聚合物層之一者包含氧化矽，或氮化矽，或氧化鋁。
圖1係說明用以驅動一有機或無機LED之一電路10之示意圖。電路10係於2T1C（二個電晶體一個電容）之結構中並包含電晶體102a、102b、以及與該二個電晶體相耦接之一電容103。該等電晶體與該電容進一步與一發光元件101耦接。在一些實施例中，發光元件101係一二極體，例如一有機發光二極體（OLED）。在一些實施例中，電路10可於nTmC之結構中，其中n及m分別係任意正整數。在一些實施例中，m可為零。電晶體102a及102b可為NMOS或PMOS，且該等電晶體、該電容，以及該發光二極體間之連接設置可根據設計而改變。例如，該設計可為一源極隨耦器（source-follower）類型或一定電流（constant-current）類型。
就實體而論，該發光二極體與該等電晶體係佈置於不同層中。在一些實施例中，該等電晶體係設置於一陣列中。在一些實施例中，該陣列亦稱T陣列（T-array）。該發光二極體係位於高於該等電晶體之一較高水平。該發光二極體係位於一發光二極體之陣列中，且該陣列亦稱D陣列（D-array）。在一些實施例中，該D陣列具有至少等於或大於800 ppi（pixel per inch，每英吋像素）之一像素密度。在一些實施例中，該等電晶體與該發光二極體係設置於同一層中。
圖2係包含圖1中之電晶體102（102a或102b）及電容103之剖面圖。電晶體102具有沿著一第一方向堆疊之至少三個不同之層。導電或半導電之一層1023係位於一基板100上方。在一些實施例中，層1023包含矽。在一些實施例中，層1023係非晶矽。在一些實施例中，層1023係多晶矽。在一些實施例中，層1023係同質的非晶矽或多晶矽。在一些實施例中，層1023係摻雜矽以外之一些其他半導體元素。在一些實施例中，層1023具有介於約20 nm至約100 nm之一厚度。在一些實施例中，層1023具有介於約30 nm至約40 nm之一厚度。在一些實施例中，層1023具有介於約40 nm至約50 nm之一厚度。在一些實施例中，層1023具有介於約50 nm至約60 nm之一厚度。在一些實施例中，層1023具有介於約60 nm至約70 nm之一厚度。
在一些實施例中，層1023經配置而成電晶體102之一通道層。在每一電晶體中，層1023可在一端上具有一源極/汲極1023a並在另一端上具有一源極/汲極1023b。當一適當電壓偏壓施加於閘極層1021或源極/汲極1023a或1023b上，位於閘極層1021下方並介於源極/汲極1023a與源極/汲極1023b之間之層1023之一部分經配置而成供載子移動之一通道。
一介電質1022係位於層1023上方。在一些實施例中，介電質1022包含矽或氧。在一些實施例中，介電質1022包含二氧化矽。介電質1022具有介於約20 nm至約65 nm之一厚度。在一些實施例中，介電質1022具有介於約40 nm至約55 nm之一厚度。
層1021係導電或半導電之一層並作為電晶體102之一閘極層。在一些實施例中，層1021包含金屬。在一些實施例中，層1021包含鋁（Al）、銅（Cu）等。在一些實施例中，層1021具有介於約80 nm至約130 nm之一厚度。在一些實施例中，介電質1022具有介於約90 nm至約105 nm之一厚度。
在一些實施例中，層1023之一厚度係不均勻。例如，中央部分，即位於介電質1022下方或被介電質1022覆蓋之部分，具有大於其他部分之一厚度。源極/汲極1023a及1023b係薄於該中央部分。在一些實施例中，中央部分與源極/汲極間之厚度差異係大於10%。在一些實施例中，源極/汲極1023a及源極/汲極1023b之厚度係實質上相同。
圖3係說明中央部分與源極/汲極間之厚度差異之另一示例。層1023之中央部分1023c係一台面，且源極/汲極1023a及1023b係位於中央部分1023c之兩側並係位於相對於中央部分1023c之一較低水平。在一些實施例中，中央部分1023c之邊緣E係幾乎垂直於源極/汲極之上表面。在一些實施例中，邊緣E係錐形或漸縮形狀。
再參照圖2，電容103亦係包含數個薄膜層之一堆疊。層1032係與基板100之一面介接之一介電質。在一些實施例中，層1032係與電晶體102中之介電質1022實質上相同。亦即，層1032與介電質1022可具有相同之一厚度及組成。
層1031係電容103之一電極，層1033係電容103之另一電極。在一些實施例中，層1031係與電晶體102中之層1021實質上相同。層1034係位於電極1031及電極1033之間之一介電質。當需要時，電荷被儲存於層1034。
在一些實施例中，層1034包含氧化矽、氮化矽、氮氧化矽等。在一些實施例中，層1034具有介於約50 nm至約90 nm之一厚度。在一些實施例中，介電質1034具有介於約60 nm至約90 nm之一厚度。
層1033可係一單一或複合結構。在一些實施例中，層1033具有於電子顯微鏡下可辨認之至少二個子層。在一些實施例中，層1033具有不同的三個子層。第一子層包含鈦（titanium）且具有介於約1 nm至約10 nm之一厚度。該第一子層係與層1034接觸。第二子層係位於該第一子層上方。該第二子層包含鋁、銅，且具有介於約80 nm至約130 nm之一厚度。在一些實施例中，該第二子層具有介於約90 nm至約105 nm之一厚度。第三子層係位於該第二子層上方。該第三子層包含鈦及氮化物，且具有介於約10 nm至約25 nm之一厚度。在一些實施例中，該第一子層與該第二子層間之邊界可為不可見。
在圖2中，數個導電插塞120係被設置成電晶體102及電容103之電接點。一些插塞120係座落於源極/汲極1023a及1023b上方（以下稱作源極/汲極插塞）。一源極/汲極插塞120可於一端耦接至電容103並於另一端與一源極/汲極接觸。
在一些實施例中，電晶體102係被用於超高密度有機LED面板中。由於面板之尺寸限制，為了於一預定尺寸之面板中製造具有800 ppi（pixel per inch，每英吋像素）或更高解析度之高密度面板，設計者可能需要縮小電晶體及有機LED之尺寸。在本揭露中，次微米（等於或小於一微米）電晶體102為設計者提供一選項。與用於傳統顯示面板中之電晶體相比，電晶體102具有不大於一微米之閘極長度。在一些實施例中，電晶體102之閘極長度係介於約0.3 µm至0.9 µm，即係傳統電晶體之約至少三分之一。
類似地，源極/汲極插塞之尺寸亦可縮小。在一些實施例中，源極/汲極插塞120及源極/汲極1023之間之接觸面積係小於1 µm乘以1 µm。在一些實施例中，源極/汲極插塞120及源極/汲極1023之間之接觸面積係介於約0.3 µm2 至0.7 µm2 。當源極/汲極插塞之尺寸縮小，源極/汲極接點之長寬比可增加至大於0.7或更大。
當插塞與源極/汲極之接觸尺寸縮小時，接觸電阻變得關鍵。在一些實施例中，一金屬材料係設置於源極/汲極1023a及1023b上方。該金屬材料在退火後或其他步驟後與源極/汲極1023a及1023b反應而形成一矽化物，且相較於矽源極/汲極，該矽化物具有較低之電阻。該矽源極/汲極為電晶體102提供較低之接觸電阻。該矽源極/汲極亦為接觸組件製程（插塞高度、尺寸、漸縮角度等）提供較大之製程範圍（window）。例如，源極/汲極接點之厚度變化可容許至大於15%而無顯著接觸電阻偏差（小於10%）。
接觸介電質110係用於將電晶體102、103與設置於介電質110上方之導電跡線相隔離。每一導電插塞120被介電質110圍繞。在一些實施例中，導電插塞120完全被接觸介電質110圍繞。亦即，導電插塞120從底端至頂端之大部分側壁與接觸介電質110接觸。介電質110之組成及結構亦影響接觸組件之性能。
一個用以測量該接觸組件之性能之參數是電晶體102之導通電流（ION ）。若源極/汲極插塞120之接觸電阻過高，其導通電流可能過小以致於無法導通電晶體102。在一些實施例中，若導通電流較一閾值小，則相對應之耦接至電晶體102之發光二極體101將不會被導通。
在一些實施例中，每一導電插塞120係被一同質介電質110圍繞。在本揭露中，同質意指介電質110於通孔形成期間針對同一蝕刻劑具有實質上穩定之蝕刻率。在形成一導電插塞前，一通孔係被形成於介電質110中。通孔之形成通常係藉由一蝕刻步驟以移除介電質110之一部分材料。在通孔形成後，位於接觸介電質110下方之源極/汲極區域被暴露。在一些實施例中，當於介電質中形成通孔時，可藉由一種蝕刻劑（可為氣體或溶劑之混合）以從介電質110之上表面蝕刻至該源極/汲極。該蝕刻劑可包含至少二種不同氣體或化學物質，並以其中之一作為主要蝕刻劑。在一些實施例中，該主要蝕刻劑與該混合物中之其他氣體或化學物質相比，針對介電質110具有最高蝕刻率。在一些實施例中，該主要蝕刻劑係該混合物中與其他氣體或化學物質相比最高之部分（流量或體積比例）。例如，針對氧化物蝕刻，該主要蝕刻劑係一氟基氣體，例如Cx Fy 或Sx Fy 。
在一些實施例中，一同質介電質可包含複數層之膜。然而，僅需一種蝕刻劑用以形成具均勻接觸點的通孔，而不需要切換主要蝕刻劑。
參照圖4，曲線A代表具有一同質介電質110之一PMOS電晶體102之電流-電壓曲線，曲線B代表一非同質介電質110之電流-電壓曲線。I1 係具有一同質介電質110之一電晶體之接通電流，I2 係具有一非同質介電質之一電晶體之接通電流。在一些實施例中，I2 係較I1 大約十倍。該非同質介電質可包含與源極/汲極接觸之一氮化矽層以及位於該氮化矽層上方之一氧化矽層。由於在通孔形成期間，氮化矽具有不同於氧化矽之蝕刻率，需要切換主要蝕刻劑。在通孔形成後可能產生高接觸電阻。一低導通電流可能導致OLED 101功能異常。
圖5A至圖8說明如圖2所示之分別被一同質接觸介電質圍繞之電晶體102與電容103之形成方法。在圖5A中，提供基板100。在一些實施例中，基板100係單一層或包含至少三個不同層之堆疊。基板100可具有位於底部之無機介電質層以及位於該無機介電質層上方之金屬層。另一無機介電質設置於該金屬層上方。該金屬層係夾於兩個無機介電質層之間。在一些實施例中，該無機介電質層可被彎曲半徑小於約100 µm之有機介電質層取代。在一些實施例中，該無機介電質具有介於約400 µm至1200 µm之一厚度。該金屬層具有介於約100 µm至400 µm之一厚度。
在一些實施例中，基板100係剛性的、彈性的或可摺疊的。在一些實施例中，基板100具有多個聚合物層，其中一聚合物層之一黏度係低於另一聚合物層之一黏度。在一些實施例中，多個聚合物層係沿著一垂直方向堆疊。最靠近電晶體102及電容103之聚合物層相較其他下方聚合物層具有最低黏度。
基板100之另一實施例係以圖5B說明。基板100具有沿著垂直方向堆疊之至少三個不同之層（100a/100b/100c）。層100a最接近於電晶體與電容。層100b可為單一層或包含一無機層之多層結構。在一些實施例中，層100b亦稱做中間層。相較另兩個聚合物層100a及100c，層100b具有較低之水氣穿透率（water vapor transmission rate, WVTR）及氧氣穿透率（oxygen transmission rate, OTR）。在一些實施例中，基板100具有兩個聚合物層以及位於其間之一無機層。該無機層可為氧化物、氮化物。在一些實施例中，該無機層包含氧化矽、氮化矽、或金屬氧化物（如氧化鋁）。在一些實施例中，層100b係一金屬層，且可以但不限於由鋁（Al）、鈦（Ti）、鉬（Mo）等所組成。在一些實施例中，該聚合物層之至少一邊（沿著膜堆疊方向）塗敷一中間層。在一些實施例中，聚合物層100a/c具有介於約1 µm至約5 µm之厚度。在一些實施例中，聚合物層100a及100c係藉由層100b而黏合。在一些實施例中，層100b具有至少二個金屬子層，該二個子層之一者係與聚合物層100a接觸，另一子層係與聚合物層100c接觸。
在一些實施例中，層100b具有不同於層100a與層100c之一彈性係數。在一些實施例中，層100b之彈性係數小於層100a與層100c之彈性係數。在一些實施例中，至少有兩個不同的中間聚合物層介於層100a與層100c之間。層100a與層100c之彈性係數高於介於其間之任一聚合物層。在一些實施例中，該等中間聚合物層彼此具有不同之彈性係數。圖5C是基板100之另一實施例。層130是基板100之最外層或中央層。每一層131被兩層130所夾。在一些實施例中，層130之彈性係數高於層131之彈性係數。
復參照圖5A，一閘極結構置於基板100上方，該閘極結構包含一閘極層1021、一介電質1022、以及一通道層1023。同時，圖2之電容103一部分亦形成於基板100上方。在一些實施例中，介電質1022與介電質1032是藉由圖案化一相同之介電膜而形成。類似地，閘極層1021與電極1031是藉由圖案化一相同之導電膜而形成。
在圖6中，形成另一介電質層1011以覆蓋閘極結構及電極1031。在一些實施例中，介電質層1011包含氮。在一些實施例中，介電質1011包含氮化矽。如圖7所示，部分介電質層1011被去除，僅剩位於電極1031上方之一部份。剩餘的部分1034係配置成電容103之介電質（如圖2所示）。
在圖8中，另一電極1033形成於介電質1034上方，且介電質110係形成以覆蓋電晶體102及電容103。
在圖9中，數個通孔1201形成於介電質110中。在通孔1201形成期間，僅有一種蝕刻劑被使用。由於介電質110係同質，通孔之形成不需切換至另一種蝕刻劑。在一些實施例中，介電質110係無氮且僅包含矽及氧。
所有通孔1201係於一次步驟中形成。亦即，即便通孔1201需要多種不同深度，該形成步驟可於同一步驟中形成具有不同長寬比及深度之通孔。在一些實施例中，於源極/汲極區域之通孔具有最大之長寬比，座落於電容103上方之通孔具有最小之長寬比。
導電材料可被填入通孔1201中以形成圖2中之插塞120。在一些實施例中，一導電跡線可形成於每一插塞120上。一些插塞120係耦接至OLED，該OLED係設置於電晶體102及電容103上方。
前述內容概述若干實施例之特徵，使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可容易地使用本揭露作為設計或修改用於實施相同目的及/或達成本文中所引入之實施例之相同優點之其他程序及結構之一基礎。熟習此項技術者亦應認識到，此等等效構造並不脫離本揭露之精神及範疇，且其可在不脫離本揭露之精神及範疇之情況下在本文中作出各種改變、替代及更改。
10‧‧‧電路100‧‧‧基板100a‧‧‧聚合物層100b‧‧‧聚合物層100c‧‧‧聚合物層101‧‧‧發光元件1011‧‧‧介電質層102‧‧‧電晶體102a‧‧‧電晶體102b‧‧‧電晶體1021‧‧‧閘極層1022‧‧‧介電質1023‧‧‧層1023a‧‧‧源極/汲極1023b‧‧‧源極/汲極1023c‧‧‧中央部分103‧‧‧電容1031‧‧‧層1032‧‧‧層1033‧‧‧層1034‧‧‧層110‧‧‧接觸介電質120‧‧‧導電插塞1201‧‧‧通孔
圖1係說明用以驅動一LED之電路示意圖。 圖2係包含圖1中之電晶體及電容之剖面圖。 圖3係說明該中央部分與該源極/汲極間之厚度差異之另一示例。 圖4代表具有一同質介電質之電晶體之電流-電壓曲線，及一非同質（non-homogeneous）介電質之電流-電壓曲線。 圖5A至圖9說明如圖2所示之分別被一同質接觸介電質圍繞之電晶體與電容之形成方法。
10‧‧‧電路
101‧‧‧發光元件
102a‧‧‧電晶體
102b‧‧‧電晶體
103‧‧‧電容

Claims (20)

  1. 一種發光裝置，包含：一發光二極體；一電晶體，其耦接至該發光二極體，該電晶體包含一源極/汲極和一閘極；一電容，其耦接至該電晶體，該電容包含一第一電極和位於該第一電極上方之一第二電極；以及複數個導電插塞，位於該電晶體和該電容上方，其中該等導電插塞包含一第一導電插塞以及一第二導電插塞，該第一導電插塞其包含位於該源極/汲極上之一端以及耦接至該發光二極體之另一端，該第二導電插塞其包含位於該第二電極上之一端以及耦接至該閘極之另一端，其中該等導電插塞係由一同質介電質所包圍。
  2. 如請求項1之發光裝置，其中該第一導電插塞之一第一上表面和該第二導電插塞之一第二上表面實質上對齊於該同質介電質之一上表面。
  3. 如請求項1之發光裝置，其中該發光二極體係一有機發光二極體。
  4. 如請求項1之發光裝置，其中該發光二極體係位於一發光陣列中，且該發光陣列具有高於800ppi之一像素密度。
  5. 如請求項1之發光裝置，其中該等導電插塞具有大於約0.7之一長寬 比。
  6. 如請求項1之發光裝置，其中該源極/汲極具有與該第一導電插塞介接之一金屬矽化物。
  7. 如請求項1之發光裝置，其中該電晶體包含一閘極層及位於該閘極層下方之一通道層，其中該源極/汲極位於該通道層之一端上。
  8. 如請求項7之發光裝置，其中該通道層之一厚度係不均勻，該通道層之一中央部分係突出一高度之一台面，該高度高於該源極/汲極。
  9. 一種發光裝置，其包含：一電晶體，其包含一閘極層及位於該閘極層下方之一第一介電質；一電容，其耦接至該電晶體，且該電容包含一第一電極、位於該第一電極上方之一第二電極，以及位於該第一電極與該第二電極之間之一第二介電質；一第一導電插塞耦接至該電晶體以及一第二導電插塞耦接至該電容之該第二電極，其中該第二導電插塞係透過該第一導電插塞耦接至該電晶體之該閘極層；以及一接觸介電質，其分隔該電晶體與該電容，該接觸介電質完全圍繞該電晶體、該第一導電插塞、該第二導電插塞與該電容，其中該接觸介電質係無氮，且該第二介電質不同於該接觸介電質。
  10. 如請求項9之發光裝置，其中該閘極層之一厚度與該第一電極之一厚度實質上相同。
  11. 如請求項9之發光裝置，其中該電容之該第二介電質包含氮。
  12. 如請求項9之發光裝置，進一步包含位於該電容下方之一第三介電質，其中該第一介電質的一厚度與該第三介電質的一厚度實質上相同。
  13. 如請求項9之發光裝置，進一步包含一基板，該基板位於該電晶體與該電容下方。
  14. 如請求項9之發光裝置，其中該接觸介電質包含二氧化矽。
  15. 一種發光裝置，其包含：一電晶體，其位於一基板上方，其中該基板包含至少二個聚合物層；一電容，其位於該基板上方並耦接至該電晶體，該電容包含一第一電極、位於該第一電極上方之一第二電極，以及位於該第一電極與該第二電極之間之一介電質；一第一導電插塞耦接至該電晶體以及一第二導電插塞耦接至該電容之該第二電極，其中該第二導電插塞係透過該第一導電插塞耦接至該電晶體；以及一接觸介電質，其分隔該電晶體與該電容，該接觸介電質完全圍繞 該電晶體、該第一導電插塞、該第二導電插塞與該電容，其中該接觸介電質係無氮，且該第一導電插塞之一第一上表面和該第二導電插塞之一第二上表面實質上對齊於該接觸介電質之一上表面。
  16. 如請求項15之發光裝置，其中該二個聚合物層之一者具有介於約1μm至約5μm之一厚度。
  17. 如請求項15之發光裝置，其中該二個聚合物層之一者之一黏度低於該二個聚合層之另一者。
  18. 如請求項15之發光裝置，其中該基板進一步包含一層，該層位於該二個聚合物層之間，且該層包含一無機層。
  19. 如請求項18之發光裝置，其中該層係一多層結構。
  20. 如請求項18之發光裝置，其中該層包含氧化矽，或氮化矽，或氧化鋁。
TW107128835A 2018-01-23 2018-08-17 發光裝置及其製造方法 TWI699916B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/878,068 US20190229173A1 (en) 2018-01-23 2018-01-23 Light emitting device and manufacturing method thereof
US15/878,068 2018-01-23

Publications (2)

Publication Number Publication Date
TW201933643A TW201933643A (zh) 2019-08-16
TWI699916B true TWI699916B (zh) 2020-07-21

Family

ID=67300180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107128835A TWI699916B (zh) 2018-01-23 2018-08-17 發光裝置及其製造方法

Country Status (4)

Country Link
US (1) US20190229173A1 (zh)
KR (1) KR20190089686A (zh)
CN (1) CN110071137A (zh)
TW (1) TWI699916B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201405751A (zh) * 2012-07-25 2014-02-01 Taiwan Semiconductor Mfg 銅接觸插塞裝置及其形成方法
TW201448195A (zh) * 2013-06-03 2014-12-16 Au Optronics Corp 有機發光顯示面板與其之製造方法
TW201608314A (zh) * 2014-08-21 2016-03-01 中華映管股份有限公司 畫素結構及其製造方法
TW201714208A (zh) * 2015-10-07 2017-04-16 聯華電子股份有限公司 半導體元件及其製作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3753827B2 (ja) * 1997-01-20 2006-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100463225C (zh) * 2001-02-06 2009-02-18 株式会社日立制作所 显示装置及其制造方法
US6492224B1 (en) * 2001-07-16 2002-12-10 Taiwan Semiconductor Manufacturing Company Buried PIP capacitor for mixed-mode process
KR100597093B1 (ko) * 2003-12-31 2006-07-04 동부일렉트로닉스 주식회사 캐패시터 제조방법
KR100804527B1 (ko) * 2006-07-05 2008-02-20 삼성에스디아이 주식회사 박막 트랜지스턱 기판의 제조방법 및 이를 이용한 유기발광 디스플레이 장치의 제조방법
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR20140122677A (ko) * 2013-04-09 2014-10-20 주식회사 엘지화학 폴리이미드계 필름 및 이의 제조방법
KR102135275B1 (ko) * 2013-07-29 2020-07-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102137392B1 (ko) * 2013-10-08 2020-07-24 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
US9054061B1 (en) * 2013-11-26 2015-06-09 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP6369799B2 (ja) * 2014-04-23 2018-08-08 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 画素アレイ及び電気光学装置並びに電気機器
KR102371358B1 (ko) * 2015-01-23 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 사용하는 패키지 모듈
CN105261638A (zh) * 2015-08-04 2016-01-20 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种具有鳍型沟道结构的薄膜晶体管及其制备方法
CN105652535B (zh) * 2016-01-21 2018-09-11 武汉华星光电技术有限公司 一种栅极驱动电路及显示面板
US10003023B2 (en) * 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR101698718B1 (ko) * 2016-04-29 2017-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
US10096656B1 (en) * 2017-05-16 2018-10-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for complementary TFT device and manufacturing method for OLED display panel
KR102335266B1 (ko) * 2017-06-01 2021-12-07 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102448031B1 (ko) * 2017-07-28 2022-09-28 삼성디스플레이 주식회사 센서 일체형 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201405751A (zh) * 2012-07-25 2014-02-01 Taiwan Semiconductor Mfg 銅接觸插塞裝置及其形成方法
TW201448195A (zh) * 2013-06-03 2014-12-16 Au Optronics Corp 有機發光顯示面板與其之製造方法
TW201608314A (zh) * 2014-08-21 2016-03-01 中華映管股份有限公司 畫素結構及其製造方法
TW201714208A (zh) * 2015-10-07 2017-04-16 聯華電子股份有限公司 半導體元件及其製作方法

Also Published As

Publication number Publication date
TW201933643A (zh) 2019-08-16
CN110071137A (zh) 2019-07-30
US20190229173A1 (en) 2019-07-25
KR20190089686A (ko) 2019-07-31

Similar Documents

Publication Publication Date Title
US7936125B2 (en) Flat panel display
JP5178006B2 (ja) 有機発光ダイオードを有するピクセル、及びそのピクセルを作成する方法
US8916858B2 (en) Display device
WO2016176956A1 (zh) 有机发光显示面板及其制备方法、显示装置
US20160043340A1 (en) Display device and manufacturing method thereof
TWI584491B (zh) 發光裝置與其製作方法
KR20150046963A (ko) 플렉서블 표시 장치 및 플렉서블 표시 장치의 제조 방법
US7863111B2 (en) Thin film transistor for display device including a dispersed carbon nanotube dispersed conductive polymer and manufacturing method of the same
US11973149B2 (en) Semiconductor device and method of forming the same
US20230006178A1 (en) Display panel, display apparatus, and method for manufacturing display panel
TWI755792B (zh) 顯示器件及其製造方法
TWI613709B (zh) 半導體元件結構及其製造方法與應用其之畫素結構
WO2022111087A1 (zh) 显示基板及其制作方法、显示装置
US7026649B2 (en) Thin film transistor and active matrix flat panel display using the same
TWI699916B (zh) 發光裝置及其製造方法
US6664576B1 (en) Polymer thin-film transistor with contact etch stops
CN103384911A (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
US20230118675A1 (en) Display Apparatus Having a Connecting Electrode which Crosses a Bending Area
KR20160137129A (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
JP2004304182A (ja) 薄膜トランジスタ及びその作製方法
KR20210086344A (ko) 금속 산화물로 이루어진 반도체 패턴을 포함하는 디스플레이 장치
KR100752385B1 (ko) 유기 전계 발광표시장치 및 그 제조 방법
KR102639314B1 (ko) 수직 구조 전계효과 트랜지스터 및 그 제조방법
US20220157998A1 (en) Display device
US20200388709A1 (en) Thin film transistor, method for manufacturing same, and display apparatus