CN110071137A - 发光装置及其制造方法 - Google Patents

发光装置及其制造方法 Download PDF

Info

Publication number
CN110071137A
CN110071137A CN201811023882.8A CN201811023882A CN110071137A CN 110071137 A CN110071137 A CN 110071137A CN 201811023882 A CN201811023882 A CN 201811023882A CN 110071137 A CN110071137 A CN 110071137A
Authority
CN
China
Prior art keywords
light emitting
layer
emitting device
transistor
dielectric medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811023882.8A
Other languages
English (en)
Inventor
王群雄
陈政欣
吴家伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taizhou Guanyu Technology Co.,Ltd.
Original Assignee
King Creation Au Optronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by King Creation Au Optronics Co filed Critical King Creation Au Optronics Co
Publication of CN110071137A publication Critical patent/CN110071137A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一发光装置包含一晶体管。该晶体管具有一栅极层以及位于该栅极层下方的一介电质。该发光装置亦包含耦接至该晶体管的一电容。该电容包含一第一电极、位于该第一电极上方的一第二电极，以及位于该第一电极与该第二电极之间的一介电质。该发光装置进一步包含一接触介电质，该接触介电质分隔该晶体管与该电容。该接触介电质完全围绕该电容与该晶体管，且该接触介电质是无氮的。

Description

发光装置及其制造方法
技术领域
本揭露是关于发光装置，特别是关于一种有机发光装置及其制造方法。
背景技术
有机发光显示已被广泛使用于大部分高阶电子装置中。然而，由于现今技术的限制，像素定义(pixel definition)是透过一遮罩将一发光材料涂布于一基板上而实现，且遮罩的临界尺寸(critical dimension)常无法小于100微米。因此，产生800ppi或更高的像素密度对显示器制造商而言是困难的任务。
发明内容
根据本揭露的一实施例，一发光装置包含一发光二极管及一晶体管。该晶体管是耦接至该发光二极管。该晶体管亦包含一源极/漏极。该发光装置包含一导电插塞，其具有座落于该源极/漏极上的一端及耦接至该发光二极管的另一端，其中该导电插塞与该源极/漏极之间的一接触面积是小于1μm乘以1μm。
在一些实施例中，该导电插塞是被一同质(homogeneous)介电质所围绕。
在一些实施例中，该发光二极管是一有机发光二极管。
在一些实施例中，该发光二极管是位于一发光阵列中，且该发光阵列具有大于800ppi的一像素密度。
在一些实施例中，该导电插塞具有大于约0.7的一长宽比。
在一些实施例中，该源极/漏极具有与该导电插塞介接的一金属硅化物。
在一些实施例中，该晶体管包含一栅极层及位于该栅极层下方的一通道层，其中该源极/漏极是位于该通道层的一端上。
在一些实施例中，该通道层的一厚度是不均匀，该通道层的一中央部分是突出一高度的一台面，该高度高于该源极/漏极。
根据本揭露的另一实施例，一种发光装置包含一晶体管。该晶体管包含一栅极层以及位于该栅极层下方的一介电质。该发光装置亦包含耦接至该晶体管的一电容。该电容包含一第一电极、位于该第一电极上方的一第二电极，以及位于该第一电极与该第二电极之间的一介电质。该发光装置进一步包含一接触介电质，其分隔该晶体管与该电容。该接触介电质完全围绕该晶体管与该电容，且该接触介电质是无氮的。
在一些实施例中，该栅极层的一厚度与该第一电极的一厚度实质上相同。
在一些实施例中，该电容的介电质包含氮。
在一些实施例中，该电容是透过该晶体管的一源极/漏极耦接至该晶体管。
在一些实施例中，进一步包含位于该晶体管与该电容下方的基板。
在一些实施例中，该接触介电质包含二氧化硅。
根据本揭露的又一实施例，一发光装置包含位于一基板上方的一晶体管，且该基板包含至少二个聚合物层及位于该二个聚合物层之间的一无机层。该发光装置亦包含位于该基板上方并耦接至该晶体管的一电容，该电容包含一第一电极、位于该第一电极上方的一第二电极，以及介于该第一与第二电极之间的一介电质。该发光装置进一步包含一接触介电质，其分隔该晶体管与该电容，该接触介电质完全围绕该电容与该晶体管，且该接触介电质是无氮的。
在一些实施例中，该两个聚合物层的一者的一厚度是介于约1μm至约5μm。在一些实施例中，该基板进一步包含配置于该两个聚合物层之间的一层，且该层包含一无机层。在一些实施例中，该层是一多层结构。
在一些实施例中，该两个聚合物层的一者包含氧化硅，或氮化硅，或氧化铝。
附图说明
图1是说明用以驱动一LED的电路示意图。
图2是包含图1中的晶体管及电容的剖面图。
图3是说明该中央部分与该源极/漏极间的厚度差异的另一示例。
图4代表具有一同质介电质的晶体管的电流-电压曲线，及一非同质(non-homogeneous)介电质的电流-电压曲线。
图5A至图9说明如图2所示的分别被一同质接触介电质围绕的晶体管与电容的形成方法。
具体实施方式
图1是说明用以驱动一有机或无机LED的一电路10的示意图。电路10是于2T1C(二个晶体管一个电容)的结构中并包含晶体管102a、102b、以及与该二个晶体管相耦接的一电容103。该等晶体管与该电容进一步与一发光元件101耦接。在一些实施例中，发光元件101是一二极管，例如一有机发光二极管(OLED)。在一些实施例中，电路10可于nTmC的结构中，其中n及m分别是任意正整数。在一些实施例中，m可为零。晶体管102a及102b可为NMOS或PMOS，且该等晶体管、该电容，以及该发光二极管间的连接设置可根据设计而改变。例如，该设计可为一源极随耦器(source-follower)类型或一定电流(constant-current)类型。
就实体而论，该发光二极管与该等晶体管是布置于不同层中。在一些实施例中，该等晶体管是设置于一阵列中。在一些实施例中，该阵列亦称T阵列(T-array)。该发光二极管是位于高于该等晶体管的一较高水平。该发光二极管是位于一发光二极管的阵列中，且该阵列亦称D阵列(D-array)。在一些实施例中，该D阵列具有至少等于或大于800ppi(pixelper inch，每英寸像素)的一像素密度。在一些实施例中，该等晶体管与该发光二极管是设置于同一层中。
图2是包含图1中的晶体管102(102a或102b)及电容103的剖面图。晶体管102具有沿着一第一方向堆迭的至少三个不同的层。导电或半导电的一层1023是位于一基板100上方。在一些实施例中，层1023包含硅。在一些实施例中，层1023是非晶硅。在一些实施例中，层1023是多晶硅。在一些实施例中，层1023是同质的非晶硅或多晶硅。在一些实施例中，层1023是掺杂硅以外的一些其他半导体元素。在一些实施例中，层1023具有介于约20nm至约100nm的一厚度。在一些实施例中，层1023具有介于约30nm至约40nm的一厚度。在一些实施例中，层1023具有介于约40nm至约50nm的一厚度。在一些实施例中，层1023具有介于约50nm至约60nm的一厚度。在一些实施例中，层1023具有介于约60nm至约70nm的一厚度。
在一些实施例中，层1023经配置而成晶体管102的一通道层。在每一晶体管中，层1023可在一端上具有一源极/漏极1023a并在另一端上具有一源极/漏极1023b。当一适当电压偏压施加于栅极层1021或源极/漏极1023a或1023b上，位于栅极层1021下方并介于源极/漏极1023a与源极/漏极1023b之间的层1023的一部分经配置而成供载子移动的一通道。
一介电质1022是位于层1023上方。在一些实施例中，介电质1022包含硅或氧。在一些实施例中，介电质1022包含二氧化硅。介电质1022具有介于约20nm至约65nm的一厚度。在一些实施例中，介电质1022具有介于约40nm至约55nm的一厚度。
层1021是导电或半导电的一层并作为晶体管102的一栅极层。在一些实施例中，层1021包含金属。在一些实施例中，层1021包含铝(Al)、铜(Cu)等。在一些实施例中，层1021具有介于约80nm至约130nm的一厚度。在一些实施例中，介电质1022具有介于约90nm至约105nm的一厚度。
在一些实施例中，层1023的一厚度是不均匀。例如，中央部分，即位于介电质1022下方或被介电质1022覆盖的部分，具有大于其他部分的一厚度。源极/漏极1023a及1023b是薄于该中央部分。在一些实施例中，中央部分与源极/漏极间的厚度差异是大于10％。在一些实施例中，源极/漏极1023a及源极/漏极1023b的厚度是实质上相同。
图3是说明中央部分与源极/漏极间的厚度差异的另一示例。层1023的中央部分1023c是一台面，且源极/漏极1023a及1023b是位于中央部分1023c的两侧并是位于相对于中央部分1023c的一较低水平。在一些实施例中，中央部分1023c的边缘E是几乎垂直于源极/漏极的上表面。在一些实施例中，边缘E是锥形或渐缩形状。
再参照图2，电容103亦是包含数个薄膜层的一堆迭。层1032是与基板100的一面介接的一介电质。在一些实施例中，层1032是与晶体管102中的介电质1022实质上相同。亦即，层1032与介电质1022可具有相同的一厚度及组成。
层1031是电容103的一电极，层1033是电容103的另一电极。在一些实施例中，层1031是与晶体管102中的层1021实质上相同。层1034是位于电极1031及电极1033之间的一介电质。当需要时，电荷被储存于层1034。
在一些实施例中，层1034包含氧化硅、氮化硅、氮氧化硅等。在一些实施例中，层1034具有介于约50nm至约90nm的一厚度。在一些实施例中，介电质1034具有介于约60nm至约90nm的一厚度。
层1033可是一单一或复合结构。在一些实施例中，层1033具有于电子显微镜下可辨认的至少二个子层。在一些实施例中，层1033具有不同的三个子层。第一子层包含钛(titanium)且具有介于约1nm至约10nm的一厚度。该第一子层是与层1034接触。第二子层是位于该第一子层上方。该第二子层包含铝、铜，且具有介于约80nm至约130nm的一厚度。在一些实施例中，该第二子层具有介于约90nm至约105nm的一厚度。第三子层是位于该第二子层上方。该第三子层包含钛及氮化物，且具有介于约10nm至约25nm的一厚度。在一些实施例中，该第一子层与该第二子层间的边界可为不可见。
在图2中，数个导电插塞120是被设置成晶体管102及电容103的电接点。一些插塞120是座落于源极/漏极1023a及1023b上方(以下称作源极/漏极插塞)。一源极/漏极插塞120可于一端耦接至电容103并于另一端与一源极/漏极接触。
在一些实施例中，晶体管102是被用于超高密度有机LED面板中。由于面板的尺寸限制，为了于一预定尺寸的面板中制造具有800ppi(pixel per inch，每英寸像素)或更高分辨率的高密度面板，设计者可能需要缩小晶体管及有机LED的尺寸。在本揭露中，次微米(等于或小于一微米)晶体管102为设计者提供一选项。与用于传统显示面板中的晶体管相比，晶体管102具有不大于一微米的栅极长度。在一些实施例中，晶体管102的栅极长度是介于约0.3μm至0.9μm，即是传统晶体管的约至少三分的一。
类似地，源极/漏极插塞的尺寸亦可缩小。在一些实施例中，源极/漏极插塞120及源极/漏极1023之间的接触面积是小于1μm乘以1μm。在一些实施例中，源极/漏极插塞120及源极/漏极1023之间的接触面积是介于约0.3μm2至0.7μm2。当源极/漏极插塞的尺寸缩小，源极/漏极接点的长宽比可增加至大于0.7或更大。
当插塞与源极/漏极的接触尺寸缩小时，接触电阻变得关键。在一些实施例中，一金属材料是设置于源极/漏极1023a及1023b上方。该金属材料在退火后或其他步骤后与源极/漏极1023a及1023b反应而形成一硅化物，且相较于硅源极/漏极，该硅化物具有较低的电阻。该硅源极/漏极为晶体管102提供较低的接触电阻。该硅源极/漏极亦为接触组件制程(插塞高度、尺寸、渐缩角度等)提供较大的制程范围(window)。例如，源极/漏极接点的厚度变化可容许至大于15％而无显著接触电阻偏差(小于10％)。
接触介电质110是用于将晶体管102、103与设置于介电质110上方的导电迹线相隔离。每一导电插塞120被介电质110围绕。在一些实施例中，导电插塞120完全被接触介电质110围绕。亦即，导电插塞120从底端至顶端的大部分侧壁与接触介电质110接触。介电质110的组成及结构亦影响接触组件的性能。
一个用以测量该接触组件的性能的参数是晶体管102的导通电流(ION)。若源极/漏极插塞120的接触电阻过高，其导通电流可能过小以致于无法导通晶体管102。在一些实施例中，若导通电流较一阈值小，则相对应的耦接至晶体管102的发光二极管101将不会被导通。
在一些实施例中，每一导电插塞120是被一同质介电质110围绕。在本揭露中，同质意指介电质110于通孔形成期间针对同一蚀刻剂具有实质上稳定的蚀刻率。在形成一导电插塞前，一通孔是被形成于介电质110中。通孔的形成通常是藉由一蚀刻步骤以移除介电质110的一部分材料。在通孔形成后，位于接触介电质110下方的源极/漏极区域被暴露。在一些实施例中，当于介电质中形成通孔时，可藉由一种蚀刻剂(可为气体或溶剂的混合)以从介电质110的上表面蚀刻至该源极/漏极。该蚀刻剂可包含至少二种不同气体或化学物质，并以其中的一作为主要蚀刻剂。在一些实施例中，该主要蚀刻剂与该混合物中的其他气体或化学物质相比，针对介电质110具有最高蚀刻率。在一些实施例中，该主要蚀刻剂是该混合物中与其他气体或化学物质相比最高的部分(流量或体积比例)。例如，针对氧化物蚀刻，该主要蚀刻剂是一氟基气体，例如CxFy或SxFy。
在一些实施例中，一同质介电质可包含复数层的膜。然而，仅需一种蚀刻剂用以形成具均匀接触点的通孔，而不需要切换主要蚀刻剂。
参照图4，曲线A代表具有一同质介电质110的一PMOS晶体管102的电流-电压曲线，曲线B代表一非同质介电质110的电流-电压曲线。I1是具有一同质介电质110的一晶体管的接通电流，I2是具有一非同质介电质的一晶体管的接通电流。在一些实施例中，I2是较I1大约十倍。该非同质介电质可包含与源极/漏极接触的一氮化硅层以及位于该氮化硅层上方的一氧化硅层。由于在通孔形成期间，氮化硅具有不同于氧化硅的蚀刻率，需要切换主要蚀刻剂。在通孔形成后可能产生高接触电阻。一低导通电流可能导致OLED 101功能异常。
图5A至图8说明如图2所示的分别被一同质接触介电质围绕的晶体管102与电容103的形成方法。在图5A中，提供基板100。在一些实施例中，基板100是单一层或包含至少三个不同层的堆迭。基板100可具有位于底部的无机介电质层以及位于该无机介电质层上方的金属层。另一无机介电质设置于该金属层上方。该金属层是夹于两个无机介电质层之间。在一些实施例中，该无机介电质层可被弯曲半径小于约100μm的有机介电质层取代。在一些实施例中，该无机介电质具有介于约400μm至1200μm的一厚度。该金属层具有介于约100μm至400μm的一厚度。
在一些实施例中，基板100是刚性的、弹性的或可折迭的。在一些实施例中，基板100具有多个聚合物层，其中一聚合物层的一粘度是低于另一聚合物层的一粘度。在一些实施例中，多个聚合物层是沿着一垂直方向堆迭。最靠近晶体管102及电容103的聚合物层相较其他下方聚合物层具有最低黏度。
基板100的另一实施例是以图5B说明。基板100具有沿着垂直方向堆迭的至少三个不同的层(100a/100b/100c)。层100a最接近于晶体管与电容。层100b可为单一层或包含一无机层的多层结构。在一些实施例中，层100b亦称做中间层。相较另两个聚合物层100a及100c，层100b具有较低的水气穿透率(water vapor transmission rate,WVTR)及氧气穿透率(oxygen transmission rate,OTR)。在一些实施例中，基板100具有两个聚合物层以及位于其间的一无机层。该无机层可为氧化物、氮化物。在一些实施例中，该无机层包含氧化硅、氮化硅、或金属氧化物(如氧化铝)。在一些实施例中，层100b是一金属层，且可以但不限于由铝(Al)、钛(Ti)、钼(Mo)等所组成。在一些实施例中，该聚合物层的至少一边(沿着膜堆迭方向)涂敷一中间层。在一些实施例中，聚合物层100a/c具有介于约1μm至约5μm的厚度。在一些实施例中，聚合物层100a及100c是藉由层100b而黏合。在一些实施例中，层100b具有至少二个金属子层，该二个子层的一者是与聚合物层100a接触，另一子层是与聚合物层100c接触。
在一些实施例中，层100b具有不同于层100a与层100c的一弹性系数。在一些实施例中，层100b的弹性系数小于层100a与层100c的弹性系数。在一些实施例中，至少有两个不同的中间聚合物层介于层100a与层100c之间。层100a与层100c的弹性系数高于介于其间的任一聚合物层。在一些实施例中，该等中间聚合物层彼此具有不同的弹性系数。图5C是基板100的另一实施例。层130是基板100的最外层或中央层。每一层131被两层130所夹。在一些实施例中，层130的弹性系数高于层131的弹性系数。
复参照图5A，一栅极结构置于基板100上方，该栅极结构包含一栅极层1021、一介电质1022、以及一通道层1023。同时，图2的电容103一部分亦形成于基板100上方。在一些实施例中，介电质1022与介电质1032是藉由图案化一相同的介电膜而形成。类似地，栅极层1021与电极1031是藉由图案化一相同的导电膜而形成。
在图6中，形成另一介电质层1011以覆盖栅极结构及电极1031。在一些实施例中，介电质层1011包含氮。在一些实施例中，介电质1011包含氮化硅。如图7所示，部分介电质层1011被去除，仅剩位于电极1031上方的一部份。剩余的部分1034是配置成电容103的介电质(如图2所示)。
在图8中，另一电极1033形成于介电质1034上方，且介电质110是形成以覆盖晶体管102及电容103。
在图9中，数个通孔1201形成于介电质110中。在通孔1201形成期间，仅有一种蚀刻剂被使用。由于介电质110是同质，通孔的形成不需切换至另一种蚀刻剂。在一些实施例中，介电质110是无氮的且仅包含硅及氧。
所有通孔1201是于一次步骤中形成。亦即，即便通孔1201需要多种不同深度，该形成步骤可于同一步骤中形成具有不同长宽比及深度的通孔。在一些实施例中，于源极/漏极区域的通孔具有最大的长宽比，座落于电容103上方的通孔具有最小的长宽比。
导电材料可被填入通孔1201中以形成图2中的插塞120。在一些实施例中，一导电迹线可形成于每一插塞120上。一些插塞120是耦接至OLED，该OLED是设置于晶体管102及电容103上方。
前述内容概述若干实施例的特征，使得熟习此项技术者可更佳地理解本揭露的态样。熟习此项技术者应了解，其可容易地使用本揭露作为设计或修改用于实施相同目的及/或达成本文中所引入的实施例的相同优点的其他程序及结构的一基础。熟习此项技术者亦应认识到，此等等效构造并不脱离本揭露的精神及范畴，且其可在不脱离本揭露的精神及范畴的情况下在本文中作出各种改变、替代及更改。
【符号说明】
10 电路
100 基板
100a 聚合物层
100b 聚合物层
100c 聚合物层
101 发光元件
1011 介电质层
102 晶体管
102a 晶体管
102b 晶体管
1021 栅极层
1022 介电质
1023 层
1023a 源极/漏极
1023b 源极/漏极
1023c 中央部分
103 电容
1031 层
1032 层
1033 层
1034 层
110 接触介电质
120 导电插塞
1201 通孔

Claims (20)

1.一种发光装置，包含：
一发光二极管；
一晶体管，其耦接至该发光二极管，该晶体管包含一源极/漏极；以及
一导电插塞，其包含位于该源极/漏极上的一端以及耦接至该发光二极管的另一端，其中该导电插塞与该源极/漏极之间的一接触面积小于1μm乘以1μm。
2.如权利要求1的发光装置，其中该导电插塞是由一同质介电质所包围。
3.如权利要求1的发光装置，其中该发光二极管是一有机发光二极管。
4.如权利要求1的发光装置，其中该发光二极管是位于一发光阵列中，且该发光阵列具有高于800ppi的一像素密度。
5.如权利要求1的发光装置，其中该导电插塞具有大于约0.7的一长宽比。
6.如权利要求1的发光装置，其中该源极/漏极具有与该导电插塞介接的一金属硅化物。
7.如权利要求1的发光装置，其中该晶体管包含一栅极层及位于该栅极层下方的一通道层，其中该源极/漏极位于该通道层的一端上。
8.如权利要求7的发光装置，其中该信道层的一厚度系不均匀，该通道层的一中央部分为突出一高度的一台面，该高度高于该源极/漏极。
9.一种发光装置，其包含：
一晶体管，其包含一栅极层及位于该栅极层下方的一介电质；
一电容，其耦接至该晶体管，且该电容包含一第一电极、位于该第一电极上方的一第二电极，以及位于该第一电极与该第二电极之间的一介电质；以及
一接触介电质，其分隔该晶体管与该电容，该接触介电质完全围绕该晶体管与该电容，其中该接触介电质是无氮的。
10.如权利要求9的发光装置，其中该栅极层的一厚度与该第一电极的一厚度实质上相同。
11.如权利要求9的发光装置，其中该电容的该介电质包含氮。
12.如权利要求9的发光装置，其中该电容是透过该晶体管的一源极/漏极耦接至该晶体管。
13.如权利要求9的发光装置，进一步包含一基板，该基板位于该晶体管与该电容下方。
14.如权利要求9的发光装置，其中该接触介电质包含二氧化硅。
15.一种发光装置，其包含：
一晶体管，其位于一基板上方，其中该基板包含至少二个聚合物层；
一电容，其位于该基板上方并耦接至该晶体管，该电容包含一第一电极、位于该第一电极上方的一第二电极，以及位于该第一电极与该第二电极之间的一介电质；以及
一接触介电质，其分隔该晶体管与该电容，该接触介电质完全围绕该晶体管与该电容，其中该接触介电质是无氮的。
16.如权利要求15的发光装置，其中该二个聚合物层的一者具有介于约1μm至约5μm的一厚度。
17.如权利要求15的发光装置，其中该二个聚合物层的一者的一黏度低于该二个聚合层的另一者。
18.如权利要求15的发光装置，其中该基板进一步包含一层，该层位于该二个聚合物层之间，且该层包含一无机层。
19.如权利要求18的发光装置，其中该层是一多层结构。
20.如权利要求18的发光装置，其中该层包含氧化硅，或氮化硅，或氧化铝。
CN201811023882.8A 2018-01-23 2018-09-04 发光装置及其制造方法 Pending CN110071137A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/878,068 US20190229173A1 (en) 2018-01-23 2018-01-23 Light emitting device and manufacturing method thereof
US15/878,068 2018-01-23

Publications (1)

Publication Number Publication Date
CN110071137A true CN110071137A (zh) 2019-07-30

Family

ID=67300180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811023882.8A Pending CN110071137A (zh) 2018-01-23 2018-09-04 发光装置及其制造方法

Country Status (4)

Country Link
US (1) US20190229173A1 (zh)
KR (1) KR20190089686A (zh)
CN (1) CN110071137A (zh)
TW (1) TWI699916B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790138A (zh) * 2001-02-06 2006-06-21 株式会社日立制作所 显示装置及其制造方法
CN1921149A (zh) * 1997-01-20 2007-02-28 株式会社半导体能源研究所 一种便携式信息终端和一种摄象机
KR20080004232A (ko) * 2006-07-05 2008-01-09 삼성에스디아이 주식회사 박막 트랜지스턱 기판의 제조방법 및 이를 이용한 유기발광 디스플레이 장치의 제조방법
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
CN104347726A (zh) * 2013-07-29 2015-02-11 三星显示有限公司 薄膜晶体管衬底及其制造方法以及显示装置
CN104517996A (zh) * 2013-10-08 2015-04-15 乐金显示有限公司 显示装置及其制造方法
CN105261638A (zh) * 2015-08-04 2016-01-20 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种具有鳍型沟道结构的薄膜晶体管及其制备方法
CN107342039A (zh) * 2016-04-29 2017-11-10 乐金显示有限公司 有机发光显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6492224B1 (en) * 2001-07-16 2002-12-10 Taiwan Semiconductor Manufacturing Company Buried PIP capacitor for mixed-mode process
KR100597093B1 (ko) * 2003-12-31 2006-07-04 동부일렉트로닉스 주식회사 캐패시터 제조방법
US9136206B2 (en) * 2012-07-25 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Copper contact plugs with barrier layers
KR101773652B1 (ko) * 2013-04-09 2017-09-12 주식회사 엘지화학 적층체의 제조방법 및 이를 이용하여 제조된 적층체
TWI515890B (zh) * 2013-06-03 2016-01-01 友達光電股份有限公司 有機發光顯示面板與其之製造方法
US9054061B1 (en) * 2013-11-26 2015-06-09 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP6369799B2 (ja) * 2014-04-23 2018-08-08 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 画素アレイ及び電気光学装置並びに電気機器
TW201608314A (zh) * 2014-08-21 2016-03-01 中華映管股份有限公司 畫素結構及其製造方法
KR102371358B1 (ko) * 2015-01-23 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 사용하는 패키지 모듈
TWI675406B (zh) * 2015-10-07 2019-10-21 聯華電子股份有限公司 半導體元件及其製作方法
CN105652535B (zh) * 2016-01-21 2018-09-11 武汉华星光电技术有限公司 一种栅极驱动电路及显示面板
US10003023B2 (en) * 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10096656B1 (en) * 2017-05-16 2018-10-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for complementary TFT device and manufacturing method for OLED display panel
KR102335266B1 (ko) * 2017-06-01 2021-12-07 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102448031B1 (ko) * 2017-07-28 2022-09-28 삼성디스플레이 주식회사 센서 일체형 표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921149A (zh) * 1997-01-20 2007-02-28 株式会社半导体能源研究所 一种便携式信息终端和一种摄象机
CN1790138A (zh) * 2001-02-06 2006-06-21 株式会社日立制作所 显示装置及其制造方法
KR20080004232A (ko) * 2006-07-05 2008-01-09 삼성에스디아이 주식회사 박막 트랜지스턱 기판의 제조방법 및 이를 이용한 유기발광 디스플레이 장치의 제조방법
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
CN104347726A (zh) * 2013-07-29 2015-02-11 三星显示有限公司 薄膜晶体管衬底及其制造方法以及显示装置
CN104517996A (zh) * 2013-10-08 2015-04-15 乐金显示有限公司 显示装置及其制造方法
CN105261638A (zh) * 2015-08-04 2016-01-20 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种具有鳍型沟道结构的薄膜晶体管及其制备方法
CN107342039A (zh) * 2016-04-29 2017-11-10 乐金显示有限公司 有机发光显示装置

Also Published As

Publication number Publication date
TW201933643A (zh) 2019-08-16
KR20190089686A (ko) 2019-07-31
TWI699916B (zh) 2020-07-21
US20190229173A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
US20060180920A1 (en) Semiconductor device and manufacturing method thereof
CN109994452B (zh) 半导体装置及其形成方法
US20160099171A1 (en) Dimension-controlled via formation processing
US20060197090A1 (en) Pyramid-shaped capacitor structure
US10636672B2 (en) Method for fluorocarbon film used as middle stop layer for porous low k film
US10043824B2 (en) Semiconductor device including a vacuum gap and method for manufacturing the same
CN110071137A (zh) 发光装置及其制造方法
US7755127B2 (en) Capacitor in semiconductor device and method of manufacturing the same
US9257496B2 (en) Method of fabricating capacitor structure
CN107204329B (zh) 半导体器件
TWI641082B (zh) 半導體裝置及其形成方法
US7648924B2 (en) Method of manufacturing spacer
US20090108359A1 (en) A semiconductor device and method of manufacture therefor
US11205596B2 (en) Method of FinFET contact formation
US20050179115A1 (en) Semiconductor device and a method of manufacture therefor
KR100428788B1 (ko) 반도체 장치의 커패시터 구조체 및 그 형성 방법
CN111192899B (zh) 发光装置及其制造方法
KR100945877B1 (ko) 반도체 소자의 커패시터 제조 방법
CN109524302B (zh) 半导体组件及其制造方法
KR101190848B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100636918B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100876834B1 (ko) 반도체 소자의 제조방법
KR100579862B1 (ko) 금속-절연체-금속 커패시터 및 그 제조 방법
KR100529624B1 (ko) 반도체 소자의 금속-절연체-금속 커패시터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201028

Address after: Room 409, administrative service center, No.9, east section of Jianan Avenue, Sanjia street, Taizhou City, Zhejiang Province

Applicant after: Taizhou Chuangwang photoelectric Co., Ltd

Address before: 9f-2, 251 Fuxing 1st Street, 302 Hsinchu County, Taiwan, China

Applicant before: INT TECH Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210108

Address after: 318015 room 410, administrative service center, gathering District, No.9, east section of Jianan Avenue, Sanjia street, gathering District, Taizhou City, Zhejiang Province

Applicant after: Taizhou Guanyu Technology Co.,Ltd.

Address before: Room 409, administrative service center, No.9, east section of Jianan Avenue, Sanjia street, gathering District, Taizhou City, Zhejiang Province, 318015

Applicant before: Taizhou Chuangwang photoelectric Co., Ltd

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190730