CN104347726A - 薄膜晶体管衬底及其制造方法以及显示装置 - Google Patents

薄膜晶体管衬底及其制造方法以及显示装置 Download PDF

Info

Publication number
CN104347726A
CN104347726A CN201410111003.2A CN201410111003A CN104347726A CN 104347726 A CN104347726 A CN 104347726A CN 201410111003 A CN201410111003 A CN 201410111003A CN 104347726 A CN104347726 A CN 104347726A
Authority
CN
China
Prior art keywords
contact hole
electrode
pixel
source
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410111003.2A
Other languages
English (en)
Other versions
CN104347726B (zh
Inventor
崔丹碧
李政宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104347726A publication Critical patent/CN104347726A/zh
Application granted granted Critical
Publication of CN104347726B publication Critical patent/CN104347726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了薄膜晶体管衬底、用于制造薄膜晶体管衬底的方法和包括薄膜晶体管的显示装置。在本发明的一个方面中，提供了一种薄膜晶体管衬底，其包括衬底、形成于所述衬底上的半导体层、形成于所述半导体层上的栅绝缘膜、形成于所述栅绝缘膜上的栅电极、形成于所述栅电极上且包括用于使所述半导体层的部分暴露的源接触孔和漏接触孔的层间绝缘膜、以及分别插入所述源接触孔和所述漏接触孔的源电极和漏电极。所述层间绝缘膜包括形成于所述源接触孔的入口处和所述漏接触孔的入口处的第一凸部。

Description

薄膜晶体管衬底及其制造方法以及显示装置
技术领域
本发明涉及薄膜晶体管衬底、用于制造薄膜晶体管衬底的方法和包括薄膜晶体管衬底的显示装置，更具体地涉及包括在源接触孔的入口处和在漏接触孔的入口处形成的凸部的薄膜晶体管衬底、用于制造该薄膜晶体管衬底的方法和包括该薄膜晶体管衬底的显示装置。
背景技术
薄膜晶体管衬底用作有源矩阵液晶显示器或有源矩阵有机发光显示器的衬底，它们有源地为矩阵布置中的对应像素显示图像。
薄膜晶体管衬底包括沿纵向和横向布置的多个栅极线和数据线以限定像素区域、作为形成于栅极线和数据线彼此交叉区域中的开关元件的薄膜晶体管、以及形成于像素区域上的像素电极。
薄膜晶体管衬底包括各种结构，并且薄膜晶体管的性能根据结构的尺寸和位置被确定。例如，薄膜晶体管衬底包括各种接触孔，并且接触的尺寸和位置可能是确定薄膜晶体管衬底性能的重要因素。
此外，在形成包括在薄膜晶体管衬底中的各种结构的情况下，通常使用光刻方法层压构成材料并且通过掩模工序执行图案化。然而，光刻方法包括各种工序，例如薄膜沉积、光刻胶应用、掩模对齐、曝光、显影、蚀刻和剥离，这导致加工时间和产品成本增加。
发明内容
由本发明解决的一个目标是提供一种薄膜晶体管衬底，其通过在预定区域形成彼此重叠的精细接触孔可改善装置集成度和孔径比。
由本发明解决的另一目标是提供一种用于制造薄膜晶体管衬底的方法，其通过使用电流体动力（EHD）喷墨工序形成接触孔和电极可提高精度、可靠性和效率。
由本发明解决的又一目标是提供一种显示装置，其通过在预定区域形成彼此重叠的精细接触孔可改善装置集成度和孔径比。
本发明的另外的优点、目标和特征部分地在下面的描述中阐述并且基于下面的审查对本领域普通技术人员而言变得显而易见或者可从本发明的实现学习到。
在本发明的一个方面中，提供了一种薄膜晶体管衬底，其包括衬底、形成于所述衬底上的半导体层、形成于所述半导体层上的栅绝缘膜、形成于所述栅绝缘膜上的栅电极、形成于所述栅电极上且包括用于使所述半导体层的部分暴露的源接触孔和漏接触孔的层间绝缘膜、以及分别插入所述源接触孔和所述漏接触孔的源电极和漏电极，所述层间绝缘膜包括形成于所述源接触孔入口处和所述漏接触孔入口处的第一凸部。
在本发明的另一方面中，提供了一种用于制造薄膜晶体管的方法，所述方法包括：在衬底上形成半导体层；在所述半导体层上形成初步栅绝缘膜；在所述初步栅绝缘膜上形成栅电极；在所述栅电极上形成初步层间绝缘膜；通过形成用于使所述半导体层的部分暴露的源接触孔和漏接触孔和通过将第一刻蚀溶液排放到所述初步层间绝缘膜在所述源接触孔入口处和所述漏接触孔入口处形成第一凸部，分别将所述初步栅绝缘膜和所述初步层间绝缘膜转变成栅绝缘膜和层间绝缘膜；分别在所述源接触孔和所述漏接触孔中形成源电极和漏电极，其中所述第一刻蚀溶液在电流体动力喷墨工序中被排放。
在本发明的又一方面中，提供了一种显示设备，其包括薄膜晶体管衬底，该薄膜晶体管衬底包括衬底、位于所述衬底上的半导体层、位于所述半导体层上的栅绝缘膜、位于所述栅绝缘膜上的栅电极、位于所述栅电极上且具有用于使所述半导体层的部分暴露的源接触孔和漏接触孔的层间绝缘膜、以及分别插入所述源接触孔和所述漏接触孔的源电极和漏电极，形成于所述源电极和所述漏电极且具有用于使所述漏电极的一部分暴露的像素接触孔的平坦化层；以及插入所述像素接触孔中的像素电极，面向所述像素电极的公共电极，以及形成于所述像素电极与所述公共电极之间的有机发光层或液晶层。所述层间绝缘膜和所述平坦化层包括形成于所述源接触孔入口处、所述漏接触孔入口处和所述像素接触孔入口处的凸部。
根据本发明的实施方式，至少可实现下面的效果。
也就是说，由于薄膜晶体管包括精细接触孔，可改善薄膜晶体管的装置集成度。
此外，通过制成彼此重叠的半导体层、漏接触孔和像素接触孔，可减少薄膜晶体管在衬底上所在的区域，因此可增加像素所在的区域。
此外，可防止半导体层与漏电极之间的接触不良和像素电极与漏电极之间的接触不良。
此外，由于像素电极被分成像素接触孔内的第一像素电极和像素接触孔外的第二像素电极，合适的材料和工序被应用于对应的位置，可寻求工序优化。
此外，通过使用电流体动力（EHD）喷墨工序，可容易地形成各种类型的精细接触孔。
此外，可显著减少现有半导体工序的若干复杂工序，可防止排放在刻蚀工序中出现的环境污染物，可防止因被迫施加的电压引起的功率损耗。
此外，由于刻蚀溶液的排放和电极溶液的排放相继地使用单一排放设备执行，因此可寻求工序优化。
根据本发明的效果不限于如上实例化的内容，而是在本发明的说明书中描述更多的各种效果。
附图说明
在考虑到结合附图时参考下面的详细描述，本发明的更完整理解及许多伴随的优点在被更好地理解时将变得显而易见，在附图中相似的参考标号指示相同或相似的部件，其中：
图1是示出了根据本发明的原理被构造成一个示例性实施方式的薄膜晶体管衬底的剖视图；
图2是图1的薄膜晶体管衬底的漏接触孔和像素接触孔的放大剖视图；
图3是示出了在制造图1的薄膜晶体管的方法中制备衬底、缓冲层、半导体层、初步栅绝缘膜、栅电极和初步层间绝缘膜的层压主体的剖视图；
图4是示出了在制造图1的薄膜晶体管衬底的方法中形成源接触孔和漏接触孔的剖视图；
图5至图7是示出了形成图4的源接触孔和漏接触孔的剖视图；
图8是示出了在制造图1的薄膜晶体管衬底的方法中形成源电极和漏电极的剖视图；
图9是示出了在制造图1的薄膜晶体管衬底的方法中形成初步保护膜和初步平坦化层的剖视图；
图10是示出了在制造图1的薄膜晶体管衬底的方法中形成像素接触孔的剖视图；
图11是示出了在制造图1的薄膜晶体管衬底的方法中形成第一像素电极的剖视图；
图12是示出了在制造图1的薄膜晶体管衬底的方法中形成第二像素电极的剖视图；
图13是示出了根据本发明的另一实施方式的薄膜晶体管衬底的剖视图；
图14是示出了根据本发明的一个实施方式的显示装置的剖视图；以及
图15是示出了根据本发明的又一实施方式的显示装置的剖视图。
具体实施方式
可参考下面对优选实施方式的详细描述和附图更容易地理解本发明的优点和特征及其实现方法。然而，本发明可以许多不同的形式实现并且不应该被解释成受限于本文所述的实施方式。而这些实施方式被提供为使得本公开透彻且完整并且将本发明的概念完全传递给本领域技术人员，本发明仅由所附权利要求限定。因此，在一些实施方式中，为了不用非必要的细节模糊本发明的描述，不显示已知的结构和装置。在说明书中相似的标号指向相似的元件。在附图中，为了清楚起见，层和区域的厚度被夸大。
将理解，当元件或层被称为“位于”另一元件或层“之上”或“连接至”另一元件或层时，它可直接位于另一元件或层上或直接连接至另一元件，或者可存在中间元件或层。相反，当元件被称为“直接位于”另一元件或层“之上”或“直接连接至”另一元件或层时，不存在中间元件或层。如本文中所使用的，术语“和/或”包括列出的相关项的一个或多个的任意和所有组合。
为了便于描述可在本文中使用空间相关术语例如“位于…之下”、“位于…下方”、“下”、“在…之上”和“上”描述图中所示一个元件或特征与其它元件或特征的关系。将理解，空间相关术语用于包括装置在使用或操作中除了附图中描绘的定向以外的不同定向。
本文描述的实施方式将参考平面视图和/或剖视图通过本发明的理想示意性附图的方式描述。由此，示例性附图可根据制造技术和/或容差修改。因此，本发明的实施方式不限于附图中所示的这些，而是包括基于制造过程形成的配置的修改。因此，附图中示例化的区域具有示意性的属性，并且附图中所示的区域的形状例示元件的区域的具体形状并且不限制本发明的各方面。
下文参考附图详细描述本发明的优选实施方式。
图1是根据本发明的原理被构造成一个实施方式的薄膜晶体管衬底100的剖视图，以及图2是图1的薄膜晶体管衬底100的漏接触孔250和像素接触孔350的放大剖视图。参考图1和图2，根据本发明的实施方式的薄膜晶体管衬底100可包括衬底110、缓冲层130、半导体层150、栅绝缘膜170、栅电极190、层间绝缘膜210、源电极270、漏电极290、保护膜310、平坦化层330和像素电极370。
在描述中，薄膜晶体管衬底100可表示包括薄膜晶体管的衬底。
衬底110可包括透明的绝缘膜。例如，衬底110可以是玻璃衬底、石英衬底或透明的树脂衬底。可用作衬底110的透明的树脂衬底可包括聚酰亚胺树脂、丙烯酸树脂、聚丙烯酸酯树脂、聚碳酸脂树脂、聚醚树脂、聚对苯二甲酸乙二醇酯树脂或磺酸树脂。
缓冲层130可形成于衬底110的一个表面上。缓冲层130可发挥作用以防止金属原子和杂质从衬底110扩散。此外，如果衬底110不均匀，缓冲层130还可用于提高衬底110表面的平坦度。缓冲层130可由硅化合物制成。例如，缓冲层130可包括硅氧化物、硅氮化物、硅氮氧化物、硅碳氧化物、或硅碳氮化物。它们可独立或组合地使用。在其它示例性实施方式中，缓冲层130可具有包括硅化合物的单层结构或多层结构。例如，缓冲层130可包括硅氧化物、硅氮化物、硅氮氧化物、硅碳氧化物和/或硅碳氮化物。可选地，缓冲层130可根据衬底110的表面平坦度或构成材料被省略。
半导体层150可形成于缓冲层130上。半导体层150可由非晶半导体、精细晶化半导体、或多晶半导体制成，并且优选地可由多晶半导体制成。此外，半导体层150可由氧化物半导体制成。此外，半导体层150包括未掺杂有杂质的沟道部150c、以及形成于沟道部150c相反两端且掺杂有p+的源部150a和漏部150b。在这种情况下，掺杂的离子材料可以是P型杂质，例如硼（B），并且例如可使用B2H6。这里，杂质可根据薄膜晶体管的类型而不同。
栅绝缘膜170可形成于缓冲层130上以覆盖半导体层150。栅绝缘膜170可由硅氧化物（SiOx）、硅氮化物（SiNx）、或金属氧化物制成。可用作栅绝缘膜170的金属氧化物可包括氧化铪（HfOx）、氧化铝（AlOx）、氧化锆（ZrOx）、氧化钛（TiOx）和氧化钽（TaOx）。它们可独立或组合地使用。例如，栅绝缘膜170可沿半导体层150的轮廓均匀地形成于缓冲层130上。栅绝缘膜170可具有相对薄的厚度，并且邻近半导体层150的台阶部可形成于栅绝缘膜170上。在其它示例性实施方式中，栅绝缘膜170可具有充分覆盖半导体层150的基本平坦的上表面。在这种情况下，栅绝缘膜170可具有相对厚的厚度。
栅电极190可形成于栅绝缘膜170上。栅电极190可形成于栅绝缘膜170的下方定位有半导体层150的部分上。栅电极190可包括金属、合金、金属氮化物、导电金属氧化物、或透明的导电材料。例如，栅电极190可包括铝、包含铝的合金、氮化铝（AlNx）、银（Ag）、包含银的合金、钨（W）、氮化钨（WNx）、铜（Cu）、包含铜的合金、镍（Ni）、铬（Cr）、氮化铬（CrOx）、钼（Mo）、包含钼的合金、钛（Ti）、氮化钛（TiNx）、铂（Pt）、钽（Ta）、氮化钽（TaNx）、钕（Nd）、钪（Sc）、锶钌氧化物（SrRuxOy）、氧化锌（ZnOx）、氧化铟锡（ITO）、氧化锡（SnOx）、氧化铟（InOx）、氧化镓（GaOx）、或氧化铟锌（IZO）。它们可独立或组合地使用。在示例性实施方式中，栅电极190可具有基本比半导体层150的宽度小的宽度。例如，栅电极190可具有基本与沟道部150c的宽度相同或相似的宽度。此外，栅电极190和沟道部150c可彼此重叠。然而，栅电极190的尺寸和/或沟道部150c的尺寸可根据开关元件中所需的电特性而改变。
层间绝缘膜210可形成于栅绝缘膜170上以覆盖栅电极190。层间绝缘膜210可沿栅电极190的轮廓以基本均匀的厚度形成于栅绝缘膜170上。由此，邻近栅电极190的台阶部可形成于层间绝缘膜210上。层间绝缘膜210可由硅化合物制成。例如，层间绝缘膜210可包括硅氧化物、硅氮化物、硅氮氧化物、硅碳氧化物、或硅碳氮化物。它们可独立或组合地使用。此外，层间绝缘膜210可具有包括硅氧化物、硅氮化物、硅氮氧化物、硅碳氧化物、或碳氮化物的单层结构或多层结构。此外，层间绝缘膜210可由基本与如上所述与栅绝缘膜170的材料相同的材料制成。层间绝缘膜210可用于使栅电极190与随后形成的源电极270和漏电极290绝缘。
层间绝缘膜210可包括使半导体层150的一些部分暴露的源接触孔230和漏接触孔250。在示例性实施方式中，形成于层间绝缘膜210中的源接触孔230可使半导体层150的源部150a暴露，并且形成于层间绝缘膜210中的漏接触孔250可使半导体层150的漏部150b暴露。在图1所示的示例性实施方式中，如果栅绝缘膜170位于半导体层150的源部150a和漏部150b上，则源接触孔230和漏接触孔250可被形成为穿透栅绝缘膜170。源接触孔230和漏接触孔250可彼此平行地布置。此外，源接触孔230和漏接触孔250可被形成为关于栅电极190彼此对称。尽管在附图中未示出，源接触孔230和漏接触孔250在平面视图上可以是圆形形状，但是不限于此。源接触孔230和漏接触孔250可具有不同的形状。此外，源接触孔230和漏接触孔250可具有小于5μm的直径。特别地，源接触孔230的漏接触孔250的直径可为约0.01μm至1μm。
源接触孔230和漏接触孔250可以各种方法形成。在示例性实施方式中，源接触孔230和漏接触孔250可在电流体动力（EHD）喷墨工序中形成。在电流体动力喷墨工序中形成源接触孔230和漏接触孔250的详细过程将在随后描述。在另一示例性实施方式中，源接触孔230和漏接触孔250可通过使用激光加工层间绝缘膜210形成。
如图2所示，层间绝缘膜210可包括形成于源接触孔230的入口处和漏接触孔250的入口处的第一凸部C1。特别地，层间绝缘膜210的表面可沿层压在层间绝缘膜210下部的结构的轮廓（即，栅电极190）形成，并且栅绝缘膜210可在源接触孔230的入口处和在漏接触孔250的入口处外凸地突出。这里，外凸地突出方向可以是随后描述的保护膜310或平坦化层330形成的方向。尽管在附图中未示出，但是第一凸部C1在平面视图上可以是环形形状，但是不限于此。凸部可具有与源接触孔230的入口和漏接触孔250的入口的形状对应的形状。
源电极270和漏电极290可形成于层间绝缘膜210上。特别地，源电极270和漏电极290可分别插入源接触孔230和漏接触孔250中。源电极270和漏电极290可被布置为彼此间隔预定距离且以栅电极190为中心以与栅电极190相邻。例如，源电极270和漏电极290可分别穿透层间绝缘膜210和栅绝缘膜170并且与半导体层150的源部150a和漏部150b接触。源电极270和漏电极290可包括金属、合金、金属氮化物、导电金属氧化物、或透明的导电材料。例如，源电极270和漏电极290可包括铝、包含铝的合金、氮化铝、银、包含银的合金、钨、氮化钨、铜、包含铜的合金、镍、铬、氮化铬、钼、包含钼的合金、钛、氮化钛、铂、钽、氮化钽、钕、钪、锶钌氧化物、氧化锌、氧化铟锡、氧化锡、氧化铟、氧化镓、或氧化铟锌。它们可独立或组合使用。另一方面，源电极270和漏电极290可具有包含金属、合金、金属氮化物、导电金属氧化物、或透明的导电材料的单层结构或多层结构。当源电极270和漏电极290形成于衬底110上时，包括半导体层150、栅绝缘膜170、栅电极190、源电极270和漏电极290的薄膜晶体管可被设置在衬底110上作为显示装置的开关元件。
源电极270和漏电极290可以各种方法形成。在示例性实施方式中，源电极270和漏电极290可在电流体动力（EHD）喷墨工序中形成。在电流体动力喷墨工序中形成源电极270和漏电极290的详细过程将在随后描述。
保护膜310可形成于源电极270和漏电极290上。也就是说，保护膜310可形成于层间绝缘膜210上以覆盖源电极270和漏电极290。保护膜310可具有足够的厚度以完全覆盖源电极270和漏电极290。保护膜310可使用有机材料或无机材料形成。例如，保护膜310可包括光刻胶、基于丙烯基的聚合物、基于聚酰亚胺的聚合物、基于聚酰胺的聚合物、基于硅氧烷的聚合物、包括光敏丙烯酸羧基的聚合物、酚醛树脂、碱溶性树脂、硅氧化物、硅氮化物、硅氮氧化物、硅碳氧化物、硅碳氮化物、镁、锌、铪、锆、钛、钽、氧化铝、氧化钛、氧化钽、氧化镁、氧化锌、氧化铪、或氧化锆。它们可独立或组合使用。在其它示例性实施方式中，可根据随后形成的平坦化膜330的构成材料或尺寸，不设置覆盖薄膜晶体管的保护膜310。
平坦化层330可形成于保护膜310上。平坦化层330可具有平坦的表面。也就是说，平坦化层330可被形成有充分的厚度，并且因此像素所被定位的一个表面可以是平坦的。平坦化层330可由绝缘材料制成。此外，平坦化层330可由有机材料（例如，聚酰亚胺）制成。此外，平坦化层330可被形成为包括至少两个绝缘膜的单层结构或多层结构。
平坦化层330可包括使漏电极290的一部分暴露的像素接触孔350。在示例性实施方式中，像素接触孔350可使漏电极290的中央部分暴露。像素接触孔350可被形成为从衬底110的一个表面沿垂直方向延伸。此外，像素接触孔350可形成于漏接触孔250上。此外，像素接触孔350可与漏接触孔250重叠。此外，像素接触孔350和漏接触孔250可彼此重叠。此外，像素接触孔350和漏接触孔250可与半导体层150的漏部150b重叠。参考图2，像素接触孔350、漏接触孔250和半导体层150的漏部150c可形成于同一条线L上。这里，同一条线L可以是与衬底110的一个表面垂直的线。尽管在附图中未示出，像素接触孔350在平面视图中可以是圆形形状。然而，像素接触孔350的形状不限于此，并且像素接触孔350具有多种形状。此外，像素接触孔350的形状可基本上与源接触孔230和漏接触孔250的形状相同。此外，像素接触孔350的直径可小于5μm。特别地，像素接触孔350的直径可为0.01μm至1μm。此外，像素接触孔350的直径可基本上与源接触孔230和漏接触孔250的直径相同。
像素接触孔350可以各种方法形成。在示例性实施方式中，像素接触孔350可以与如上所述源接触孔230和漏接触孔250相同的方式在电流体动力（EHD）喷墨工序中形成。在电流体动力喷墨工序中形成像素接触孔350的详细过程将在随后描述。在另一示例性实施方式中，像素接触孔350可通过使用激光对平坦化层330加工而形成。
平坦化层330可包括形成于接触孔350入口处的第二凸部C2。特别地，平坦化层330的表面可沿层压在平坦化层330上部的结构的轮廓（例如，沿保护膜310的轮廓）形成，并且可在像素接触孔350的入口处外凸地突出。这里，外凸地突出方向可与第一凸部C1突出的方向相同。尽管未在附图中示出，但是第二凸部C2在平面视图上可以是环形形状，但是不限于此。第二凸部C2可具有与像素接触孔C2的入口的形状对应的形状。此外，第二凸部C2的形状可基本与第一凸部C1的形状相同。
像素电极370可形成于平坦化层330上。特别地，像素电极370可插入像素接触孔350中。像素电极370可穿透平坦化层330并且与漏电极290接触。像素电极370可包括金属、合金、金属氮化物、导电金属氧化物、或透明的导电材料。例如，像素电极370可包括铝、包含铝的合金、氮化铝、银、包含银的合金、钨、氮化钨、铜、镍、铬、氮化铬、钼、包含钼的合金、钛、氮化钛、铂、钽、氮化钽、钕、钪、锶钌氧化物、氧化锌、氧化铟锡、氧化锡、氧化铟、氧化镓、或氧化铟锌。它们可独立或组合地使用。此外，像素电极370可由与源电极和/或漏电极290的材料相同的材料制成。另一方面，像素电极370可包括金属、合金、金属氮化物、导电的金属氧化物、或透明的导电材料的单层结构或多层结构。
像素电极370可包括第一像素电极370a和第二像素电极370b。
第一像素电极370a可位于像素接触孔350内。第一像素电极370a可填充像素接触孔350。如图1和图2所示，第一像素电极370a的一部分可在像素接触孔350上突出，但是不限于此。第一像素电极370a可完全包含在像素接触孔350内。此外，第一像素电极370a可覆盖第二凸部C2，但是不限于此。第一像素电极370a可不覆盖第二凸部C2。此外，第一像素电极370a在剖视图中可以是“T”形状，但是不限于此。第一像素电极370a可以是“1”形状。第一像素电极370a的一个端部可与漏电极290的上部接触，第一像素电极370面向一个端部的另一端部可与第二像素电极370b的下部接触。
第一像素电极370a可以各种方法形成。在示例性实施方式中，第一像素电极370a可在电流体动力（EHD）喷墨工序中形成。在电流体动力喷墨工序中形成第一像素电极370a的详细过程将在随后描述。
第二像素电极370b可位于像素接触孔350上。第二像素电极370b可覆盖像素接触孔350的入口。此外，第二像素电极370b可被形成为覆盖像素在显示装置中所在的区域。第二像素电极370b的表面可基本平坦，除了像素接触孔350的上部以外。
第二像素电极370b可以各种方法形成。在示例性实施方式中，第二像素电极370b可通过使用光刻胶和掩模的普通的沉积工序（例如，溅射工序）形成。在另一示例性实施方式中，第二像素电极370b可在电流体动力喷墨工序中形成。
第一像素电极370a和第二像素电极370b的成分和/或属性可不同于彼此。在示例性实施方式中，第一像素电极370a和第二像素电极370b可由不同的材料制成。例如，第一像素电极370a和第二像素电极370b中包含的主材料（例如，金属材料）可相同，但是第一像素电极370a和第二像素电极370b中包含的副材料（例如，有机材料）可不同于彼此。特别地，第一像素电极370a可包括少量的有机材料，但是第二像素电极370b可不包括有机材料。在另一示例性实施方式中，第一像素电极370a的孔隙率可大于第二像素电极370b的孔隙率。也就是说，第一像素电极370a可包括比第二像素370b的气孔更多的气孔。此外，在另一示例性实施方式中，第一像素电极370a的粘附力可弱于第二像素电极370b的粘附力。特别地，第一像素电极370a与平坦化层330之间的粘附力可弱于第二像素电极370b与平坦化层330之间的粘附力。此外，在又一示例性实施方式中，第一像素电极370a和第二像素电极370b可在不同的工序中形成。例如，第一像素电极370a可在电流体动力喷墨工序中形成，第二像素电极370b可在普通的沉积工序中形成。
如上所述，根据本发明的实施方式的薄膜晶体管衬底100，薄膜晶体管可包括精细接触孔230、250和350，因此可改善薄膜晶体管衬底100的装置集成度。此外，由于半导体层150、漏接触孔250和像素接触孔350彼此重叠，薄膜晶体管在衬底100上所在的区域可减少，因此像素所在的区域可增加。也就是说，如果显示装置使用根据本发明的实施方式的薄膜晶体管衬底100制造，则改善显示装置的孔径比。此外，可防止半导体层150与漏电极290之间的接触不良和像素电极370与漏电极290之间的接触不良。此外，由于像素电极370被分成位于像素接触孔350内的第一像素电极370a和位于像素接触孔350外的第二像素电极370b并且适合对应位置的材料和工序被应用，可寻求工序优化。
下文参考图3至图12描述根据本发明的实施方式的制造薄膜晶体管衬底100的方法。图3是解释在制备图1的薄膜晶体管衬底100的方法中制备衬底110、缓冲层130、半导体层150、初步栅绝缘膜170a、栅电极190和初步层间绝缘膜210a的层压主体的剖视图。图4是解释在制造图1的薄膜晶体管衬底100的方法中形成源接触孔230和漏接触孔250的剖视图。图5至图7是解释形成图4的源接触孔230和漏接触孔250的剖视图。图8是示出在制造图1的薄膜晶体管衬底100的方法中形成源电极230和漏电极290的剖视图。图9是示出在制造图1的薄膜晶体管衬底100的方法中形成初步保护膜310a和初步平坦化层330a的剖视图。图10是示出在制造图1的薄膜晶体管衬底100的方法中形成像素接触孔350的剖视图。图11是示出了在制造图1的薄膜晶体管衬底100的方法中形成第一像素电极370a的剖视图，以及图12是示出了在制造图1的薄膜晶体管衬底100的方法中形成第二像素电极370b的剖视图。为了方便解释，相同的参考标号用于基本与图1和图2中所示的元件相同的元件，并且省略其重复描述。
首先，参考图3，可制备层压主体，在层压主体中衬底110、缓冲层130、半导体层150、初步栅绝缘膜170a、栅电极190和初步层间绝缘膜210a顺序层压。这里，初步栅绝缘膜170a可以是在形成源接触孔230和漏接触孔250之前的栅绝缘膜。此外，初步层间绝缘膜210a可以是在形成源接触孔230和漏接触孔250之前的层间绝缘膜。层压在衬底110上的缓冲层130、半导体层150、初步栅绝缘膜170a、栅电极190和初步层间绝缘膜210a可通过普通的沉积工序形成。
接下来，参考图4，在制备层压主体之后，将第一排放装置500定位在层压主体上。这里，第一排放装置500可以是使用电流体动力喷墨工序的电流体动力喷墨印刷机。
电流体动力喷墨工序是通过向溶液施加高电压给电、向具有电的溶液施加电压并且排放溶液的工序。在电流体动力喷墨工序中，可通过控制电压获得各种排放类型（例如，精细的圆锥形液体压头模式等）。也就是说，电流体动力喷墨工序是可在期望位置形成精细图案的工序。
第一排放装置500可包括第一主体510、第一刻蚀溶液排放喷嘴530和第一电极溶液排放喷嘴550。
第一主体510可支撑第一刻蚀溶液排放喷嘴530和第一电极溶液排放喷嘴550，并且分别将第一刻蚀溶液530a和第一电极溶液550a供给第一刻蚀溶液排放喷嘴530和第一电极溶液排放喷嘴550。此外，第一主体510可沿与衬底110平行的一个方向移动第一刻蚀溶液排放喷嘴530和第一电极溶液排放喷嘴550。图4示出了沿一个方向移动的第一主体510，但是不限于此。支撑衬底110的支撑件可沿一个方向移动。
第一刻蚀溶液排放喷嘴530可在电流体动力喷墨方法中排放第一刻蚀溶液530a。这里，第一刻蚀溶液530a可以是具有10%稀氟氢酸（HF）的缓冲的氧化物刻蚀（BOE）溶液，但是不限于此。第一刻蚀溶液530a可以是各种已知的刻蚀溶液之一。
第一电极溶液排放喷嘴550可在电流体动力喷墨方法中排放第一电极溶液550a。这里，第一电极溶液550a可以是使有机材料附接至金属颗粒（例如，银、金、或铜）表面的溶液。也就是说，第一电极溶液550a可以是使普通的电极材料分散到有机溶剂中的溶液。
尽管在附图中未示出，第一排放装置500还可包括与第一刻蚀溶液排放喷嘴530和第一电极溶液排放喷嘴550间隔安装的外部电极。此外，第一排放装置500还可包括向第一刻蚀溶液排放喷嘴530、第一电极溶液排放喷嘴550和外部电极施加电压的电源供应器。当电源供应器向第一刻蚀溶液排放喷嘴530、第一电极溶液排放喷嘴550和外部电极施加电压时，可调整第一刻蚀溶液530a和第一电极溶液550a的排放类型和排放量。
可将如上所述的第一排放装置500的第一刻蚀溶液排放喷嘴530定位在半导体层150的源部150a和漏部150b上，然后可在电流体动力喷墨方法中排放第一刻蚀溶液530a。可以液滴形式将第一刻蚀溶液530a排放到初步层间绝缘膜210a上。所排放的第一刻蚀溶液530a可刻蚀初步层间绝缘膜210a和初步栅绝缘膜170a以形成源接触孔230和漏接触孔250。
参考图5至图7，详细描述形成源接触孔230和漏接触孔250的过程。首先，参考图5，从第一刻蚀溶液排放喷嘴530排放液滴形式的第一刻蚀溶液530a可滴落在初步层间绝缘膜210a上。接下来，参考图6，如果液滴形式的第一刻蚀溶液530a遇到初步层间绝缘膜210a的表面，第一刻蚀溶液530a的形状变宽以刻蚀初步层间绝缘膜210a。接下来，参考图7，将所排放的第一刻蚀溶液530a和初步层间绝缘膜210a彼此相遇的中央部分刻蚀成凹状。此外，在所排放的第一刻蚀溶液530a和初步层间绝缘膜210a彼此相遇的边缘部分，溶解在第一刻蚀溶液530a中的初步层间绝缘膜210a的构成材料通过微流体流动传送和积聚。
通过重复如上所述的图5至图7的过程，使半导体层150的源部150a和漏部150b暴露以形成源接触孔230和漏接触孔250，并且使初步层间绝缘膜210a和初步栅绝缘膜170a分别转变成层间绝缘膜210和栅绝缘膜170。此外，可在源接触孔230的入口处和在漏接触孔250的入口处形成第一凸部C1。
尽管在附图中未示出，在形成源接触孔230和漏接触孔250之后，可清洁层间绝缘膜210。通过清洁层间绝缘膜210，可清洁留在源接触孔230和漏接触孔250中的第一刻蚀溶液530a并且可移除颗粒。这里，可使用去离子水（D1水）清洁层间绝缘膜210。此外，在移除留在源接触孔230和漏接触孔250中的第一刻蚀溶液530a的情况下，可使用吸入喷嘴。在示例性实施方式中，可将吸入喷嘴安装在如上所述的第一排放装置500中。
接下来，参考图8，在形成源接触孔230和漏接触孔250之后，可将第一电极溶液550a排放到源接触孔230和漏接触孔250内。特别地，在将如上所述的第一排放装置500的第一电极溶液排放喷嘴550定位在源接触孔230和漏接触孔250上之后，可在电流体动力喷墨方法中排放第一电极溶液550a。可将液滴形式的第一电极溶液550a排放到源接触孔230和漏接触孔250内。
在第一电极溶液550a充分填充源接触孔230和漏接触孔250之后，可烧结第一电极溶液550a。通过烧结第一电极溶液550a，蒸发第一电极溶液550a中的有机材料以形成源电极270和漏电极290。第一电极溶液550a的烧结可在200℃至400℃的低温过程中执行。
接下来，参考图9，在形成源电极270和漏电极290之后，可在源电极270和漏电极290上形成初步保护膜310a和初步平坦化层330a。初步保护膜310a和初步平坦化层330a可通过普通的沉积工序形成。
接下来，参考图10，在形成初步保护膜310a和初步平坦化层330a之后，可将第二排放装置600定位在初步平坦化层330a上。这里，第二排放装置600是使用电流体动力喷墨工序的电流体动力喷墨印刷机，并且可具有基本与第一排放装置500的配置相同的配置。
第二排放装置600可包括第二主体610、排放第二刻蚀溶液630a的第二刻蚀溶液排放喷嘴630和排放第二电极溶液650a的第二电极溶液排放喷嘴650。第二排放装置600的对应构成元件与第一排放装置500的构成元件相同。这里，第二刻蚀溶液630a可以是NMP（N甲基-吡咯烷酮）或PGMEA（丙二醇单甲醚），但是不限于此。第二刻蚀溶液可以是各种已知刻蚀溶液之一，并且可与第一刻蚀溶液530a相同。此外，第二电极溶液650a可以是使普通的电极材料分散到有机溶剂中的溶液，并且可与第一电极溶液550a相同。
可将如上所述的第二排放装置600的第二刻蚀溶液排放喷嘴630定位在漏电极290上，然后可在电流体动力喷墨方法中排放第二刻蚀溶液630a。可将第二刻蚀溶液630a以液滴形式排放到初步层间绝缘膜210a。所排放的第二刻蚀溶液630a可刻蚀初步平坦化层330a和初步保护膜310a以形成像素接触孔350。如上所述，由于使漏电极290暴露并且形成像素接触孔350，初步平坦化层330a和初步保护膜310a可分别转变成平坦化层330和保护膜310。此外，可在像素接触孔350的入口处形成第二凸部C2。
尽管在附图中未示出，但是在形成像素接触孔350之后，可清洁平坦化层330。通过清洁平坦化层330，可清洁留在像素接触孔350中的第二刻蚀溶液630a并且可移除颗粒。
接下来，参考图11，在形成像素接触孔350之后，可将第二电极溶液650a排放到像素接触孔350内。此外，在第二电极溶液650充分填充像素接触孔350之后，可烧结第二电极溶液650a。通过烧结第二电极溶液650a，蒸发第二电极溶液650a中的有机材料以形成第一像素电极370a。
接下来，参考图12，在形成第一像素电极370a之后，可形成第二像素电极370b。可通过在像素接触孔350上沉积电极材料形成第二像素电极370b。也就是说，可通过普通的沉积工序形成第二像素电极370b。如上所述，通过在电流体动力喷墨工序中形成第一像素电极370a和通过在普通的沉积工序中形成第二像素电极370b，第一像素电极370a和第二像素电极370b的成分和/或属性可不同于彼此。
如上所述，根据制造根据本发明的实施方式的薄膜晶体管衬底100的方法，在电流体动力喷墨工序中形成的接触孔230、250和350的直径大约0.01μm至1μm，因而难以用电极材料填充接触孔。然而，可通过电流体动力喷墨工序将接触孔230、250和350填充有电极材料。此外，在宽范围中形成电极（例如，第二像素电极370b）的情况下，使用普通的沉积工序，因此可寻求工序效率。
此外，根据制造根据本发明的实施方式的薄膜晶体管衬底100的方法，使用电流体动力喷墨工序，因而可显著减少现有半导体工序的一些复杂工序。此外，由于可防止排放刻蚀工序中出现的环境污染物并且即使用低的施加电压也可实现相同的注射流，可防止因被迫施加的电压引起的功率损耗。此外，通过调整电压或电势差，可调整刻蚀溶液和/或电极溶液的喷射类型，因此可容易地形成各种类型的接触孔。此外，可在微单位下精确地提供接触孔。由此，可提高图案化工序的精度、可靠性和效率。此外，可通过工序简化减少制造成本。此外，由于可排放1/20喷嘴尺寸的刻蚀溶液530a和630a或电极溶液550a和650a，可缓减对喷嘴尺寸的限制。此外，由于刻蚀溶液530a和630a或电极溶液550a和650a较少受它们类型和粘度特性的影响，可使用具有10CP至10000CP（厘泊）粘度的刻蚀溶液530a和630a或电极溶液550a和650a，并且能够以毫微微升为单位控制刻蚀溶液530a和630或电极溶液550a和650a的排放量。此外，由于可精确地在期望的位置排放刻蚀溶液530a和630a以及电极溶液550a和650a，可防止装置的短路。
此外，根据制造根据本发明的实施方式的薄膜晶体管衬底100的方法，使用单个排放装置500和600连续执行刻蚀溶液530a和630a的排放和电极溶液550a和650a的排放，可寻求工序优化。
下文将参考图13描述根据本发明的另一实施方式的薄膜晶体管衬底102。图13是示出了根据本发明的另一实施方式的薄膜晶体管衬底102的剖视图。为了方便说明，相同的参考标号用于基本与图1所示的对应元件相同的元件，并且省略它们的重复描述。
根据本发明的另一实施方式的薄膜晶体管衬底102，源电极272和漏电极292可以与如上所述的像素电极370相同的方式形成为双层。
特别地，源电极272可包括位于源接触孔230内的第一源电极272a和位于源接触孔230上的第二源电极272b。在示例性实施方式中，在第一源电极272a在电流体动力喷墨工序中形成于源接触孔230内之后，第二源电极272b可通过将电极材料沉积在源接触孔230而形成。这里，第一源电极272a和第二源电极272b的构成和/或属性可不同于彼此。特别地，第一源电极272a的构成和/或属性可对应于如上所述的第一像素电极370a的构成和/或属性，并且第二源电极272b的构成和/或属性可对应于如上所述的第二像素电极370b的构成和/或属性。
漏电极292可包括位于漏接触孔250内的第一漏电极292a和位于漏接触孔250上的第二漏电极292b。在示例性实施方式中，在第一漏电极292a在电流体动力喷墨工序中形成于漏接触孔250内之后，第二漏电极292b可通过将电极材料沉积在漏接触孔250上而形成。这里，第一漏电极292a和第二漏电极292b的构成和/或属性可不同于彼此。特别地，第一漏电极292a的构成和/或属性可对应于如上所述的第一像素电极370a的构成和/或属性，并且第二漏电极292b的构成和/或属性可对应于如上所述的第二像素电极370b的构成和/或属性。
下文将参考图14描述根据本发明的实施方式的显示装置。图14是示出了根据本发明的实施方式的显示装置的剖视图。为了方便说明，相同的参考标号用于基本与图1中所示的对应元件相同的元件，并且省略它们的重复描述。
根据本发明的实施方式的显示装置可以是有机发光显示器700。在示例性实施方式中，有机发光显示器700可包括图1的薄膜晶体管衬底100、形成于薄膜晶体管衬底100的像素电极370上且包括开口的像素限定膜710、位于开口内的有机发光层720、以及面向像素电极370的公共电极730。
有机发光层720形成于像素电极370与公共电极730之间。如果电流被施加至有机发光层720，则有机发光层720中的电子和空穴重组形成激子，并且通过来自激子的能力产生特定波长的光。
另一方面，有机发光层720可由低分子有机材料和高分子有机材料制成。有机发光层720可包括空穴注入层（HIL）、空穴传输层（HTL）、空穴阻挡层（HBL）、电子传输层（ETL）、电子注入层（EIL）和电子阻挡层（EBL）。
下文将参考图15描述根据本发明的另一实施方式的显示装置。图15是示出了根据本发明的另一实施方式的显示装置的剖视图。为了方便说明，相同的参考标号用于基本与图1中所示的对应元件相同的元件，并且省略它们的重复描述。
根据本发明的另一实施方式的显示装置可以是液晶显示器800。在示例性实施方式中，液晶显示器800可包括图1的薄膜晶体管衬底100、对置的衬底和液晶层860。对置的衬底可包括绝缘衬底810、用于防止漏光的黑矩阵820、用于色彩表示的滤色器830、用于缓减黑矩阵820与滤色器830之间的台阶高度的罩面层840、以及形成于罩面层840上的公共电极850。对置的衬底可与薄膜晶体管衬底100对置。此外，液晶层860位于薄膜晶体管衬底100与对置的衬底之间。液晶层860调整从因像素电极370与公共电极850之间的电压差引起的背光（未示出）发出的光的透光率。
尽管用于说明目的描述了本发明的优选实施方式，但是本领域技术人员将理解，各种修改、添加和替换是可能的而不背离如权利要求中公开的本发明的范围和精神。

Claims (10)

1.一种薄膜晶体管衬底，包括：
衬底；
半导体层，形成于所述衬底上；
栅绝缘膜，形成于所述半导体层上；
栅电极，形成于所述栅绝缘膜上；
层间绝缘膜，形成于所述栅电极上且包括用于使所述半导体层的部分暴露的源接触孔和漏接触孔；以及
源电极和漏电极，分别插入所述源接触孔和所述漏接触孔，
所述层间绝缘膜包括形成于所述源接触孔入口处和所述漏接触孔入口处的第一凸部。
2.如权利要求1所述的薄膜晶体管衬底，还包括：
平坦化层，形成于所述源电极和所述漏电极上且包括用于使所述漏电极的一部分暴露的像素接触孔；以及
像素电极，插入所述像素接触孔内，
其中所述平坦化层包括形成于所述像素接触孔入口处的第二凸部。
3.如权利要求2所述的薄膜晶体管衬底，其中所述像素电极包括：
第一像素电极，形成于所述像素接触孔内；以及
第二像素电极，形成于所述像素接触孔上，
其中所述第一像素电极和所述第二像素电极由不同的材料制成。
4.如权利要求1所述的薄膜晶体管衬底，其中所述源电极包括：
第一源电极，形成于所述源接触孔内；以及
第二源电极，形成于所述源接触孔上，
其中所述第一源电极和所述第二源电极由不同的材料制成，
其中所述漏电极包括：
第一漏电极，形成于所述漏接触孔内；以及
第二漏电极，形成于所述漏接触孔上，
其中所述第一漏电极和所述第二漏电极由不同的材料制成。
5.一种用于制造薄膜晶体管的方法，所述方法包括：
在衬底上形成半导体层；
在所述半导体层上形成初步栅绝缘膜；
在所述初步栅绝缘膜上形成栅电极；
在所述栅电极上形成初步层间绝缘膜；
通过形成用于使所述半导体层的部分暴露的源接触孔和漏接触孔和通过将第一刻蚀溶液排放到所述初步层间绝缘膜上而在所述源接触孔入口处和所述漏接触孔入口处形成第一凸部，分别将所述初步栅绝缘膜和所述初步层间绝缘膜转变成栅绝缘膜和层间绝缘膜；
分别在所述源接触孔和所述漏接触孔中形成源电极和漏电极，
其中，以电流体动力喷墨工序中排放所述第一刻蚀溶液。
6.如权利要求5所述的用于制造薄膜晶体管的方法，其中形成所述源电极和所述漏电极包括：
电流体动力地将所述第一电极溶液的喷流排放到所述源接触孔和所述漏接触孔上；
烧结排放的第一电极溶液；以及
将电极材料沉积到所述源接触孔和所述漏接触孔上。
7.如权利要求6所述的用于制造薄膜晶体管的方法，其中相继地由第一排放装置执行所述第一刻蚀溶液的排放和所述第一电极溶液的排放。
8.如权利要求5所述的用于制造薄膜晶体管的方法，还包括：
在所述源电极和所述漏电极上形成初步平坦化层；
通过将第二刻蚀溶液排放到所述初步平坦化层上而形成用于使所述漏电极的一部分暴露的像素接触孔，将所述初步平坦化层转变成平坦化层；以及
在所述像素接触孔中形成像素电极，
其中所述第二刻蚀溶液以所述第二刻蚀溶液的喷流电流体动力地被排放。
9.如权利要求8所述的用于制造薄膜晶体管的方法，其中形成所述像素电极包括：
电流体动力地将所述第二电极溶液的喷流排放到所述像素接触孔上；
烧结排放的第二电极溶液；以及
将电极材料沉积到所述像素接触孔上。
10.如权利要求9所述的用于制造薄膜晶体管的方法，其中相继地由第二排放装置执行所述第二刻蚀溶液的和所述第二电极溶液的排放。
CN201410111003.2A 2013-07-29 2014-03-24 薄膜晶体管衬底及其制造方法以及显示装置 Active CN104347726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0089559 2013-07-29
KR1020130089559A KR102135275B1 (ko) 2013-07-29 2013-07-29 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
CN104347726A true CN104347726A (zh) 2015-02-11
CN104347726B CN104347726B (zh) 2019-03-29

Family

ID=52390229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410111003.2A Active CN104347726B (zh) 2013-07-29 2014-03-24 薄膜晶体管衬底及其制造方法以及显示装置

Country Status (5)

Country Link
US (1) US9372379B2 (zh)
JP (1) JP6410444B2 (zh)
KR (1) KR102135275B1 (zh)
CN (1) CN104347726B (zh)
TW (1) TW201505179A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068570A (zh) * 2017-04-25 2017-08-18 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板、显示装置及制作方法
CN110071137A (zh) * 2018-01-23 2019-07-30 创王光电股份有限公司 发光装置及其制造方法
CN110120470A (zh) * 2019-05-14 2019-08-13 京东方科技集团股份有限公司 一种平坦膜的制备方法及阵列基板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715228B (zh) * 2013-12-26 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104900531A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置
KR102451727B1 (ko) 2015-11-23 2022-10-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101792087B1 (ko) * 2016-03-24 2017-11-02 주식회사 코윈디에스티 금속배선 리페어 방법
KR102478849B1 (ko) * 2016-07-06 2022-12-19 삼성전자주식회사 화학적 기계적 연마 장치
KR102580063B1 (ko) * 2016-07-21 2023-09-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2018138619A1 (en) 2017-01-30 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200017614A (ko) 2018-08-08 2020-02-19 삼성디스플레이 주식회사 표시 장치
KR20200021021A (ko) * 2018-08-17 2020-02-27 삼성디스플레이 주식회사 표시장치
CN109616494A (zh) * 2018-11-12 2019-04-12 惠科股份有限公司 一种阵列基板、阵列基板的制作方法和显示面板
CN109581721B (zh) * 2019-02-01 2021-09-07 合肥鑫晟光电科技有限公司 一种显示用基板的制备方法、显示用基板及显示装置
TWI754393B (zh) * 2019-11-12 2022-02-01 群創光電股份有限公司 電子裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030169381A1 (en) * 2000-07-28 2003-09-11 Genshiro Kawachi Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
JP2004342935A (ja) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
CN101034718A (zh) * 2006-03-08 2007-09-12 三菱电机株式会社 薄膜晶体管装置及其制造方法
CN101325202A (zh) * 2007-06-14 2008-12-17 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
JP2012204658A (ja) * 2011-03-25 2012-10-22 Seiko Epson Corp 回路基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233784A (ja) * 1998-02-17 1999-08-27 Matsushita Electron Corp 薄膜トランジスタの製造方法
GB2367788A (en) 2000-10-16 2002-04-17 Seiko Epson Corp Etching using an ink jet print head
JP3975272B2 (ja) * 2002-02-21 2007-09-12 独立行政法人産業技術総合研究所 超微細流体ジェット装置
JPWO2004096449A1 (ja) * 2003-04-25 2006-07-13 株式会社半導体エネルギー研究所 荷電ビームを用いた液滴吐出装置及び該装置を用いてのパターンの作製方法
KR100552705B1 (ko) 2004-01-07 2006-02-20 삼성전자주식회사 전기수력학적(Ｅｌｅｃｔｒｏｈｙｄｒｏｄｙｎａｍｉｃ)현상을 이용하여 기판 상에 생체분자를 프린팅하는 장치및 그 프린팅 방법
KR100666226B1 (ko) 2004-09-17 2007-01-16 연세대학교 산학협력단 기판상에서의 패터닝 방법 및 장치와, 그 방법에 의해제조된 인쇄회로기판
WO2006033282A1 (ja) * 2004-09-22 2006-03-30 Konica Minolta Holdings, Inc. 薄膜トランジスタと薄膜トランジスタ素子シート、及び、薄膜トランジスタと薄膜トランジスタ素子シートの作製方法
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5169125B2 (ja) * 2007-10-15 2013-03-27 セイコーエプソン株式会社 電気光学装置、電子機器及びアクティブマトリクス基板
KR101011182B1 (ko) 2008-12-09 2011-01-26 연세대학교 산학협력단 비 전도성 핀이 삽입된 전기수력학적 분사노즐을 구비한 미세 전도성라인 패터닝 장치 및 이를 이용한 전기수력학적 패터닝 방법
KR20120001556A (ko) 2010-06-29 2012-01-04 건국대학교 산학협력단 이에이치디 잉크젯용 매칭로직을 이용한 전자소자 인쇄 방법
KR20120041394A (ko) 2010-10-21 2012-05-02 엘지디스플레이 주식회사 태양 전지의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030169381A1 (en) * 2000-07-28 2003-09-11 Genshiro Kawachi Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
JP2004342935A (ja) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
CN101034718A (zh) * 2006-03-08 2007-09-12 三菱电机株式会社 薄膜晶体管装置及其制造方法
CN101325202A (zh) * 2007-06-14 2008-12-17 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
JP2012204658A (ja) * 2011-03-25 2012-10-22 Seiko Epson Corp 回路基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068570A (zh) * 2017-04-25 2017-08-18 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板、显示装置及制作方法
CN110071137A (zh) * 2018-01-23 2019-07-30 创王光电股份有限公司 发光装置及其制造方法
CN110120470A (zh) * 2019-05-14 2019-08-13 京东方科技集团股份有限公司 一种平坦膜的制备方法及阵列基板

Also Published As

Publication number Publication date
CN104347726B (zh) 2019-03-29
JP2015026810A (ja) 2015-02-05
TW201505179A (zh) 2015-02-01
US20150029429A1 (en) 2015-01-29
KR102135275B1 (ko) 2020-07-20
US9372379B2 (en) 2016-06-21
KR20150014563A (ko) 2015-02-09
JP6410444B2 (ja) 2018-10-24

Similar Documents

Publication Publication Date Title
CN104347726A (zh) 薄膜晶体管衬底及其制造方法以及显示装置
KR101640803B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102458907B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9111888B2 (en) Organic light emitting diode display device
EP3026724B1 (en) Organic light-emitting display device and method of manufacturing the same
CN101626029B (zh) 有机发光二极管显示器及其制造方法
CN110890406B (zh) 一种有机发光显示背板、其制作方法及显示装置
EP2996151A1 (en) Organic light emitting display device and method of manufacturing the same
US20200043996A1 (en) Display substrate and display apparatus
CN107565063B (zh) Oled背板的制作方法与oled面板的制作方法
US8975811B2 (en) Light emitting display device that effectively prevent fluorine diffusion to the light emitting layer and method for fabricating the same
EP2510546B1 (en) Electronic device
CN109616587B (zh) 显示基板及其制造方法和显示装置
US20210066625A1 (en) Display Substrate and Preparation Method thereof, and Display Device
CN106997893B (zh) 有机发光显示装置及其制造方法
CN110047893A (zh) 一种有机发光二极管显示器及其制作方法
CN109742106A (zh) 显示面板及其制作方法、显示装置
KR102015847B1 (ko) 유기전계 발광소자
KR102122401B1 (ko) 유기전계 발광소자 및 이의 제조 방법
CN105374852A (zh) 一种无像素bank的印刷型发光显示器及其制作方法
KR20160055344A (ko) 유기발광다이오드 표시장치
CN110518073B (zh) 薄膜晶体管及其制备方法、显示装置
US9153783B2 (en) Organic device and manufacturing method thereof
KR101753773B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8936958B2 (en) Method of manufacturing organic light emitting display apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant