CN101325202A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN101325202A
CN101325202A CNA2007101611093A CN200710161109A CN101325202A CN 101325202 A CN101325202 A CN 101325202A CN A2007101611093 A CNA2007101611093 A CN A2007101611093A CN 200710161109 A CN200710161109 A CN 200710161109A CN 101325202 A CN101325202 A CN 101325202A
Authority
CN
China
Prior art keywords
film transistor
thin
layer
display panel
transistor display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101611093A
Other languages
English (en)
Inventor
李制勋
金度贤
郑敞午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201510179608.XA priority Critical patent/CN104733543B/zh
Publication of CN101325202A publication Critical patent/CN101325202A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

本发明公开了一种薄膜晶体管阵列面板及其制造方法。所公开的薄膜晶体管阵列面板包括绝缘衬底、形成在绝缘衬底上的包括氧化物的沟道层。栅极绝缘层形成在沟道层上，栅电极形成在栅极绝缘层上。层间绝缘层形成在栅电极上，数据线形成在层间绝缘层上且包括源电极，其中数据线由第一导电层和第二导电层制成。漏电极形成在层间绝缘层上，且包括第一导电层和第二导电层。像素电极从漏电极的第一导电层延伸，钝化层形成在数据线和漏电极上。隔离片形成在钝化层上。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明是关于薄膜晶体管阵列面板及其制造方法。
背景技术
一般来说，薄膜晶体管用作开关元件，独立驱动平板显示器件(例如液晶显示器件和有机发光显示器件)中的每个像素。包括薄膜晶体管的薄膜晶体管阵列面板具有扫描信号线(或栅极线)，用于向薄膜晶体管发送扫描信号，和数据线，用于向薄膜晶体管发送数据信号，以及连接到薄膜晶体管的像素电极。
每个薄膜晶体管包括连接到栅极线的栅电极，连接到数据线的源电极，连接到像素电极和源电极的漏电极，以及形成在源电极和漏电极之间栅电极上的沟道层，并且根据栅极线的扫描信号从数据线向像素电极发送数据信号。
此处，薄膜晶体管的沟道层优选由多晶硅(多晶的硅)，非晶硅，或氧化物半导体制成。
近来，氧化物半导体的研究进展活跃。氧化物半导体可在室温下沉积，且与多晶硅相比具有很好的均匀性，与非晶硅相比具有较高的电流迁移率。
当采用氧化物半导体形成具有底部栅极结构的薄膜晶体管半导体时，氧化物半导体可能会暴露于大气中，且蚀刻形成在氧化物半导体上的金属层时，氧化物半导体的沟道部分可能会被水蒸汽或干法蚀刻气体损坏，相应地，薄膜晶体管的特性可能会严重恶化。此外，为了防止上述干法蚀刻造成的损害，可采用湿法蚀刻方法。然而，当氧化物半导体的蚀刻速度大于上面的金属层的蚀刻速度时，很难形成薄膜晶体管。
背景部分公开的上述信息仅仅用于加强对本发明的背景的理解，因此可能包括不形成该领域中本领域普通技术人员已经公知的现有技术的信息。
发明内容
根据本发明的示例性实施例的薄膜晶体管阵列面板包括：绝缘衬底；形成在绝缘衬底上且包括氧化物的沟道层；形成在沟道层上的栅极绝缘层；形成在栅极绝缘层上的栅电极；形成在栅电极上的层间绝缘层；形成在层间绝缘层上且包括源电极的数据线，其中数据线由第一导电层和第二导电层制成；形成在层间绝缘层上且包括第一导电层和第二导电层的漏电极；由漏电极的第一导电层延伸出的像素电极，形成在数据线和漏电极上钝化层，以及形成在钝化层上的隔离片。
钝化层可以沿数据线延伸，且包括覆盖漏电极的突出部。
隔离片具有与钝化层相同的平面形状。
设置在数据线上的隔离片的部分可被部分去除，从而一部分钝化层可暴露。
栅极绝缘层可以具有与沟道层基本上相同的平面形状。
栅极线设置在栅极绝缘层上。
可以进一步包括存储电极线，形成在衬底上而不在栅极绝缘层上，且与数据线交叉。
可以进一步包括形成在像素电极上的滤色片。
可替换的，可以进一步包括形成在层间绝缘层和像素电极之间的滤色片，或者形成在衬底和沟道层之间的滤色片。
栅极绝缘层可以具有与沟道层基本上相同的平面形状。
栅极线设置在栅极绝缘层上。
可以进一步包括存储电极线，形成在衬底上，而不在栅极绝缘层上，且与数据线交叉。
可以进一步包括形成在像素电极上的滤色片。
可替换的，可以进一步包括形成在层间绝缘层和像素电极之间的滤色片，或者形成在衬底和沟道层之间的滤色片。
数据线和漏电极和像素电极的第一导电层可由透明导电氧化物制成，包括铟(In)，锌(Zn)，锡(Sn)，铝(Al)，镓(Ga)中的至少一种。
数据线和漏电极的第二导电层包括铝，钼，银，铜，铬，钨，铌，钛，钽中的至少一种。
根据本发明的另一示例性实施例的薄膜晶体管阵列面板包括：绝缘衬底；形成在绝缘衬底上包括氧化物的沟道层；形成在沟道层上的栅极绝缘层；形成在栅极绝缘层上的栅极线；形成在栅极线上的层间绝缘层；形成在层间绝缘层上的包括源电极的数据线和漏电极；形成在层间绝缘层上且连接到漏电极的像素电极；形成在数据线和漏电极上的钝化层；以及形成在钝化层上的隔离片。钝化层沿数据线延伸，且包括覆盖漏电极的突出部。
隔离片可以具有与钝化层基本上相同的平面形状。
设置在数据线上的隔离片可被部分去除，从而一部分钝化层被暴露。
一种根据本发明示例性实施例的薄膜晶体管阵列面板的制造方法，包括：在绝缘衬底上形成包括氧化物的沟道层；形成覆盖沟道层的栅极绝缘层；在栅极绝缘层上形成包括栅电极的栅极线；在栅极线上形成层间绝缘层；在层间绝缘层和栅极绝缘层中成多个接触孔，以暴露部分沟道层；在层间绝缘层上形成包括源电极的数据线，漏电极，和连接到漏电极的像素电极；在数据线、漏电极和像素电极上形成绝缘层；在绝缘层上形成隔离片；采用隔离片作为蚀刻掩模蚀刻绝缘层，以形成暴露像素电极的钝化层。在层间绝缘层上形成数据线、漏电极和像素电极，包括：顺序沉积第一导电层和第二导电层；根据在第二导电层上的位置形成具有不同厚度的第一感光膜图案；采用第一感光膜图案作为蚀刻掩模，蚀刻第二导电层和第一导电层；灰化第一感光膜图案以形成暴露第二导电层的第二感光膜图案；采用第二感光膜图案作为蚀刻掩模蚀刻第二导电层。
沟道层和栅极绝缘层的形成可以包括在绝缘衬底上顺序沉积氧化物半导体层和绝缘层，然后同时蚀刻绝缘层和氧化物半导体层。隔离片的形成可以包括在绝缘层上形成感光膜，采用半色调掩模曝光感光膜，显影曝光的感光膜以形成隔离片，其具有设置在数据线上的第一部分和具有比第一部分更大厚度的第二部分。
滤色片可形成在像素电极上。
可替换的，滤色片可形成在层间绝缘层与数据线和像素电极之间，或者滤色片在形成沟道层之前形成。
根据本发明另一示例性实施例的制造方法包括：在绝缘衬底上形成包括氧化物的沟道层；形成覆盖沟道层的栅极绝缘层；在栅极绝缘层上形成包括栅电极的栅极线；在栅极线上形成层间绝缘层；在层间绝缘层和栅极绝缘层中形成多个接触孔，以暴露部分沟道层；在层间绝缘层上顺序沉积第一导电层和第二导电层；根据在第二导电层上的位置形成具有不同厚度的第一感光膜图案；采用第一感光膜图案作为蚀刻掩模，蚀刻第二导电层和第一导电层，以形成包括源电极的数据线、漏电极和连接到漏电极的在先像素电极；灰化第一感光膜图案以形成第二感光膜图案，以暴露在先像素电极的第二导电层；采用第二感光膜图案作为蚀刻掩模蚀刻第二导电层以形成像素电极；在数据线、漏电极和像素电极上形成钝化层，在钝化层上形成隔离片。
附图说明
附图1是根据本发明第一示例性实施例的薄膜晶体管阵列面板的布局图。
附图2是附图1所示薄膜晶体管阵列面板的沿线II-II的截面图。
附图3，附图5和附图9是根据本发明第一示例性实施例的薄膜晶体管阵列面板在其制造方法的中间步骤期间的布局图。
附图4是附图3所示薄膜晶体管阵列面板沿线IV-IV的截面图。
附图6是附图5所示薄膜晶体管阵列面板沿线VI-VI的截面图。
附图7和附图8是附图6接下来步骤中薄膜晶体管阵列面板的截面图。
附图10是附图9所示薄膜晶体管阵列面板沿线X-X的截面图。
附图11是根据本发明第二示例性实施例的薄膜晶体管阵列面板的布局图。
附图12是附图11所示薄膜晶体管阵列面板沿线XII-XII的截面图。
附图13，附图15和附图19是根据本发明第一示例性实施例的薄膜晶体管阵列面板在其制造方法的中间步骤期间的布局图。
附图14是附图13所示薄膜晶体管阵列面板沿线XIV-XIV的截面图。
附图16是附图15所示薄膜晶体管阵列面板沿线XVI-XVI的截面图。
附图17和附图18是附图16中接下来步骤中薄膜晶体管阵列面板的截面图。
附图19是根据本发明实施例的薄膜晶体管阵列面板的布局图。
附图20是附图19所示薄膜晶体管阵列面板沿线XX-XX的截面图。
附图21是根据本发明第三示例性实施例的薄膜晶体管阵列面板的布局图。
附图22是附图21所示薄膜晶体管阵列面板沿线XXI-XXI的截面图。
附图23是根据本发明第四示例性实施例的薄膜晶体管阵列面板的布局图。
附图24是附图23所示薄膜晶体管阵列面板沿线XXIV-XXIV的截面图。
附图25是根据本发明第五示例性实施例的薄膜晶体管阵列面板的截面图。
附图26是根据本发明第六示例性实施例的薄膜晶体管阵列面板的截面图。
附图27是根据本发明第七示例性实施例的薄膜晶体管阵列面板的布局图。
附图28是根据本发明第八示例性实施例的薄膜晶体管阵列面板的截面图。
附图29是根据本发明第九示例性实施例的薄膜晶体管阵列面板的截面图。
附图30是根据本发明第十示例性实施例的薄膜晶体管阵列面板的截面图。
具体实施方式
下文将结合显示本发明示例性实施例的附图更充分的描述本发明。正如本领域的技术人员所了解的，描述的实施例可以以各种不同方式修改，而不脱离本发明的主旨或范围。
在附图中，层、膜、面板、区域之类的厚度被放大以清楚显示。在整个说明书中，相同的附图标记指示相同的元件。可以理解，当提到元件例如层、膜、区域或衬底在另一元件“上”时，它可以直接位于另一元件上或者也可以存在插入元件。相应的，当提到一元件“直接在另一元件上”时，不存在插入元件。
<示例性实施例1>
附图1是根据本发明第一示例性实施例的薄膜晶体管阵列面板的布局图，而附图2是附图1所示薄膜晶体管阵列面板的沿线II-II的截面图。
多个沟道层151形成在绝缘衬底110上，该衬底由诸如透明玻璃或塑料的材料制成。沟道层151以岛形在横向方向延伸，它们的两端有较宽区域以与另一层接触。
优选由二氧化硅(SiO2)制成的阻挡膜(未示出)可形成在沟道层151和衬底110之间以阻止衬底110的杂质扩散和渗透入沟道层151。
沟道层151优选由氧化物半导体材料制成，包括诸如锌(Zn)，镓(Ga)，锡(Sn)或铟(In)等氧化物质，以及氧化物质的氧化化合物如氧化锌(ZnO)，氧化铟镓锌(InGaZnO4)，氧化铟锌(Zn-In-O)，或氧化锌锡(Zn-Sn-O)。
栅极绝缘层140优选由氮化硅(SiNx)或氧化硅(SiOx)制成，形成在沟道层151上。
包括多个栅电极124的多条栅极线121和多个存储电极线131形成在栅极绝缘层140上。
栅极线121用于传输栅极信号，且在横向方向延伸，具有多个突出部作为栅电极124，从栅极线121延伸，并与沟道层151有重叠。
每条栅极线121具有端部，其具有较大的面积用于与另一层或外部驱动电路接触。用于产生栅极信号的栅极驱动电路(未示出)可集成在衬底110上。栅极线121可以延伸以连接到集成在衬底110上的驱动电路。
存储电极线131设置在两栅极线121之间，靠近下方的栅极线121。存储电极线131包括多个存储电极133，在垂直方向延伸接近栅极线121，且被提供预定电压，例如供给公共电极(未示出)的公共电压。
栅极线121和存储电极线131优选由低电阻率材料制成，包括含Al金属例如Al和Al合金，含Ag金属例如Ag和Ag合金，含Cu金属例如Cu和Cu合金，含Mo金属例如Mo和Mo合金，Cr，W，Ti，和Ta。栅极线121和存储电极线131可以具有多层结构，包括两层具有不同物理特性的导电膜(未示出)。两层膜中的一层优选由低电阻金属制成，包括含Al金属，含Ag金属，含Cu金属，用于减少栅极线121和存储电极线131中的信号延迟或电压降。另一层膜优选由例如Cr，Mo和Mo合金，Ta或Ti的材料制成，它具有很好的物理、化学特性和与其他材料例如铟锡氧化物(ITO)或铟锌氧化物(IZO)的很好的电接触特性。两层膜组合的较好的例子是下层的Cr膜和上层的Al合金膜以及下层Al膜和上层Mo膜。然而，栅极线121和存储电极线131可由各种金属或导体制成。
栅极线121和存储电极线131的侧面关于衬底110的表面倾斜，其倾斜角度的范围是从30度到80度。
层间绝缘层160形成在栅极线121和存储电极线131上。层间绝缘层160优选由无机绝缘体例如氮化硅或氧化硅、有机绝缘体和具有低介电常数的绝缘材料制成。优选的，有机绝缘体和低介电常数绝缘材料的介电常数小于4.0。有机绝缘体可以具有感光性且层间绝缘层160具有平顶表面。
层间绝缘层160和栅极绝缘层140具有多个接触孔163和165，用于暴露沟道层151的位于栅电极124两侧的部分。此外，层间绝缘层160可以具有多个接触孔(未示出)，用于暴露栅极线121的端部。
多个数据线171、多个漏电极175和多个像素电极191形成在层间绝缘层160上。
数据线171传输数据信号，且基本上在纵向方向延伸，从而与栅极线121交叉。每条数据线171具有多个源电极173，通过接触孔163连接到部分沟道层151，还具有面积较大的端部，用于与另一层或外部驱动电路接触。用于产生数据信号的数据驱动电路(未示出)可与衬底110集成。数据线171可以延伸以连接到可以与衬底110集成的驱动电路。
漏电极175与源电极173分离且通过接触孔165连接到部分沟道层151。
数据线171和源电极173和漏电极175包括双层，分别包括下层171a，173a和175a和上层171b，173b和175b。源电极173和漏电极175的下层173a和175a分别通过接触孔163和165连接到部分沟道层151。
源电极173和漏电极175的下层173a和175a优选由透明导电氧化物(TCO)例如铟(In)，锌(Zn)，锡(Sn)，铝(Al)或镓(Ga)制成。下层173a和175a的功函数类似于沟道层151的功函数，从而它们之间的接触电阻较低。
源电极173和漏电极175的上层173b和175b优选由金属例如铝(Al)，钼(Mo)，铜(Cu)，银(Ag)，铬(Cr)，钨(W)，铌(Nb)，钛(Ti)，钽(Ta)以及它们的合金制成，且可以具有多层结构。
优选的，在数据线171的端部清除上层171b以暴露下层171a。由于数据线171的端部必须暴露以接触外部电路，具有优良化学稳定性的下层173a必须暴露。
跟栅极线121一样，数据线171和漏电极175的侧面关于衬底110的表面倾斜，其倾斜角度的范围是从30度到80度。
像素电极191由与源电极173和漏电极175的下层173a和175a相同的材料制成，且从漏电极175的下层175a延伸。
像素电极191从漏电极175接收数据电压。被提供数据电压的像素电极191与被提供公共电压的公共电极(未示出)一起产生电场，其确定设置在两电极之间的液晶层(未示出)的液晶分子的取向，或者在设置在两电极之间的发光层(未示出)内产生电流以发光。
钝化层180形成在数据线171，漏电极175和层间绝缘层160上。钝化层180优选由无机绝缘材料例如氮化硅和氧化硅或者有机绝缘材料制成。此外，钝化层180可以包括无机绝缘材料的下层和有机材料的上层。
钝化层180包括沿数据线延伸的部分以覆盖数据线171，和水平方向突出部以覆盖源电极173和漏电极175。相应的，大部分像素电极191暴露于钝化层180之外。
隔离片(列隔离片)320用于在薄膜晶体管阵列面板和面向薄膜晶体管阵列面板的公共电极面板之间维持单元间隙，形成在钝化层180上。隔离片320具有与钝化层180基本上相同的平面形状。如下面所述，采用隔离片320作为蚀刻掩模蚀刻钝化层180。
现在，根据附图3到10以及附图1和2详细描述根据本发明实施例的附图1和2所示LCD的制造方法。
附图3，附图5和附图9是根据本发明第一示例性实施例的薄膜晶体管阵列面板在其制造方法的中间步骤期间的布局图，而附图4是附图3所示薄膜晶体管阵列面板沿线IV-IV的截面图。附图6是附图5所示薄膜晶体管阵列面板沿线VI-VI的截面图，附图7和附图8是附图6的接下来的步骤中薄膜晶体管阵列面板的截面图，附图10是附图9所示薄膜晶体管阵列面板沿线X-X的截面图。
首先，根据附图3和4，氧化物半导体层通过化学气相沉积、溅射等形成在透明绝缘衬底110上。氧化物半导体层优选由氧化物半导体材料(包括氧化物质例如锌(Zn)，镓(Ga)，锡(Sn)或铟(In)，以及氧化物质的氧化化合物如氧化锌(ZnO)，氧化铟镓锌(InGaZnO4)，氧化铟锌(Zn-In-O)，或氧化锌锡(Zn-Sn-O))制成。
然后，氧化物半导体层通过光刻成形以形成多个沟道层151。
另一方面，当形成阻挡膜时，在形成氧化物半导体层之前，氧化硅或氮化硅沉积在衬底110上。
接下来，如附图5和6所示，栅极绝缘层140通过使用化学气相沉积之类沉积在沟道层151上，然后，其上形成金属层。然后，金属层通过光刻成形，以形成包括栅电极124的多个栅极线121，和包括存储电极133的多个存储电极线131。
接下来，参考附图7和8，层间绝缘层160形成在衬底110的整个表面上，层间绝缘层160和栅极绝缘层140通过光刻成形，以形成多个接触孔163和165，以暴露部分沟道层151。还可以形成多个暴露栅极线121端部的接触孔。
接下来，通过接触孔163和165暴露的表面和层间绝缘层160的表面上的杂质通过等离子处理清除。
接下来，参考附图9和10，下金属层和上金属层通过溅射，顺序形成在层间绝缘层160上，通过光刻成形，以形成包括具有下层173a和上层173b的源电极173的多个数据线171，和具有下层175a和上层175b的多个漏电极175。此时，同时形成从漏电极175延伸的多个像素电极191。
数据线171，漏电极175和像素电极191通过下列步骤形成。
首先，下金属层和上金属层顺序沉积，然后形成根据位置具有不同厚度的感光膜图案。感光膜图案可以通过采用包括光透明区域、光半透明区域和光阻隔区域的半色调(half-tone)掩模对感光膜进行曝光和显影而形成。半色调掩模的光半透明区域可以包括层间透明层或狭缝图案。对应于像素电极191的感光膜图案的部分的厚度比对应于数据线171和漏电极175的部分薄。
首先采用感光膜图案作为蚀刻掩模来蚀刻上金属层，然后对下金属层进行第二蚀刻。接下来，执行灰化(ashing)工艺以除去感光膜的对应于像素电极191的部分，然后采用对应于数据线171和漏电极175的其余感光膜作为蚀刻掩模来对上金属层进行第三蚀刻。于是通过第三蚀刻清除了对应于像素电极191的上金属层。
可以通过这三步蚀刻工艺同时成形源电极173，漏电极175和像素电极191。
同时，为了将三步蚀刻工艺减为两步蚀刻工艺，可以一起执行第一蚀刻工艺和第二蚀刻工艺。
最后，如附图1和2所示，沉积绝缘层，在其上形成隔离片320。接下来，采用隔离片320作为蚀刻掩模蚀刻绝缘层，以暴露像素电极191，并形成覆盖数据线171、源电极173和漏电极175的钝化层180。这里，隔离片320优选由感光材料制成，在这种情况下隔离片320可仅仅采用光学工艺形成。
<示例性实施例2>
附图11是根据本发明第二示例性实施例的薄膜晶体管阵列面板的布局图，附图12是附图11所示薄膜晶体管阵列面板沿线XII-XII的截面图。
多个沟道层151形成在由透明玻璃或塑料之类材料制成的绝缘衬底110上。沟道层151在横向延伸，且它们具有突出部以便与其他层接触。
优选由氧化硅(SiO2)制成的阻挡膜(未示出)可形成在沟道层151和衬底110之间，以防止衬底110的杂质扩散或渗透入沟道层151。
多个栅极绝缘层140形成在沟道层151上。与沟道层151相同，栅极绝缘层140在横向延伸，它们具有面积较大的突出部。这里，栅极绝缘层140具有与沟道层151基本上相同的平面形状。其原因是，如下面所述，栅极绝缘层140和沟道层151通过光刻法同时成形。
多个包括栅电极124的栅极线121形成在栅极绝缘层140上。栅极线121传送数据信号，且在横向方向延伸。栅电极124从栅极线121突出。大部分栅极线121设置在栅极绝缘层140上。
多个存储电极线131形成在两栅极线121之间的衬底110上，且设置得接近两栅极线121的较下者。存储电极线131包括多个存储电极133，在垂直方向延伸接近两栅极线121中的较上者。
存储电极线131可设置在沟道层151和栅极绝缘层140之间。
由于根据此实施例的薄膜晶体管阵列面板的其他结构与第一示例性实施例的相同，因此忽略对它的描述。
现在，将结合附图13到20，以及附图11和12详细描述附图11和12所示根据本发明第二实施例的薄膜晶体管阵列面板的制造方法。
附图13，附图15和附图19是根据本发明第二示例性实施例的薄膜晶体管阵列面板在其制造方法的中间步骤期间的布局图，附图14是附图13所示薄膜晶体管阵列面板沿线XIV-XIV的截面图。附图16是附图15所示薄膜晶体管阵列面板沿线XIV-XVI的截面图，附图17和附图18是附图16中接下来步骤中薄膜晶体管阵列面板的截面图，附图20是附图19所示薄膜晶体管阵列面板沿线XX-XX的截面图。
如附图13和14所示，氧化物半导体层和栅极绝缘层通过溅射顺序沉积在透明衬底110上，而不经历真空中断，且通过光刻法一次成形，以形成多个栅极绝缘层140和沟道层151。
在一个腔内在不经历真空中断的情况下沉积氧化物半导体层和栅极绝缘层的原因是阻止它们暴露于外部环境。另外，当沉积氧化物半导体层和栅极绝缘层时，沟道层151的沟道部分会暴露于蚀刻气体，氧气，或湿气中，从而损坏了沟道部分。相应的，沟道层151的阈值电压Vth会变化一个负值。
接下来，如附图15和16所示，金属层形成在衬底110的整个表面。然后，金属层通过光刻法成形，以形成包括栅电极124的多个栅极线121，和包括存储电极133的多个存储电极线131。
根据此实施例的薄膜晶体管阵列面板的制造方法的接下来的工艺与参考附图7到10描述的制造工艺相同。
就是说，如附图17所示，层间绝缘层160形成在衬底110的整个表面。
接下来，如附图18所示，层间绝缘层160和栅极绝缘层140通过光刻法成形以形成多个接触孔163和165，以暴露部分沟道层151，且通过接触孔163和165的暴露表面和层间绝缘层160表面上的杂质通过等离子处理清除。
接下来，根据附图19和20，下金属层和上金属层通过溅射顺序形成在层间绝缘层160上，采用半色调掩模通过光刻法成形，以形成包括具有下层173a和上层173b的源电极173的多个数据线171，多个具有下层175a和上层175b的漏电极175，以及多个从漏电极175的下层175a延伸的像素电极191。
最后，如附图11和12所示，沉积层间绝缘层且在其上形成隔离片320。接下来，采用隔离片320作为蚀刻掩模来蚀刻绝缘层，以形成暴露像素电极191的钝化层180。
<示例性实施例3>
附图21是根据本发明第三示例性实施例的薄膜晶体管阵列面板的布局图，附图22是附图21所示薄膜晶体管阵列面板沿线XXI-XXI的截面图。
在根据本发明第三示例性实施例的薄膜晶体管阵列面板中，与第一示例性实施例不同，隔离片320与数据线171重叠的部分被部分地清除，其下面的钝化层180被暴露。如果不将它们清除，则隔离片320的与数据线171重叠的部分可以有比其他部分更薄的厚度。
因此，在此实施例中，隔离片320具有部分区域被清除的岛形，从而液晶材料可以在液晶材料的注入工艺中容易的注入两面板之间。
直到形成数据线171，漏电极175和像素电极191，根据此实施例的薄膜晶体管阵列面板的制造方法包括与本发明第一示例性实施例相同的工艺。
接下来，在数据线171、漏电极175和像素电极191上沉积绝缘层，且在绝缘层上形成感光膜。接下来，采用半色调掩模使感光膜曝光和显影。因此，感光膜具有厚度比其他部分薄且设置在数据线上的临时的隔离片。采用临时隔离片作为蚀刻掩模蚀刻绝缘层，以暴露像素电极191。当形成钝化层180时，蚀刻部分临时隔离片从而减小它们的厚度，从而制成隔离片320。此时，设置在数据线171上并具有较薄厚度的临时隔离片可完全清除，或者通过控制蚀刻时间留下较薄的厚度。根据情况需要，可执行灰化工艺以控制隔离片320的厚度。
<示例性实施例4>
附图23是根据本发明第四示例性实施例的薄膜晶体管阵列面板的布局图，附图24是附图23所示薄膜晶体管阵列面板沿线XXIV-XXIV的截面图。
不同于第一示例性实施例，在根据本发明第四示例性实施例的薄膜晶体管阵列面板中，部分清除重叠数据线171的部分隔离片320，且暴露其下面的钝化层180。如果不清除它们，则重叠数据线171的部分隔离片320可具有比其他部分薄的厚度。
因此，在此实施例中，隔离片320有部分区域被清除的岛形，从而液晶材料可以在液晶材料的注入工艺中容易的注入两面板之间。
根据此实施例的薄膜晶体管阵列面板的制造方法直到形成数据线171，漏电极175和像素电极191，包括与本发明第二示例性实施例相同的工艺。
接下来，在数据线171、漏电极175和像素电极191上沉积绝缘层，且在绝缘层上形成感光膜。接下来，采用半色调掩模使感光膜曝光和显影。因此，感光膜具有厚度比其他部分薄且设置在数据线171上的临时的隔离片。采用临时隔离片作为蚀刻掩模蚀刻绝缘层以暴露像素电极191。当形成钝化层180时，蚀刻部分临时隔离片从而减小它们的厚度，从而制成隔离片320。此时，设置在数据线171上并具有较薄厚度的临时隔离片可完全清除，或者通过控制蚀刻时间留下较薄的厚度。根据情况需要，可执行灰化工艺以控制隔离片320的厚度。
<示例性实施例5>
附图25是根据本发明第五示例性实施例的薄膜晶体管阵列面板的截面图。
在根据本发明第五示例性实施例的薄膜晶体管阵列面板中，不同于第一示例性实施例，多个滤色片230(附图25仅显示了其中一个)形成在像素电极191上。
滤色片230形成在像素电极191上，从而当组合薄膜晶体管阵列面板和相应的面板时，像素电极191和滤色片230的不对准程度可最小化。
根据本发明第五示例性实施例的薄膜晶体管阵列面板的制造方法与第一示例性实施例的相同，在形成隔离片320和钝化层180后增加形成滤色片230的工艺。
根据本发明第三示例性实施例的薄膜晶体管阵列面板还包括像素电极191上的多个滤色片。
<示例性实施例6>
附图26是根据本发明第六示例性实施例的薄膜晶体管阵列面板的截面图。
不同于第二示例性实施例，根据本发明第六示例性实施例的薄膜晶体管阵列面板包括多个滤色片230(其中仅一个在附图26中显示)，其形成在像素电极191上。
滤色片230形成在像素电极191上，从而当组合薄膜晶体管阵列面板和相应面板时，像素电极191和滤色片230之间的不对准程度最小化。
根据本发明第六示例性实施例的薄膜晶体管阵列面板的制造方法与第二示例性实施例的相同，且在形成隔离片320和钝化层180之后增加形成滤色片230的工艺。
根据本发明第四示例性实施例的模板晶体管阵列面板还可以包括形成在像素电极191上的多个滤色片。
<示例性实施例7>
附图27是根据本发明第七示例性实施例的薄膜晶体管阵列面板的截面图。
根据本发明第七示例性实施例的薄膜晶体管阵列面板包括多个形成在像素电极191和层间绝缘层160之间的滤色片230，这不同于第五示例性实施例，其中滤色片230位于像素电极191之上。
滤色片230形成在像素电极191和绝缘层160之间，从而在组合薄膜晶体管阵列面板和相应面板时，像素电极191和滤色片230之间的不对准程度可以最小化。此外，由于像素电极191覆盖滤色片230，像素电极191阻止滤色片230接触液晶材料，从而防止液晶材料的污染。
根据本发明第七示例性实施例的薄膜晶体管阵列面板，可通过除了根据第一示例性实施例的薄膜晶体管阵列面板制造方法之外，在形成层间绝缘层160之后增加形成滤色片230的步骤而制成。
根据本发明第三示例性实施例的薄膜晶体管阵列面板还可以包括像素电极191和层间绝缘层160之间的多个滤色片230。
<示例性实施例8>
附图28是根据本发明第八示例性实施例的薄膜晶体管阵列面板的截面图。
根据本发明第八示例性实施例的薄膜晶体管阵列面板包括多个形成在像素电极191和层间绝缘层160之间的滤色片230，这不同于第六示例性实施例，其中滤色片230形成在像素电极191上。
滤色片230形成在像素电极191和绝缘层160之间，从而在组合薄膜晶体管阵列面板和相应面板时像素电极191和滤色片230之间的不对准程度可以被最小化。此外，由于像素电极191覆盖滤色片230，像素电极191阻止滤色片230接触液晶材料，从而防止液晶材料的污染。
根据本发明第八示例性实施例的薄膜晶体管阵列面板，可通过除了根据第二示例性实施例的薄膜晶体管阵列面板制造方法之外，在形成层间绝缘层160之后增加形成滤色片230的步骤而制成。
根据本发明第四示例性实施例的薄膜晶体管阵列面板还可以包括像素电极191和层间绝缘层160之间的多个滤色片230。
<示例性实施例9>
附图29是根据本发明第九示例性实施例的薄膜晶体管阵列面板的截面图。
根据本发明第九示例性实施例的薄膜晶体管阵列面板包括多个形成在衬底110和沟道层151之间的滤色片230，这不同于第一示例性实施例。优选由氧化硅或氮化硅制成的阻挡膜(未示出)可形成在滤色片230上。
滤色片230形成在衬底110和沟道层151之间，从而当组合薄膜晶体管阵列面板和相应面板时，像素电极191和滤色片230之间的不对准程度可以被最小化。此外，由于各种薄膜覆盖滤色片230，薄膜阻止滤色片230接触液晶材料，从而防止了液晶材料的污染。
根据本发明第九示例性实施例的薄膜晶体管阵列面板可通过除了根据第一示例性实施例的薄膜晶体管阵列面板制造方法之外，在形成沟道层151之前，增加形成滤色片230的步骤而制成。
根据本发明第三示例性实施例的薄膜晶体管阵列面板还可以包括形成在衬底110和沟道层151之间的多个滤色片230。
<示例性实施例10>
附图30是根据本发明第十示例性实施例的薄膜晶体管阵列面板的截面图。
根据本发明第十示例性实施例的薄膜晶体管阵列面板包括多个形成在衬底110和沟道层151之间的滤色片230，这不同于第二示例性实施例。优选由氧化硅或氮化硅制成的阻挡膜(未示出)可形成在滤色片230上。
滤色片230形成在衬底110和沟道层151之间，从而当组合薄膜晶体管阵列面板和相应面板时，像素电极191和滤色片230之间的不对准程度可以被最小化。此外，由于各种薄膜覆盖滤色片230，薄膜阻止滤色片230接触液晶材料，从而防止了液晶材料的污染。
根据本发明第十示例性实施例的薄膜晶体管阵列面板可通过除了根据第二示例性实施例的薄膜晶体管阵列面板制造方法之外，在形成沟道层151之前，增加形成滤色片230的步骤而制成。
根据本发明第四示例性实施例的薄膜晶体管阵列面板还可以包括形成在衬底110和沟道层151之间的多个滤色片230。
如上面所述，源电极、漏电极和像素电极同时形成，而钝化层和隔离片一起形成，相应的，可以减少制造薄膜晶体管阵列面板的掩模的数量。
此外，源电极和漏电极的下层由透明导电氧化物形成，从而改进源、漏电极和沟道层之间的接触特性。
尽管结合目前认为的实际示例性实施例描述本发明，可以理解的是此发明不限于公开的实施例，而是，相反，覆盖包含在所附权利要求的主旨和范围内的各种变形和等效设置。
本申请要求2007年6月14日向韩国知识产权局提出的韩国专利申请NO.10-2007-0058216的优先权，通过引用其全部内容包含在本申请中。

Claims (25)

1、一种薄膜晶体管阵列面板，包括：
绝缘衬底；
形成在绝缘衬底上的包括氧化物材料的沟道层；
形成在沟道层上的栅极绝缘层；
形成在栅极绝缘层上的栅电极；
形成在栅电极上的层间绝缘层；
形成在层间绝缘层上的数据线，所述数据线包括源电极，其中数据线包括第一导电层和第二导电层；
形成在层间绝缘层上的漏电极，所述漏电极包括第一导电层和第二导电层；
像素电极，包括与漏电极相关联的第一导电层的一部分；
形成在数据线和漏电极上的钝化层；以及
形成在钝化层上的隔离片。
2、根据权利要求1所述的薄膜晶体管阵列面板，其中
钝化层在数据线上方延伸，且包括覆盖漏电极的突出部。
3、根据权利要求2所述的薄膜晶体管阵列面板，其中
隔离片具有与钝化层相同的平面形状。
4、根据权利要求2所述的薄膜晶体管阵列面板，其中
隔离片未覆盖全部钝化层。
5、根据权利要求4所述的薄膜晶体管阵列面板，其中
栅极绝缘层具有与沟道层基本上相同的平面形状。
6、根据权利要求1所述的薄膜晶体管阵列面板，还包括：
存储电极线，形成在部分衬底上而不在栅极绝缘层上，且与数据线交叉。
7、根据权利要求1所述的薄膜晶体管阵列面板，还包括：
形成在像素电极上的滤色片。
8、根据权利要求1所述的薄膜晶体管阵列面板，还包括：
形成在层间绝缘层和像素电极之间的滤色片。
9、根据权利要求1所述的薄膜晶体管阵列面板，还包括：
形成在衬底和沟道层之间的滤色片。
10、根据权利要求1所述的薄膜晶体管阵列面板，其中栅极绝缘层具有与沟道层基本上相同的平面形状。
11、根据权利要求10所述的薄膜晶体管阵列面板，还包括：
形成在衬底上的存储电极线。
12、根据权利要求10所述的薄膜晶体管阵列面板，还包括：
形成在像素电极上的滤色片。
13、根据权利要求10所述的薄膜晶体管阵列面板，还包括：
形成在层间绝缘层和像素电极之间的滤色片。
14、根据权利要求10所述的薄膜晶体管阵列面板，还包括：
形成在衬底和沟道层之间的滤色片。
15、一种薄膜晶体管阵列面板，包括：
绝缘衬底；
形成在绝缘衬底上的包括氧化物材料的沟道层；
形成在沟道层上的栅极绝缘层；
形成在栅极绝缘层上的栅极线；
形成在栅极线上的层间绝缘层；
形成在层间绝缘层上的包括源电极的数据线和漏电极；
像素电极，形成在层间绝缘层上，且连接到漏电极；
形成在数据线和漏电极上的钝化层；和
形成在钝化层上的隔离片，
其中钝化层与数据线共同延伸，而且其中钝化层包括覆盖漏电极的部分。
16、根据权利要求15所述的薄膜晶体管阵列面板，其中
隔离片具有与钝化层基本上相同的平面形状。
17、根据权利要求15所述的薄膜晶体管阵列面板，其中
隔离片未覆盖全部钝化层。
18、一种制造薄膜晶体管阵列面板的方法，包括：
在绝缘衬底上形成包括氧化物的沟道层；
形成覆盖沟道层的栅极绝缘层；
在栅极绝缘层上形成包括栅电极的栅极线；
在栅极线上形成层间绝缘层；
在层间绝缘层中形成暴露部分沟道层和栅极绝缘层的多个接触孔；
在层间绝缘层上形成包括源电极的数据线、漏电极和连接到漏电极的像素电极；
在数据线、漏电极和像素电极上形成绝缘层；
在绝缘层上形成隔离片；以及
采用隔离片作为蚀刻掩模来蚀刻绝缘层，以形成暴露像素电极的钝化层。
19、根据权利要求18所述的方法，其中
在层间绝缘层上形成数据线、漏电极和像素电极包括：
顺序沉积第一导电层和第二导电层；
根据在第二导电层上的位置形成具有不同厚度的第一感光膜图案；
采用第一感光膜图案作为蚀刻掩模来蚀刻第二导电层和第一导电层；
灰化第一感光膜图案以形成暴露第二导电层的第二感光膜图案；以及
采用第二感光膜图案作为蚀刻掩模蚀刻第二导电层。
20、根据权利要求18所述的方法，其中
形成沟道层和栅极绝缘层包括：
在绝缘衬底上顺序沉积氧化物半导体层和绝缘层；以及
一起蚀刻绝缘层和氧化物半导体层。
21、根据权利要求18所述的方法，其中
形成隔离片包括：
在绝缘层上形成感光膜；
采用半色调掩模对感光膜曝光；以及
显影被曝光的感光膜以形成隔离片，所述隔离片具有设置在数据线上的第一部分和具有比第一部分厚的厚度的第二部分。
22、根据权利要求18所述的方法，还包括：
在像素电极上形成滤色片。
23、根据权利要求18所述的方法，还包括：
在层间绝缘层与数据线和像素电极之间形成滤色片。
24、根据权利要求18所述的方法，还包括：
在形成沟道层之前形成滤色片。
25、一种制造薄膜晶体管阵列面板的方法，包括：
在绝缘衬底上形成包括氧化物的沟道层；
形成覆盖沟道层的栅极绝缘层；
在栅极绝缘层上形成包括栅电极的栅极线；
在栅极线上形成层间绝缘层；
在层间绝缘层和栅极绝缘层中形成暴露部分沟道层的多个接触孔；
在层间绝缘层上顺序沉积第一导电层和第二导电层；
根据在第二导电层上的位置形成具有不同厚度的第一感光膜图案；
采用第一感光膜图案作为蚀刻掩模来蚀刻第二导电层和第一导电层，以形成包括源电极的数据线、漏电极和连接到漏电极的在先像素电极；
灰化第一感光膜图案以形成暴露在先像素电极的第二导电层的第二感光膜图案；
采用第二感光膜图案作为蚀刻掩模来蚀刻第二导电层以形成像素电极；
在数据线、漏电极和像素电极上形成钝化层；以及
在钝化层上形成隔离片。
CNA2007101611093A 2007-06-14 2007-12-18 薄膜晶体管阵列面板及其制造方法 Pending CN101325202A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510179608.XA CN104733543B (zh) 2007-06-14 2007-12-18 薄膜晶体管阵列面板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070058216 2007-06-14
KR1020070058216A KR101415561B1 (ko) 2007-06-14 2007-06-14 박막 트랜지스터 표시판 및 그의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510179608.XA Division CN104733543B (zh) 2007-06-14 2007-12-18 薄膜晶体管阵列面板及其制造方法

Publications (1)

Publication Number Publication Date
CN101325202A true CN101325202A (zh) 2008-12-17

Family

ID=40131454

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007101611093A Pending CN101325202A (zh) 2007-06-14 2007-12-18 薄膜晶体管阵列面板及其制造方法
CN201510179608.XA Active CN104733543B (zh) 2007-06-14 2007-12-18 薄膜晶体管阵列面板及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510179608.XA Active CN104733543B (zh) 2007-06-14 2007-12-18 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (1) US7863607B2 (zh)
JP (1) JP5324111B2 (zh)
KR (1) KR101415561B1 (zh)
CN (2) CN101325202A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826520A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
CN102544057A (zh) * 2010-12-14 2012-07-04 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN102651343A (zh) * 2012-03-16 2012-08-29 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN102709240A (zh) * 2012-05-04 2012-10-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN102770902A (zh) * 2010-02-26 2012-11-07 株式会社半导体能源研究所 显示设备及其驱动方法
CN104078471A (zh) * 2008-12-24 2014-10-01 株式会社半导体能源研究所 半导体装置
CN104347726A (zh) * 2013-07-29 2015-02-11 三星显示有限公司 薄膜晶体管衬底及其制造方法以及显示装置
CN104409517A (zh) * 2009-07-29 2015-03-11 Nlt科技股份有限公司 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管
CN105609566A (zh) * 2009-09-16 2016-05-25 株式会社半导体能源研究所 半导体器件及其制造方法
CN106226942A (zh) * 2010-09-13 2016-12-14 株式会社半导体能源研究所 液晶显示设备及其制造方法
CN107045235A (zh) * 2010-02-26 2017-08-15 株式会社半导体能源研究所 液晶显示装置
US10505520B2 (en) 2009-11-20 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
US20220057678A1 (en) * 2008-12-03 2022-02-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011021451A (ja) * 2009-07-15 2011-02-03 Kanazawa Seisakusho:Kk フロアパネル及びフロアパネルアセンブリ
KR102251729B1 (ko) * 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101882887B1 (ko) * 2009-09-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101056229B1 (ko) 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR102162746B1 (ko) 2009-10-21 2020-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
CN104465318B (zh) * 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
EP2513894B1 (en) * 2009-12-18 2018-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
WO2011081008A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
CN102713735B (zh) * 2010-01-20 2015-07-01 株式会社半导体能源研究所 显示设备及其驱动方法
US9697788B2 (en) 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2011162104A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP5329501B2 (ja) * 2010-09-06 2013-10-30 シャープ株式会社 蛍光体
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
KR20120042029A (ko) 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI544525B (zh) * 2011-01-21 2016-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
WO2014034617A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 回路基板及び表示装置
KR102091444B1 (ko) * 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US10515809B2 (en) 2017-11-15 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Selective high-K formation in gate-last process
DE102018116726A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Selektive High-k-Bildung in einem Gate-Last-Prozess
US11765935B2 (en) * 2019-07-04 2023-09-19 Lg Display Co., Ltd. Display apparatus
JP7342648B2 (ja) * 2019-11-25 2023-09-12 セイコーエプソン株式会社 電気光学装置および電子機器
CN113629054A (zh) * 2021-07-02 2021-11-09 芯盟科技有限公司 U型晶体管阵列及其形成方法、半导体器件及其形成方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645604A (ja) * 1992-07-24 1994-02-18 Fuji Xerox Co Ltd 薄膜トランジスタ及びその製造方法
JP3305085B2 (ja) * 1993-12-03 2002-07-22 キヤノン株式会社 液晶表示装置
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP2003050405A (ja) 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2004006686A (ja) 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
JP2004193446A (ja) 2002-12-13 2004-07-08 Sanyo Electric Co Ltd 半導体装置の製造方法および薄膜トランジスタの製造方法
TW559896B (en) * 2002-12-17 2003-11-01 Ind Tech Res Inst Method of forming TFT and forming TFT on color filter
KR20040062193A (ko) 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
JP2004235180A (ja) 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
JP4711163B2 (ja) * 2004-02-10 2011-06-29 セイコーエプソン株式会社 薄膜デバイスの製造方法
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7250627B2 (en) 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
JP5222455B2 (ja) * 2004-04-28 2013-06-26 株式会社半導体エネルギー研究所 表示装置
US7692378B2 (en) * 2004-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device including an insulating layer with an opening
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101061763B1 (ko) 2004-06-29 2011-09-05 엘지디스플레이 주식회사 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조방법
KR100615233B1 (ko) 2004-07-21 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판 표시장치
KR20060020156A (ko) 2004-08-31 2006-03-06 엘지.필립스 엘시디 주식회사 저저항 화소전극을 포함한 액정표시장치 및 그 제조방법
KR100669733B1 (ko) * 2004-10-14 2007-01-16 삼성에스디아이 주식회사 유기박막 트랜지스터 및 이를 이용한 유기전계 발광표시장치
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20060157711A1 (en) * 2005-01-19 2006-07-20 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP4851103B2 (ja) 2005-03-01 2012-01-11 学校法人常翔学園 酸化亜鉛系トランジスタ
JP2006269469A (ja) 2005-03-22 2006-10-05 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5105811B2 (ja) * 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220057678A1 (en) * 2008-12-03 2022-02-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN104064473B (zh) * 2008-12-24 2017-04-12 株式会社半导体能源研究所 制造半导体装置的方法
CN104078471B (zh) * 2008-12-24 2017-04-05 株式会社半导体能源研究所 半导体装置
US9941310B2 (en) 2008-12-24 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Driver circuit with oxide semiconductor layers having varying hydrogen concentrations
CN104078471A (zh) * 2008-12-24 2014-10-01 株式会社半导体能源研究所 半导体装置
US9443888B2 (en) 2008-12-24 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device including transistor and resistor incorporating hydrogen in oxide semiconductor
CN101826520A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
CN104409517B (zh) * 2009-07-29 2017-05-24 Nlt科技股份有限公司 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管
CN104409517A (zh) * 2009-07-29 2015-03-11 Nlt科技股份有限公司 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管
CN105609566A (zh) * 2009-09-16 2016-05-25 株式会社半导体能源研究所 半导体器件及其制造方法
US10505520B2 (en) 2009-11-20 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
CN102770902A (zh) * 2010-02-26 2012-11-07 株式会社半导体能源研究所 显示设备及其驱动方法
US10983407B2 (en) 2010-02-26 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor
US11927862B2 (en) 2010-02-26 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor
CN107045235A (zh) * 2010-02-26 2017-08-15 株式会社半导体能源研究所 液晶显示装置
CN106226942A (zh) * 2010-09-13 2016-12-14 株式会社半导体能源研究所 液晶显示设备及其制造方法
CN106226942B (zh) * 2010-09-13 2021-10-01 株式会社半导体能源研究所 显示设备及包括显示设备的电子设备
US11417688B2 (en) 2010-09-13 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US11682678B2 (en) 2010-09-13 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TWI574396B (zh) * 2010-12-14 2017-03-11 三星顯示器有限公司 有機發光顯示裝置及其製造方法
CN102544057B (zh) * 2010-12-14 2016-01-20 三星显示有限公司 有机发光显示装置及其制造方法
CN102544057A (zh) * 2010-12-14 2012-07-04 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN102651343B (zh) * 2012-03-16 2014-12-24 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN102651343A (zh) * 2012-03-16 2012-08-29 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN102709240B (zh) * 2012-05-04 2014-11-26 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN102709240A (zh) * 2012-05-04 2012-10-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN104347726B (zh) * 2013-07-29 2019-03-29 三星显示有限公司 薄膜晶体管衬底及其制造方法以及显示装置
CN104347726A (zh) * 2013-07-29 2015-02-11 三星显示有限公司 薄膜晶体管衬底及其制造方法以及显示装置

Also Published As

Publication number Publication date
CN104733543A (zh) 2015-06-24
US20080308795A1 (en) 2008-12-18
JP5324111B2 (ja) 2013-10-23
US7863607B2 (en) 2011-01-04
CN104733543B (zh) 2020-03-31
KR101415561B1 (ko) 2014-08-07
KR20080109998A (ko) 2008-12-18
JP2008311616A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
CN101325202A (zh) 薄膜晶体管阵列面板及其制造方法
US8173492B2 (en) Method of manufacturing thin film transistor substrate
CN101552242B (zh) 薄膜晶体管阵列面板及其制造方法
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
CN100527443C (zh) 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
CN102270656B (zh) 有机发光二极管显示器及其制造方法
US6395586B1 (en) Method for fabricating high aperture ratio TFT&#39;s and devices formed
KR101162837B1 (ko) 다층막의 형성방법 및 표시패널의 제조방법
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN1914737B (zh) 半导体元件及其制造方法和液晶显示器及其制造方法
CN104779254A (zh) 薄膜晶体管阵列面板及其制造方法
CN100477171C (zh) 制造双层导线结构的薄膜晶体管显示器阵列的方法
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
EP0315319B1 (en) Liquid crystal display device
CN108701719A (zh) 半导体装置和半导体装置的制造方法
US20120270392A1 (en) Fabricating method of active device array substrate
US8470638B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101308437B1 (ko) 액정표시장치의 제조방법
CN102064179A (zh) 显示设备的阵列基板及其制造方法
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7928441B2 (en) TFT array panel and fabricating method thereof
JP2000029071A (ja) 表示装置用アレイ基板、及びその製造方法
KR101987800B1 (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121129

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121129

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Electronics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20081217